JP2001069015A - ビタビ復号器 - Google Patents

Abstract

(57)【要約】 【課題】 ビタビ復号処理において、パスメトリックの
更新計算を行うビタビ復号器のＡＣＳ演算を、メモリへ
のアクセス回数を低減し、さらなる高速化を図って、一
層効率よく実行することを可能とする。 【解決手段】 更新用Ａメモリ部１０は、更新用Ａメモ
リ１１〜１４に分割され、これらのアクセスは、更新用
Ａメモリ選択器１５によって制御される。更新用Ｂメモ
リ部２０は、更新用Ｂメモリ２１〜２４に分割されて構
成され、これらのアクセスは、更新用Ｂメモリ選択器２
５によって制御される。ＡＣＳ演算部３０ａおよび３０
ｂは、更新用Ａメモリ部１０に格納された更新前パスメ
トリックおよび枝メトリックを用いてパスメトリックの
更新演算を行う。ＡＣＳ演算部３０ａおよびＡＣＳ演算
部３０ｂから出力された更新後パスメトリックは、それ
ぞれ更新用Ｂメモリ部２０に格納される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ伝送におけ
るビット誤りを低減するための手法の一つとして畳み込
み符号化処理と組み合わせて用いられるビタビ復号処理
に関し、特にビタビ復号処理の主要演算であるパスメト
リックの更新計算の改善を図ったビタビ復号器に関す
る。

【０００２】

【従来の技術】ディジタルデータ通信システムにおける
映像および音声等のデータの高速データ伝送において、
データのビット誤りを低減する手法として、畳み込み符
号化とビタビ復号によるアルゴリズムが用いられてい
る。このようなビタビ復号処理の主要演算として、パス
メトリックの更新演算がある。これは、畳み込み符号器
により符号化された信号を受信側で復号するために、畳
み込み符号器の各状態に対応するパスメトリックを更新
するものである。

【０００３】すなわち、ある１つの状態に移行する前段
階の状態は各々２つの状態があり、それぞれについて、
更新前パスメトリックと対応するブランチメトリックと
の加算を行い、これらの加算結果を相互に大小比較し
て、一方（小さい方）を更新後パスメトリック値として
選択する。この一連の演算は、加算、比較および選択を
行うことからＡＣＳ(Add Compare Select)演算と称され
ている。１組の畳み込み符号データに対し、畳み込み符
号器の全状態について、このようなパスメトリック更新
演算を行うこととなる。近年、データ伝送の大容量化に
伴い、このようなビタビ復号処理の高速化が要求されて
いる。

【０００４】この要請に応えるために、例えば、特開平
１０−２４２８７１号公報においては、ビタビ復号処理
においてパスメトリックの更新を効率よく行う手法が提
案されている。この特開平１０−２４２８７１号公報に
開示された手法を用いるデータ処理装置は、図５に示す
ように構成される。

【０００５】図５に示すデータ処理装置は、更新前パス
メトリックを格納するメモリ１１０、メモリ１１０にア
ドレス（番地）を指示するポインタ１１１、更新後パス
メトリックを格納するメモリ１２０、メモリ１２０にア
ドレスを指示するポインタ１２１、ＡＣＳ演算を行うＡ
ＣＳ演算部１３０、ブランチメトリックを格納するレジ
スタ１４１〜１４８、スワッパ１４９、メモリ１１０か
ら読み出された更新前パスメトリックをＡＣＳ演算部１
３０に転送するデータバス１５１ａおよび１５１ｂ、Ａ
ＣＳ演算部１３０から出力された更新後パスメトリック
をメモリ１２０に転送するデータバス１５２、並びにポ
インタ１１１および１２１を制御するポインタ制御部６
０により構成される。

【０００６】ＡＣＳ演算部１３０は、メモリ１１０から
読み出されてデータバス１５１ａに転送された更新前パ
スメトリックとレジスタ１４１〜１４８からスワッパ１
４９を介して読み出されたブランチメトリックとを加算
する第１の加算器１３１ａ、メモリ１１０から読み出さ
れてデータバス１５１ｂに転送された更新前パスメトリ
ックとレジスタ１４１〜１４８からスワッパ１４９を介
して読み出されたブランチメトリックとを加算する第２
の加算器１３１ｂ、第１および第２の加算器１３１ａお
よび１３１ｂの加算結果データの大小を比較する比較器
１３２、比較器１３２による比較結果によって第１およ
び第２の加算器１３１ａおよび１３１ｂの加算結果デー
タのいずれか一方を選択出力する選択手段としてのセレ
クタ１３３、並びにセレクタ１３３の出力データすなわ
ち更新後パスメトリックを保持するラッチ１３４を備え
ている。また、レジスタ１４１〜１４８およびスワッパ
１４９によってブランチメトリック格納手段１４０が構
成されている。

【０００７】ＡＣＳ演算部１３０はメモリ１１０から読
み出した更新前パスメトリックを基にしてＡＣＳ演算を
行い、更新後パスメトリックをメモリ１２０に格納す
る。メモリ１１０では１回のＡＣＳ演算に必要な２個の
更新前パスメトリックが、最下位ビット以外のビットが
共通の偶数番地と奇数番地にそれぞれ格納されており、
これら２個の更新前パスメトリックを１回のアクセスで
読み出すことが可能になっている。ＡＣＳ演算部１３０
は、処理の第１のサイクルにおいて、メモリ１１０をア
クセスして読み出した２個の更新前パスメトリックを基
にしてＡＣＳ演算を行い第１の更新後パスメトリックを
求め、処理の第２のサイクルにおいて、メモリ１１０を
アクセスせずに、先に第１のサイクルにおいて読み出し
た２個の更新前パスメトリックを基にしてＡＣＳ演算を
行い、第２の更新後パスメトリックを求める。

【０００８】ビタビ復号における各符号の状態遷移プロ
セスを図６を参照して説明する。図６（ａ）に示すよう
にデータ“ａ′０”または“ａ′１”に、“１”または
“０”からなる入力データ“ａｉ”が入力され、“ａｉ
＋ａ′”となる場合を考える。この場合、図６（ｂ）に
示すように、更新後に状態“０ａ′”になり得るのは、
状態“ａ′０”および“ａ′１”であり、また、状態
“１ａ′”になり得るのも、状態“ａ′０”および
“ａ′１”である。遷移時の符号化出力は、トランスペ
アレントな符号であり、更新後の状態“０ａ′”および
“１ａ′”の更新後パスメトリックを求めるために用い
る枝メトリック値も共通に使用することができる。

【０００９】このように更新後パスメトリックを求める
のに必要な２個の更新前パスメトリックは、演算の過程
において２回用いられる。このため、メモリ１１０にお
ける２個の更新前パスメトリックは、本来２回アクセス
する必要があるが、上述の手法によればこれら２個の更
新前パスメトリックのアクセスを１回のアクセスで済ま
せることができる。したがって、更新前パスメトリック
に対するアクセス回数を半減させることができ、処理の
高速化が実現される。

【００１０】

【発明が解決しようとする課題】ところが、特開平１０
−２４２８７１号公報の技術においては、更新後パスメ
トリック値を１つずつメモリ１２０に格納するため、メ
モリ１２０への書込アクセスは、全状態について行う必
要があり、メモリ１２０への書込アクセス数は変わらな
い。このことは、ビタビ復号処理のさらなる高速化への
妨げとなっている。

【００１１】本発明は、上述した事情に鑑みてなされた
もので、ビタビ復号処理において、パスメトリックの更
新計算を行うビタビ復号器のＡＣＳ演算を、メモリへの
アクセス回数を低減し、さらなる高速化を図って、一層
効率よく実行することを可能とするビタビ復号器を提供
することを主な目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るビタビ復号器は、それぞれ４個ずつに
分割され且つ各分割領域毎に各々所定個数の記憶領域を
有し、更新前並びに更新後パスメトリックを格納する第
１および第２の格納手段と、前記第１および第２の格納
手段について、それぞれ各２個ずつの分割領域毎の２個
の記憶領域を順次選択指定する第１および第２のメモリ
選択手段と、２個ずつの枝メトリックを順次生成する枝
メトリック生成手段と、それぞれ、前記第１および第２
の格納手段のうちの一方の格納手段の前記第１または第
２のメモリ選択手段により選択された２個の記憶領域か
ら読み出した２個の更新前パスメトリックと前記枝メト
リック生成手段により生成された第１および第２の枝メ
トリックとを用いてＡＣＳ（Add Compare Select）演算
を行なって、第１および第２の更新後パスメトリックを
生成して、前記第１および第２の格納手段のうちの他方
の格納手段の前記第１または第２のメモリ選択手段によ
り選択された２個の記憶領域に格納させる第１および第
２のＡＣＳ演算手段と、を具備する。

【００１３】前記第１および第２のＡＣＳ演算手段の各
々は、それぞれ更新前パスメトリックと枝メトリックを
加算する第１および第２の加算手段と、前記第１および
第２の加算手段の加算結果を比較する比較手段と、前記
比較手段の比較結果に基づき前記第１および第２の加算
手段の加算結果のうちの一方を選択する選択手段と、前
記選択手段により選択された前記加算結果をラッチ出力
するラッチ手段と、を含んでいてもよい。

【００１４】前記第１および第２の格納手段は、一方を
更新前パスメトリック格納用に、他方を更新後パスメト
リック格納用に用い、且つこれら更新前パスメトリック
格納用と、更新後パスメトリック格納用とを、交互に切
換えて用いる手段であってもよい。

【００１５】本発明のビタビ復号器においては、それぞ
れ４個ずつに分割され且つ各分割領域毎に各々所定個数
の記憶領域を有する第１および第２の格納手段に、更新
前並びに更新後パスメトリックを格納し、前記第１およ
び第２の格納手段について、それぞれ各２個ずつの分割
領域毎の２個の記憶領域を、第１および第２のメモリ選
択手段により順次選択指定して、第１および第２のＡＣ
Ｓ演算手段により、それぞれ、前記第１および第２の格
納手段のうちの一方の格納手段の前記第１または第２の
メモリ選択手段により選択された２個の記憶領域から読
み出した２個の更新前パスメトリックと、枝メトリック
生成手段により生成された第１および第２の枝メトリッ
クとを用いてＡＣＳ演算を行なって、第１および第２の
更新後パスメトリックを生成して、前記第１および第２
の格納手段のうちの他方の格納手段の前記第１または第
２のメモリ選択手段により選択された２個の記憶領域に
格納させる。したがって、更新後パスメトリックを求め
るときに、更新前パスメトリックを前記第１および第２
の格納手段の一方に１回アクセスするだけで、ＡＣＳ演
算に必要な２個の更新前パスメトリックを読み出すこと
ができるだけでなく、これら２個の更新前パスメトリッ
クから求められる２個の更新後パスメトリックを同時に
求めることができ、さらに求めた２個の更新後パスメト
リックを前記第１および第２の格納手段の他方に格納す
ることができ、アクセス回数の低減が可能となり、パス
メトリック更新処理の高速化を実現することができる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。すなわち、図１〜図５を参
照して、本発明によるビタビ復号器の実施の形態を説明
する。図１は、本発明の実施の形態に係るビタビ復号器
の構成を示しており、図２は、図１におけるＡＣＳ演算
部の詳細な構成を示している。図３は、図１のビタビ復
号器における更新前パスメトリックのメモリ部への格納
状態を模式的に示し、図４は、図１のビタビ復号器にお
ける更新後パスメトリックのメモリ部への格納状態を模
式的に示している。

【００１７】図１に示すビタビ復号器は、更新用Ａメモ
リ部１０、更新用Ａメモリ選択器１５、更新用Ｂメモリ
部２０、更新用Ｂメモリ選択器２５、第１のＡＣＳ演算
部３０ａ、第２のＡＣＳ演算部３０ｂ、枝メトリック生
成部４０、第１のＡデータバス５１ａ、第２のＡデータ
バス５１ｂ、第１のＢデータバス５２ａおよび第２のＢ
データバス５２ｂを備えている。更新用Ａメモリ部１０
は、第１の更新用Ａメモリ１１、第２の更新用Ａメモリ
１２、第３の更新用Ａメモリ１３および第４の更新用Ａ
メモリ１４を有し、更新用Ｂメモリ部２０は、第１の更
新用Ｂメモリ２１、第２の更新用Ｂメモリ２２、第３の
更新用Ｂメモリ２３および第４の更新用Ｂメモリ２４を
有している。

【００１８】すなわち、図１に示すビタビ復号器は、更
新前パスメトリックを格納する更新用Ａメモリ部１０、
更新後パスメトリックを格納する更新用Ｂメモリ部２０
を有する。更新用Ａメモリ部１０は、第１〜第４の更新
用Ａメモリ１１〜１４に分割されて構成されており、こ
れら第１〜第４の更新用Ａメモリ１１〜１４へのアクセ
スは、更新用Ａメモリ選択器１５によって制御される。
同様に、更新用Ｂメモリ部２０は、第１〜第４の更新用
Ｂメモリ２１〜２４に分割されて構成されており、これ
ら第１〜第４の更新用Ｂメモリ２１〜２４のアクセス
は、更新用Ｂメモリ選択器２５によって制御される。パ
スメトリックの更新演算を行うＡＣＳ演算部は、いわゆ
る２式構成であり、第１のＡＣＳ演算部３０ａの出力で
ある更新後パスメトリックは、第１のＢデータバス５２
ａに出力され、第２のＡＣＳ演算部３０ｂの出力である
更新後パスメトリックは、第２のＢデータバス５２ｂに
出力され、それぞれ更新用Ｂメモリ部２０に格納され
る。

【００１９】図２に第１および第２のＡＣＳ演算部３０
ａおよび３０ｂの両者に共通のブロック図を示す。第１
または第２のＡＣＳ演算部３０ａまたは３０ｂは、いず
れも、第１の加算器３１ａ、第２の加算器３１ｂ、比較
器３２、選択器３３およびラッチ３４を具備する。

【００２０】第１の加算器３１ａは、更新用Ａメモリ部
１０から読み出されて第１のＡデータバス５１ａを転送
された更新前パスメトリックと、枝メトリック生成部４
０から与えられる枝メトリックとを加算する。第２の加
算器３１ｂは、更新用Ａメモリ部１０から読み出され
て、第２のＡデータバス５１ｂを転送された更新前パス
メトリックと枝メトリック生成部４０から与えられる枝
メトリックとを加算する。比較器３２は、第１の加算器
３１ａと第２の加算器３１ｂの出力結果の大小比較を行
う。選択器３３は、比較器３２の比較結果から第１の加
算器３１ａと第２の加算器３１ｂの加算結果のうちのい
ずれか一方を選択する。そして、ラッチ３４は、選択器
３３により選択された第１の加算器３１ａまたは第２の
加算器３１ｂの加算結果を保持する。

【００２１】以下の説明において、状態Ａの更新前パス
メトリックをＰＭ(A)、状態Ａの更新後パスメトリック
をＰＭ′(A)とする。また、状態Ａから状態Ｂへの枝メ
トリックをＢＭ(A,B)とする。

【００２２】図１に示すビタビ復号器は、畳み込み符号
の拘束長ＫがＫ＝５、符号化率ＲがＲ＝１／２のパスメ
トリック更新を行うものである。更新用Ａメモリ部１
０、更新用Ｂメモリ部２０は１６（＝２^{（Ｋ−１）}＝２
^{（５−１）}）個の状態にそれぞれ対応するパスメトリッ
ク領域を有している。図３は、更新用Ａメモリ部１０の
更新前パスメトリックの格納状態を模式的に示してい
る。

【００２３】図３に示すように、更新用Ａメモリ部１０
は、４個の更新用Ａメモリ１１〜１４で構成され、更新
用Ａメモリ１１（SEL=[00]）の番地0000h（“ｈ”は１
６進表記であることを示す）にはＰＭ(0000)が、番地00
01hにはＰＭ(0100)が、番地0002hにはＰＭ(0010)が、番
地0003hにはＰＭ(0110)がそれぞれ格納され、更新用Ａ
メモリ１２（SEL=[01]）の番地0000hにはＰＭ(0001)
が、番地0001hにはＰＭ(0101)が、番地0002hにはＰＭ(0
011)が、番地0003hにはＰＭ(0111)がそれぞれ格納さ
れ、更新用Ａメモリ１３（SEL=[10]）の番地0000hには
ＰＭ(1000)が、番地0001hにはＰＭ(1100)が、番地0002h
にはＰＭ(0011)が、番地0003hにはＰＭ(0111)がそれぞ
れ格納され、更新用Ａメモリ１４（SEL=[11]）の番地00
00hにはＰＭ(1001)が、番地0001hにはＰＭ(1101)が、番
地0002hにはＰＭ(1011)が、番地0003hにはＰＭ(1111)が
それぞれ格納される。

【００２４】そして、更新用Ａメモリ部１０は、読み出
しを行うべき２個のメモリからなるメモリのペアが、更
新用Ａメモリ選択器１５によって選択される。選択され
たメモリのペアから読み出されたデータは、一方は第１
のＡデータバス５１ａに、他方は第２のＡデータバス５
１ｂに出力される。

【００２５】一方、更新用Ｂメモリ部２０は、更新後パ
スメトリックを格納するものであり、書き込みを行うべ
き２個のメモリからなるメモリのペアが、更新用Ｂメモ
リ選択器２５によって選択される。そして、第１のＡＣ
Ｓ演算部３０ａおよび第２のＡＣＳ演算部３０ｂから出
力されたデータを、それぞれ第１のＢデータバス５２ａ
および第２のＢデータバス５２ｂを介して、これら選択
されたメモリのペアに書き込む。

【００２６】以下、図１および図２に示したこの実施の
形態に係るビタビ復号器の動作を説明する。なお、ビタ
ビ復号において、一般的に枝メトリックについて数１の
関係式が成り立つ。この関係式が成り立つことは、当該
技術分野の技術者においては自明である。

【００２７】

【数１】 但し、ｐ，ｑ，ｒおよびｓは、“０”または“１”のい
ずれかの値をとる。

【００２８】第１のサイクルでは状態「0000」の更新後
パスメトリックＰＭ′(0000)、および、状態「1000」の
更新後パスメトリックＰＭ′(1000)を求める。

【００２９】まず、更新用Ａメモリ選択器１５は、SEL
[00]およびSEL[01]である更新用Ａメモリ１１および１
２を選択し、番地0000hを指定する。この結果、更新用
Ａメモリ部１０は、第１のＡデータバス５１ａに更新用
Ａメモリ１１に格納していたＰＭ(0000)を出力し、第２
のＡデータバス５１ｂに更新用Ａメモリ１２に格納して
いたＰＭ(0001)を出力する。

【００３０】そして、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、第１のＡデータバス５１ａ
を介して転送されたＰＭ(0000)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(0000,0000)とを
加算する。一方、第２の加算器３１ｂは、第２のＡデー
タバス５１ｂを介して転送されたＰＭ(0001)と枝メトリ
ック生成部４０により生成された枝メトリックＢＭ(000
1,0000)とを加算する。比較器３２は、第１の加算器３
１ａの加算結果値と第２の加算器３１ｂの加算結果値と
の大小比較を行って選択信号を選択器３３に送り、第１
の加算器３１ａの加算結果値と第２の加算器３１ｂの加
算結果値とのうちの一方を選択して出力させる。ラッチ
３４は、選択器３３の出力値である更新後パスメトリッ
クＰＭ′(0000)を保持する。

【００３１】また、第２のＡＣＳ演算部３０ｂにおいて
は、第１の加算器３１ａは、第１のＡデータバス５１ａ
を介して転送されたＰＭ(0000)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(0000,1000)(=Ｂ
Ｍ(0001,0000))とを加算する。一方、第２の加算器３１
ｂは、第２のＡデータバス５１ｂを介して転送されたＰ
Ｍ(0001)と枝メトリック生成部４０により生成された枝
メトリックＢＭ(0001,1000)(=ＢＭ(0000,0000))とを加
算する。比較器３２は、第１の加算器３１ａの加算結果
値と第２の加算器３１ｂの加算結果値との大小比較を行
って選択信号を選択器３３に送り、第１の加算器３１ａ
の加算結果値と第２の加算器３１ｂの加算結果値とのう
ちの一方を選択して出力させる。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(1000)
を保持する。

【００３２】第１のＡＣＳ演算部３０ａは、更新後パス
メトリックＰＭ′(0000)を第１のＢデータバス５２ａに
出力し、第２のＡＣＳ演算部３０ｂは、更新後パスメト
リックＰＭ′(1000)を第２のＢデータバス５２ｂに出力
する。更新用Ｂメモリ選択器２５は、SEL[00]およびSEL
[10]である更新用Ｂメモリ２１および２３を選択し、番
地0000hを指定する。この結果、更新用Ｂメモリ２１の
番地0000hにＰＭ′(0000)が格納され、更新用Ｂメモリ
２３の番地0000hにＰＭ′(1000)が格納される。

【００３３】次に第２のサイクルでは状態「0100」の更
新後パスメトリックＰＭ′(0100)、および、状態「110
0」の更新後パスメトリックＰＭ′(1100)を求める。

【００３４】まず、更新用Ａメモリ選択器１５は、SEL
の上位ビットを0→1とし、SEL[10]およびSEL[11]である
更新用Ａメモリ１３および１４を選択し、番地はそのま
ま0000hを指定する。この結果、更新用Ａメモリ部１０
はＡデータバス５１ａには、更新用Ａメモリ１３に格納
していたＰＭ(1000)を出力し、Ａデータバス５１ｂに
は、更新用Ａメモリ１４に格納していたＰＭ(1001)を出
力する。

【００３５】続いて、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1000)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1000,0100)とを加算す
る。一方、第２の加算器３１ｂは、Ａデータバス５１ｂ
を介して転送されたＰＭ(1001)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(1001,0100)とを
加算する。比較器３２は、第１の加算器３１ａの加算結
果値と第２の加算器３１ｂの加算結果値との大小比較を
行って選択信号を選択器３３に送り、第１の加算器３１
ａの加算結果値と第２の加算器３１ｂの加算結果値との
うちの一方を選択して出力する。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(0100)
を保持する。

【００３６】また、第２のＡＣＳ演算部３０ｂにおいて
は、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1000)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1000,1100)(=ＢＭ(100
1,0100))とを加算する。一方、第２の加算器３１ｂは、
Ａデータバス５１ｂを介して転送されたＰＭ(1001)と枝
メトリック生成部４０により生成された枝メトリックＢ
Ｍ(1001,1100)(=ＢＭ(1000,0100))とを加算する。比較
器３２は、第１の加算器３１ａの加算結果値と第２の加
算器３１ｂの加算結果値との大小比較を行って選択信号
を選択器３３に送り、第１の加算器３１ａの加算結果値
と第２の加算器３１ｂの加算結果値とのうちの一方を選
択して出力する。ラッチ３４は、選択器３３の出力値で
ある更新後パスメトリックＰＭ′(1100)を保持する。

【００３７】ＡＣＳ演算部３０ａは、更新後パスメトリ
ックＰＭ′(0100)をＢデータバス５２ａに出力し、ＡＣ
Ｓ演算部３０ｂは、更新後パスメトリックＰＭ′(1100)
をＢデータバス５２ｂに出力する。更新用Ｂメモリ選択
器２５は、SELは変更せず、SEL[00]およびSEL[10]であ
る更新用Ｂメモリ２１および２３を選択したままとし
て、番地を+1hし、番地0001hを指定する。この結果、更
新用Ｂメモリ２１の番地0001hにＰＭ′(0100)が格納さ
れ、更新用Ｂメモリ２３の番地0001hにＰＭ′(1100)が
格納される。

【００３８】次に第３のサイクルでは状態「0010」の更
新後パスメトリックＰＭ′(0010)、および、状態「101
0」の更新後パスメトリックＰＭ′(1010)を求める。

【００３９】まず、更新用Ａメモリ選択器１５は、SEL
[00]およびSEL[01]である更新用Ａメモリ１１および１
２を選択し、番地を+1hして、番地0001hを指定する。こ
の結果、更新用Ａメモリ部１０はＡデータバス５１ａに
更新用Ａメモリ１１に格納していたＰＭ(0100)を出力
し、Ａデータバス５１ｂに更新用Ａメモリ１２に格納し
ていたＰＭ(0101)を出力する。

【００４０】そして、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(0100)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(0100,0010)とを加算す
る。一方、第２の加算器３１ｂは、Ａデータバス５１ｂ
を介して転送されたＰＭ(0101)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(0101,0010)とを
加算する。比較器３２は、第１の加算器３１ａの加算結
果値と第２の加算器３１ｂの加算結果値との大小比較を
行って選択信号を選択器３３に送り、第１の加算器３１
ａの加算結果値と第２の加算器３１ｂの加算結果値との
うちの一方を選択して出力する。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(0010)
を保持する。

【００４１】また、第２のＡＣＳ演算部３０ｂにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(0100)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(0100,1010)(=ＢＭ(010
1,0010))とを加算する。一方、第２の加算器３１ｂは、
Ａデータバス５１ｂを介して転送されたＰＭ(0101)と枝
メトリック生成部４０により生成された枝メトリックＢ
Ｍ(0101,1010)(=ＢＭ(0100,0010))とを加算する。比較
器３２は、第１の加算器３１ａの加算結果値と第２の加
算器３１ｂの加算結果値との大小比較を行って選択信号
を選択器３３に送り、第１の加算器３１ａの加算結果値
と第２の加算器３１ｂの加算結果値とのうちの一方を選
択して出力する。ラッチ３４は、選択器３３の出力値で
ある更新後パスメトリックＰＭ′(1010)を保持する。

【００４２】ＡＣＳ演算部３０ａは、更新後パスメトリ
ックＰＭ′(0010)をＢデータバス５２ａに出力し、ＡＣ
Ｓ演算部３０ｂは、更新後パスメトリックＰＭ′(1010)
をＢデータバス５２ｂに出力する。更新用Ｂメモリ選択
器２５は、SELを変更せず、SEL[00]およびSEL[10]であ
る更新用Ｂメモリ２１および２３を選択したままとし、
番地を+1hして、番地0002hを指定する。この結果、更新
用Ｂメモリ２１の番地0002hにＰＭ′(0010)が格納さ
れ、更新用Ｂメモリ２３の番地0002hにＰＭ′(1010)が
格納される。

【００４３】次に、第４のサイクルでは状態「0110」の
更新後パスメトリックＰＭ′(0110)、および、状態「11
10」の更新後パスメトリックＰＭ′(1110)を求める。

【００４４】まず、更新用Ａメモリ選択器１５は、SEL
の上位ビットを0→1として、SEL[10]およびSEL[11]であ
る更新用Ａメモリ１３および１４を選択し、番地はその
まま0001hを指定する。この結果、更新用Ａメモリ部１
０はＡデータバス５１ａに更新用Ａメモリ１３に格納し
ていたＰＭ(1100)を出力し、Ａデータバス５１ｂに更新
用Ａメモリ１４に格納していたＰＭ(1101)を出力する。

【００４５】そして、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1100)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1100,0110)とを加算す
る。一方、第２の加算器３１ｂは、Ａデータバス５１ｂ
を介して転送されたＰＭ(1101)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(1101,0110)とを
加算する。比較器３２は、第１の加算器３１ａの加算結
果値と第２の加算器３１ｂの加算結果値との大小比較を
行って選択信号を選択器３３に送り、第１の加算器３１
ａの加算結果値と第２の加算器３１ｂの加算結果値との
うちの一方を選択して出力する。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(0110)
を保持する。

【００４６】また、第２のＡＣＳ演算部３０ｂにおいて
は、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1100)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1100,1110)(=ＢＭ(110
1,0110))とを加算する。一方、第２の加算器３１ｂは、
Ａデータバス５１ｂを介して転送されたＰＭ(1101)と枝
メトリック生成部４０により生成された枝メトリックＢ
Ｍ(1101,1110)(=ＢＭ(1100,0110))とを加算する。比較
器３２は、第１の加算器３１ａの加算結果値と第２の加
算器３１ｂの加算結果値との大小比較を行って選択信号
を選択器３３に送り、第１の加算器３１ａの加算結果値
と第２の加算器３１ｂの加算結果値とのうちの一方を選
択して出力する。ラッチ３４は、選択器３３の出力値で
ある更新後パスメトリックＰＭ′(1110)を保持する。

【００４７】ＡＣＳ演算部３０ａは、更新後パスメトリ
ックＰＭ′(0110)をＢデータバス５２ａに出力し、ＡＣ
Ｓ演算部３０ｂは、更新後パスメトリックＰＭ′(1110)
をＢデータバス５２ｂに出力する。更新用Ｂメモリ選択
器２５は、SELは変更せずに、SEL[00]およびSEL[10]で
ある更新用Ｂメモリ２１および２３を選択したままと
し、番地を+1hして、番地0003hを指定する。この結果、
更新用Ｂメモリ２１の番地0003hにＰＭ′(0110)が格納
され、更新用Ｂメモリ２３の番地0003hにＰＭ′(1110)
が格納される。

【００４８】第５のサイクルでは状態「0001」の更新後
パスメトリックＰＭ′(0001)、および、状態「1001」の
更新後パスメトリックＰＭ′(1001)を求める。

【００４９】まず、更新用Ａメモリ選択器１５は、SEL
の上位ビットを1→0として、SEL[00]およびSEL[01]であ
る更新用Ａメモリ１１および１２を選択し、番地を+1h
して、0002hを指定する。この結果、更新用Ａメモリ部
１０はＡデータバス５１ａに更新用Ａメモリ１１に格納
していたＰＭ(0010)を出力し、Ａデータバス５１ｂに更
新用Ａメモリ１２に格納していたＰＭ(0011)を出力す
る。

【００５０】そして、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(0000)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(0010,0001)とを加算す
る。一方、第２の加算器３１ｂは、Ａデータバス５１ｂ
を介して転送されたＰＭ(0011)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(0011,0001)とを
加算する。比較器３２は、第１の加算器３１ａの加算結
果値と第２の加算器３１ｂの加算結果値との大小比較を
行って選択信号を選択器３３に送り、第１の加算器３１
ａの加算結果値と第２の加算器３１ｂの加算結果値との
うちの一方を選択して出力する。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(0001)
を保持する。

【００５１】また、第２のＡＣＳ演算部３０ｂにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(0010)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(0010,1001)(=ＢＭ(001
1,0001))とを加算する。一方、第２の加算器３１ｂは、
Ａデータバス５１ｂを介して転送されたＰＭ(0011)と枝
メトリック生成部４０により生成された枝メトリックＢ
Ｍ(0011,1001)(=ＢＭ(0010,0001))とを加算する。比較
器３２は、第１の加算器３１ａの加算結果値と第２の加
算器３１ｂの加算結果値との大小比較を行って選択信号
を選択器３３に送り、第１の加算器３１ａの加算結果値
と第２の加算器３１ｂの加算結果値とのうちの一方を選
択して出力する。ラッチ３４は、選択器３３の出力値で
ある更新後パスメトリックＰＭ′(1001)を保持する。

【００５２】ＡＣＳ演算部３０ａは、更新後パスメトリ
ックＰＭ′(0001)をＢデータバス５２ａに出力し、ＡＣ
Ｓ演算部３０ｂは、更新後パスメトリックＰＭ′(1001)
をＢデータバス５２ｂに出力する。更新用Ｂメモリ選択
器２５は、SELの下位ビットを0→1として、SEL[01]およ
びSEL[11]である更新用Ｂメモリ２２および２４を選択
し、番地0000hを指定する。この結果、更新用Ｂメモリ
２２の番地0000hにＰＭ′(0001)が格納され、更新用Ｂ
メモリ２４の番地0000hにＰＭ′(1001)が格納される。

【００５３】次に、第６のサイクルでは状態「0101」の
更新後パスメトリックＰＭ′(0101)、および、状態「11
01」の更新後パスメトリックＰＭ′(1101)を求める。

【００５４】まず、更新用Ａメモリ選択器１５は、SEL
の上位ビットを0→1として、SEL[10]およびSEL[11]であ
る更新用Ａメモリ１３および１４を選択し、番地はその
まま0002hを指定する。この結果、更新用Ａメモリ部１
０はＡデータバス５１ａに更新用Ａメモリ１３に格納し
ていたＰＭ(1010)を出力し、Ａデータバス５１ｂに更新
用Ａメモリ１４に格納していたＰＭ(1011)を出力する。

【００５５】そして、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1010)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1010,0101)とを加算す
る。一方、第２の加算器３１ｂは、Ａデータバス５１ｂ
を介して転送されたＰＭ(1011)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(1011,0101)とを
加算する。比較器３２は、第１の加算器３１ａの加算結
果値と第２の加算器３１ｂの加算結果値との大小比較を
行って選択信号を選択器３３に送り、第１の加算器３１
ａの加算結果値と第２の加算器３１ｂの加算結果値との
うちの一方を選択して出力する。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(0101)
を保持する。

【００５６】また、第２のＡＣＳ演算部３０ｂにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1010)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1010,1101)(=ＢＭ(101
1,0101))とを加算する。一方、第２の加算器３１ｂは、
Ａデータバス５１ｂを介して転送されたＰＭ(1001)と枝
メトリック生成部４０により生成された枝メトリックＢ
Ｍ(1011,1101)(=ＢＭ(1010,0101))とを加算する。比較
器３２は、第１の加算器３１ａの加算結果値と第２の加
算器３１ｂの加算結果値との大小比較を行って選択信号
を選択器３３に送り、第１の加算器３１ａの加算結果値
と第２の加算器３１ｂの加算結果値とのうちの一方を選
択して出力する。ラッチ３４は、選択器３３の出力値で
ある更新後パスメトリックＰＭ′(1101)を保持する。

【００５７】ＡＣＳ演算部３０ａは、更新後パスメトリ
ックＰＭ′(0101)をＢデータバス５２ａに出力し、ＡＣ
Ｓ演算部３０ｂは、更新後パスメトリックＰＭ′(1101)
をＢデータバス５２ｂに出力する。更新用Ｂメモリ選択
器２５は、SELは変更せず、SEL[01]およびSEL[11]であ
る更新用Ｂメモリ２２および２４を選択したままとし、
番地を+1hして、番地0001hを指定する。この結果、更新
用Ｂメモリ２２の番地0001hにＰＭ′(0101)が格納さ
れ、更新用Ｂメモリ２４の番地0001hにＰＭ′(1101)が
格納される。

【００５８】次に、第７のサイクルでは状態「0011」の
更新後パスメトリックＰＭ′(0011)、および、状態「10
11」の更新後パスメトリックＰＭ′(1011)を求める。

【００５９】まず、更新用Ａメモリ選択器１５は、SEL
[00]およびSEL[01]である更新用Ａメモリ１１および１
２を選択し、番地を+1hして、番地0003hを指定する。こ
の結果、更新用Ａメモリ部１０はＡデータバス５１ａに
更新用Ａメモリ１１に格納していたＰＭ(0110)を出力
し、Ａデータバス５１ｂに更新用Ａメモリ１２に格納し
ていたＰＭ(0111)を出力する。

【００６０】そして、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(0110)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(0110,0011)とを加算す
る。一方、第２の加算器３１ｂは、Ａデータバス５１ｂ
を介して転送されたＰＭ(0111)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(0111,0011)とを
加算する。比較器３２は、第１の加算器３１ａの加算結
果値と第２の加算器３１ｂの加算結果値との大小比較を
行って選択信号を選択器３３に送り、第１の加算器３１
ａの加算結果値と第２の加算器３１ｂの加算結果値との
うちの一方を選択して出力する。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(0011)
を保持する。

【００６１】また、第２のＡＣＳ演算部３０ｂにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(0110)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(0110,1011)(=ＢＭ(011
1,0011))とを加算する。一方、第２の加算器３１ｂは、
Ａデータバス５１ｂを介して転送されたＰＭ(0111)と枝
メトリック生成部４０により生成された枝メトリックＢ
Ｍ(0111,1011)(=ＢＭ(0110,0011))とを加算する。比較
器３２は、第１の加算器３１ａの加算結果値と第２の加
算器３１ｂの加算結果値との大小比較を行って選択信号
を選択器３３に送り、第１の加算器３１ａの加算結果値
と第２の加算器３１ｂの加算結果値とのうちの一方を選
択して出力する。ラッチ３４は、選択器３３の出力値で
ある更新後パスメトリックＰＭ′(1011)を保持する。

【００６２】ＡＣＳ演算部３０ａは、更新後パスメトリ
ックＰＭ′(0011)をＢデータバス５２ａに出力し、ＡＣ
Ｓ演算部３０ｂは、更新後パスメトリックＰＭ′(1011)
をＢデータバス５２ｂに出力する。更新用Ｂメモリ選択
器２５は、SELは変更せず、SEL[01]およびSEL[11]であ
る更新用Ｂメモリ２２および２４を選択したままとし、
番地を+1hして、番地0002hを指定する。この結果、更新
用Ｂメモリ２２の番地0002hにＰＭ′(0011)が格納さ
れ、更新用Ｂメモリ２４の番地0002hにＰＭ′(1011)が
格納される。

【００６３】次に、第８のサイクルでは状態「0111」の
更新後パスメトリックＰＭ′(0111)、および、状態「11
11」の更新後パスメトリックＰＭ′(1111)を求める。

【００６４】まず、更新用Ａメモリ選択器１５は、SEL
の上位ビットを0→1として、SEL[10]およびSEL[11]であ
る更新用Ａメモリ１３および１４を選択し、番地はその
まま0003hを指定する。この結果、更新用Ａメモリ部１
０はＡデータバス５１ａに更新用Ａメモリ１３に格納し
ていたＰＭ(1110)を出力し、Ａデータバス５１ｂに更新
用Ａメモリ１４に格納していたＰＭ(1111)を出力する。

【００６５】そして、第１のＡＣＳ演算部３０ａにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1110)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1110,0111)とを加算す
る。一方、第２の加算器３１ｂは、Ａデータバス５１ｂ
を介して転送されたＰＭ(1111)と枝メトリック生成部４
０により生成された枝メトリックＢＭ(1111,0111)とを
加算する。比較器３２は、第１の加算器３１ａの加算結
果値と第２の加算器３１ｂの加算結果値との大小比較を
行って選択信号を選択器３３に送り、第１の加算器３１
ａの加算結果値と第２の加算器３１ｂの加算結果値との
うちの一方を選択して出力する。ラッチ３４は、選択器
３３の出力値である更新後パスメトリックＰＭ′(0111)
を保持する。

【００６６】また、第２のＡＣＳ演算部３０ｂにおい
て、第１の加算器３１ａは、Ａデータバス５１ａを介し
て転送されたＰＭ(1110)と枝メトリック生成部４０によ
り生成された枝メトリックＢＭ(1110,1111)(=ＢＭ(111
1,0111))とを加算する。一方、第２の加算器３１ｂは、
Ａデータバス５１ｂを介して転送されたＰＭ(1101)と枝
メトリック生成部４０により生成された枝メトリックＢ
Ｍ(1111,1111)(=ＢＭ(1110,0111))とを加算する。比較
器３２は、第１の加算器３１ａの加算結果値と第２の加
算器３１ｂの加算結果値との大小比較を行って選択信号
を選択器３３に送り、第１の加算器３１ａの加算結果値
と第２の加算器３１ｂの加算結果値とのうちの一方を選
択して出力する。ラッチ３４は、選択器３３の出力値で
ある更新後パスメトリックＰＭ′(1111)を保持する。

【００６７】ＡＣＳ演算部３０ａは、更新後パスメトリ
ックＰＭ′(0111)をＢデータバス５２ａに出力し、ＡＣ
Ｓ演算部３０ｂは、更新後パスメトリックＰＭ′(1110)
をＢデータバス５２ｂに出力する。更新用Ｂメモリ選択
器２５は、SELは変更せず、SEL[01]およびSEL[11]であ
る更新用Ｂメモリ２２および２４を選択したままとし、
番地を+1hして、番地0003hを指定する。この結果、更新
用Ｂメモリ２２の番地0003hにＰＭ′(0111)が格納さ
れ、更新用Ｂメモリ２４の番地0003hにＰＭ′(1111)が
格納される。

【００６８】図４に、更新用Ｂメモリ部２０における更
新後パスメトリックの格納状態を示す。

【００６９】更新後パスメトリックＰＭ′(A)がメモリ
に全て格納されると、更新用Ａメモリ部１０と更新用Ｂ
メモリ部２０のリード／ライトが切り替えられ、役割が
入れ替わる。メモリのアドレス構成は同様であり、処理
は同様にして、更新用Ｂメモリ部２０から更新前パスメ
トリックを読み出し、更新用Ａメモリ部１０へ更新後パ
スメトリックを格納することとなる。このようにして、
パスメトリックの更新を繰り返し行うことができる。

【００７０】上述したこの実施の形態に係る図１および
図２のビタビ復号器においては、更新後パスメトリック
を求める時に、更新前パスメトリックを格納する更新用
Ａメモリ部１０を１回アクセスするだけでＡＣＳ演算に
必要な２個の更新前パスメトリックを読み出すことがで
きる。また、この２個の更新前パスメトリックから求め
られる２個の更新後パスメトリックを同時に求めること
ができる。そして、求めた２個の更新後パスメトリック
を同時にメモリに格納することができることから、更新
用Ａメモリ部１０へのアクセス回数を減らすと共に更新
用Ｂメモリ部２０へのアクセス回数を減らすことが可能
となる。

【００７１】なお、上述した更新用Ａメモリ部１０およ
び更新用Ｂメモリ部２０等のメモリは、必ずしも一般的
なメモリである必要はなく、他の格納手段、例えばレジ
スタ等、に変更してもよい。また、上述した実施の形態
においては、畳み込み符号の拘束長Ｋ＝５である場合の
ビタビ復号器を例にとって説明したが、３以上の任意の
拘束長の畳み込み符号に対して、上述と同様にして同様
に本発明によるビタビ復号器を実現することが可能であ
る。このときの状態数は、２^{（Ｋ−１）}個となるため、
例えば、宇宙通信等でよく用いられる拘束長が７の場合
には６４個のパスメトリックを格納できるように格納手
段を構成すればよい。

【００７２】以上説明したように、本発明のビタビ復号
器によれば、更新後パスメトリックを求めるときに、更
新前パスメトリックを格納手段に１回アクセスするだけ
で、ＡＣＳ演算に必要な２個の更新前パスメトリックを
読み出すことができるだけでなく、この２個の更新前パ
スメトリックから求められる２個の更新後パスメトリッ
クを同時に求めることができ、求めた２個の更新後パス
メトリックを同時に格納手段に格納することができるこ
とから、格納時にもアクセス回数の低減が可能となる。
このような処理により、ビタビ復号器におけるパスメト
リック更新処理の高速化を実現することができる。

【００７３】なお、本発明は、上述し且つ図面に示す実
施の形態にのみ限定されることなく、その要旨を変更し
ない限り、本発明の技術思想の範囲内において、種々に
変形して実施し得ることは明らかである。

【００７４】

【発明の効果】以上説明したように、本発明によれば、
ビタビ復号処理において、パスメトリックの更新計算を
行うビタビ復号器のＡＣＳ演算を、メモリへのアクセス
回数を低減し、さらなる高速化を図って、一層効率よく
実行することを可能とするビタビ復号器を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るビタビ復号器の構成
を示すブロック図である。

【図２】図１のビタビ復号器におけるＡＣＳ（Add Comp
are Select）演算部の詳細な構成を示すブロック図であ
る。

【図３】図１のビタビ復号器の動作を説明するための更
新用Ａメモリ部の更新前パスメトリックの格納状態を示
す模式図である。

【図４】図１のビタビ復号器の動作を説明するための更
新用Ｂメモリ部の更新後パスメトリックの格納状態を示
す模式図である。

【図５】従来のビタビ復号処理を行なうデータ処理装置
の構成を示すブロック図である。

【図６】ビタビ復号処理におけるパスメトリック更新を
説明するための模式図である。

【符号の説明】

１０ 更新用Ａメモリ部 １１ 更新用Ａメモリ １２ 更新用Ａメモリ １３ 更新用Ａメモリ １４ 更新用Ａメモリ １５ 更新用Ａメモリ選択器 ２０ 更新用Ｂメモリ部 ２１ 更新用Ｂメモリ ２２ 更新用Ｂメモリ ２３ 更新用Ｂメモリ ２４ 更新用Ｂメモリ ２５ 更新用Ｂメモリ選択器 ３０ａ ＡＣＳ（Add Compare Select）演算部 ３０ｂ ＡＣＳ演算部 ３１ａ 加算器 ３１ｂ 加算器 ３２ 比較器 ３３ 選択器 ３４ ラッチ ４０ 枝メトリック生成部 ５１ａ Ａデータバス ５１ｂ Ａデータバス ５２ａ Ｂデータバス ５２ｂ Ｂデータバス

Claims (3)

【特許請求の範囲】
1. 【請求項１】それぞれ４個ずつに分割され且つ各分割領
   域毎に各々所定個数の記憶領域を有し、更新前並びに更
   新後パスメトリックを格納する第１および第２の格納手
   段と、 前記第１および第２の格納手段について、それぞれ各２
   個ずつの分割領域毎の２個の記憶領域を順次選択指定す
   る第１および第２のメモリ選択手段と、 ２個ずつの枝メトリックを順次生成する枝メトリック生
   成手段と、 それぞれ、前記第１および第２の格納手段のうちの一方
   の格納手段の前記第１または第２のメモリ選択手段によ
   り選択された２個の記憶領域から読み出した２個の更新
   前パスメトリックと前記枝メトリック生成手段により生
   成された第１および第２の枝メトリックとを用いてＡＣ
   Ｓ（Add Compare Select）演算を行なって、第１および
   第２の更新後パスメトリックを生成して、前記第１およ
   び第２の格納手段のうちの他方の格納手段の前記第１ま
   たは第２のメモリ選択手段により選択された２個の記憶
   領域に格納させる第１および第２のＡＣＳ演算手段と、
   を具備することを特徴とするビタビ復号器。
2. 【請求項２】前記第１および第２のＡＣＳ演算手段の各
   々は、それぞれ更新前パスメトリックと枝メトリックを
   加算する第１および第２の加算手段と、 前記第１および第２の加算手段の加算結果を比較する比
   較手段と、 前記比較手段の比較結果に基づき前記第１および第２の
   加算手段の加算結果のうちの一方を選択する選択手段
   と、 前記選択手段により選択された前記加算結果をラッチ出
   力するラッチ手段と、を含むことを特徴とする請求項１
   に記載のビタビ復号器。
3. 【請求項３】前記第１および第２の格納手段は、一方を
   更新前パスメトリック格納用に、他方を更新後パスメト
   リック格納用に用い、且つこれら更新前パスメトリック
   格納用と、更新後パスメトリック格納用とを、交互に切
   換えて用いる手段であることを特徴とする請求項１また
   は２に記載のビタビ復号器。