JP2001068859A - 多層回路構造体の形成方法 - Google Patents

多層回路構造体の形成方法

Info

Publication number
JP2001068859A
JP2001068859A JP2000237500A JP2000237500A JP2001068859A JP 2001068859 A JP2001068859 A JP 2001068859A JP 2000237500 A JP2000237500 A JP 2000237500A JP 2000237500 A JP2000237500 A JP 2000237500A JP 2001068859 A JP2001068859 A JP 2001068859A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
roller element
aperture
apertures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000237500A
Other languages
English (en)
Inventor
G Lee Michael
ジー リー マイケル
Valin Solomon
ベイリン ソロモン
Vincent Wang Uen-Cho
ヴィンセント ワン ウェン−チョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2001068859A publication Critical patent/JP2001068859A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1825—Handling of layers or the laminate characterised by the control or constructional features of devices for tensioning, stretching or registration
    • B32B38/1833—Positioning, e.g. registration or centering
    • B32B38/1841—Positioning, e.g. registration or centering during laying up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明は、回路基板の位置調整を簡単に行う
ことができる多層回路構造体を形成する方法の提供を目
的とする。 【解決手段】 本発明の方法は、縁領域にアパーチャ
（２０，５１）が設けられた回路基板（１０，４０）を
用いて多層回路構造体を形成する。爪（３２）を有する
ローラー素子（３０）は、回路基板の積層中に、回路基
板を位置調整するため、回路基板のアパーチャに挿入さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層回路構造体を
形成する方法に関する。
【０００２】
【従来の技術】多層回路構造体は、マルチチップモジュ
ールのような広範な種類の電気組立体に使用される。一
般的に、多層回路構造体は、複数のチップ間若しくは他
の電気デバイス間で電気通信を行うことができる。多層
回路基板の形成中に、二つ以上の回路基板が一体的に接
合され、相互に電気的につながる。たとえば、典型的な
接合プロセスにおいて、剛性回路基板の対は平行であ
り、主要な面が対向するように並べられる。基板は多層
回路構造体を形成するように相互に接触させられる。
【０００３】
【発明が解決しようとする課題】このような従来の方法
は、多層回路基板を形成するため使用することができる
が、問題点を伴う。たとえば、一つに接合された回路基
板の表面は、大きい面積を有し、略同時に接合され、基
板間に時々位置調整不良が発生する。回路基板が位置調
整不良であるとき、各基板上の回路は相互に意図通りに
通信できないので、形成された構造体に欠陥が含まれる
可能性が高まる。したがって、多層回路構造体を形成す
るとき、回路基板を位置調整することが非常に望まし
い。
【０００４】位置調整は、フレキシブル回路基板がフレ
キシブル多層回路構造体を形成するため使用されると
き、より大きな問題を生ずる。たとえば、フレキシブル
回路基板は、撓みやすく、剛性回路基板よりも容易に動
くので、剛性回路基板よりも位置調整が難しくなる。殆
どの場合に、フレキシブル回路基板は接合中にしわにな
るので、気泡若しくはブリスターが形成された回路構造
体に現れる可能性が高くなる。
【０００５】したがって、本発明は、回路基板の位置調
整を簡単に行うことができる多層回路構造体を形成する
方法の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明は、少なくとも一
方の回路基板がフレキシブルであるとき、回路基板を接
合する方法である。本発明の有利な実施例は、信頼性の
高い回路構造体を容易かつ効率的に形成することができ
る。
【０００７】本発明の一実施例は、フレキシブル回路構
造体を形成する方法である。この方法は、フレキシブル
な第１の回路基板内のアパーチャと第２の回路基板内の
アパーチャを位置調整し、ローラー素子からの爪を上記
第１の回路基板内及び上記第２の回路基板内の位置調整
されたアパーチャに挿入し、上記第１の回路基板を上記
第２の回路基板に積層する。
【０００８】本発明の上記実施例及びその他の実施例は
添付図面を参照して説明される。
【０００９】
【発明の実施の形態】本発明の実施例は、多層回路構造
体を形成する方法に関する。多層回路構造体はマルチチ
ップモジュールのような電気的組立体を形成するため使
用され得る。
【００１０】典型的な一実施例において、第１の回路基
板は多層回路構造体を形成するため第２の回路基板に積
層される。第１の回路基板はフレキシブルであり、第２
の回路基板はフレキシブル若しくは剛性である。好まし
くは、１行以上のアパーチャが第１の回路基板及び第２
の回路基板のそれぞれの両側の縁領域に沿って設けられ
る。第１の回路基板上のアパーチャは第２の回路基板上
のアパーチャと位置調整される。ローラー素子からの爪
は位置調整されたアパーチャに挿入され、これにより、
たとえば、積層中に基板の位置調整が保たれる。ローラ
ー素子が回転するとき、ローラー素子の爪は位置調整さ
れたアパーチャと掛合し、好ましくは、第１の回路基板
及び第２の回路基板を同時に動かす。基板が動かされる
とき、第１の回路基板及び第２の回路基板はローラー素
子と本体の間に存在するニップを通過する。
【００１１】ニップを通過した後、第１の回路基板及び
第２の回路基板は一つに積層される。ローラー素子の爪
は、積層中に回路基板の位置調整を保つ。圧力及び／又
は熱は、第１の回路基板と第２の回路基板が一体的に接
合することを助けるため形成中の回路構造体に加えられ
てもよい。
【００１２】以下、図１、２、３及び４を参照して本発
明の実施例をより明瞭に説明する。
【００１３】図１には、第１の回路基板１０が示され、
両側の縁領域にアパーチャ２０の行が設けられている。
典型的に、導電性回路（図示しない）が反対側のアパー
チャの行の間に存在する。個々のアパーチャ２０は第１
の回路基板１０の全体に広がるので、ローラー素子の爪
はアパーチャを通過し、第２の回路基板のアパーチャに
達する。この点に関して、ローラー素子の爪は、縁領域
における第１の回路基板の厚さよりも長く、第１の回路
基板内のアパーチャの長さよりも長い。このアパーチャ
は、フォトリソグラフィー、レーザードリル加工、又
は、穿孔を含む適当なプロセスによって形成され得る。
【００１４】第１の回路基板１０におけるアパーチャ２
０は、適当な寸法、形状若しくは配置を有する。たとえ
ば、図１では、第１の回路基板２０の反対側の縁領域に
対応した２行の円形アパーチャが示される。他の実施例
の場合、反対側の縁領域部分のアパーチャは互い違いに
配列されてもよく、図１に示されるように対称的でなく
ても構わない。典型的なアパーチャ寸法は、少なくとも
約２ｍｍの幅若しくは径である。別の実施例では、アパ
ーチャ寸法は約０．５ｍｍ乃至約５ｍｍの幅若しくは径
である。
【００１５】第１の回路基板１０はフレキシブルであ
り、導電層及び／又は絶縁層の適当な組合せを有する。
例示的な絶縁層には、熱硬化性若しくは熱可塑性層のよ
うなポリマー層（たとえば、ポリイミド）が含まれる。
不連続な導電層は絶縁層上に設けられてもよく、銅のよ
うな導体を含有し得る。
【００１６】図２には、図１のフレキシブルな第１の回
路基板１０が第２の回路基板４０に積層される様子が示
される。第２の回路基板４０の構造と材料は、第１の回
路基板と同じでもよく、あるいは、異なってもよい。ま
た、第２の回路基板４０は剛性でもフレキシブルでもよ
い。好ましくは、第１の回路基板１０及び第２の回路基
板４０は類似した平面的寸法を有する。
【００１７】第２の回路基板４０の反対側の縁領域は、
好ましくは、アパーチャ５１を有する。第２の回路基板
４０内のアパーチャ５１は、図２に示されるように、第
２の回路基板４０を貫通する（貫通アパーチャ）。他の
実施例では、アパーチャは第２の回路基板４０を部分的
に通る（非貫通アパーチャ）でもよい。第２の回路基板
４０に設けられたアパーチャのタイプとは無関係に、ア
パーチャ５１は、好ましくは、第１の回路基板１０の縁
領域のアパーチャ２０と位置が合うように適合するの
で、ローラー素子３０からの爪は両方のアパーチャで受
容される。好ましくは、第１の回路基板１０及び第２の
回路基板４０内の十分なアパーチャが位置合わせされ、
ローラー３０によって両方の基板の同時動作が容易にな
される。好ましい実施例において、第１の回路基板１０
の縁領域のアパーチャ２０は第２の回路基板４０の縁領
域のアパーチャ５１の鏡像である。
【００１８】第２の回路基板４０は、移動する本体７０
若しくは移動しない本体７０の上に配置され得る。本体
は、平坦面若しくは湾曲面を有する。たとえば、本体７
０は、テーブル若しくは水平方向運搬装置によって得ら
れるような平坦面を有する。本体は湾曲面でもよい。湾
曲面を有する本体は、第１の回路基板に隣接したローラ
ー素子３０のようなローラー素子、または、爪の無いロ
ーラー素子を具備してもよい。
【００１９】ローラー素子３０の爪３２は、第１の回路
基板１０と第２の回路基板４０のアパーチャを位置合わ
せするため使用される。第１の回路基板１０と第２の回
路基板４０のアパーチャの位置合わせは、第１の回路基
板１０と第２の回路基板４０を位置合わせするだけでは
なく、回路基板上の回路パターン（たとえば、対向する
回路パターン）の位置合わせも行う。ローラー素子３０
が回転するとき、爪３２はフレキシブル回路基板内のア
パーチャと掛合し、次に、若しくは、同時に、第２の回
路基板と掛合する。爪が第１の回路基板と第２の回路基
板の揃えられたアパーチャを通過した後、ローラー素子
３０の回転は、好ましくは、第１の回路基板１０及び第
２の回路基板４０がローラー素子３０と本体４０とによ
って形成されたニップを通過するときに第１の回路基板
１０及び第２の回路基板４０を動かす。第１の回路基板
１０及び第２の回路基板４０がニップから現れるとき、
多層回路基板を形成するよう一体的に積層される。
【００２０】熱及び場合によっては圧力がローラー素子
３０、本体４０若しくはこれらの部品以外の装置によっ
て加えられる。熱及び圧力は、好ましくは、積層中若し
くは積層後に第１の回路基板１０及び第２の回路基板４
０に加えられる。好ましい積層温度は約１５０℃と約４
００℃の間であり、好ましい積層圧力は約２０ｐｓｉと
約２００ｐｓｉの間である。加熱によって、形成された
回路構造体中の硬化材料は選択的に硬化する。図２乃至
４において、たとえば、熱６０は、本体７０に設けられ
た加熱素子によって加えられる。他の例では、ローラー
素子３０は加熱素子を具備し、ローラー素子３０がニッ
プ通過時に形成中の回路構造体に熱を加える。
【００２１】ローラー素子は任意の形状を有する。たと
えば、ローラー素子３０は、素子の端領域に爪が設けら
れた回転可能なスプール状、ドラム状若しくはローラー
状の素子でもよい。ローラー素子３０の中央領域は、好
ましくは、滑らかで連続的である。他の実施例では、ロ
ーラー素子は、共通軸周りに回転する離間した一対のス
プロケットでもよい。スプロケットは第１の回路基板の
縁領域の近くで回転する。ローラー素子３０上の爪３２
は、離間し、半径方向に延在し、円柱形若しくは角錐形
を含む任意の形状を有する。
【００２２】導電性ペースト（たとえば、半田）、導電
性粘着剤、異方性導電性フィルム、若しくは、導電性ポ
ストのような導電性材料を含む適当な材料５０は、積層
前若しくは積層後に第１の回路基板１０と第２の回路基
板４０の間に存在する。代替的に、あるいは、付加的
に、材料５０は誘電性材料（たとえば、粘着性誘電性材
料）を含有する。たとえば、材料は、形成された構造体
内の第１の回路基板と第２の回路基板を接続する複数の
不連続な導電性堆積物（たとえば、半田ディポジット）
を有する誘電層でもよい。
【００２３】図２に示されるように、たとえば、材料５
０は、積層前に第２の回路基板４０の内面に（たとえ
ば、堆積）によって被覆される。ローラー素子３０が回
転するとき、第１及び第２の回路基板１０及び４０は、
材料５０を間に挟んで一体的に積層される。たとえば、
材料５０が半田ペーストを含有する場合、ローラー素子
及び第２の回路基板４０の表面からの圧力及び／又は熱
は、半田ペーストを溶解させ、第１の回路基板１０及び
第２の回路基板４０上の導電性パッドと接合させ（たと
えば、金属間接合）、形成された多層回路構造体中の第
１の回路基板と第２の回路基板の間に電気的結合を与え
る。本実施例において、半田ペーストは、好ましくは、
樹脂及び融剤を含有する半田粒子と担体を含む。融剤
は、好ましくは、樹脂に含まれるようなタイプの融剤で
あり、融解後に生ずる融剤残留物を最小限に抑える。適
当な融剤には、有機酸、若しくは、有機酸の誘導体（た
とえば、桂皮酸）が含まれる。
【００２４】一部の実施例の場合、第１の回路基板と第
２の回路基板の間の材料は誘電性材料であり、誘電性材
料は独立した膜若しくは液体の形でも構わない。好まし
くは、熱及び圧力が、間に誘電性材料が介挿された第１
の回路基板１０及び第２の回路基板４０に加えられるの
で、誘電性層は第１の回路基板及び第２の回路基板と一
体的に接合する。たとえば、図３に示されるように、誘
電膜５２が第２の回路基板４０の内側面上に設けられ
る。好ましくは、誘電膜５２は、たとえば、第１の回路
基板１０と第２の回路基板４０の縁の内側に配置された
縁を有する。そのようにすることによって、誘電膜５２
は、第１の回路基板１０のアパーチャ２０を通過し第２
の回路基板４０のアパーチャ５１に達するローラー素子
３０の爪を妨げない。ローラー素子３０の爪は、第１の
回路基板１０及び第２の回路基板４０の整列されたアパ
ーチャを掛合するので、ローラー素子は回転し、好まし
くは、第１の回路基板１０及び第２の回路基板４０を移
動させる。複合体がニップから出るとき、第１の回路基
板及び第２の回路基板４０は、間に挟まれた中間誘電膜
５２と共に一つに重ね合わされる。図３に示された誘電
層５２は積層前に第２の回路基板４０に重ねて配置され
ているが、誘電膜５２はロール（図示しない）から、第
１の回路基板１０と第２の回路基板４０の間のニップ領
域に供給されてもよい。本実施例の場合に、第１の回路
基板１０、第２の回路基板４０及び誘電膜５２は、ニッ
プ付近で実質的に同時に接触する。
【００２５】図４には本発明のさらに別の実施例が示さ
れる。本実施例では、ディスペンサ５４が、積層前に、
液体誘電性材料のような材料をニップ領域の付近に供給
する。ローラー素子３０の爪が第１の回路基板及び第２
の回路基板の位置合わせされたアパーチャと掛合すると
き、その爪は誘電性材料が第１の回路基板及び第２の回
路基板の間に介挿されるように第１の回路基板及び第２
の回路基板を移動させる。ニップ領域の隙間が減少する
と共に、液体材料は膜状に形成されるので、材料の層が
形成された回路構造体の第１の回路基板と第２の回路基
板の間に残る。
【００２６】本発明の実施例は、ブリスターが基板の間
に形成される可能性を低下させる。たとえば、第１の回
路基板が第２の回路基板に積層されるときに、第１の基
板と第２の基板がニップで一つになるように、第１の回
路基板と第２の回路基板の間の空気は形成中の構造体か
ら押し出される。その結果として、形成された多層回路
構造体にブリスターが生じる可能性は低減される。その
上、同時に接合されるのは基板の小部分だけに過ぎない
ので、接合部へのアクセスを改良し、（各接合領域は全
ての領域が同時に形成されるのではなく、順番に形成さ
れるため）融剤若しくは他の残留物をより簡単に洗浄さ
れる。さらに、２枚の基板の間で徐々に接合を行うこと
によって、誘電性材料は基板の間に少しずつ加えること
が可能になる。これによって、均一な誘電層が簡単に形
成できる。
【００２７】さらに、多層回路構造体は本発明の実施例
によって効率的に形成され得る。たとえば、第１の回路
基板及び第２の回路基板は、積層前にはロール形状でも
よい。基板の間に挟まれる材料の膜も積層前にはロール
形状でもよい。第１の回路基板、第２の回路基板及び材
料は、ローラー素子と本体の間にあるニップ領域に連続
的若しくは同時に供給することができる。これらの層が
ニップを通過するとき、一つに重ね合わされる。この積
層は、マルチチップモジュールとして使用するために適
した複数の多層回路構造体を形成するため切断してもよ
い。したがって、本発明の実施例は、回路基板の間で好
ましい位置調整がなされた多層回路構造体を効率的かつ
経済的に形成することができる。
【００２８】以上の通り、本発明の実施例は、特に第１
の回路基板と第２の回路基板の接合に関して説明されて
いるが、本発明の実施例は、多層回路基板を形成するた
め適当な数の回路基板を一体的に接合することが可能で
ある。たとえば、第３の回路基板（フレキシブル回路基
板でも剛性回路基板でも構わない）を上述の多層回路構
造体の上側又は下側に積層してもよい。
【００２９】以上の記載に使用された用語及び表現は、
本願発明の説明を目的として使用されたものであり、本
願発明を制限するものではない。また、これらの用語及
び表現は、図面若しくは明細書に記載された事項及びそ
の一部の均等物を包含することを意図するものであり、
本願発明は請求項に係る発明の範囲内で種々の変形をな
し得ることが認められるべきである。さらに、本発明の
実施例に記載されたいずれかの事項は、本願発明の範囲
を逸脱すること無く、本発明の他の実施例に記載された
別の事項と組み合わせることが可能である。
【００３０】以上の説明に関して更に以下のような態様
が考えられる。
【００３１】（１） フレキシブルな第１の回路基板の
アパーチャと第２の回路基板のアパーチャを位置合わせ
する工程と、ローラー素子からの爪を上記第１の回路基
板と上記第２の回路基板の位置合わせされたアパーチャ
に挿入する工程と、上記ローラー素子を回転させる工程
と、上記第１の回路基板を上記第２の回路基板に重ね合
わせる積層工程とを有する多層回路構造体を形成する方
法。
【００３２】（２） 上記積層工程は、上記第１の回路
基板及び上記第２の回路基板を、両方の回路基板の間に
設けられた材料と共に重ね合わせる工程を有する項１記
載の方法。
【００３３】（３） 上記材料は誘電性材料である項２
記載の方法。
【００３４】（４） 上記材料は導電性材料である項２
記載の方法。
【００３５】（５） 上記材料は半田である項２記載の
方法。
【００３６】（６） 上記積層工程は、上記第１の回路
基板及び上記第２の回路基板に上記ローラー素子と本体
とによって形成されたニップを通過させる工程を有する
項１記載の方法。
【００３７】（７） 上記本体は平坦面である項６記載
の方法。
【００３８】（８） 上記本体は湾曲面である項６記載
の方法。
【００３９】（９） 上記第１の回路基板及び上記第２
の回路基板を加熱する工程を更に有する項１記載の方
法。
【００４０】（１０） 上記積層工程は上記第１の回路
基板及び上記第２の回路基板に加圧する工程を有する項
１記載の方法。
【００４１】（１１） 上記積層工程の前に、材料を上
記第２の回路基板に堆積させる工程を更に有する項１記
載の方法。
【００４２】（１２） 上記材料は液体誘電性材料であ
る項１１記載の方法。
【００４３】（１３） 上記材料は硬化性液体誘電性材
料である項１１記載の方法。
【００４４】（１４） 上記材料は粘着性膜である項１
１記載の方法。
【００４５】（１５） 上記材料は硬化性である項１１
記載の方法。
【００４６】（１６） 上記材料は上記第１の回路基板
と上記第２の回路基板の間に通路を設けるため離散的な
導電性堆積物が設けられた誘電層を有する項１１記載の
方法。
【００４７】（１７） 上記第１の回路基板は両端の領
域に複数のアパーチャを有する項１記載の方法。
【００４８】（１８） 上記第１の回路基板は両端の領
域に複数のアパーチャを有し、上記第２の回路基板は両
端の領域に複数のアパーチャを有し、上記第１の回路基
板のアパーチャと上記第２の回路基板のアパーチャは鏡
像関係にある項１記載の方法。
【００４９】（１９） 上記第１の回路基板はフレキシ
ブル熱可塑性材料により構成される項１記載の方法。
【００５０】（２０） 上記第２の回路基板は剛性であ
る項１記載の方法。
【００５１】
【発明の効果】本発明によれば、ローラー素子からの爪
が位置合わせされた第１の回路基板と第２の回路基板の
アパーチャに挿入されるので、多層回路構造体を形成す
る過程で回路基板を容易に位置調整することができる。
これにより、形成される多層回路構造体に欠陥が生じる
可能性が低減される。特に、フレキシブル回路基板を積
層させて多層回路構造体を形成する場合に、フレキシブ
ル回路基板のしわが生じないように位置調整することが
できるので、多層回路構造体にブリスターが発生するこ
とを効率的かつ経済的に防止することができる。
【図面の簡単な説明】
【図１】アパーチャを有する第１の回路基板の平面図で
ある。
【図２】フレキシブルな第１の回路基板がローラー素子
を用いて第２の回路基板に積層される態様を示す側面図
である。
【図３】フレキシブルな第１の回路基板が、ローラー素
子と、第１の回路基板と第２の回路基板の間に設けられ
た材料の膜とを用いて第２の回路基板に積層される態様
を示す側面図である。
【図４】フレキシブルな第１の回路基板が、ローラー素
子と、第１の回路基板と第２の回路基板の間に設けられ
た液体誘電性材料とを用いて第２の回路基板に積層され
る態様を示す側面図である。
【符号の説明】
１０ 第１の回路基板 ２０，５１ アパーチャ ３０ ローラー素子 ３２ ローラー素子の爪 ４０ 第２の回路基板 ５０ 材料 ５２ 誘電膜 ５４ ディスペンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェン−チョウ ヴィンセント ワン アメリカ合衆国，カリフォルニア 95014, クパティーノ，エドミントン・ドライヴ 18457番

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 フレキシブルな第１の回路基板のアパー
    チャと第２の回路基板のアパーチャを位置合わせする工
    程と、 ローラー素子からの爪を上記第１の回路基板と上記第２
    の回路基板の位置合わせされたアパーチャに挿入する工
    程と、 上記ローラー素子を回転させる工程と、 上記第１の回路基板を上記第２の回路基板に重ね合わせ
    る積層工程とを有する多層回路構造体を形成する方法。
  2. 【請求項２】 上記積層工程は、上記第１の回路基板及
    び上記第２の回路基板を、両方の回路基板の間に設けら
    れた材料と共に重ね合わせる工程を有する請求項１記載
    の方法。
  3. 【請求項３】 上記積層工程は、上記第１の回路基板及
    び上記第２の回路基板に上記ローラー素子と本体とによ
    って形成されたニップを通過させる工程を有する請求項
    １記載の方法。
  4. 【請求項４】 上記積層工程の前に、材料を上記第２の
    回路基板に堆積させる工程を更に有する請求項１記載の
    方法。
JP2000237500A 1999-08-16 2000-08-04 多層回路構造体の形成方法 Withdrawn JP2001068859A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US374852 1982-05-04
US09/374,852 US20010018796A1 (en) 1999-08-16 1999-08-16 Method of forming multilayer circuit structure

Publications (1)

Publication Number Publication Date
JP2001068859A true JP2001068859A (ja) 2001-03-16

Family

ID=23478458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000237500A Withdrawn JP2001068859A (ja) 1999-08-16 2000-08-04 多層回路構造体の形成方法

Country Status (2)

Country Link
US (1) US20010018796A1 (ja)
JP (1) JP2001068859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811390A (zh) * 2012-11-15 2014-05-21 隆达电子股份有限公司 晶粒定位装置、晶粒定位系统与晶粒定位方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432949B2 (ja) * 2006-09-15 2010-03-17 パナソニック株式会社 電気部品の接続方法
DE102007027838B4 (de) * 2007-06-13 2021-01-14 Leonhard Kurz Gmbh & Co. Kg Mehrschichtiges Folienelement
EP2100730A1 (en) * 2008-03-14 2009-09-16 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Laminating device and laminating method
GB2498994B (en) 2012-02-02 2014-03-19 Trackwise Designs Ltd Method of making a flexible circuit
US10178778B2 (en) 2013-03-15 2019-01-08 Illinois Tool Works Inc. Transferable film including readable conductive image, and methods for providing transferable film
US9006082B2 (en) 2013-03-15 2015-04-14 Illinois Tool Works Inc. Film transferable logic circuit, and methods for providing film transferable logic circuit
CN112040646A (zh) * 2018-05-11 2020-12-04 张海根 便携式柔性pcb电子器件褶皱制备结构的使用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811390A (zh) * 2012-11-15 2014-05-21 隆达电子股份有限公司 晶粒定位装置、晶粒定位系统与晶粒定位方法
CN103811390B (zh) * 2012-11-15 2016-05-11 隆达电子股份有限公司 晶粒定位装置、晶粒定位系统与晶粒定位方法

Also Published As

Publication number Publication date
US20010018796A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
JP4045143B2 (ja) 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
KR101160498B1 (ko) 프린트 배선판 및 그 제조 방법
JP3280394B2 (ja) 電子装置
JP3690378B2 (ja) 表示装置
JP2748768B2 (ja) 薄膜多層配線基板およびその製造方法
US8510936B2 (en) Manufacturing method of package carrier
TWI448223B (zh) 多層電路板及其製作方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
US8227173B2 (en) Method of manufacturing multi-layer circuit board
JP2001068859A (ja) 多層回路構造体の形成方法
JP2004119871A (ja) 多層プリント基板
JP4443543B2 (ja) 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
JP2002359471A (ja) 多層配線基板の製造方法及び配線基板形成用金属板
TWI523590B (zh) 雙面可撓性基板片連接成捲之結構
US10709020B2 (en) Component-embedded substrate and method for manufacturing component-embedded substrate
JP2005303031A (ja) 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法
JP2004186235A (ja) 配線板および配線板の製造方法
JP2003110240A (ja) 複合配線基板及びその製造方法
KR20060115224A (ko) 다층연성회로기판의 제조방법
JP2004104045A (ja) 多層回路配線基板
JP2004335934A (ja) フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。
JP2004031476A (ja) 電子部品内蔵多層プリント基板及びその製造方法
JP2011187641A (ja) フレキシブル基板の製造方法
US9750136B2 (en) Wiring board and method for manufacturing the same
JP2005123332A (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106