JP2001068540A - 静電チャックにより発生する静電力の平衡化方法および装置 - Google Patents
静電チャックにより発生する静電力の平衡化方法および装置Info
- Publication number
- JP2001068540A JP2001068540A JP2000183503A JP2000183503A JP2001068540A JP 2001068540 A JP2001068540 A JP 2001068540A JP 2000183503 A JP2000183503 A JP 2000183503A JP 2000183503 A JP2000183503 A JP 2000183503A JP 2001068540 A JP2001068540 A JP 2001068540A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- electrode
- wafer
- chuck
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Jigs For Machine Tools (AREA)
Abstract
(57)【要約】
【課題】 ワークピース近隣でのプラズマ使用、ウェー
ハとチャッキング回路との結合、あるいは電源の追加等
を行うことなく、静電チャックとワークピース間の静電
力を自動的に平衡化する装置および付随方法を提供す
る。 【解決手段】 バイポーラ静電チャック１００は、該バ
イポーラ静電チャック１００がワークピースに付与する
静電力を平衡化する装置および付随方法を含む。より詳
細には、バイポーラ静電チャック１００は、一対の電極
１０８、１１０が埋設されているチャック本体１１２
と、一次電源１１４と、オフセット電源１３０とを含
む。バイポーラ静電チャック１００内の各電極１０８、
１１０は、それぞれ一次電源１１４の端子に接続され
る。一次電源１１４によって発生する電圧およびワーク
ピースのバイアス電圧に基づいて、オフセット電圧がオ
フセット電源１３０によって端子の一つに印加され、ワ
ークピースに加えられる静電力を平衡化する。
ハとチャッキング回路との結合、あるいは電源の追加等
を行うことなく、静電チャックとワークピース間の静電
力を自動的に平衡化する装置および付随方法を提供す
る。 【解決手段】 バイポーラ静電チャック１００は、該バ
イポーラ静電チャック１００がワークピースに付与する
静電力を平衡化する装置および付随方法を含む。より詳
細には、バイポーラ静電チャック１００は、一対の電極
１０８、１１０が埋設されているチャック本体１１２
と、一次電源１１４と、オフセット電源１３０とを含
む。バイポーラ静電チャック１００内の各電極１０８、
１１０は、それぞれ一次電源１１４の端子に接続され
る。一次電源１１４によって発生する電圧およびワーク
ピースのバイアス電圧に基づいて、オフセット電圧がオ
フセット電源１３０によって端子の一つに印加され、ワ
ークピースに加えられる静電力を平衡化する。
Description
【０００１】本出願は参考としてここに併合した１９９
９年６月１７日提出の米国仮出願第６０／１３９、７１
０号の恩典を主張するものである。
９年６月１７日提出の米国仮出願第６０／１３９、７１
０号の恩典を主張するものである。
【０００２】
【発明の属する技術分野】本発明はチャック支持面にワ
ークピースを静電保持する基板支持チャックに関する。
特に本発明は、チャックによって支持されたワークピー
スに加わる静電力を平衡化させる装置を有するバイポー
ラ静電チャックに関する。
ークピースを静電保持する基板支持チャックに関する。
特に本発明は、チャックによって支持されたワークピー
スに加わる静電力を平衡化させる装置を有するバイポー
ラ静電チャックに関する。
【０００３】
【従来の技術】基板支持チャックは半導体処理装置内で
基板を支持するのに広く用いられている。静電チャック
の一例は１９９４年９月１４日公告の一般譲渡欧州特許
公報第０４０９０００Ｂ１号に記載されている。この静
電チャックは一対の同一平面上電極が埋設された誘電材
料を含む従来のチャック本体を有する。電極は半月状あ
るいはＤ字状であって、各電極はチャック本体の支持面
によって支持されたワークピースの半分にクランプ力を
付与する。
基板を支持するのに広く用いられている。静電チャック
の一例は１９９４年９月１４日公告の一般譲渡欧州特許
公報第０４０９０００Ｂ１号に記載されている。この静
電チャックは一対の同一平面上電極が埋設された誘電材
料を含む従来のチャック本体を有する。電極は半月状あ
るいはＤ字状であって、各電極はチャック本体の支持面
によって支持されたワークピースの半分にクランプ力を
付与する。
【０００４】運転中チャッキング電圧が各電極に印加さ
れ、電極間に電界が形成される。この電界によって電荷
はウェーハの下面に配分されるが、該ウェーハはチャッ
ク表面上にある電荷と逆極性である。ウェーハ上の電荷
とチャック表面上の電荷間のクーロン力はウェーハをチ
ャックに引き付ける。このようにしてウェーハはチャッ
ク表面上に保持（クランプ）される。
れ、電極間に電界が形成される。この電界によって電荷
はウェーハの下面に配分されるが、該ウェーハはチャッ
ク表面上にある電荷と逆極性である。ウェーハ上の電荷
とチャック表面上の電荷間のクーロン力はウェーハをチ
ャックに引き付ける。このようにしてウェーハはチャッ
ク表面上に保持（クランプ）される。
【０００５】理論的に言えば、ウェーハを保持する静電
力はウェーハの下面全体にわたって均一であるはずであ
る。しかし実際には、この静電力は処理中ウェーハ全域
で実質的に変動する場合がある。この力は主として、ウ
ェーハが高周波誘導プラズマの作用を受けた際にウェー
ハによって得られるバイアス電圧によって引き起され
る、一方の電極の電圧低下および他方の電極の電圧上昇
によって変動する。ウェーハによって得られるバイアス
電圧は電子の結果であって、プラズマも含むイオンに比
べずっと可動性があり、プラズマを離脱しウェーハ表面
に蓄積して負電荷を生成する。局部静電力は各電極およ
びウェーハの電圧降下に比例するので、結果としてウェ
ーハの横方向に静電力の不均衡を生ずる。
力はウェーハの下面全体にわたって均一であるはずであ
る。しかし実際には、この静電力は処理中ウェーハ全域
で実質的に変動する場合がある。この力は主として、ウ
ェーハが高周波誘導プラズマの作用を受けた際にウェー
ハによって得られるバイアス電圧によって引き起され
る、一方の電極の電圧低下および他方の電極の電圧上昇
によって変動する。ウェーハによって得られるバイアス
電圧は電子の結果であって、プラズマも含むイオンに比
べずっと可動性があり、プラズマを離脱しウェーハ表面
に蓄積して負電荷を生成する。局部静電力は各電極およ
びウェーハの電圧降下に比例するので、結果としてウェ
ーハの横方向に静電力の不均衡を生ずる。
【０００６】例えば、上述の欧州特許に記載されている
ようなバイポーラ誘電性静電チャックにおいては、両電
極とウェーハの組合せは事実上一対の直列接続コンデン
サを形成する。例えば電源がバイポーラ静電チャックの
電極に±４００Ｖ印加し、プラズマが−１００Ｖのウェ
ーハバイアス（大部分の静電チャックは陰極となるよう
構成されている）を付与する場合、一方の電極とウェー
ハ間の電圧降下は１００Ｖだけ減少するが、逆極性の電
極では電圧降下は１００Ｖだけ増加する。このウェーハ
バイアスによる電極とウェーハ間の電圧降下の変化によ
って、結果的にウェーハの各半分に加えられるクランプ
力は等しくなくなる。
ようなバイポーラ誘電性静電チャックにおいては、両電
極とウェーハの組合せは事実上一対の直列接続コンデン
サを形成する。例えば電源がバイポーラ静電チャックの
電極に±４００Ｖ印加し、プラズマが−１００Ｖのウェ
ーハバイアス（大部分の静電チャックは陰極となるよう
構成されている）を付与する場合、一方の電極とウェー
ハ間の電圧降下は１００Ｖだけ減少するが、逆極性の電
極では電圧降下は１００Ｖだけ増加する。このウェーハ
バイアスによる電極とウェーハ間の電圧降下の変化によ
って、結果的にウェーハの各半分に加えられるクランプ
力は等しくなくなる。
【０００７】こうした静電力を平衡化させるのに用いら
れる装置の一例は、センタタップを有する二重電源によ
って駆動されるバイポーラ静電チャックである。センタ
タップはバイポーラ静電チャックの真上にあるウェーハ
に直接接続される。センタタップはウェーハのバイアス
電圧の変化を電源に戻して参照するよう効果的にフィー
ドバックループを形成する。このようにして静電力を発
生する電圧差は両電極において維持される。このような
装置はバークハートによる１９９８年６月９日公告の米
国特許第５、７６４、４７１号に開示されている。
れる装置の一例は、センタタップを有する二重電源によ
って駆動されるバイポーラ静電チャックである。センタ
タップはバイポーラ静電チャックの真上にあるウェーハ
に直接接続される。センタタップはウェーハのバイアス
電圧の変化を電源に戻して参照するよう効果的にフィー
ドバックループを形成する。このようにして静電力を発
生する電圧差は両電極において維持される。このような
装置はバークハートによる１９９８年６月９日公告の米
国特許第５、７６４、４７１号に開示されている。
【０００８】ウェーハに接続されたセンタタップを用い
ることで、バイポーラ静電チャック内での静電力の平衡
化は改善されるが、センタ電圧タップとウェーハ間の接
続はウェーハを貫通する電流漏れ経路を形成する。この
ウェーハを貫通する電流の流れはワークピース内に作ら
れるデバイスを損傷させることが多い。
ることで、バイポーラ静電チャック内での静電力の平衡
化は改善されるが、センタ電圧タップとウェーハ間の接
続はウェーハを貫通する電流漏れ経路を形成する。この
ウェーハを貫通する電流の流れはワークピース内に作ら
れるデバイスを損傷させることが多い。
【０００９】こうした静電力を平衡化させる別の装置は
センタタップにおいて第３電源を用いている。第３電源
は略ウェーハ電位に整合する電圧を供給する。このよう
にして、電極に印加される電源電圧の不平衡が補償され
る。すなわち、ウェーハから各電極への不均等な電圧降
下は第３電源から整合電圧を供給することによって調整
される。しかし、このタイプの構成はハードウェア（例
えば第３電源、整合回路網、コンピュータソフトウェア
／ハードウェア、Ｉ／Ｏ等）の追加を必要とし、高価で
あるとともに望ましくない。
センタタップにおいて第３電源を用いている。第３電源
は略ウェーハ電位に整合する電圧を供給する。このよう
にして、電極に印加される電源電圧の不平衡が補償され
る。すなわち、ウェーハから各電極への不均等な電圧降
下は第３電源から整合電圧を供給することによって調整
される。しかし、このタイプの構成はハードウェア（例
えば第３電源、整合回路網、コンピュータソフトウェア
／ハードウェア、Ｉ／Ｏ等）の追加を必要とし、高価で
あるとともに望ましくない。
【００１０】
【発明が解決しようとする課題】従って、当該技術にお
いて、ワークピース近隣でのプラズマ使用、ウェーハと
チャッキング回路との結合、あるいは電源の追加等を行
うことなく、静電チャックとワークピース間の静電力を
自動的に平衡化する装置および付随方法が必要となって
いる。
いて、ワークピース近隣でのプラズマ使用、ウェーハと
チャッキング回路との結合、あるいは電源の追加等を行
うことなく、静電チャックとワークピース間の静電力を
自動的に平衡化する装置および付随方法が必要となって
いる。
【００１１】
【課題を解決するための手段】従来技術の欠点は、バイ
ポーラ静電チャックが該バイポーラ静電チャック上に置
かれたワークピースに付与する静電力を平衡化させる装
置を含む、本発明のバイポーラ静電チャックによって克
服される。より詳細には、本発明は第１、第２電源に接
続されたバイポーラ静電チャックである。この静電チャ
ックは、処理中にウェーハを支持するよう構成されたチ
ャック本体を含む。第１電源の第１端子に接続された第
１電極はチャック本体に埋設されている。第２電極はチ
ャック本体に埋設されている。該第２電極は、第１電源
の第２端子と第２電源の第１端子に接続される。第２電
源の第２端子は接地箇所に接続される。
ポーラ静電チャックが該バイポーラ静電チャック上に置
かれたワークピースに付与する静電力を平衡化させる装
置を含む、本発明のバイポーラ静電チャックによって克
服される。より詳細には、本発明は第１、第２電源に接
続されたバイポーラ静電チャックである。この静電チャ
ックは、処理中にウェーハを支持するよう構成されたチ
ャック本体を含む。第１電源の第１端子に接続された第
１電極はチャック本体に埋設されている。第２電極はチ
ャック本体に埋設されている。該第２電極は、第１電源
の第２端子と第２電源の第１端子に接続される。第２電
源の第２端子は接地箇所に接続される。
【００１２】別の実施例においては、バイポーラ静電チ
ャックが該バイポーラ静電チャック上に置かれたワーク
ピースに付与する静電力を平衡化させる方法を提供す
る。この方法は、基板と２つの電極を有する静電チャッ
クとの間のバイアス電圧を測定するステップと、出力電
圧を計算するステップと、静電チャックの一電極にのみ
出力電圧を印加するステップとを含む。
ャックが該バイポーラ静電チャック上に置かれたワーク
ピースに付与する静電力を平衡化させる方法を提供す
る。この方法は、基板と２つの電極を有する静電チャッ
クとの間のバイアス電圧を測定するステップと、出力電
圧を計算するステップと、静電チャックの一電極にのみ
出力電圧を印加するステップとを含む。
【００１３】
【発明の実施の形態】図１は電源回路１０２に接続され
たバイポーラ静電チャック１００の横断面図を示す。本
発明の利用法を例示するため、図１は半導体プロセスチ
ャンバ１０４に配置されたバイポーラ静電チャック１０
０を示す。半導体プロセスチャンバ１０４はプラズマ１
２０を閉じ込める壁部１４８とリッド１５０とを有す
る。半導体プロセスチャンバ１０４の壁部１４８は接地
箇所１３２に接続される。半導体プロセスチャンバ１０
４はコントローラ１４０に接続される。バイポーラ静電
チャック１００は半導体ウェーハ１０６を支持する面１
３８を有する。図２は図１の静電チャックの概略回路図
を示す。本発明を十二分に理解するには、以下の開示を
読む際に図１、２の双方を参照するとよい。
たバイポーラ静電チャック１００の横断面図を示す。本
発明の利用法を例示するため、図１は半導体プロセスチ
ャンバ１０４に配置されたバイポーラ静電チャック１０
０を示す。半導体プロセスチャンバ１０４はプラズマ１
２０を閉じ込める壁部１４８とリッド１５０とを有す
る。半導体プロセスチャンバ１０４の壁部１４８は接地
箇所１３２に接続される。半導体プロセスチャンバ１０
４はコントローラ１４０に接続される。バイポーラ静電
チャック１００は半導体ウェーハ１０６を支持する面１
３８を有する。図２は図１の静電チャックの概略回路図
を示す。本発明を十二分に理解するには、以下の開示を
読む際に図１、２の双方を参照するとよい。
【００１４】バイポーラ静電チャック１００は、好まし
くは窒化アルミニウム、窒化ホウ素、あるいはアルミナ
等のセラミックから製造された誘電チャック本体１１２
に埋設された第１電極１０８と第２電極１１０とを含
む。第１電極１０８および第２電極１１０はチャック本
体１１２の薄肉誘電層１３４によってバイポーラ静電チ
ャック１００の面１３８から離隔される。誘電層１３４
は、別個の材料層か、或いは各電極１０８、１１０と静
電チャック１００の面１３８間に画成されるチャック本
体１１２の一部分であってよい。誘電層１３４は各電極
１０８、１１０と面１３８間の厚さが均一であるのが好
ましい。例示したセラミック静電チャックは、参考とし
てここに併合した１９９２年５月２６日公告の米国特許
第４、１１７、１２１号に開示されている。誘電性静電
チャックの例は、１９８０年１月１５日公告の米国特許
第４、１８４、１８８号及び１９８３年５月２４日公告
の米国特許第４、３８４、９１８号に開示されており、
双方とも参考としてここに併合する。
くは窒化アルミニウム、窒化ホウ素、あるいはアルミナ
等のセラミックから製造された誘電チャック本体１１２
に埋設された第１電極１０８と第２電極１１０とを含
む。第１電極１０８および第２電極１１０はチャック本
体１１２の薄肉誘電層１３４によってバイポーラ静電チ
ャック１００の面１３８から離隔される。誘電層１３４
は、別個の材料層か、或いは各電極１０８、１１０と静
電チャック１００の面１３８間に画成されるチャック本
体１１２の一部分であってよい。誘電層１３４は各電極
１０８、１１０と面１３８間の厚さが均一であるのが好
ましい。例示したセラミック静電チャックは、参考とし
てここに併合した１９９２年５月２６日公告の米国特許
第４、１１７、１２１号に開示されている。誘電性静電
チャックの例は、１９８０年１月１５日公告の米国特許
第４、１８４、１８８号及び１９８３年５月２４日公告
の米国特許第４、３８４、９１８号に開示されており、
双方とも参考としてここに併合する。
【００１５】ウェーハ１０６の処理中に、インピーダン
スＺ1を特徴とするプラズマ１２０が半導体プロセスチ
ャンバ１０４内で発生する。プラズマ１２０はウェーハ
１０６を半導体プロセスチャンバ１０４および接地箇所
１３２に導電結合する。プラズマ１２０内の電荷分布に
より、ウェーハバイアスＥWがウェーハ１０６上に付与
される。ウェーハバイアスＥWの大きさは測定手段１２
２を用いて決定される。測定手段１２２はウェーハバイ
アスＥWを表す信号をコントローラ１４０に供給する。
測定手段１２２は、所定の表等から（手動あるいはソフ
トウェアおよび／あるいはハードウェアによって）選択
される露出電極、高周波ピークトゥーピーク測定からウ
ェーハバイアスＥWを決定する。
スＺ1を特徴とするプラズマ１２０が半導体プロセスチ
ャンバ１０４内で発生する。プラズマ１２０はウェーハ
１０６を半導体プロセスチャンバ１０４および接地箇所
１３２に導電結合する。プラズマ１２０内の電荷分布に
より、ウェーハバイアスＥWがウェーハ１０６上に付与
される。ウェーハバイアスＥWの大きさは測定手段１２
２を用いて決定される。測定手段１２２はウェーハバイ
アスＥWを表す信号をコントローラ１４０に供給する。
測定手段１２２は、所定の表等から（手動あるいはソフ
トウェアおよび／あるいはハードウェアによって）選択
される露出電極、高周波ピークトゥーピーク測定からウ
ェーハバイアスＥWを決定する。
【００１６】ウェーハ１０６とバイポーラ静電チャック
１００間に静電力を加えやすくするため、第１電極１０
８および第２電極１１０は電源１０２に接続される。電
源１０２はコントローラ１４０に接続される。電源回路
１０２の中核をなすのは一次電源１１４である。一次電
源１１４は、第１枝回路１１６によって第１電極１０８
に接続された正端子１２４と、第２枝回路１１８によっ
て第２電極１１０に接続された負端子１２６とを有す
る。電源回路１３０はオフセット電源１３０も有する。
オフセット電源１３０は第２電極１１０と接地箇所１３
２間に接続される。オフセット電源１３０は以下で詳述
する電圧出力ＥOFFSETを供給する。オフセット電源はコ
ントローラ１４０に接続されて制御される。
１００間に静電力を加えやすくするため、第１電極１０
８および第２電極１１０は電源１０２に接続される。電
源１０２はコントローラ１４０に接続される。電源回路
１０２の中核をなすのは一次電源１１４である。一次電
源１１４は、第１枝回路１１６によって第１電極１０８
に接続された正端子１２４と、第２枝回路１１８によっ
て第２電極１１０に接続された負端子１２６とを有す
る。電源回路１３０はオフセット電源１３０も有する。
オフセット電源１３０は第２電極１１０と接地箇所１３
２間に接続される。オフセット電源１３０は以下で詳述
する電圧出力ＥOFFSETを供給する。オフセット電源はコ
ントローラ１４０に接続されて制御される。
【００１７】図１の等価回路はプロセスチャンバ１０４
のＤＣ構成要素のみを考慮すると図２に示すようにな
る。従来の回路分析技術を用いると、電流i1、i2は次の
ように表される。
のＤＣ構成要素のみを考慮すると図２に示すようにな
る。従来の回路分析技術を用いると、電流i1、i2は次の
ように表される。
【数１】
【数２】 また
【数３】
【数４】 式中、ＥOFFSETはオフセット電圧出力、ＥESCは一次電
源出力、ＥWはウェーハ電位、Ｚiはプラズマインピーダ
ンス、Ｒ11はウェーハと第１電極１０８間の漏洩抵抗、
Ｒ12はウェーハと第２電極１１０間の漏洩抵抗である。
源出力、ＥWはウェーハ電位、Ｚiはプラズマインピーダ
ンス、Ｒ11はウェーハと第１電極１０８間の漏洩抵抗、
Ｒ12はウェーハと第２電極１１０間の漏洩抵抗である。
【００１８】第１電極１０８および第２電極１１０によ
ってウェーハ１０６に加えられるチャッキング力を平衡
化させるには、電圧降下Ｖ1は−Ｖ2と等しくなければな
らない。したがって、（３）式を（４）式に等しく設定
し、i1には（１）式を、i2には（２）式を代入すると、
オフセット電圧ＥOFFSETが以下のように解かれる。
ってウェーハ１０６に加えられるチャッキング力を平衡
化させるには、電圧降下Ｖ1は−Ｖ2と等しくなければな
らない。したがって、（３）式を（４）式に等しく設定
し、i1には（１）式を、i2には（２）式を代入すると、
オフセット電圧ＥOFFSETが以下のように解かれる。
【数５】
【００１９】誘電層１３４全域で抵抗が均一、すなわち
Ｒ11＝Ｒ12であるとすると、（５）式は以下のように簡
約される。
Ｒ11＝Ｒ12であるとすると、（５）式は以下のように簡
約される。
【数６】
【００２０】したがって、測定手段１２２および既知の
チャッキング電圧ＥESCから得られるウェーハバイアス
電圧ＥWに基づいて、オフセット電源１３０から電圧出
力ＥO FFSETを印加することによって、チャッキング力は
バイポーラ静電チャック１００内で平衡化される。この
ようにして、電極がウェーハに及ぼす静電力の変化を引
起すおそれのある、静電バイポーラチャック構成あるい
はウェーハの近隣のプラズマによって付与されるウェー
ハバイアスの変動は、オフセット電源により一方の電極
に印加される電圧によって平衡化される。このようにし
て、静電力を発生する電圧差はウェーハの両側で一定に
保たれる。
チャッキング電圧ＥESCから得られるウェーハバイアス
電圧ＥWに基づいて、オフセット電源１３０から電圧出
力ＥO FFSETを印加することによって、チャッキング力は
バイポーラ静電チャック１００内で平衡化される。この
ようにして、電極がウェーハに及ぼす静電力の変化を引
起すおそれのある、静電バイポーラチャック構成あるい
はウェーハの近隣のプラズマによって付与されるウェー
ハバイアスの変動は、オフセット電源により一方の電極
に印加される電圧によって平衡化される。このようにし
て、静電力を発生する電圧差はウェーハの両側で一定に
保たれる。
【００２１】バイポーラ静電チャックとウェーハ間の静
電力は図３に図示した平衡化方法３００を実行すること
によって平衡化される。平衡化方法３００はステップ３
０２で開始し、ついでチャッキング電圧ＥESCをペデス
タルに印加し（ステップ３０４）、ウェーハバイアス電
圧ＥWを測定し（ステップ３０６）、（６）式を用いて
電圧出力ＥOFFSETを計算し（ステップ３０８）、電圧出
力ＥOFFSETを第２電極１１０に印加し(ステップ３１
０)、ステップ３１２で終了する。
電力は図３に図示した平衡化方法３００を実行すること
によって平衡化される。平衡化方法３００はステップ３
０２で開始し、ついでチャッキング電圧ＥESCをペデス
タルに印加し（ステップ３０４）、ウェーハバイアス電
圧ＥWを測定し（ステップ３０６）、（６）式を用いて
電圧出力ＥOFFSETを計算し（ステップ３０８）、電圧出
力ＥOFFSETを第２電極１１０に印加し(ステップ３１
０)、ステップ３１２で終了する。
【００２２】コントローラ１４０は、中央処理装置（Ｃ
ＰＵ）１４４と、メモリ１４２と、ＣＰＵ１４４の支援
回路１４６とを備え、第２電極１１０への電圧出力Ｅ
OFFSET印加を容易にするのに用いられる。ＣＰＵ１４４
は、工業環境において用いられ様々なチャンバ及びサブ
プロセッサを制御し得る汎用コンピュータプロセッサの
形態の一つであってよい。メモリ１４２はＣＰＵ１４４
に接続されている。メモリ１４２あるいはコンピュータ
可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、リー
ドオンリーメモリ（ＲＯＭ）、フロッピー（登録商標）
ディスク、ハードディスク、その他の形態のローカルあ
るいはリモートディジタル記憶装置といった、容易に入
手可能な一つ以上のメモリであってよい。支援回路１４
６はＣＰＵ１４４に接続され、従来のようにプロセッサ
を支援する。これらの回路はキャッシュ、電源、クロッ
ク回路、入力／出力回路、サブシステム等を含む。本発
明のエッチング処理実行に用いられる制御ソフトウェア
は、通常、ソフトウェアルーチンとしてメモリ１４２に
記憶されている。ソフトウェアルーチンは、ＣＰＵ１４
４によって制御されるハードウェアから遠隔配置される
第２ＣＰＵ（図示せず）によって記憶および／あるいは
実行されてもよい。ソフトウェアルーチンは図３に示し
た方法３００を含み、図１、２に関連して以下で述べ
る。
ＰＵ）１４４と、メモリ１４２と、ＣＰＵ１４４の支援
回路１４６とを備え、第２電極１１０への電圧出力Ｅ
OFFSET印加を容易にするのに用いられる。ＣＰＵ１４４
は、工業環境において用いられ様々なチャンバ及びサブ
プロセッサを制御し得る汎用コンピュータプロセッサの
形態の一つであってよい。メモリ１４２はＣＰＵ１４４
に接続されている。メモリ１４２あるいはコンピュータ
可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、リー
ドオンリーメモリ（ＲＯＭ）、フロッピー（登録商標）
ディスク、ハードディスク、その他の形態のローカルあ
るいはリモートディジタル記憶装置といった、容易に入
手可能な一つ以上のメモリであってよい。支援回路１４
６はＣＰＵ１４４に接続され、従来のようにプロセッサ
を支援する。これらの回路はキャッシュ、電源、クロッ
ク回路、入力／出力回路、サブシステム等を含む。本発
明のエッチング処理実行に用いられる制御ソフトウェア
は、通常、ソフトウェアルーチンとしてメモリ１４２に
記憶されている。ソフトウェアルーチンは、ＣＰＵ１４
４によって制御されるハードウェアから遠隔配置される
第２ＣＰＵ（図示せず）によって記憶および／あるいは
実行されてもよい。ソフトウェアルーチンは図３に示し
た方法３００を含み、図１、２に関連して以下で述べ
る。
【００２３】図１、２を同時に参照すると、ＣＰＵ１４
４によって実行される際のソフトウェアルーチンは、汎
用コンピュータを、製造プロセス（すなわちエッチン
グ）が行われるようチャンバ運転を制御する専用コンピ
ュータ（コントローラ）１４０に変える。本発明のプロ
セスはソフトウェアルーチンとして実行されるものとし
て述べられるが、開示された方法ステップのいくつかは
ハードウェアおよびソフトウェアコントローラによって
実施されてよい。このようにして、本発明は、コンピュ
ータシステム上で実行されるソフトウェア、特定用途集
積回路または他の型のハードウェア実施としてのハード
ウェア、あるいはソフトウェアとハードウェアの組合せ
において実行されてよい。
４によって実行される際のソフトウェアルーチンは、汎
用コンピュータを、製造プロセス（すなわちエッチン
グ）が行われるようチャンバ運転を制御する専用コンピ
ュータ（コントローラ）１４０に変える。本発明のプロ
セスはソフトウェアルーチンとして実行されるものとし
て述べられるが、開示された方法ステップのいくつかは
ハードウェアおよびソフトウェアコントローラによって
実施されてよい。このようにして、本発明は、コンピュ
ータシステム上で実行されるソフトウェア、特定用途集
積回路または他の型のハードウェア実施としてのハード
ウェア、あるいはソフトウェアとハードウェアの組合せ
において実行されてよい。
【００２４】ソフトウェアルーチンは電圧出力ＥOFFSET
を制御する。ソフトウェアルーチンはチャッキング電圧
ＥESCがウェーハ１０６に印加されると直ちに実行され
る。ソフトウェアルーチンは、チャッキング電圧ＥESC
をペデスタルに印加するステップ（ステップ３０４）
と、ウェーハバイアス電圧ＥWを測定するステップ（ス
テップ３０６）と、（６）式を用いて電圧出力ＥOFFSET
を計算するステップ（ステップ３０８）と、電圧出力Ｅ
OFFSETを第２電極１１０に印加するステップ(ステップ
３１０）と、を含む。
を制御する。ソフトウェアルーチンはチャッキング電圧
ＥESCがウェーハ１０６に印加されると直ちに実行され
る。ソフトウェアルーチンは、チャッキング電圧ＥESC
をペデスタルに印加するステップ（ステップ３０４）
と、ウェーハバイアス電圧ＥWを測定するステップ（ス
テップ３０６）と、（６）式を用いて電圧出力ＥOFFSET
を計算するステップ（ステップ３０８）と、電圧出力Ｅ
OFFSETを第２電極１１０に印加するステップ(ステップ
３１０）と、を含む。
【００２５】運転中、ウェーハ１０６はウェーハ１０６
上にプラズマ１２０が発生していない状態でチャックさ
れるので、ウェーハ１０６と各電極（１０８、１１０）
間に印加されるチャッキング電圧ＥESCは相対的に等し
く、ウェーハ１０６を保持する静電力は平衡化される。
プラズマ１２０がウェーハ１０６上に発生すると、ウェ
ーハ１０６はウェーハバイアスＥWを得る。ウェーハバ
イアスＥWは測定手段１２２によって測定され、該測定
手段はコントローラ１４０に信号を供給する。コントロ
ーラ１４０はソフトウェアルーチン３００を実行し、
(６)式を解く。次に、コントローラ１４０は、信号に応
じて第２電極１１０に出力電圧ＥOFFSETを印加するオフ
セット電源１３０に信号を供給する。よって、出力電圧
ＥOFFSETはＶ 1、Ｖ2を平衡化し、ウェーハ１０６全域に
わたってチャッキング力を均一にする。
上にプラズマ１２０が発生していない状態でチャックさ
れるので、ウェーハ１０６と各電極（１０８、１１０）
間に印加されるチャッキング電圧ＥESCは相対的に等し
く、ウェーハ１０６を保持する静電力は平衡化される。
プラズマ１２０がウェーハ１０６上に発生すると、ウェ
ーハ１０６はウェーハバイアスＥWを得る。ウェーハバ
イアスＥWは測定手段１２２によって測定され、該測定
手段はコントローラ１４０に信号を供給する。コントロ
ーラ１４０はソフトウェアルーチン３００を実行し、
(６)式を解く。次に、コントローラ１４０は、信号に応
じて第２電極１１０に出力電圧ＥOFFSETを印加するオフ
セット電源１３０に信号を供給する。よって、出力電圧
ＥOFFSETはＶ 1、Ｖ2を平衡化し、ウェーハ１０６全域に
わたってチャッキング力を均一にする。
【００２６】当業者には容易に分かるように、バイポー
ラ静電チャックは２つ以上の電極を備えることが多い。
しかしながら、発明の新規な態様は、複数の電極を一次
電源の一極に接続する第１回路と、複数の第２電極を一
次電源の第２極に接続するオフセット電源に接続された
第２回路とを有する静電チャックに容易に適応可能であ
る。いずれの電源回路構成においても、追加（すなわち
第３）電源や抵抗器（あるいは類似の）ブリッジ回路網
を用いる必要がなく、所望のオフセット電圧を達成して
ウェーハ上のチャッキング力を平衡化させている。
ラ静電チャックは２つ以上の電極を備えることが多い。
しかしながら、発明の新規な態様は、複数の電極を一次
電源の一極に接続する第１回路と、複数の第２電極を一
次電源の第２極に接続するオフセット電源に接続された
第２回路とを有する静電チャックに容易に適応可能であ
る。いずれの電源回路構成においても、追加（すなわち
第３）電源や抵抗器（あるいは類似の）ブリッジ回路網
を用いる必要がなく、所望のオフセット電圧を達成して
ウェーハ上のチャッキング力を平衡化させている。
【００２７】本発明の教示を含む様々な実施例を図示し
詳細に説明してきたが、こうした教示に含まれるその他
数多くの多様な実施例を考案するのは容易であろう。
詳細に説明してきたが、こうした教示に含まれるその他
数多くの多様な実施例を考案するのは容易であろう。
【図１】本発明によるバイポーラ静電チャックの概略横
断面図である。
断面図である。
【図２】図１のバイポーラ静電チャックの概略回路図で
ある。
ある。
【図３】本発明によるバイポーラ静電チャック内の電圧
平衡化方法のブロック図である。
平衡化方法のブロック図である。
１００・・・バイポーラ静電チャック、１０２・・・電源、１
０４・・・半導体プロセスチャンバ、１０６・・・半導体ウェ
ーハ、１０８・・・第１電極、１１０・・・第２電極、１１２
・・・誘電チャック本体、１１４・・・一次電源、１２０・・・
プラズマ、１２２・・・測定手段、１３０・・・電源回路、１
４０・・・コントローラ
０４・・・半導体プロセスチャンバ、１０６・・・半導体ウェ
ーハ、１０８・・・第１電極、１１０・・・第２電極、１１２
・・・誘電チャック本体、１１４・・・一次電源、１２０・・・
プラズマ、１２２・・・測定手段、１３０・・・電源回路、１
４０・・・コントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイアール−ジアン チェン アメリカ合衆国， カリフォルニア州， サンタ クララ， プルーンリッジ アヴ ェニュー 3825 (72)発明者 ケニー ケー． ヌギャン アメリカ合衆国， カリフォルニア州， フリーモント， キャメロン ヒル ドラ イヴ 43793 (72)発明者 ブラッドレイ オー． スティムソン アメリカ合衆国， カリフォルニア州， サン ノゼ， ハンチェット アヴェニュ ー 1257
Claims (24)
- 【請求項１】 静電チャッキング装置であって、 処理中にウェーハを支持するよう構成されたチャック本
体と、 第１端子と第２端子とを有する第１電源と、 第１端子と第２端子とを有し、前記第２端子は接地箇所
に接続されている、第２電源と、 前記チャック本体に埋設され、前記第１電源の前記第１
端子に接続されている第１電極と、 前記チャック本体に埋設され、前記第１電源の前記第２
端子と前記第２電源の前記第１端子に接続されている第
２電極と、を備える、静電チャッキング装置。 - 【請求項２】 前記第２電極は前記第１電極と同一平面
上にある、請求項１記載の静電チャッキング装置。 - 【請求項３】 前記チャック本体に配置されたウェーハ
のバイアス測定手段を更に含む、請求項１記載の静電チ
ャッキング装置。 - 【請求項４】 前記測定手段は、露出電極、高周波ピー
クトゥーピーク測定あるいは所定の表を含むグループか
ら選択される、請求項２記載の静電チャッキング装置。 - 【請求項５】 前記第２電源の出力は以下のように表さ
れ、 式中、ＥOFFSETは第２電源の出力電圧、ＥESCは第１電
源の出力電圧、ＥWは前記チャック本体に配置されたウ
ェーハの電位、Ｚiは前記チャック本体に隣接配置され
たプラズマのインピーダンス、Ｒ11はウェーハと前記第
１電極間の漏洩抵抗、Ｒ12はウェーハと前記第２電極間
の漏洩抵抗である、請求項１記載の静電チャッキング装
置。 - 【請求項６】 前記第２電源の出力は、ウェーハバイア
ス電位から前記第１電源の出力の１／２を引いた値に等
しい、請求項１記載の静電チャッキング装置。 - 【請求項７】 半導体基板プロセスチャンバであって、 プロセスチャンバと、 第１端子と第２端子とを有する第１電源と、 前記プロセスチャンバに配置され、処理中にウェーハを
支持するよう構成されたチャック本体と、 前記チャック本体に埋設され、前記第１電源の前記第１
端子に接続されている第１電極と、 前記チャック本体に埋設され、前記第１電源の前記第２
端子に接続されている第２電極と、 第１端子と第２端子とを有し、前記第１端子は前記第２
電極に接続され、前記第２端子は接地箇所に接続されて
いる第２電源と、を備える半導体基板プロセスチャン
バ。 - 【請求項８】 前記第２電極は前記第１電極と同一平面
上にある、請求項７記載の半導体基板処理装置。 - 【請求項９】 前記チャック本体に配置されたウェーハ
のバイアス測定手段を更に含む、請求項７記載の半導体
基板処理装置。 - 【請求項１０】 前記測定手段は、露出電極、高周波ピ
ークトゥーピーク測定あるいは所定の表を含むグループ
から選択される、請求項９記載の半導体基板処理装置。 - 【請求項１１】 前記第２電源の出力は以下のように表
され、 式中、ＥOFFSETは第２電源の出力電圧、ＥESCは第１電
源の出力電圧、ＥWは前記チャック本体に配置されたウ
ェーハの電位、Ｚiは前記チャック本体に隣接配置され
たプラズマのインピーダンス、Ｒ11はウェーハと前記第
１電極間の漏洩抵抗、Ｒ12はウェーハと前記第２電極間
の漏洩抵抗である、請求項７記載の静電チャッキング装
置。 - 【請求項１２】 前記第２電源の出力は、ウェーハバイ
アス電位から前記第１電源の出力の１／２を引いた値に
等しい、請求項７記載の半導体基板処理装置。 - 【請求項１３】 静電チャックからの基板デチャッキン
グ方法であって、 基板と２つの電極を有する静電チャックとの間のバイア
ス電圧を測定するステップと、 出力電圧を計算するステップと、 前記静電チャックの一電極にのみ前記出力電圧を印加す
るステップと、を含む、静電チャックからの基板デチャ
ッキング方法。 - 【請求項１４】 前記静電チャックの電極間にチャッキ
ング電圧を印加するステップを更に含む、請求項１３記
載の基板デチャッキング方法。 - 【請求項１５】 前記印加チャッキング電圧は、前記出
力電圧を供給する電源とは別の電源によって供給され
る、請求項１４記載の基板デチャッキング方法。 - 【請求項１６】 前記出力電圧は以下のように表され、 式中、ＥOFFSETは第２電源の出力電圧、ＥESCは第１電
源の出力電圧、ＥWは前記チャック本体に配置されたウ
ェーハの電位、Ｚiは前記チャック本体に隣接配置され
たプラズマのインピーダンス、Ｒ11はウェーハと前記第
１電極間の漏洩抵抗、Ｒ12はウェーハと前記第２電極間
の漏洩抵抗である、請求項１３記載の基板デチャッキン
グ方法。 - 【請求項１７】 前記出力電圧は、測定バイアス電圧か
ら前記チャッキング電圧の１／２を引いた値に等しい、
請求項１３記載の基板デチャッキング方法。 - 【請求項１８】 バイアス電圧測定ステップは、 バイアス電圧を表し、露出電極、高周波ピークトゥーピ
ーク測定あるいは所定の表によって供給される信号をコ
ントローラに供給するステップを更に含む、請求項１３
記載の基板デチャッキング方法。 - 【請求項１９】 複数の命令を記憶したコンピュータ可
読媒体であって、前記複数の命令は、プロセッサによる
実行時に半導体処理装置にステップを実施させる命令を
含み、前記ステップは、 基板と２つの電極を有する静電チャックとの間のバイア
ス電圧を測定するステップと、 出力電圧を計算するステップと、 前記静電チャックの一電極にのみ前記出力電圧を印加す
るステップである、複数の命令を記憶したコンピュータ
可読媒体。 - 【請求項２０】 前記静電チャックの電極間にチャッキ
ング電圧を印加するステップを更に含む、請求項１９記
載のコンピュータ可読媒体。 - 【請求項２１】 前記印加チャッキング電圧は、前記出
力電圧を供給する電源とは別の電源によって供給され
る、請求項１９記載のコンピュータ可読媒体。 - 【請求項２２】 前記出力電圧は以下のように表され、 式中、ＥOFFSETは第２電源の出力電圧、ＥESCは第１電
源の出力電圧、ＥWは前記チャック本体に配置されたウ
ェーハの電位、Ｚiは前記チャック本体に隣接配置され
たプラズマのインピーダンス、Ｒ11はウェーハと前記第
１電極間の漏洩抵抗、Ｒ12はウェーハと前記第２電極間
の漏洩抵抗である、請求項１９記載のコンピュータ可読
媒体。 - 【請求項２３】 前記出力電圧は、測定バイアス電圧か
ら前記チャッキング電圧の１／２を引いた値に等しい、
請求項１９記載のコンピュータ可読媒体。 - 【請求項２４】 バイアス電圧測定ステップは、 バイアス電圧を表し、露出電極、高周波ピークトゥーピ
ーク測定あるいは所定の表によって供給される信号をコ
ントローラに供給するステップを更に含む、請求項１９
記載のコンピュータ可読媒体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13971099P | 1999-06-17 | 1999-06-17 | |
| US60/139710 | 1999-06-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068540A true JP2001068540A (ja) | 2001-03-16 |
Family
ID=22487939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000183503A Withdrawn JP2001068540A (ja) | 1999-06-17 | 2000-06-19 | 静電チャックにより発生する静電力の平衡化方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6625003B2 (ja) |
| EP (1) | EP1061639A2 (ja) |
| JP (1) | JP2001068540A (ja) |
| KR (1) | KR20010007406A (ja) |
| TW (1) | TW472288B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515856A (ja) * | 2008-03-20 | 2011-05-19 | ノベラス システムズ インコーポレイテッド | 静電容量感知機能を有する静電チャック組立体及びその動作方法 |
| JP2011155162A (ja) * | 2010-01-28 | 2011-08-11 | Hitachi High-Technologies Corp | 静電チャック用電源回路、及び静電チャック装置 |
| JP2014533436A (ja) * | 2011-11-04 | 2014-12-11 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 基板クランプシステム及び該システムを動作させるための方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7225746B2 (en) * | 2002-05-15 | 2007-06-05 | Praxair Technology, Inc. | Low NOx combustion |
| US7008309B2 (en) * | 2003-05-30 | 2006-03-07 | Strasbaugh | Back pressure control system for CMP and wafer polishing |
| US7264676B2 (en) * | 2003-09-11 | 2007-09-04 | United Microelectronics Corp. | Plasma apparatus and method capable of adaptive impedance matching |
| US7033252B2 (en) | 2004-03-05 | 2006-04-25 | Strasbaugh | Wafer carrier with pressurized membrane and retaining ring actuator |
| US7525787B2 (en) * | 2005-09-30 | 2009-04-28 | Lam Research Corporation | Electrostatic chuck assembly with dielectric material and/or cavity having varying thickness, profile and/or shape, method of use and apparatus incorporating same |
| US7385799B1 (en) * | 2007-02-07 | 2008-06-10 | Axcelis Technology, Inc. | Offset phase operation on a multiphase AC electrostatic clamp |
| TWI475594B (zh) | 2008-05-19 | 2015-03-01 | Entegris Inc | 靜電夾頭 |
| US8064185B2 (en) * | 2008-09-05 | 2011-11-22 | Applied Materials, Inc. | Electrostatic chuck electrical balancing circuit repair |
| JP5731485B2 (ja) | 2009-05-15 | 2015-06-10 | インテグリス・インコーポレーテッド | ポリマー突起を有する静電チャック |
| US8861170B2 (en) | 2009-05-15 | 2014-10-14 | Entegris, Inc. | Electrostatic chuck with photo-patternable soft protrusion contact surface |
| US8901935B2 (en) * | 2009-11-19 | 2014-12-02 | Lam Research Corporation | Methods and apparatus for detecting the confinement state of plasma in a plasma processing system |
| US9025305B2 (en) | 2010-05-28 | 2015-05-05 | Entegris, Inc. | High surface resistivity electrostatic chuck |
| US9754809B2 (en) * | 2013-11-11 | 2017-09-05 | Western Alliance Bank | Tri-modal carrier for a semiconductive wafer |
| US10236202B2 (en) * | 2013-11-11 | 2019-03-19 | Diablo Capital, Inc. | System and method for adhering a semiconductive wafer to a mobile electrostatic carrier through a vacuum |
| CN106298615B (zh) * | 2015-05-27 | 2019-03-12 | 北京北方华创微电子装备有限公司 | 静电卡盘、反应腔室及半导体加工设备 |
| US11069553B2 (en) * | 2016-07-07 | 2021-07-20 | Lam Research Corporation | Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity |
| US10910195B2 (en) | 2017-01-05 | 2021-02-02 | Lam Research Corporation | Substrate support with improved process uniformity |
| TWI796593B (zh) * | 2019-09-06 | 2023-03-21 | 美商應用材料股份有限公司 | 用於不同基板的共同靜電吸盤 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988009054A1 (en) | 1987-05-06 | 1988-11-17 | Labtam Limited | Electrostatic chuck using ac field excitation |
| US5835333A (en) | 1995-10-30 | 1998-11-10 | Lam Research Corporation | Negative offset bipolar electrostatic chucks |
| US5708250A (en) | 1996-03-29 | 1998-01-13 | Lam Resarch Corporation | Voltage controller for electrostatic chuck of vacuum plasma processors |
| US5812361A (en) | 1996-03-29 | 1998-09-22 | Lam Research Corporation | Dynamic feedback electrostatic wafer chuck |
| JP3937475B2 (ja) * | 1996-06-14 | 2007-06-27 | キヤノン株式会社 | アクセス制御システムおよびその方法 |
| US5737175A (en) | 1996-06-19 | 1998-04-07 | Lam Research Corporation | Bias-tracking D.C. power circuit for an electrostatic chuck |
| US5835335A (en) | 1997-03-26 | 1998-11-10 | Lam Research Corporation | Unbalanced bipolar electrostatic chuck power supplies and methods thereof |
| US5894400A (en) | 1997-05-29 | 1999-04-13 | Wj Semiconductor Equipment Group, Inc. | Method and apparatus for clamping a substrate |
| US6125400A (en) * | 1997-11-10 | 2000-09-26 | International Business Machines Corporation | Method and system of running object oriented programs across a network through compression and distillation of remote method invocation |
| JP2000049216A (ja) | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | プラズマ処理装置および当該装置で用いられる静電チャック吸着方法 |
| US6125025A (en) | 1998-09-30 | 2000-09-26 | Lam Research Corporation | Electrostatic dechucking method and apparatus for dielectric workpieces in vacuum processors |
| US6361645B1 (en) * | 1998-10-08 | 2002-03-26 | Lam Research Corporation | Method and device for compensating wafer bias in a plasma processing chamber |
-
2000
- 2000-06-16 KR KR1020000033161A patent/KR20010007406A/ko not_active Application Discontinuation
- 2000-06-16 EP EP00112821A patent/EP1061639A2/en not_active Withdrawn
- 2000-06-19 JP JP2000183503A patent/JP2001068540A/ja not_active Withdrawn
- 2000-11-13 TW TW089111906A patent/TW472288B/zh not_active IP Right Cessation
-
2002
- 2002-11-01 US US10/286,688 patent/US6625003B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515856A (ja) * | 2008-03-20 | 2011-05-19 | ノベラス システムズ インコーポレイテッド | 静電容量感知機能を有する静電チャック組立体及びその動作方法 |
| JP2011155162A (ja) * | 2010-01-28 | 2011-08-11 | Hitachi High-Technologies Corp | 静電チャック用電源回路、及び静電チャック装置 |
| JP2014533436A (ja) * | 2011-11-04 | 2014-12-11 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 基板クランプシステム及び該システムを動作させるための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010007406A (ko) | 2001-01-26 |
| US20030053283A1 (en) | 2003-03-20 |
| TW472288B (en) | 2002-01-11 |
| US6625003B2 (en) | 2003-09-23 |
| EP1061639A2 (en) | 2000-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001068540A (ja) | 静電チャックにより発生する静電力の平衡化方法および装置 | |
| US5793192A (en) | Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system | |
| US8149562B2 (en) | System for decharging a wafer or substrate after dechucking from an electrostatic chuck | |
| KR100586430B1 (ko) | 플라스마 처리실에서 웨이퍼의 바이어스를 보상하는방법과 장치 | |
| US5764471A (en) | Method and apparatus for balancing an electrostatic force produced by an electrostatic chuck | |
| JP4299370B2 (ja) | 双極静電チャックにおけるプラズマバイアス電圧のオフセット方法および装置 | |
| US7583492B2 (en) | Method of determining the correct average bias compensation voltage during a plasma process | |
| US7218503B2 (en) | Method of determining the correct average bias compensation voltage during a plasma process | |
| US7276135B2 (en) | Vacuum plasma processor including control in response to DC bias voltage | |
| US5708250A (en) | Voltage controller for electrostatic chuck of vacuum plasma processors | |
| JP2002532877A (ja) | 静電チャックの表面電位を能動的に制御する装置と方法 | |
| JP4169792B2 (ja) | 不平衡二極静電チャック電源供給装置およびその方法 | |
| JP2000049216A (ja) | プラズマ処理装置および当該装置で用いられる静電チャック吸着方法 | |
| US5835333A (en) | Negative offset bipolar electrostatic chucks | |
| JPH06326176A (ja) | 自己バイアス測定方法及び装置並びに静電吸着装置 | |
| JP7398553B2 (ja) | 異なる基板のための共通静電チャック | |
| JPH08191099A (ja) | 静電チャック及びその製造方法 | |
| US10541169B2 (en) | Method and system for balancing the electrostatic chucking force on a substrate | |
| JP3792865B2 (ja) | 半導体装置の製造装置およびドライエッチング方法 | |
| KR20100035141A (ko) | 플라즈마 프로세싱 시스템 ｅｓｃ 고 전압 제어 | |
| JPH06169008A (ja) | 静電チャック装置および静電チャック方法 | |
| JPH04343447A (ja) | 静電吸着装置 | |
| JPH1131736A (ja) | 半導体製造装置用静電吸着ステージ | |
| JPH07130829A (ja) | 半導体製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |