JP2001067865A - 電源コントロールシステム - Google Patents
電源コントロールシステムInfo
- Publication number
- JP2001067865A JP2001067865A JP24156399A JP24156399A JP2001067865A JP 2001067865 A JP2001067865 A JP 2001067865A JP 24156399 A JP24156399 A JP 24156399A JP 24156399 A JP24156399 A JP 24156399A JP 2001067865 A JP2001067865 A JP 2001067865A
- Authority
- JP
- Japan
- Prior art keywords
- voltage sensor
- voltage
- threshold value
- circuit
- sensor unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Control Of Voltage And Current In General (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【課題】 低消費電力で電圧センサー部の応答速度の向
上を図り得る電源コントロールシステムを提供する。 【解決手段】 電圧を上昇させる昇圧回路1と、この昇
圧回路1の出力電圧に基づいて動作する電圧センサー部
2と、前記昇圧回路1が動作している時は前記電圧セン
サー部2の閾値を下げ、前記昇圧回路1の動作が停止す
ると前記電圧センサー部2の閾値を上げる閾値変更回路
3とを具備する。
上を図り得る電源コントロールシステムを提供する。 【解決手段】 電圧を上昇させる昇圧回路1と、この昇
圧回路1の出力電圧に基づいて動作する電圧センサー部
2と、前記昇圧回路1が動作している時は前記電圧セン
サー部2の閾値を下げ、前記昇圧回路1の動作が停止す
ると前記電圧センサー部2の閾値を上げる閾値変更回路
3とを具備する。
Description
【0001】
【発明の属する技術分野】本発明は、電圧センサー部を
有する電源コントロールシステムに関するものである。
有する電源コントロールシステムに関するものである。
【0002】
【従来の技術】低消費電力で動作するように設計された
電圧コントロールで使われる電圧センサー部の場合、応
答速度が遅いという欠点があるため、従来技術では、高
速の動作を必要とする時には一時的に電流を増やし、応
答速度を早める必要があった。そのため、常に低消費電
力で動作させることが難しかった。
電圧コントロールで使われる電圧センサー部の場合、応
答速度が遅いという欠点があるため、従来技術では、高
速の動作を必要とする時には一時的に電流を増やし、応
答速度を早める必要があった。そのため、常に低消費電
力で動作させることが難しかった。
【0003】
【発明が解決しようとする課題】したがって、前述の電
圧センサー部の動作遅れのために、常に低消費電力で動
作する電圧センサー部において、急激に電圧を上昇、下
降させるような回路が動き出すと、電圧の上がり過ぎや
下がり過ぎが発生するといった問題があった。
圧センサー部の動作遅れのために、常に低消費電力で動
作する電圧センサー部において、急激に電圧を上昇、下
降させるような回路が動き出すと、電圧の上がり過ぎや
下がり過ぎが発生するといった問題があった。
【0004】本発明は、上記問題点を除去し、低消費電
力で電圧センサー部の応答速度の向上を図り得る電源コ
ントロールシステムを提供することを目的とする。
力で電圧センサー部の応答速度の向上を図り得る電源コ
ントロールシステムを提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕電源コントロールシステムにおいて、電圧を上昇
させる昇圧回路と、この昇圧回路の出力電圧に基づいて
動作する電圧センサー部と、前記昇圧回路を動作させる
ための第1のレベル信号を出力している時は前記電圧セ
ンサー部の閾値を下げ、前記昇圧回路を停止させるため
の第2のレベル信号を出力している時は前記電圧センサ
ー部の閾値を上げる閾値変更回路とを具備するようにし
たものである。
成するために、 〔1〕電源コントロールシステムにおいて、電圧を上昇
させる昇圧回路と、この昇圧回路の出力電圧に基づいて
動作する電圧センサー部と、前記昇圧回路を動作させる
ための第1のレベル信号を出力している時は前記電圧セ
ンサー部の閾値を下げ、前記昇圧回路を停止させるため
の第2のレベル信号を出力している時は前記電圧センサ
ー部の閾値を上げる閾値変更回路とを具備するようにし
たものである。
【0006】〔2〕上記〔1〕記載の電源コントロール
システムにおいて、前記電圧センサー部は、メモリLS
I内で使われる低消費電力で高感度の動作をする電圧セ
ンサー部であることを特徴とする。
システムにおいて、前記電圧センサー部は、メモリLS
I内で使われる低消費電力で高感度の動作をする電圧セ
ンサー部であることを特徴とする。
【0007】〔3〕電源コントロールシステムにおい
て、電圧を下げる降圧回路と、この降圧回路の出力電圧
に基づいて動作する電圧センサー部と、前記降圧回路を
動作させるための第1のレベル信号を出力している時は
前記電圧センサー部の閾値を上げ、前記降圧回路を停止
させるための第2のレベル信号を出力している時は前記
電圧センサー部の閾値を下げる閾値変更回路とを具備す
ることを特徴とする。
て、電圧を下げる降圧回路と、この降圧回路の出力電圧
に基づいて動作する電圧センサー部と、前記降圧回路を
動作させるための第1のレベル信号を出力している時は
前記電圧センサー部の閾値を上げ、前記降圧回路を停止
させるための第2のレベル信号を出力している時は前記
電圧センサー部の閾値を下げる閾値変更回路とを具備す
ることを特徴とする。
【0008】〔4〕上記〔3〕記載の電源コントロール
システムにおいて、前記電圧センサー部は、メモリLS
I内で使われる低消費電力で高感度の動作をする電圧セ
ンサー部であることを特徴とする。
システムにおいて、前記電圧センサー部は、メモリLS
I内で使われる低消費電力で高感度の動作をする電圧セ
ンサー部であることを特徴とする。
【0009】〔5〕上記〔1〕又は〔3〕記載の電源コ
ントロールシステムにおいて、前記電圧センサー部にク
リップ回路を接続していることを特徴とする。
ントロールシステムにおいて、前記電圧センサー部にク
リップ回路を接続していることを特徴とする。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。
て図を参照しながら詳細に説明する。
【0011】図1は本発明の第1実施例を示す電源コン
トロールシステムの概略ブロック図、図2はその電源コ
ントロールシステムの概略動作を示す図である。
トロールシステムの概略ブロック図、図2はその電源コ
ントロールシステムの概略動作を示す図である。
【0012】図1において、1は昇圧回路、2はその昇
圧回路を制御する電圧センサー部、3はその電圧センサ
ー部2の閾値変更回路である。
圧回路を制御する電圧センサー部、3はその電圧センサ
ー部2の閾値変更回路である。
【0013】昇圧回路1は電位を上昇させるように機能
する。その場合、その昇圧電圧を電圧センサー部2で制
御する。その電圧センサー部2の出力「“H”又は
“L”」に応じて閾値変更回路3により、電圧センサー
部2の閾値を変えることができるように構成されてい
る。
する。その場合、その昇圧電圧を電圧センサー部2で制
御する。その電圧センサー部2の出力「“H”又は
“L”」に応じて閾値変更回路3により、電圧センサー
部2の閾値を変えることができるように構成されてい
る。
【0014】次に、この電源制御システムの動作の概念
について図2を参照しながら説明する。
について図2を参照しながら説明する。
【0015】電圧センサー部2の閾値Vthよりコント
ロールする電圧が低くなると、電圧センサー部2の出力
は「H」になり、昇圧回路1が動作し始める。同時に電
圧センサー部2の出力「H」を受けると、電圧センサー
部2の閾値は閾値変更回路3によって設定値より下が
り、閾値Vthとなる。そして、昇圧回路1の動作によ
り、昇圧回路1の出力電圧が設定の高さまで上がると、
電圧センサー部2の出力は「L」になり、昇圧回路1の
動作が停止する。同時に、電圧センサー部2の出力
「L」を受けると、電圧センサー部2の閾値は閾値変更
回路3によって上がり、元の閾値Vthとなる。なお、
図2において、Aは昇圧回路1から出力され、メモリL
SIに入力される昇圧電源ライン電圧、Bは電圧センサ
ー部出力を示している。
ロールする電圧が低くなると、電圧センサー部2の出力
は「H」になり、昇圧回路1が動作し始める。同時に電
圧センサー部2の出力「H」を受けると、電圧センサー
部2の閾値は閾値変更回路3によって設定値より下が
り、閾値Vthとなる。そして、昇圧回路1の動作によ
り、昇圧回路1の出力電圧が設定の高さまで上がると、
電圧センサー部2の出力は「L」になり、昇圧回路1の
動作が停止する。同時に、電圧センサー部2の出力
「L」を受けると、電圧センサー部2の閾値は閾値変更
回路3によって上がり、元の閾値Vthとなる。なお、
図2において、Aは昇圧回路1から出力され、メモリL
SIに入力される昇圧電源ライン電圧、Bは電圧センサ
ー部出力を示している。
【0016】従来のように、電圧センサー部の閾値の変
更無しで電源コントロールを行うと、図2(a)に示す
ように、電圧センサー部2の遅れの分TD1によって+V
exce ss1だけ電圧が上がり過ぎてしまう。
更無しで電源コントロールを行うと、図2(a)に示す
ように、電圧センサー部2の遅れの分TD1によって+V
exce ss1だけ電圧が上がり過ぎてしまう。
【0017】そこで、その遅れを補うために、上記した
電源制御システムを用いた本発明によれば、図2(b)
に示すように、昇圧回路1が動作している時は電圧セン
サー部2の閾値を下げて、閾値Vthとし、動作してい
ない時は閾値Vthと上げることによって、電圧センサ
ー部2の遅れの分はTD2と短縮され、その分、電圧の上
がり過ぎをVexcess2に減らすことができる。
電源制御システムを用いた本発明によれば、図2(b)
に示すように、昇圧回路1が動作している時は電圧セン
サー部2の閾値を下げて、閾値Vthとし、動作してい
ない時は閾値Vthと上げることによって、電圧センサ
ー部2の遅れの分はTD2と短縮され、その分、電圧の上
がり過ぎをVexcess2に減らすことができる。
【0018】以下、図3を用いて、電源コントロールシ
ステムの具体的構成について説明する。
ステムの具体的構成について説明する。
【0019】図3において、昇圧回路1には閾値変更回
路3からの活性化信号線6が接続され、昇圧回路1から
の出力は電源出力線7により電圧センサー部2及び昇圧
電源ライン8に接続される。電圧センサー部2は、アン
プ部2−1を有しており、このアンプ部2−1は、MO
S集積回路2A〜2G(MOSトランジスタ群)から構
成されている。また、電圧センサー部2は、クリップ回
路4に接続されるノードにゲートが接続されるMOS
集積回路2H,2I(CMOSトランジスタ)を有す
る。
路3からの活性化信号線6が接続され、昇圧回路1から
の出力は電源出力線7により電圧センサー部2及び昇圧
電源ライン8に接続される。電圧センサー部2は、アン
プ部2−1を有しており、このアンプ部2−1は、MO
S集積回路2A〜2G(MOSトランジスタ群)から構
成されている。また、電圧センサー部2は、クリップ回
路4に接続されるノードにゲートが接続されるMOS
集積回路2H,2I(CMOSトランジスタ)を有す
る。
【0020】また、閾値変更回路3はMOS集積回路3
A〜3D(MOSトランジスタ群)からなり、電圧セン
サー部2に接続され、活性化信号線(ノード)の状態
に応じて電圧センサー部2の閾値を変更させる。
A〜3D(MOSトランジスタ群)からなり、電圧セン
サー部2に接続され、活性化信号線(ノード)の状態
に応じて電圧センサー部2の閾値を変更させる。
【0021】更に、電圧センサー部2にはMOS集積回
路4A〜4Gからなるクリップ回路が接続され、ノード
の状態に応じてノードのクリップレベルを変更させ
る。
路4A〜4Gからなるクリップ回路が接続され、ノード
の状態に応じてノードのクリップレベルを変更させ
る。
【0022】また、カスケードに接続された4個のイン
バータ5A〜5Dが、活性化信号線6(ノード)に接
続されるとともに、インバータ5Dの出力信号は、閾値
変更回路3のMOSトランジスタ3Bと3Cのゲートに
接続される。
バータ5A〜5Dが、活性化信号線6(ノード)に接
続されるとともに、インバータ5Dの出力信号は、閾値
変更回路3のMOSトランジスタ3Bと3Cのゲートに
接続される。
【0023】更に、インバータ5Aの出力信号は、クリ
ップ回路4のMOSトランジスタ4Gのゲートに接続さ
れる。
ップ回路4のMOSトランジスタ4Gのゲートに接続さ
れる。
【0024】以下、図3に示される電源コントロールシ
ステムの動作を詳細に説明する。
ステムの動作を詳細に説明する。
【0025】図4はこの電源コントロールシステムの各
部の波形タイミングフローチャートであり、図4(a)
はノードの波形図、図4(b)はノードの波形図、
図4(c)はノードの波形図、図4(d)はノード
の波形図である。図5はそのノードとノードの動作
の詳細な説明図、図6は本発明の第1の作用効果の説明
図、図7は本発明の第2の作用効果の説明図である。
部の波形タイミングフローチャートであり、図4(a)
はノードの波形図、図4(b)はノードの波形図、
図4(c)はノードの波形図、図4(d)はノード
の波形図である。図5はそのノードとノードの動作
の詳細な説明図、図6は本発明の第1の作用効果の説明
図、図7は本発明の第2の作用効果の説明図である。
【0026】ノードの電圧は、電源ライン電圧Aの上
昇時、定常時、下降時の状態になった時、図4(a)に
示すようなレベル変位をする。
昇時、定常時、下降時の状態になった時、図4(a)に
示すようなレベル変位をする。
【0027】ノードの電圧は、図4(b)に示すよう
に、ノードの電位変動がアンプ部2−1で拡大された
信号を示している。なお、点線Xはクリップ回路4が無
い場合のアンプ部2−1の出力電圧、Dはノードが
「H」の場合のクリップされたアンプ部2−1の出力電
圧を示し、Cはそこから電源ライン電圧Aが下降状態に
入った時のノードのレベルを示している。
に、ノードの電位変動がアンプ部2−1で拡大された
信号を示している。なお、点線Xはクリップ回路4が無
い場合のアンプ部2−1の出力電圧、Dはノードが
「H」の場合のクリップされたアンプ部2−1の出力電
圧を示し、Cはそこから電源ライン電圧Aが下降状態に
入った時のノードのレベルを示している。
【0028】ノード,の電圧は、図4(c),図4
(b)に示すように、ノードと閾値との関係で決定さ
れる電圧を示している。
(b)に示すように、ノードと閾値との関係で決定さ
れる電圧を示している。
【0029】以下、各部の詳細な説明を行う。
【0030】図5において、閾値変更回路3により、ノ
ード(活性化信号線6)が「H」の時は、低い閾値
(閾値Vth)になり、ノードが「L」の時は、高い
閾値(閾値Vth)になる。
ード(活性化信号線6)が「H」の時は、低い閾値
(閾値Vth)になり、ノードが「L」の時は、高い
閾値(閾値Vth)になる。
【0031】(1)ステップ(a)では、ノードのレ
ベルが閾値Vthのレベルより低いので、ノードは
「H」となり昇圧回路1を動作させる。
ベルが閾値Vthのレベルより低いので、ノードは
「H」となり昇圧回路1を動作させる。
【0032】(2)ステップ(b)では、ノードのレ
ベルが閾値Vthのレベルを超えたので、ノードは
「L」、それを受けて閾値は閾値Vthに変わり、昇圧
回路1は動作を停止する。また、閾値Vthとノード
の電位差V1 が大きいとノードの電位変位が早くなる
ので、ステップ(b)→ステップ(c)への移行時間は
短い。よって、昇圧回路1の休止時間も短くなる。
ベルが閾値Vthのレベルを超えたので、ノードは
「L」、それを受けて閾値は閾値Vthに変わり、昇圧
回路1は動作を停止する。また、閾値Vthとノード
の電位差V1 が大きいとノードの電位変位が早くなる
ので、ステップ(b)→ステップ(c)への移行時間は
短い。よって、昇圧回路1の休止時間も短くなる。
【0033】(3)ステップ(c)では、ノードのレ
ベルが閾値Vthのレベルを下回ったのでノードは
「H」、それを受けて閾値は閾値Vthに変わり昇圧回
路1は動作を開始する。また、閾値Vthとノードの
電位差V2 が小さいと、ノードの電位変化は遅くな
り、ステップ(c)→ステップ(d)への移行時間は長
くなる。よって昇圧回路1の活動時間も長くなる。
ベルが閾値Vthのレベルを下回ったのでノードは
「H」、それを受けて閾値は閾値Vthに変わり昇圧回
路1は動作を開始する。また、閾値Vthとノードの
電位差V2 が小さいと、ノードの電位変化は遅くな
り、ステップ(c)→ステップ(d)への移行時間は長
くなる。よって昇圧回路1の活動時間も長くなる。
【0034】上記の動作を繰り返して、ノードが閾値
Vthを超えているる状態になると、ノードは「L」
の状態を維持し、合わせて昇圧回路1も動作の休止を維
持する。
Vthを超えているる状態になると、ノードは「L」
の状態を維持し、合わせて昇圧回路1も動作の休止を維
持する。
【0035】また、上記の動作は、閾値Vthとノード
の電位差(昇圧電源ライン8の設定値とノードの関
係と同等)が大きい時は、昇圧回路1が動作する頻度が
高く、電圧上昇は急激だが、電位差が小さくなると、頻
度が低くなり、電圧上昇は穏やかになるという特徴があ
る。
の電位差(昇圧電源ライン8の設定値とノードの関
係と同等)が大きい時は、昇圧回路1が動作する頻度が
高く、電圧上昇は急激だが、電位差が小さくなると、頻
度が低くなり、電圧上昇は穏やかになるという特徴があ
る。
【0036】次に、本発明の第1の作用効果の説明を、
図6を参照しながら説明する。
図6を参照しながら説明する。
【0037】図6において、CASEのノードのレ
ベルと閾値の電位差V1 が大きい時は、CMOS回路の
反応スピードが速いため、t1 の時間(CASE)で
閾値が切り替わる。
ベルと閾値の電位差V1 が大きい時は、CMOS回路の
反応スピードが速いため、t1 の時間(CASE)で
閾値が切り替わる。
【0038】CASEのノードのレベルと閾値の電
位差V2 が小さい時は、CMOS回路の反応スピードが
遅いため、t1 より長いt2 の時間(CASE)で閾
値が切り替わる。
位差V2 が小さい時は、CMOS回路の反応スピードが
遅いため、t1 より長いt2 の時間(CASE)で閾
値が切り替わる。
【0039】上記の特性からノード(昇圧電源ライン
8)が目標の電圧より十分低い時は、ノード(活性化
信号線6)の「H」の時間が長く、「L」の時間が短く
なるので、積極的に昇圧する。
8)が目標の電圧より十分低い時は、ノード(活性化
信号線6)の「H」の時間が長く、「L」の時間が短く
なるので、積極的に昇圧する。
【0040】反対に目標の電圧に近づいて来た時は、ノ
ード(活性化信号線6)の「L」の時間が長く、
「H」の時間が短くなるので、昇圧の動作は鈍くなる。
ード(活性化信号線6)の「L」の時間が長く、
「H」の時間が短くなるので、昇圧の動作は鈍くなる。
【0041】つまり、閾値変更回路3は昇圧電源ライン
8が目標の電位に近づくと昇圧動作を鈍くさせる方向に
働き、電圧変動を小さくしようとする特性と、アンプ部
2−1の遅れを閾値を変更させることにより吸収する特
性をもっている。
8が目標の電位に近づくと昇圧動作を鈍くさせる方向に
働き、電圧変動を小さくしようとする特性と、アンプ部
2−1の遅れを閾値を変更させることにより吸収する特
性をもっている。
【0042】次に、本発明の第2の作用効果の説明を、
図7を参照しながら説明する。
図7を参照しながら説明する。
【0043】図7において、アンプ部2−1に入力され
るノードの電位は、増幅されてノードに出力され
る。
るノードの電位は、増幅されてノードに出力され
る。
【0044】従来の場合は、電位変動を拡大しているの
で、図4の定常時には、点線Xに示すように、十分に拡
大されている電位となる。
で、図4の定常時には、点線Xに示すように、十分に拡
大されている電位となる。
【0045】しかし、この電位状態からノードの電位
が下降した場合、閾値との電位差が大きいと、活性化信
号を出力するまでに時間がかかり、目標の電位から大き
く下回ってしまう。
が下降した場合、閾値との電位差が大きいと、活性化信
号を出力するまでに時間がかかり、目標の電位から大き
く下回ってしまう。
【0046】この従来の不具合を防ぐため、(ノード
が「H」の時)〔ノード(活性化信号線6)が「L」
の時〕にアンプ部の増幅上限を閾値近傍にクリップし、
ノードが下降を開始したら即座に、閾値を下回るよう
に設定する。すると、図7に示すように、t3 の時間だ
けスピートアップが図れ、電圧センサー部2の動作の高
速化を図ることができる。
が「H」の時)〔ノード(活性化信号線6)が「L」
の時〕にアンプ部の増幅上限を閾値近傍にクリップし、
ノードが下降を開始したら即座に、閾値を下回るよう
に設定する。すると、図7に示すように、t3 の時間だ
けスピートアップが図れ、電圧センサー部2の動作の高
速化を図ることができる。
【0047】次に、本発明の第2実施例について説明す
る。
る。
【0048】図8は本発明の第2実施例を示す電源コン
トロールシステムの概略ブロック図、図9はその電源コ
ントロールシステムの概略動作を示す図である。
トロールシステムの概略ブロック図、図9はその電源コ
ントロールシステムの概略動作を示す図である。
【0049】図8において、11は降圧回路、12はそ
の降圧回路を制御する電圧センサー部、13はその電圧
センサー部の閾値変更回路である。
の降圧回路を制御する電圧センサー部、13はその電圧
センサー部の閾値変更回路である。
【0050】降圧回路11は電位を下げるように機能す
る。その場合、その降圧電圧を電圧センサー部12で制
御する。その電圧センサー部12の出力「“H”又は
“L”」に応じて閾値変更回路13により、電圧センサ
ー部12の閾値を変えることができるように構成されて
いる。
る。その場合、その降圧電圧を電圧センサー部12で制
御する。その電圧センサー部12の出力「“H”又は
“L”」に応じて閾値変更回路13により、電圧センサ
ー部12の閾値を変えることができるように構成されて
いる。
【0051】次に、この電源制御システムの動作につい
て図9を参照しながら説明する。
て図9を参照しながら説明する。
【0052】電圧センサー部12の閾値Vthよりコン
トロールする電圧が高くなると、電圧センサー部12の
出力は「H」になり、降圧回路11が動作し始める。同
時に電圧センサー部12の出力「H」を受けると、閾値
変更回路13は電圧センサー部12の閾値を設定値より
上げて、閾値Vthとする。そして、電圧が設定の高さ
まで下がると、電圧センサー部12の出力は「L」にな
り降圧回路11が停止する。同時に電圧センサー部12
の出力「L」を受けると、閾値変更回路13によって電
圧センサー部12の閾値は下がり、元の閾値Vthとな
る。なお、図9において、Eは降圧回路から出力され、
メモリLSIに入力される降圧電源ライン電圧、Fは電
圧センサー部出力を示している。
トロールする電圧が高くなると、電圧センサー部12の
出力は「H」になり、降圧回路11が動作し始める。同
時に電圧センサー部12の出力「H」を受けると、閾値
変更回路13は電圧センサー部12の閾値を設定値より
上げて、閾値Vthとする。そして、電圧が設定の高さ
まで下がると、電圧センサー部12の出力は「L」にな
り降圧回路11が停止する。同時に電圧センサー部12
の出力「L」を受けると、閾値変更回路13によって電
圧センサー部12の閾値は下がり、元の閾値Vthとな
る。なお、図9において、Eは降圧回路から出力され、
メモリLSIに入力される降圧電源ライン電圧、Fは電
圧センサー部出力を示している。
【0053】従来のように、電圧センサー部の閾値の変
更無しで電源コントロールを行うと、図9(a)に示す
ように、電圧センサー部12の遅れる分TD1によって、
−V excess1だけ電圧が下がり過ぎてしまう。
更無しで電源コントロールを行うと、図9(a)に示す
ように、電圧センサー部12の遅れる分TD1によって、
−V excess1だけ電圧が下がり過ぎてしまう。
【0054】そこで、その遅れを補うために、上記した
電源制御システムを用いた本発明によれば、図9(b)
に示すように、降圧回路11が動作している時は、電圧
センサー部12の閾値を上げ、動作していない時はその
閾値を下げることによって、電圧センサー部12の遅れ
の分はTD3と短縮され、その分、電圧の上がり過ぎも−
Vexcess2に減らすことができる。
電源制御システムを用いた本発明によれば、図9(b)
に示すように、降圧回路11が動作している時は、電圧
センサー部12の閾値を上げ、動作していない時はその
閾値を下げることによって、電圧センサー部12の遅れ
の分はTD3と短縮され、その分、電圧の上がり過ぎも−
Vexcess2に減らすことができる。
【0055】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0056】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
よれば、以下のような効果を奏することができる。
【0057】(1)昇圧回路が動作している時は電圧セ
ンサー部の閾値を下げ、昇圧回路が動作していない時は
電圧センサー部のアンプ出力のクリップレベルを下げる
と共に電圧センサー部の閾値を上げることによって、ア
ンプ反応速度を上げるために消費電力を増大させること
なく、アンプ反応速度が遅いままで電圧センサー部の応
答速度の向上を図ることができる。
ンサー部の閾値を下げ、昇圧回路が動作していない時は
電圧センサー部のアンプ出力のクリップレベルを下げる
と共に電圧センサー部の閾値を上げることによって、ア
ンプ反応速度を上げるために消費電力を増大させること
なく、アンプ反応速度が遅いままで電圧センサー部の応
答速度の向上を図ることができる。
【0058】(2)降圧回路が動作している時は、電圧
センサー部の閾値を上げ、降圧回路が動作していない時
はその電圧センサー部の閾値を下げることによって、ア
ンプ反応速度を上げるために消費電力を増大させること
なく、アンプ反応速度が遅いままで電圧センサー部の応
答速度の向上を図ることができる。
センサー部の閾値を上げ、降圧回路が動作していない時
はその電圧センサー部の閾値を下げることによって、ア
ンプ反応速度を上げるために消費電力を増大させること
なく、アンプ反応速度が遅いままで電圧センサー部の応
答速度の向上を図ることができる。
【図1】本発明の第1実施例を示す電源コントロールシ
ステムの概略ブロック図である。
ステムの概略ブロック図である。
【図2】本発明の第1実施例を示す電源コントロールシ
ステムの概略動作を示す図である。
ステムの概略動作を示す図である。
【図3】本発明の第1実施例を示す電源コントロールシ
ステムの具体的構成図である。
ステムの具体的構成図である。
【図4】図3の電源コントロールシステムの各部の波形
タイミングフローチャートである。
タイミングフローチャートである。
【図5】図3の電源コントロールシステムのノードと
ノードの動作の詳細な説明図である。
ノードの動作の詳細な説明図である。
【図6】本発明の第1の作用効果の説明図である。
【図7】本発明の第2の作用効果の説明図である。
【図8】本発明の第2実施例を示す電源コントロールシ
ステムの概略ブロック図である。
ステムの概略ブロック図である。
【図9】本発明の第2実施例を示す電源コントロールシ
ステムの概略動作を示す図である。
ステムの概略動作を示す図である。
1 昇圧回路 2 昇圧回路の電圧センサー部 2−1 アンプ部 3,13 閾値変更回路 4 クリップ回路 6 活性化信号線 7 電源出力線 8 昇圧電源ライン 11 降圧回路 12 降圧回路の電圧センサー部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B015 JJ24 KB73 QQ02 5B024 AA15 BA27 CA07 5H410 BB04 CC02 DD02 FF03 FF25 GG02
Claims (5)
- 【請求項1】(a)電圧を上昇させる昇圧回路と、
(b)該昇圧回路の出力電圧に基づいて動作する電圧セ
ンサー部と、(c)前記昇圧回路を動作させるための第
1のレベル信号を出力している時は前記電圧センサー部
の閾値を下げ、前記昇圧回路を停止させるための第2の
レベル信号を出力している時は前記電圧センサー部の閾
値を上げる閾値変更回路とを具備することを特徴とする
電源コントロールシステム。 - 【請求項2】 請求項1記載の電源コントロールシステ
ムにおいて、前記電圧センサー部は、メモリLSI内で
使われる低消費電力で高感度の動作をする電圧センサー
部であることを特徴とする電源コントロールシステム。 - 【請求項3】(a)電圧を下げる降圧回路と、(b)該
降圧回路の出力電圧に基づいて動作する電圧センサー部
と、(c)前記降圧回路を動作させるための第1のレベ
ル信号を出力している時は前記電圧センサー部の閾値を
上げ、前記降圧回路を停止させるための第2のレベル信
号を出力している時は前記電圧センサー部の閾値を下げ
る閾値変更回路とを具備することを特徴とする電源コン
トロールシステム。 - 【請求項4】 請求項3記載の電源コントロールシステ
ムにおいて、前記電圧センサー部は、メモリLSI内で
使われる低消費電力で高感度の動作をする電圧センサー
部であることを特徴とする電源コントロールシステム。 - 【請求項5】 請求項1又は3記載の電源コントロール
システムにおいて、前記電圧センサー部にクリップ回路
を接続していることを特徴とする電源コントロールシス
テム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24156399A JP2001067865A (ja) | 1999-08-27 | 1999-08-27 | 電源コントロールシステム |
US09/612,457 US6316921B1 (en) | 1999-08-27 | 2000-07-07 | Power supply control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24156399A JP2001067865A (ja) | 1999-08-27 | 1999-08-27 | 電源コントロールシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001067865A true JP2001067865A (ja) | 2001-03-16 |
Family
ID=17076212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24156399A Abandoned JP2001067865A (ja) | 1999-08-27 | 1999-08-27 | 電源コントロールシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6316921B1 (ja) |
JP (1) | JP2001067865A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG90108A1 (en) * | 1999-03-24 | 2002-07-23 | Ibm | Control of multiple equivalent functional units for power reduction |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4364651B2 (ja) * | 2004-01-07 | 2009-11-18 | 三菱電機株式会社 | 昇圧装置及びモータ制御装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5532894A (en) * | 1994-07-11 | 1996-07-02 | Minnesota Mining And Manufacturing Company | Overvoltage protection circuit |
US5670865A (en) * | 1996-08-29 | 1997-09-23 | Hughes Electronics | Circuit to improve the transient response of step-down DC to DC converters |
-
1999
- 1999-08-27 JP JP24156399A patent/JP2001067865A/ja not_active Abandoned
-
2000
- 2000-07-07 US US09/612,457 patent/US6316921B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG90108A1 (en) * | 1999-03-24 | 2002-07-23 | Ibm | Control of multiple equivalent functional units for power reduction |
Also Published As
Publication number | Publication date |
---|---|
US6316921B1 (en) | 2001-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5612920A (en) | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply | |
JPH03154422A (ja) | パワー・オン・リセット回略 | |
EP0610242A1 (en) | Logic level shifter | |
US5184030A (en) | Back bias generating circuit | |
JPH04229714A (ja) | バッファを有する集積回路 | |
JP4008845B2 (ja) | スキューを減少させる入出力バッファ及び動作方法 | |
JPH0798985A (ja) | 半導体記憶回路 | |
JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
JP2001067865A (ja) | 電源コントロールシステム | |
JP2002271145A (ja) | 半導体集積回路装置 | |
JP3449465B2 (ja) | 入力回路及び半導体集積回路装置 | |
US20020079955A1 (en) | Circuit for generating internal power voltage in a semiconductor device | |
JPH02137254A (ja) | 基板電位検知回路 | |
US11961569B2 (en) | Clock-generating circuit | |
JP2006155357A (ja) | 降圧回路 | |
JP2011124931A (ja) | コンパレータ及び半導体装置 | |
JPH05304462A (ja) | レベル変換器 | |
KR940006507B1 (ko) | 출력버퍼회로 | |
KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
JPH03175728A (ja) | 半導体メモリ装置 | |
JPH0458676B2 (ja) | ||
JP3048684B2 (ja) | インバータ | |
JP2882193B2 (ja) | 信号制御回路 | |
JP2002246893A (ja) | レベルダウンコンバータ | |
JPH0462494B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070724 |