JP2001067265A - データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置 - Google Patents
データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置Info
- Publication number
- JP2001067265A JP2001067265A JP23942499A JP23942499A JP2001067265A JP 2001067265 A JP2001067265 A JP 2001067265A JP 23942499 A JP23942499 A JP 23942499A JP 23942499 A JP23942499 A JP 23942499A JP 2001067265 A JP2001067265 A JP 2001067265A
- Authority
- JP
- Japan
- Prior art keywords
- data
- written
- memory
- reading
- sequentially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Error Detection And Correction (AREA)
- Time-Division Multiplex Systems (AREA)
- Memory System (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
デインターリーブ方法、データ処理方法、メモリ、及び
メモリ駆動装置を提供する。 【解決手段】送信機100でインターリーブされた複数
のデータを受信機110のメモリ110aに書き込むと
きの書込方向を、行方向及び列方向に交互に変える。
Description
書き込み、この書き込まれたデータを読み出すデータ書
込読出方法、このデータ書込読出方法を適用したデイン
ターリーブ方法、このデータ書込読出方法を適用したデ
ータ処理方法、このデータ書込読出方法によりデータが
書き込まれるメモリ、及び、このデータ書込読出方法を
実施してメモリへのデータの書込み、読出しを行うメモ
リ駆動装置に関する。
は、送信機と、その送信機から送信されたデータを受信
する受信機とを備えている。送受信システムのうち、デ
ジタル放送システムでは、送信機から受信機にデータを
伝送するときに伝送路で発生するバースト状の誤りを分
散させるため、送信機で、伝送されるデータがブロック
化して並べられたスーパーフレームを2つ構成し、それ
ら2つのスーパーフレームを構成するデータをインター
リーブして読み出し、受信機に送信している。後述する
図2には、送信機で構成されるスーパーフレームを示す
模式図が示されている。
フレームのうちの一方のスーパーフレーム1のみが示さ
れているが、もう一方のスーパーフレームについても、
図示したスーパーフレーム1と全く同じ構成である。従
って、以下では、スーパーフレームの構成を説明するに
あたっては、図2に示されているスーパーフレーム1を
主に取りあげて説明する。
された8個のフレーム1,フレーム2,フレーム3,
…,フレーム8を有している。1個のフレームは、1〜
48の番号が付された、y方向に並ぶ48個のスロット
1,スロット2,スロット3,…,スロット48から構
成されている。1個のスロットは、1byteから成る
データがx方向に204個並んで構成されるが、その2
04個のデータのうちの1個のデータは、インターリー
ブの対象から除かれるデータであるため、図2には、x
方向に203個のデータが並んだ構成が示されており、
以下では、x方向に203個のデータが並んでいるとし
て話を進めていく。尚、1byte=8bitである。
ると、そのスーパーフレーム1を構成するデータは、フ
レーム1の最上層にあるスロット1のデータ1_1か
ら、インターリーブ方向に順次読み出され受信機に送信
され、最後にフレーム8のスロット48のデータ8_2
03が読み出されると、1つのスーパーフレーム1を構
成する全データの読み出しが終了する。このようにイン
ターリーブ方向にデータを順次読み出すことにより、1
つのスーパーフレームを構成するデータはインターリー
ブされて受信機に送信される。
ータの読出しが終了したら、引き続いて、もう1つ別の
スーパーフレーム(以下、スーパーフレーム2と呼ぶ)
を構成するデータについても、同様の方法で読み出され
て受信機に送信される。スーパーフレーム2を構成する
データが読み出されて受信機に送信されている間、送信
機のメモリには、新たなデータから成るスーパーフレー
ム1が構成される。スーパーフレーム2を構成するデー
タの送信が終了したら、引き続いて、新たなデータから
成るスーパーフレーム1を構成するデータがインターリ
ーブ方向に順次読み出され受信機に送信される。このよ
うに、送信機では、メモリから一方のスーパーフレーム
のデータを読み出している間に、そのメモリに新たにデ
ータが書き込まれてもう一方のスーパーフレームが構成
される。つまり、送信機では、メモリへの、スーパーフ
レーム1を構成するデータの書込みと、スーパーフレー
ム2を構成するデータの書込みとが交互に行われるとと
もに、メモリからの、スーパーフレーム1を構成するデ
ータの読出しと、スーパーフレーム2を構成するデータ
の読出しとが交互に行われる。
リーブされた複数のデータが書き込まれるメモリを有し
ている。その受信機が有するメモリは、送信機で構成さ
れる2つのスーパーフレーム分のデータが書き込まれる
だけの容量を有しており、受信機のメモリは、そのメモ
リの半分の領域で、送信機で構成されるスーパーフレー
ム1についてのデータの書込み、読出しが繰り返し行わ
れ、残りの半分の領域で、もう1つ別のスーパーフレー
ム2を構成するデータの書込み、読出しが繰り返し行わ
れる。これにより、送信機でインターリーブされて送信
された複数データを、順次デインターリーブすることが
できる。
つのスーパーフレームは、上述したように、8個のフレ
ームから構成され、各フレームは48個のスロットから
構成され、1つのスロットは、1byteのデータが2
03個から成る。従って、1つのスーパーフレームの容
量は、203(=1つのスロットを構成する1byte
のデータの数)×48(1つのフレームが有するスロッ
トの数)×8(1つのスーパーフレームが有するフレー
ムの数)=77952byteとなる。送信機は、通常
2つのスーパーフレームを構成するため、受信機のメモ
リは、これら2つのスーパーフレーム分のデータが書き
込めるように、77952byte×2=155904
byte、つまり、約1.25Mbitの容量が必要と
なる。このため、データをデインターリーブするためだ
けに、約1.25Mbitのメモリ110aが必要とな
り、データを受信するためのコストが高くなるという問
題がある。
減が図られたデータ書込読出方法、デインターリーブ方
法、データ処理方法、メモリ、及びメモリ駆動装置を提
供することを目的とする。
方法は、複数のデータを、メモリに、書込方向に順次書
き込み、上記メモリに書き込まれた上記複数のデータを
読出方向に順次読み出すデータ書込読出方法において、
データの次にこのメモリに書き込む複数のデータの書込
方向を、現在書き込まれている複数のデータが読み出さ
れるときの読出方向と同一方向若しくは反対方向にする
ことを特徴とする。
複数有するメモリに、例えば、複数のデータそれぞれを
順次書き込み、そのメモリに書き込まれたデータを並び
かえて順次読み出す場合、そのメモリを第1の領域と第
2の領域との2つの領域に分割し、各領域で、データの
書込み、読出しを行っている。このとき、そのメモリの
第1の領域で、複数のデータが書き込まれ、その書き込
まれた複数のデータが並びかえられて読み出されるとと
もに、もう一方の第2の領域では、第1の領域でデータ
の読出しが行われている間に別の複数のデータが書き込
まれ、その第1の領域でデータの書込みが行われている
間に、その第2の領域に書き込まれたデータが並びかえ
られて読み出される。つまり、従来では、メモリに、デ
ータの書込み、読出しが行われる第1の領域に加えて、
さらに、データの読出し、書込みが行われる第2の領域
が必要である。
では、メモリに現在書き込まれている複数のデータの次
にこのメモリに書き込む複数のデータの書込方向を、現
在書き込まれている複数のデータが読み出されるときの
読出方向と同一方向若しくは反対方向にしている。従っ
て、メモリの、読出方向に配列されるメモリセルの配列
方向と、次に書き込まれるデータの書込方向に配列され
るメモリセルの配列方向とが一致する。従って、本発明
のデータ書込読出方法では、データの読出しが現在行わ
れている領域に、その領域でのデータの読出しを行いな
がら、次のデータを書き込むことができる。従来では、
上述したように、メモリには、新たな複数のデータが書
き込めるように、第1の領域に加えて第2の領域が必要
であったが、本発明のデータ書込読出方法では、メモリ
に、従来では必要な第2の領域に相当する領域は不要で
あり、データを並びかえるためのメモリの容量は小さく
てすみ、コストの削減が図られる。
記メモリに現在書き込まれている複数のデータを行方向
に読み出す場合は、次に書き込む複数のデータを行方向
に順次書き込み、一方、上記メモリに現在書き込まれて
いる複数のデータを列方向に読み出す場合は、次に書き
込む複数のデータを列方向に順次書き込むことが好まし
い。
方向に読み出されるのか、あるいは列方向に読み出され
るのかに応じて、次に書き込む複数のデータの書込方向
を行方向若しくは列方向にすることにより、データの読
出しが現在行われている領域に、その領域でのデータの
読出しを行いながら、次のデータを書き込むことができ
る。
数のデータを、上記メモリに、少なくとも1個のアドレ
スを有し1個のアドレスに対応する領域に少なくとも1
個のデータが書き込まれるブロックがn行n列に並ぶマ
トリックス構造に配列することが好ましい。
リックス構造に配列すると、行方向に書き込まれるデー
タの数と、列方向に書き込まれるデータの数とを等しく
することができる。従って、行方向に読み出されるデー
タの数と、列方向に読み出されるデータの数とを、互い
に等しくすることができる。
インターリーブされた複数のデータを、メモリに、書込
方向に順次書き込み、上記メモリに書き込まれた上記複
数のデータを読出方向に順次読み出してデインターリー
ブするデインターリーブ方法において、
データの次にこのメモリに書き込む複数のデータの書込
方向を、現在書き込まれている複数のデータが読み出さ
れるときの読出方向と同一方向若しくは反対方向にする
ことを特徴とする。
のデータ書込読出方法が適用された方法である。従っ
て、メモリにインターリーブされたデータを書き込んだ
後、それらデータをデインターリーブして読み出す場
合、データの読出しが現在行われている領域に、その領
域でのデータの読出しを行いながら、インターリーブさ
れた新たなデータを書き込むことができる。このため、
インターリーブされた複数のデータをデインターリーブ
するためのメモリの容量は小さくてすみ、インターリー
ブされた複数のデータを、低コストでデインターリーブ
することができる。
は、上記メモリに現在書き込まれている複数のデータを
行方向に読み出す場合は、次に書き込む複数のデータを
行方向に順次書き込み、一方、上記メモリに現在書き込
まれている複数のデータを列方向に読み出す場合は、次
に書き込む複数のデータを列方向に順次書き込むことが
好ましい。
データの読出しが現在行われている領域に、その領域で
のデータの読出しを行いながら、次のデータを書き込む
ことができる。
は、インターリーブされた複数のデータを、上記メモリ
に、少なくとも1個のアドレスを有し1個のアドレスに
対応する領域に少なくとも1個のデータが書き込まれる
ブロックがn行n列に並ぶマトリックス構造に配列する
ことが好ましい。
リックス構造に配列すると、行方向に読み出されてデイ
ンターリーブされるデータの数と、列方向に読み出され
てデインターリーブされるデータの数とを、互いに等し
くすることができる。また、本発明のデインターリーブ
方法において、例えば、メモリに書き込まれたデータを
行方向もしくは列方向のどちらの方向から読み出しても
同じ数のデータがデインターリーブされるようにする場
合、上記のように、インターリーブされた複数のデータ
を、ブロックがn行n列に並ぶマトリックス構造に配列
すると、メモリにデータを書き込むときに、そのメモリ
の、データが書き込まれないメモリセルの数を少なくす
ることができ、インターリーブされた複数のデータをメ
モリに効率よく書き込むことができる。
データをインターリーブする第1のステップと、このイ
ンターリーブされた複数のデータを、メモリに、書込方
向に順次書き込み、上記メモリに書き込まれた上記複数
のデータを読出方向に順次読み出してデインターリーブ
する第2のステップとを備えたデータ処理方法におい
て、
書き込まれている複数のデータの次にこのメモリに書き
込む複数のデータの書込方向を、現在書き込まれている
複数のデータが読み出されるときの読出方向と同一方向
若しくは反対方向にするステップであることを特徴とす
る。
タ書込読出方法を実行する方法である。従って、インタ
ーリーブされた複数のデータを、低コストでデインター
リーブすることができる。
第2のステップが、上記メモリに現在書き込まれている
複数のデータを行方向に読み出す場合は、次に書き込む
複数のデータを行方向に順次書き込み、一方、上記メモ
リに現在書き込まれている複数のデータを列方向に読み
出す場合は、次に書き込む複数のデータを列方向に順次
書き込むことが好ましい。
データの読出しが現在行われている領域に、その領域で
のデータの読出しを行いながら、第1のステップでイン
ターリーブされた新たな複数のデータを書き込むことが
できる。
第1のステップが、複数のデータがマトリックス状に配
列されて成るフレームを複数有するスーパーフレームを
構成し、このスーパーフレームを構成する複数のデータ
をインターリーブするステップであることが好ましい。
本発明のデータ処理方法をデジタル放送システムに適用
することができる。
第2のステップが、インターリーブされた複数のデータ
を、上記メモリに、少なくとも1個のアドレスを有し1
個のアドレスに対応する領域に少なくとも1個のデータ
が書き込まれるブロックがn行n列に並ぶマトリックス
構造に配列するステップであることが好ましい。
リックス構造に配列すると、行方向に読み出されてデイ
ンターリーブされるデータの数と、列方向に読み出され
てデインターリーブされるデータの数とを、互いに等し
くすることができる。また、本発明のデータ処理方法に
おいて、例えば、メモリに書き込まれたデータを行方向
もしくは列方向のどちらの方向から読み出しても同じ数
のデータがデインターリーブされるようにする場合、上
記のように、インターリーブされた複数のデータを、ブ
ロックがn行n列に並ぶマトリックス構造に配列する
と、メモリにデータを書き込むときに、そのメモリの、
データが書き込まれないメモリセルの数を少なくするこ
とができ、インターリーブされた複数のデータをメモリ
に効率よく書き込むことができる。
第1のステップが、(203×48)個のデータがマト
リックス状に配列されて成るフレームを8個有するスー
パーフレームを構成し、このスーパーフレームを構成す
る(203×48×8)個のデータをインターリーブす
るステップであり、
書き込まれている(203×48×8)個のデータを行
方向に読み出す場合は、次に書き込む(203×48×
8)個のデータを行方向に順次書き込み、一方、上記メ
モリに現在書き込まれている(203×48×8)個の
データを列方向に読み出す場合は、次に書き込む(20
3×48×8)個のデータを列方向に順次書き込むこと
が好ましい。
で、(203×48)個のデータがマトリックス構造に
配列されて成るフレームを8個有するスーパーフレーム
を構成し、そのスーパーフレームを構成する(203×
48×8)個のデータをインターリーブしている。従っ
て、第1のステップを上記のようなステップにすること
により、本発明のデータ処理方法を、BSデジタル放送
に適合した形態にすることができる。
第2のステップが、上記メモリに(203×48×8)
個のデータを、それぞれが203×8個のデータから成
る48個のマトリックス構造に配列するステップであっ
て、
が、少なくとも1個のアドレスを有し1個のアドレスに
対応する領域に少なくとも1個のデータが書き込まれる
ブロックがn行n列に並んだ構造であることが好まし
い。
のマトリックス構造に配列すると、インターリーブされ
た(203×48×8)個のデータを、(203×8)
個のデータ毎にデインターリーブすることができる。ま
た、メモリに書き込まれたデータを行方向もしくは列方
向のどちらの方向から読み出しても同じ数のデータがデ
インターリーブされるようにする場合、上記のように、
インターリーブされた複数のデータを、ブロックがn行
n列に並ぶマトリックス構造に配列すると、メモリにデ
ータを書き込むときに、そのメモリの、データが書き込
まれないメモリセルの数を少なくすることができ、イン
ターリーブされた複数のデータをメモリに効率よく書き
込むことができる。
48個のマトリックス構造それぞれが、26個のアドレ
スを有し1個のアドレスに対応する領域に1個のデータ
が書き込まれるブロックが8行8列に並んだ構造であ
り、上記第2のステップが、上記ブロックの、1個のア
ドレスに対応する領域に、1個のデータを書き込むステ
ップであることが好ましく、また、上記48個のマトリ
ックス構造それぞれが、4個のアドレスを有し1個のア
ドレスに対応する領域に7個のデータが書き込まれるブ
ロックが8行8列に並んだ構造であり、上記第2のステ
ップが、上記マトリックス構造の、1個のアドレスに対
応する領域に、7個のデータを書き込むステップである
ことも好ましい。
書込方向に順次書き込まれ、書き込まれた複数のデータ
が読出方向に順次読み出されるメモリにおいて、
書き込まれる複数のデータの書込方向が、現在書き込ま
れている複数のデータが読み出されるときの読出方向と
同一方向もしくは反対方向であることを特徴とする。
データを、メモリに、書込方向に順次書き込み、上記メ
モリに書き込まれた上記複数のデータを読出方向に順次
読み出すメモリ駆動装置において、
データの次にこのメモリに書き込む複数のデータの書込
方向を、現在書き込まれている複数のデータが読み出さ
れるときの読出方向と同一方向若しくは反対方向にする
ことを特徴とする。
タ書込読出方法を実行する装置である。従って、本発明
のメモリ駆動装置を用いることにより、メモリの、デー
タの読出しが現在行われている領域に、その領域での複
数のデータの読出しを行いながら、次のデータを書き込
むことができ、データの並べかえを、容量の小さいメモ
リで行うことができる。
メモリに現在書き込まれている複数のデータを行方向に
読み出す場合は、次に書き込む複数のデータを行方向に
順次書き込み、一方、上記メモリに現在書き込まれてい
る複数のデータを列方向に読み出す場合は、次に書き込
む複数のデータを列方向に順次書き込むことが好まし
い。
モリのアドレスを指定するアドレス指定手段を有し、
レスを順次指定することにより、複数のデータを、上記
メモリに、少なくとも1個のアドレスを有し1個のアド
レスに対応する領域に少なくとも1個のデータが書き込
まれるブロックがn行n列に並ぶマトリックス構造に配
列することが好ましい。
1個のデータを書き込むようにすると、複数のデータを
メモリに書き込む前に一旦並べ替えることは不要であ
る。すなわち、メモリに書き込む前に一旦データを並べ
替えるためのバッファは不要であり、さらにコストの削
減が図られるメリットがある。一方、1個のアドレスに
対応する領域に複数のデータを書き込むようにすると、
メモリに書き込む前に一旦データを並べ替えるためのバ
ッファは必要となるが、メモリのアドレスの数を少なく
することができるためアドレス生成回路の構成が簡単に
なるというメリットや、アクセス速度の遅いメモリにも
対応できるというメリットがある。これらのメリットに
ついては、後述する実施形態でさらに詳しく述べる。ま
た、複数のデータを、ブロックがn行n列に並ぶマトリ
ックス構造に配列することにより、メモリにデータを効
率よく書き込むことができる。
説明する。
第1実施形態を採用したデータ処理方法を実行する送受
信システム(以下、第1の送受信システムと呼ぶ)を用
いて、複数のデータをインターリーブし、そのインター
リーブされた複数のデータをデインターリーブする様子
を説明する図である。
す図である。
いに接続された送信機100と受信機110を備えてい
る。送信機100は、データが書き込まれるとともに、
書き込まれたデータが読み出されるメモリ100aと、
メモリ駆動装置100bを有している。そのメモリ駆動
装置100bは、受信機110に送信する複数のデータ
を、その受信機110に送信する前に一旦メモリ100
aに書き込み、そのメモリ100aに書き込まれた複数
のデータをインターリーブして読み出すものである。そ
のメモリ駆動装置100bによりデータがメモリ100
aに順次書き込まれると、図2に示すスーパーフレーム
が構成される。
ーフレーム1を構成するにあたっては、送信機のメモリ
にデータが順次書き込まれ、203個のデータ1_1,
データ1_2,データ1_3,…,データ1_203か
ら成る1つのスロットが、スロット1、スロット2、ス
ロット3、…、スロット48の順に構成され、フレーム
1が構成される。次に、203個のデータ2_1,デー
タ2_2,データ2_3,…,データ2_203から成
る1つのスロットが、スロット1、スロット2、スロッ
ト3、…、スロット48の順に構成され、フレーム2が
構成される。以下、同様にして、203個のデータから
成る1つのスロットが48個から構成されたフレーム
3、…、フレーム8が順次構成される。これにより、ス
ーパーフレーム1が構成される。
に、スーパーフレーム1が構成されると、そのスーパー
フレーム1を構成するデータは、フレーム1の最上層に
あるスロット1のデータ1_1から、インターリーブ方
向に、フレーム1のスロット1のデータ1_1、フレー
ム2のスロット1のデータ2_1、フレーム3のスロッ
ト1のデータ3_1、……、フレーム8のスロット1の
データ8_1が、メモリ駆動装置100bにより順次読
み出され伝送路120(図1参照)を経由して受信機1
10に送信される。さらにフレーム8のスロット1のデ
ータ8_1が読み出されたら、今度はフレーム1のスロ
ット1のデータ1_2から、インターリーブ方向に、フ
レーム1のスロット1のデータ1_2、フレーム2のス
ロット1のデータ2_2、フレーム3のスロット1のデ
ータ3_2、……、フレーム8のスロット1のデータ8
_2が順次読み出され受信機110に送信される。フレ
ーム8のスロット1のデータ8_2が読み出されたら、
今度はフレーム1のスロット1のデータ1_3から、や
はりインターリーブ方向に、データが順次読み出され
る。このようにして、フレーム1のスロット1のデータ
1_1から、インターリーブ方向に各フレームのスロッ
ト1のデータが順次読み出され、とりあえず、フレーム
1のスロット1のデータ1_1から数えて、インターリ
ーブ方向に203個のデータが読み出され受信機110
に送信される(すなわち、フレーム1のスロット1のデ
ータ1_1から、フレーム3のスロット1のデータ3_
26まで読み出され送信される)。
1_1から数えて、インターリーブ方向に203個のデ
ータが読み出される様子を示す模式図である。この図3
には、スーパーフレーム1を構成するフレーム1〜フレ
ーム8それぞれのスロット1が並べて示されている。
読み出される、フレーム1のスロット1のデータ1_1
からフレーム3のスロット1のデータ3_26までの2
03個のデータ(つまり、203byte分のデータ)
である。このように、203個のデータが読み出された
ら、次に、各フレームのスロット1の1段下層にあるス
ロット2(図2参照)のデータについて、フレーム1の
スロット2のデータ1_1から、やはりインターリーブ
方向に203個のデータが読み出され、受信機110に
送信される。以下、同様にして、各フレームのスロット
2よりも下層にあるスロット3〜スロット48につい
て、同一番号が付されたスロットから成るスロット集合
体毎に、データ1_1から、インターリーブ方向に20
3個のデータが読み出され受信機110に送信される。
尚、以下では、各フレームのスロット1の集合から成る
スロット集合体を、スロット1集合体と呼び、各フレー
ムのスロット2,…,スロット8の集合から成るスロッ
ト集合体を、スロット2集合体,…,スロット8集合体
と呼ぶことにする。
からなるスロット48集合体から203個のデータが読
み出されて受信機110に送信されたら、最上層のスロ
ット1に戻り、先に読み出された読出データR1(図3
参照)のうちの最後に読み出されたデータ3_26に対
し、インターリーブ方向に隣り合う、フレーム4のスロ
ット1のデータ4_26から、やはりインターリーブ方
向に203個のデータが順次読み出され、受信機110
に送信される。図3に示す読出データR2は、フレーム
4のスロット1のデータ4_26からインターリーブ方
向に読み出された203個のデータである(すなわち、
フレーム4のスロット1のデータ4_26から、フレー
ム6のスロット1のデータ6_51までのデータであ
る)。フレーム6のスロット1のデータ6_51が読み
出されたら、各フレームのスロット1よりも下層にある
スロット2〜スロット48スロットについて、同一番号
が付されたスロット集合体毎に、フレーム4のスロット
1のデータ4_26からインターリーブ方向に203個
のデータが読み出され受信機110に送信される。以
下、同一番号が付されたスロット集合体毎に、203個
のデータの読出しが順次繰り返される。図3に示す読出
データR3は、フレーム6のスロット1のデータ6_1
78からフレーム8のスロット1のデータ8_203ま
での203個のデータを表す。この読出データR3が読
み出されることにより、各フレームのスロット1の集合
から成るスロット1集合体のデータが全て読み出され、
受信機110に送信されたことになる。ところで、1つ
のスロットは、203個のデータから構成され、スーパ
ーフレーム1は8個のフレームから構成されるため、各
フレームの同一番号が付されたスロットの集合から成る
スロット集合体について考えると、そのスロット集合体
は、全部で、203×8個のデータから構成されている
ことになる。従って、上記のようにデータを203個づ
つ読み出していくと、1つのスロット集合体を構成する
データは、203個づつのデータの読出しを8回行うこ
とにより全て読み出されることになる。読出データR3
が読み出されたら、2〜48の番号が付されたスロット
についても、フレーム6のスロット1のデータ6_17
8から、フレーム8のスロット1のデータ8_203ま
でデータが順次読み出される。フレーム8のスロット4
8のデータ8_203が読み出されると、1つのスーパ
ーフレーム1を構成する全データの読み出しが終了した
ことになる。このようにインターリーブ方向にデータを
順次読み出すことにより、1つのスーパーフレームを構
成するデータはインターリーブされて受信機110に送
信される。
ータの読出しが終了したら、引き続いて、もう1つ別の
スーパーフレーム2を構成するデータについても、同様
の方法で読み出されて受信機110に送信される。スー
パーフレーム2を構成するデータが読み出されて受信機
110に送信されている間、送信機100のメモリ10
0aには、メモリ駆動装置100bにより新たなデータ
が順次書き込まれ、新たなデータから成るスーパーフレ
ーム1が構成される。スーパーフレーム2を構成するデ
ータの送信が終了したら、引き続いて、新たなデータか
ら成るスーパーフレーム1を構成するデータがインター
リーブ方向に順次読み出され受信機110に送信され
る。このように、送信機100では、メモリ100aか
ら一方のスーパーフレームのデータを読み出している間
に、そのメモリ100aに新たにデータが書き込まれ、
もう一方のスーパーフレームが構成される。つまり、送
信機100では、メモリ100aへの、スーパーフレー
ム1を構成するデータの書込みと、スーパーフレーム2
を構成するデータの書込みとが交互に行われるととも
に、メモリ100aからの、スーパーフレーム1を構成
するデータの読出しと、スーパーフレーム2を構成する
データの読出しとが交互に行われる。
は、図1に示す受信機110に送信される。この受信機
110は、データが書き込まれるとともに、書き込まれ
たデータが読み出されるメモリ(本発明のメモリの第1
実施形態)110aと、メモリ駆動装置(本発明のメモ
リ駆動装置の第1実施形態)110bを有している。そ
のメモリ駆動装置110bは、メモリ110aのアドレ
スを指定し、その指定されたアドレスに対応する領域
に、送信機100から送信されたデータを書き込み、そ
の書き込まれたデータをデインターリーブして読み出す
ものである。メモリ駆動装置110bがメモリ110a
にデータを順次書き込む様子について、図4を参照しな
がら説明する。
リーブは、1つのスーパーフレーム毎に行われている
が、受信機110で行われるデインターリーブについて
は、8個のフレーム1,フレーム2,フレーム3,…,
フレーム8(図2参照)それぞれの同一番号のスロット
の集合から成るスロット集合体を構成するデータ毎に行
われる。各フレームは48個のスロットから構成される
ため、スロット集合体は48個存在する。この48個の
スロット集合体を構成するデータを、各スロット集合体
を構成するデータ毎にデインターリーブするために、送
信機100において、インターリーブされた、1つのス
ーパーフレームを構成する複数のデータは、受信機11
0のメモリ110aに順次書き込まれるときに、48個
のマトリックス構造に分けて配列される。このとき、1
個のマトリックス構造は、フレーム1,フレーム2,フ
レーム3,…,フレーム8それぞれの同一番号のスロッ
トの集合から成るスロット集合体を構成する複数のデー
タから構成され、48個のマトリックス構造全体で見る
と、各マトリックス構造は、それぞれ、スロット1集合
体,…,スロット48集合体を構成するデータから構成
される。マトリックス構造に配列された複数のデータを
デインターリーブする方法は、48個のマトリックス構
造それそれで全く同じであるため、以下では、8個のフ
レーム1,2,3,…,8それぞれが有する48個のス
ロット1,2,3,…,48のうちのスロット1のみに
着目し、各フレームのスロット1の集合から成るスロッ
ト1集合体を構成するデータがインターリーブされて受
信機110に送信された後、どのようにして、そのイン
ターリーブされたデータがデインターリーブされるか
を、図4を参照しながら説明する。
スロット1の集合から成るスロット1集合体を構成する
データは、インターリーブ方向に、フレーム1のスロッ
ト1のデータ1_1から読出しが開始され、最後に、フ
レーム8のスロット1のデータ8_203が読み出され
て、スロット1集合体を構成するデータの読出しが終了
する。このとき、読み出されたこれらデータは受信機1
10に送信され、受信機110に送信されてきたデータ
は、送信機100で読み出された順序で、その受信機1
10のメモリ110aに順次書き込まれる。このとき、
これらデータは、図4に示すように、8行8列に並ぶ6
4個のブロック1,ブロック2,ブロック3,…,ブロ
ック64を有するマトリックス構造に配列される。各ブ
ロックは26個のアドレスを有しており、1個のアドレ
スに対応する領域には、1byteのデータが1個書き
込まれる。従って、1個のブロックには、最大26個の
データが書込可能である。各ブロックの上部に記載した
数字がアドレスを示す。スロット1集合体の全データ
は、このマトリックス構造に配列される。
ス構造に配列するにあたっては、先ず、行方向Lに並ぶ
第1行のブロック1〜ブロック8にデータが書き込まれ
る。第1行のブロック1〜ブロック8にデータを書き込
むにあたっては、各ブロックの先頭のアドレス0、2
6、52、…、156、182に対応する領域それぞれ
に、送信機100からインターリーブ方向に読み出され
て順次送られてきたデータ1_1、データ2_1、デー
タ3_1、…、データ7_1、データ8_1が行方向L
に順次書き込まれる。尚、先に示した図2には、各デー
タを横書きの符号で表したが、図4では、紙面の都合
上、各データを縦書きの符号で表す。また、3桁もしく
は4桁で表されるアドレスの番号についても、紙面の都
合上、縦書きで表す。
_1が書き込まれたら、今度は、各ブロック1〜ブロッ
ク8の2番目のアドレス1、27、53、…、157、
183に対応する領域それぞれに、送信機100からイ
ンターリーブ方向に読み出されて新たに送られてきたデ
ータ1_2、データ2_2、データ3_2、…、データ
7_2、データ8_2が行方向Lに順次書き込まれる。
以下、同様にして、ブロック1〜ブロック8のn番目の
アドレスに対応する領域に、送信機100から新たに送
られてきたデータ1_n、データ2_n、データ3_
n、…、データ7_n、データ8_nが行方向Lに順次
書き込まれ、最後に、ブロック1〜ブロック8の最後の
アドレス25、51、77、…、181、207に対応
する領域にデータ1_26、データ2_26、データ3
_26、…、データ7_26、データ8_26が行方向
Lに従って順次書き込まれる。このようにして、ブロッ
ク1〜ブロック8にデータが書き込まれる。各ブロック
それぞれを独立して見ると、各ブロック1〜8に書き込
まれた26個のデータは、送信機において、図2に示す
フレーム1、…、フレーム8それぞれのスロット1を構
成する203個のデータのうちの、先頭からx方向に連
続して並ぶ26個のデータである。
まれたら、次に、行方向Lに並ぶ第2行のブロック9〜
ブロック16にデータが書き込まれる。これらブロック
へのデータの書込みも、ブロック1〜ブロック8へのデ
ータの書込みと同様に、各ブロック9〜ブロック16の
先頭のアドレス208、…、390に対応する領域それ
ぞれに、送信機100からインターリーブ方向に読み出
されて新たに送られてきたデータ1_27、…、データ
8_27が行方向Lに従って順次書き込まれ、アドレス
390に対応する領域にデータ8_27が書き込まれた
ら、今度は、各ブロックの2番目のアドレス209、
…、391に対応する領域それぞれに、データ1_2
8、…、データ8_28が行方向Lに従って順次書き込
まれ、最後に、各ブロックの最後のアドレス233、
…、415に対応する領域にデータ1_52、…、デー
タ8_52が行方向Lに従って順次書き込まれ、ブロッ
ク9〜ブロック16へのデータの書込みが終了する。ブ
ロック9〜ブロック16へのデータの書込みが終了した
ら、以下、同様にして、行方向Lに並ぶ第3行のブロッ
ク(図示省略)へのデータの書込み、…、第7行のブロ
ック49〜ブロック56へのデータの書込みが、行方向
Lに並ぶブロック毎に行われる。
書込みが終了したら、今度は、第8行のブロック57〜
ブロック64へのデータの書込みが行われる。ブロック
57〜ブロック64へのデータの書込みにあたっては、
各ブロック57〜64の先頭のアドレス1456、…、
1638に対応する領域それぞれに、データ1_18
3、…、データ8_183が行方向Lに従って順次書き
込まれる。以下、各ブロック57〜64の2番目、3番
目、…のアドレスに対応する領域に、行方向Lに従って
データが書き込まれ、各ブロック57〜64の先頭から
21番目のアドレス1476、…、1658に到達する
と、そのアドレス1476、…、1658に対応する領
域には、データ1_203、…、データ8_203が行
方向Lに従って順次書き込まれる。上述したように、送
信機100では、スロット1集合体を構成するデータの
読出しは、データ1_1からインターリーブ方向に開始
され、最後にデータ8_203が読み出されて終了す
る。従って、ブロック64のアドレス1658に対応す
る領域にデータ8_203が書き込まれると、スロット
1集合体のデータ全ての書込みが終了する。これによ
り、図4に示すように、データ1_203、…、データ
8_203はマトリックス状に書き込まれる。
26個のデータが書込可能であり、スロット1集合体は
203×8=1624個のデータから構成される。従っ
て、スロット1集合体を構成するデータを、上記のよう
に行方向Lに順次書き込むと、8行8列に並ぶ64個の
ブロック1〜ブロック64のうちの、第1行〜第7行の
56個のブロック1〜ブロック56には、スロット1集
合体を構成する1624個のデータのうち、26(=1
個のブロックに書き込まれるデータの数)×7(=第1
行〜第7行の56個のブロック1〜ブロック56のう
ち、列方向Rに並ぶブロックの数)×8(=第1行〜第
7行の56個のブロック1〜ブロック56のうち、行方
向Lに並ぶブロックの数)=1456個のデータが書き
込まれる。従って、第8行のブロック57〜ブロック6
4には、残りの168(=1624−1456)個のデ
ータが書き込まれることになる。各ブロックには、26
個のデータが書込可能であるため、第8行のブロック5
7〜ブロック64に、上記のように行方向Lにデータを
書き込むと、第8行のブロック57〜ブロック64それ
ぞれに21(=168/8)個のデータが書き込まれた
時点で、残りの168個のデータの書込みが終了し、ス
ロット1集合体を構成するデータが全て書き込まれたこ
とになる。従って、第1行〜第7行の56個のブロック
1〜ブロック56それぞれは、26個のアドレスに対応
する領域全てにデータが書き込まれるが、一方、第8行
のブロック57〜ブロック64は、26個のアドレスに
対応する領域のうち、21個のアドレスに対応する領域
にのみデータが書き込まれ、残りの5個のアドレスに対
応する領域にはデータが書き込まれないことになる。
データの書込みが終了したら、今度は、ブロック1〜ブ
ロック64に書き込まれたデータが読み出される。
向Rに並ぶ第1列のブロック1、ブロック9、…、ブロ
ック49、ブロック57に書き込まれたデータが順次読
み出される。これらブロック1、ブロック9、…、ブロ
ック49、ブロック57からのデータの読出しにあたっ
ては、ブロック1の各アドレス0〜25が、先頭のアド
レス0から1つづつインクリメントしながら順次指定さ
れ、アドレス0、1、2、…、25に対応する領域に書
き込まれたデータ1_1、データ1_2、データ1_
3、…、データ1_26が読み出される。以下、同様に
して、ブロック9、…、ブロック57に書き込まれたデ
ータが、ブロック9、…、ブロック57の順序で、指定
するアドレスをインクリメントすることにより順次読み
出される。このようにして、列方向Rにデータを順次読
み出すことにより、ブロック1、ブロック9、…、ブロ
ック49、ブロック57に書き込まれたデータがデイン
ターリーブされ、データ1_1〜データ1_203が連
続して読み出される。従って、送信機100でインター
リーブされて受信機110に送信されたデータは行方向
Lに順次書き込まれるが、この行方向Lに書き込まれた
データを列方向Rに順次読み出すことにより、図2に示
すフレーム1のスロット1を構成するデータ1_1〜デ
ータ1_203がデインターリーブされて読み出され
る。
9、ブロック57に書き込まれたデータを読み出した
ら、次に、第2列のブロック2、ブロック10、…、ブ
ロック58に書き込まれたデータを読み出す。これらブ
ロック2、ブロック10、…、ブロック58のデータの
読み出しにあたっては、ブロック2のアドレスを、先頭
のアドレス26から1つづつインクリメントしながら順
次指定して、アドレス26、27、28、…、51に対
応する領域に書き込まれたデータ2_1、データ2_
2、データ2_3、…、データ2_26が読み出され
る。アドレス51に対応する領域のデータ2_26が読
み出されたら、以下、同様にして、ブロック10、…、
58に書き込まれたデータが、指定するアドレスをイン
クリメントすることにより順次読み出される。このよう
にして、列方向Rにデータを順次読み出すことにより、
図2に示すフレーム2のスロット1を構成するデータ2
_1〜データ2_203がデインターリーブされて読み
出される。
が読み出されたら、以下、同様にして、列方向Rに並ぶ
第3列、…、第8列のブロックに書き込まれたデータ
を、列方向Rに順次読み出すことにより、データ3_1
〜データ3_203(図示せず)、…、データ8_1〜
データ8_203がデインターリーブされて読み出され
る。
110aに行方向Lに書き込んだデータを列方向Rに読
み出すことにより、送信機100のメモリ100aから
受信機110にインターリーブされて送信された、スー
パーフレーム1を構成するデータが、受信機110でデ
インターリーブされる。本実施形態では、送信機100
からスーパーフレーム1を構成するデータが受信機11
0に送信されたら、次に、スーパーフレーム1を構成す
るデータの読出し手順と同じ手順で、もう一方のスーパ
ーフレーム2を構成するデータが読み出されて受信機1
10に送信される。
込まれた、スーパーフレーム1についてのデータは、上
述したように、ブロック1から列方向Rに順次読み出さ
れることによりデインターリーブされる。従って、第1
列のブロック1、9、…、49、57に書き込まれたデ
ータ1_1〜データ1_203が読み出されたら、第8
列のブロック8、16、…、56、64を構成するデー
タの読出しが終了する前に、その第1列のブロック1、
9、…、49、57に、新たにデータを書き込むことが
できる。本実施形態では、第1列のブロック1、9、
…、49、57に書き込まれたデータ1_1〜データ1
_203が読み出されたら、第2列のブロック2、1
0、…、58を構成するデータの読出しを開始すると同
時に、その第1列のブロック1、9、…、49、57
に、もう一方のスーパーフレーム2を構成する203b
yte分のデータの書込みを行っている。
構成する203byte分のデータが、ブロック1、ブ
ロック9、…、ブロック49、ブロック57に書き込ま
れた様子を示す概念図である。
ロック49、ブロック57に、もう一方のスーパーフレ
ーム2を構成する203byte分のデータを書き込む
にあたっては、各ブロックの先頭のアドレス0、20
8、…、1248、1456に対応する領域それぞれ
に、データ1_1、データ2_1、データ3_1、…、
データ7_1、データ8_1が順次列方向Rに書き込ま
れる。
8_1が書き込まれたら、今度は、各ブロック1、ブロ
ック9、…、ブロック49、ブロック57の2番目のア
ドレス1、209、…、1249、1457に対応する
領域それぞれに、データ1_2、データ2_2、…、デ
ータ7_2、データ8_2が順次列方向Rに書き込まれ
る。以下、同様にして、各ブロック1、ブロック9、
…、ブロック49、ブロック57のn番目のアドレスに
対応する領域にデータ1_n、データ2_n、データ3
_n、…、データ7_n、データ8_nが順次列方向R
に書き込まれ、最後に、各ブロック1、ブロック9、
…、ブロック49、ブロック57の最後のアドレス2
5、233、…、1273、1481に対応する領域に
データ1_26、データ2_26、…、データ7_2
6、データ8_26が順次列方向Rに書き込まれる。こ
のようにして、ブロック1、ブロック9、…、ブロック
49、ブロック57にデータが書き込まれる。
9、ブロック57にデータが書き込まれでいる間、第2
列のブロック2、ブロック10、…、ブロック58で
は、既に書き込まれているスーパーフレーム1について
のデータが、上述した手順で順次読み出される。以下、
同様にして、第n列のブロックに書き込まれたスーパー
フレーム1についてのデータが、列方向Rに順次読み出
された直後に、その第n列のブロックに、スーパーフレ
ーム2についてのデータが列方向Rに順次書き込まれ
る。
た、スーパーフレーム1についてのデータが読み出され
た直後に、その第8列のブロックにスーパーフレーム2
のデータが書き込まれる。これにより、スーパーフレー
ム2を構成するスロット1集合体全てのデータの書込み
が終了する。
ロット1集合体全てのデータが書き込まれた様子を示す
概念図である。
のデータが書込可能であり、また、スロット1集合体は
203×8=1624個のデータから構成される。従っ
て、スロット1集合体を構成するデータを、上記のよう
に列方向Rに順次書き込むと、8行8列に並ぶ64個の
ブロックのうちの、第1列〜第7列の56個のブロック
には、スロット1集合体を構成する1624個のデータ
のうち、26(=1個のブロックに書き込まれるデータ
の数)×7(=第1列〜第7列の56個のブロックのう
ち、行方向Lに並ぶブロックの数)×8(=第1列〜第
7列の56個のブロックのうち、列方向Rに並ぶブロッ
クの数)=1456個のデータが書き込まれる。従っ
て、第8列のブロック8、ブロック16、…、ブロック
56、ブロック64には、残りの168(=1624−
1456)個のデータが書き込まれることになる。各ブ
ロックには、26個のデータが書込可能であるため、第
8列のブロック8、ブロック16、…、ブロック56、
ブロック64に、上記のように列方向Rにデータを書き
込むと、第8列のブロック8、ブロック16、…、ブロ
ック56、ブロック64それぞれに21(=168/
8)個のデータが書き込まれた時点で、残りの168個
のデータの書込みが終了し、スロット1集合体を構成す
るデータが全て書き込まれたことになる。従って、第1
列〜第7列の56個のブロックそれぞれは、26個のア
ドレスに対応する領域全てにデータが書き込まれるが、
一方、第8列のブロック8、ブロック16、…、ブロッ
ク56、ブロック64は、26個のアドレスに対応する
領域のうち、21個のアドレスに対応する領域にのみデ
ータが書き込まれ、残りの5個のアドレスに対応する領
域にはデータが書き込まれないことになる。
データは、図4を参照しながら説明したように、行方向
Lに書き込まれて列方向Rに読み出されることによりデ
インターリーブされるが、図6に示すスーパーフレーム
2についてのデータは、スーパーフレーム1とは反対
に、列方向Rに書き込まれて行方向Lに読み出されるこ
とによりデインターリーブされる。
が、図5、図6を参照しながら説明したようにして列方
向Rに書き込まれた後、第1行のブロック1、ブロック
2、ブロック3、…、ブロック7、ブロック8のデータ
が行方向Lに読み出されることにより、データ1_1〜
データ1_203が順次読み出される。以下、同様にし
て、行方向Lへのデータの読出しを、第2行〜第8行の
ブロックについて順次行うことにより、スーパーフレー
ム2のデータが全てデインターリーブされて読み出され
る。このとき、第n行のブロックに書き込まれたデータ
が読み出された直後に、送信機100で新たに構成され
たスーパーフレーム1のデータが、図2、図3を参照し
ながら説明した手順に従ってインターリーブされ、その
インターリーブされたデータが、その第n行のブロック
に、図4を参照しながら説明した手順に従って行方向L
に順次書き込まれる。従って、第8列のブロックに書き
込まれたスーパーフレーム2についてのデータが読み出
された直後に、その第8列のブロックに、新たなスーパ
ーフレーム1のデータが行方向Lに順次書き込まれ、新
たなスーパーフレーム1を構成するデータ全ての書込み
が終了する。以下、図4〜図6を参照しながら説明した
手順で、データの読出方向及び書込方向を、行方向L及
び列方向Rに交互に変えながら、送信機100でインタ
ーリーブされたデータが、受信機110で次々にデイン
ターリーブされる。
に、送信機100でインターリーブされ受信機110に
送られてきた新たなデータをメモリ110aに書き込む
にあたっては、メモリ110aに現在書き込まれている
データを行方向Lに読み出す場合、行方向Lに並ぶ8個
のブロックのデータを読み出す毎に、新たなデータを、
そのデータが読み出された直後の8個のブロックに行方
向Lに書き込み、一方、メモリ110aに現在書き込ま
れているデータを列方向Rに読み出す場合、列方向Rに
並ぶ8個のブロックのデータを読み出す毎に、新たなデ
ータを、そのデータが読み出された直後の8個のブロッ
クに列方向Rに書き込んでいる。
信機でインターリーブされた複数のデータが、次々に受
信機のメモリに書き込めるように、受信機のメモリとし
て、現在データの読出しが行われている領域に加えて、
新たなデータが書き込める分の領域が確保された、容量
の大きいメモリを用いる必要である。これに対し、上記
の第1の送受信システムでは、データの読出方向及び書
込方向を、行方向L及び列方向Rに交互に変えながら、
送信機100でインターリーブされたデータを、受信機
110で次々にデインターリーブしている。従って、受
信機のメモリの、データの読出しが行われた直後の領域
に、新たなデータをすぐに書き込むとができる。従っ
て、本実施形態では、メモリ110aに、データの読出
しが現在行われている領域とは別に、従来では必要な新
たなデータが書き込まれる分の領域を確保することは不
要であり、従来と比較して、メモリの容量を小さくする
ことができ、低コストでデータの並べかえを行うことが
できる。例えば、従来では、送信機から送信されたデー
タをデインターリーブするために、メモリの容量とし
て、上述したように、2つのスーパーフレーム分のデー
タが書き込めるだけの容量、つまり、約1.25Mbi
tの容量が必要である。これに対し、本実施形態では、
スロット1集合体のデータは、1byte(=8bi
t)のデータが最大26個書き込まれる1個のブロック
が8行8列に並べられたマトリックス構造に配列される
ことから、スロット1集合体のデータをデインターリー
ブするのに必要なメモリ110aの容量は、8(=1個
のデータのbit数)×26(=1個のブロックに最大
限書き込めるデータの数)×64(=1個のマトリック
ス構造が有するブロックの数)=13312bitであ
る。本実施形態では、このマトリックス構造が48個構
成されることから、メモリ110aに必要な容量は、1
3312×48=638976bit、つまり、約0.
64Mbitである。従って、本実施形態では、従来と
比較して、メモリ110aの容量が約半分で済むことが
わかる。
るデータの次に書き込まれるデータの書込方向は、現在
書き込まれているデータの読出方向と一致しているが、
次に書きこまれるデータの書込方向を、現在書き込まれ
ているデータの読出方向と反対方向にしてもよい。具体
的には、本実施形態では、現在書き込まれているデータ
が行方向Lに読み出された場合、次のデータは行方向L
に書き込まれているが、行方向Lとは反対方向の行方向
L’(図4参照)に書き込んでもよい。同様に考えて、
現在書き込まれているデータが列方向Rに読み出された
場合、次のデータは列方向Rとは反対方向の列方向R’
に書き込んでもよい。
の第2実施形態を採用したデータ処理方法を実行する送
受信システム(以下、第2の送受信システムと呼ぶ)を
用いて、複数のデータをインターリーブし、そのインタ
ーリーブされた複数のデータをデインターリーブする様
子を説明する図である。
た第1の送受信システムとの違いは、受信機の構成だけ
であるため、第2の送受信システムの構成を説明するに
あたっては、受信機の構成のみについて説明する。
る受信機を示す概略図である。
ら送信されたデータが書き込まれるメモリ51を有して
いる。また、この受信機50はメモリ駆動装置(本発明
のメモリ駆動装置の第2実施形態)52を有しており、
そのメモリ駆動装置52は送信機100から送信された
データをメモリ(本発明のメモリの第2実施形態)51
に順次書き込んでマトリックス構造に配列するととも
に、そのマトリックス構造に配列されたデータをデイン
ターリーブしながら読み出す装置である。このメモリ駆
動装置52により、メモリ51に書き込まれるデータ
は、後述する図11に示すように、8行8列に並ぶ64
個のブロック1,2,3,…,64を有するマトリック
ス構造に配列される。各ブロックは4個のアドレスを有
している。各ブロックの、1個のアドレスに対応する領
域には、1byteのデータが7個書き込まれる。従っ
て、1個のブロックには、最大、4(=1個のブロック
が有するアドレスの数)×7(1個のアドレスに対応す
る領域に書き込まれるデータの数)=28個のデータが
書込可能である。
の、1個のアドレスに対応する領域に7個のデータを書
き込むときには、それら7個のデータを、対応する領域
に同時に書き込んでいる。メモリ駆動装置52は、1個
のアドレスに対応する領域に7個のデータを同時に書き
込むために、送信機100から送信されたデータを、メ
モリ51に書き込む前に一旦バッファ52aに書き込
み、そのバッファ52aに書き込まれたデータを読み出
して、メモリ51の、1個のアドレスに対応する領域
に、7個のデータを同時に書き込んでいる。
ータを書き込み、その書き込まれたデータを読み出すと
きの概念図である。
から成るスロット1集合体のデータ1_1、…、データ
8_203がインターリーブ方向に読み出されると、そ
れらデータ1_1、…、データ8_203は、送信機1
00で読み出された順に、一旦バッファ52a(図7参
照)に書き込まれる。このバッファ52aは、64個の
アドレスを有しており、1個のアドレスに対応する領域
に1byteのデータが1個書き込まれる。そのバッフ
ァ52aにデータ1_1、…、データ8_203を書き
込むにあたっては、送信機100から送信されてきたデ
ータが、図8に示すように、データ1_1から行方向L
に順次書き込まれ、行方向Lに並ぶ第1行のアドレス0
〜アドレス7に対応する領域それぞれに、データ1_
1、データ2_1、データ3_1、…、データ7_1、
データ8_1が行方向Lに順次書き込まれる。アドレス
7に対応する領域にデータ8_1が書き込まれたら、今
度は、第2行のアドレス8、9、10、…、14、15
に対応する領域それぞれに、データ1_2、データ2_
2、データ3_2、…、データ7_2、データ8_2が
行方向Lに順次書き込まれる。以下、同様にして、行方
向Lに並ぶアドレスに対応する領域にデータ1_n、デ
ータ2_n、データ3_n、…、データ8_nが行方向
Lに順次書き込まれる。第7行のアドレス48、49、
50、…、54、55に対応する領域にデータ1_7、
データ2_7、データ3_7、…、データ7_7、デー
タ8_7を順次書き込んだら、アドレス56、57、5
8、…、62、63に対応する領域にはデータを書き込
まずに、アドレス0〜アドレス55に対応する領域に書
き込まれたデータの読出しを開始する。このように、デ
ータが行方向Lに書き込まれる場合、データは、第8行
のアドレスに対応する領域には書き込まれずに、第1行
〜第7行のアドレスに対応する領域にのみ書き込まれ、
その後、それら書き込まれたデータの読出しが行われ
る。
向Rに並ぶ第1列のアドレス0、アドレス8、…、アド
レス48に対応する領域に書き込まれたデータ1_1、
データ1_2、…、データ1_7が読み出され、メモリ
51に送信される。つまり、7個のデータを1つのデー
タ群として、この1つのデータ群がメモリ51に同時に
送信される。列方向Rに読み出されることにより、これ
ら7個のデータは、並べかえられてメモリ51に送信さ
れる。
ドレス48に対応する領域に書き込まれた7個のデータ
1_1、データ1_2、…、データ1_7からなるデー
タ群が読み出されたら、その直後に、第2列のアドレス
1、アドレス9、…、アドレス49に対応する領域に書
き込まれた7個のデータ2_1、データ2_2、…、デ
ータ2_7からなるデータ群を読み出すと同時に、その
第1列のアドレス0、アドレス8、…、アドレス48、
アドレス56に対応する領域に、送信機100から新た
に送信されたデータ1_8、データ2_8、…、データ
7_8、データ8_8が書き込まれる。
8、…、アドレス56に対応する領域に、新たなデータ
が書き込まれた様子を示す概念図である。
き込まれる場合、第8行のアドレスに対応する領域にも
データが書き込まれる。
7個のデータ2_1〜データ2_7からなるデータ群、
…、第8列のアドレスに対応する領域の7個のデータ8
_1〜データ8_7からなるデータ群が、各データ群毎
に順次読み出される。このように、列方向Rに読み出さ
れることにより、7個のデータから成る各データ群は、
並べかえられてメモリ51に送信される。このとき、第
n列のアドレスに対応する領域に書き込まれたデータが
読み出された直後に、その第n列のアドレスに対応する
領域に、送信機100から送信されてきた新たなデータ
が列方向Rに順次書き込まれる。
域に書き込まれた7個のデータ8_1〜データ8_7が
読み出された直後の様子を示す概念図である。
は、図10に示すように、第8列のアドレスに対応する
領域には書き込まれず、第1列〜第7列のアドレスに対
応する領域にのみ書き込まれる。この図10と、先に示
した図8とを比較すると、図10には、新たなデータ1
_8、…、データ8_14が書き込まれていることがわ
かる。図10に示すように、新たなデータが書き込まれ
たら、今度はこれらデータが行方向Lに読み出され、第
1行の7個のデータ1_8〜データ1_14からなるデ
ータ群、…、第8行の7個のデータ8_8〜データ8_
14からなるデータ群が、各データ群毎に順次メモリ5
1に送信される。これにより、バッファ52aに先に書
き込まれたデータが順次読み出されながら、そのバッフ
ァ52aに新たなデータが順次書き込まれる。
方向及び読出方向それぞれが、図8〜図10を参照しな
がら説明したように、行方向及び列方向に交互に変更さ
れながら、データの書込み及び読出しが行われる。バッ
ファ52aから読み出されたデータは順次メモリ51に
送信される。このとき、バッファ52aに書き込まれる
データが行方向Lに書き込まれる場合、データは、第8
行のアドレスに対応する領域には書き込まれずに、第1
行〜第7行のアドレスに対応する領域にのみ書き込ま
れ、一方、データが列方向Rに書き込まれる場合、デー
タは、第8列のアドレスに対応する領域には書き込まれ
ず、第1列〜第7列のアドレスに対応する領域にのみ書
き込まれる。このようにデータを書き込むことにより、
書き込まれたデータを行方向L若しくは列方向Rに読み
出したときに、メモリ51へのデータの送信は、7個の
データ毎に行われることになる。尚、バッファ52aへ
のデータの書込み、読出しは、図8〜図10を参照しな
がら説明したように、データの書込方向及び読出方向
を、行方向及び列方向に交互に変更しながら行われてい
る。従って、このバッファ52aが、64個のアドレス
に対応する領域分(つまり、64byte=512bi
t分)の容量を有していれば、バッファ52aに書き込
まれたデータを読み出しながら、新たなデータを順次書
き込むことができる。
ら送信されてきた、一旦並べかえられた7個のデータか
らなる各データ群が、図11に示すように、マトリック
ス構造に順次書き込まれる。このとき、メモリ51に送
信されてきた各データ群は、バッファ52aで読み出さ
れた順序で、そのメモリ51に順次書き込まれる。各デ
ータ群を、図11に示すようにマトリックス構造に配列
するにあたっては、先ず、行方向Lに並ぶ第1行のブロ
ック1、ブロック2、…、ブロック8にデータが書き込
まれる。第1行のブロック1、ブロック2、…、ブロッ
ク8にデータを書き込むにあたっては、各ブロック1、
ブロック2、…、ブロック8の先頭のアドレス0、アド
レス4、…、アドレス28に対応する領域それぞれに、
7個のデータ1_1〜データ1_7からなるデータ群、
7個のデータ2_1〜データ2_7からなるデータ群、
…、7個のデータ8_1〜データ8_7からなるデータ
群が行方向Lに順次書き込まれる。
タ8_1〜データ8_7からなるデータ群が書き込まれ
たら、今度は、各ブロック1、ブロック2、…、ブロッ
ク8の2番目のアドレス1、アドレス5、…、アドレス
29に対応する領域それぞれに、7個のデータ1_8〜
データ1_14からなるデータ群、7個のデータ2_8
〜データ2_14からなるデータ群、…、7個のデータ
8_8〜データ8_14からなるデータ群が行方向Lに
順次書き込まれる。以下、同様にして、各ブロック1、
ブロック2、…、ブロック8の3番目のアドレス2、ア
ドレス6、…、アドレス30に対応する領域それぞれ
に、7個のデータからなるデータ群が書き込まれ、最後
に、各ブロック1、ブロック2、…、ブロック8の4番
目のアドレス3、アドレス7、…、アドレス31に対応
する領域それぞれに、7個のデータ1_22〜データ1
_28からなるデータ群、7個のデータ2_22〜デー
タ2_28からなるデータ群、…、7個のデータ8_2
2〜データ8_28からなるデータ群が行方向Lに順次
書き込まれる。このようにして、各ブロック1、ブロッ
ク2、…、ブロック8それぞれに28個のデータが書き
込まれる。各ブロックそれぞれを独立して見ると、各ブ
ロック1〜8に書き込まれた28個のデータは、送信機
100において、図2に示すフレーム1、…フレーム8
それぞれのスロット1を構成する203個のデータのう
ちの、先頭からx方向に連続して並ぶ28個のデータで
ある。
まれたら、さらに、バッファ52aから新たなデータが
順次送信され、以下同様にして、第2行のブロック(図
示省略)へのデータの書込み、…、第7行のブロック4
9〜ブロック56へのデータの書込みが、行方向Lに並
ぶブロック毎に行われる。第7行のブロック49、…、
ブロック56には、それぞれ、データ1_169〜デー
タ1_196、…、データ8_169〜データ8_19
6が書き込まれる。
書込みが終了したら、今度は、第8行のブロック57〜
ブロック64へのデータの書込みが行われる。ブロック
57〜ブロック64へのデータの書込みにあたっては、
各ブロック57〜64の先頭のアドレス224、…、2
52に対応する領域それぞれに、7個のデータ1_19
7〜データ1_203からなるデータ群、…、7個のデ
ータ8_197〜データ8_203からなるデータ群が
行方向Lに順次書き込まれる。上述したように、送信機
100では、各フレームのスロット1の集合から成るス
ロット1集合体を構成するデータの読出しは、データ1
_1からインターリーブ方向に開始され、最後にデータ
8_203が読み出されて終了する。従って、ブロック
64のアドレス252に対応する領域に7個のデータ8
_197〜データ8_203からなるデータ群が書き込
まれると、スロット1集合体のデータ全ての書込みが終
了する。これにより、図11に示すように、データ1_
203、…、データ8_203はマトリックス状に書き
込まれる。
28個のデータが書込可能であり、スロット1集合体は
203×8=1624個のデータから構成される。従っ
て、スロット1集合体を構成するデータを、上記のよう
に行方向Lに順次書き込むと、8行8列に並ぶ64個の
ブロック1〜ブロック64のうちの、第1行〜第7行の
56個のブロック1〜ブロック56には、スロット1集
合体を構成する1624個のデータのうち、28(=1
個のブロックに書き込まれるデータの数)×7(=第1
行〜第7行の56個のブロック1〜ブロック56のう
ち、列方向Rに並ぶブロックの数)×8(=第1行〜第
7行の56個のブロック1〜ブロック56のうち、行方
向Lに並ぶブロックの数)=1568個のデータが書き
込まれる。従って、第8行のブロック57〜ブロック6
4には、残りの56(=1624−1568)個のデー
タが書き込まれることになる。各ブロックには、28個
のデータが書込可能であるため、第8行のブロック57
〜ブロック64に、上記のように行方向Lにデータを書
き込むと、第8行のブロック57〜ブロック64それぞ
れの先頭のアドレスに対応する領域に、7個のデータが
書き込まれた時点で、残りの56個のデータの書込みが
終了し、スロット1集合体を構成するデータが全て書き
込まれたことになる。従って、第1行〜第7行の56個
のブロック1〜ブロック56それぞれは、4個のアドレ
スに対応する領域全てにデータが書き込まれるが、一
方、第8行のブロック57〜ブロック64は、4個のア
ドレスに対応する領域のうち、1個のアドレスに対応す
る領域にのみデータが書き込まれ、残りの3個のアドレ
スに対応する領域にはデータが書き込まれないことにな
る。
データの書込みが終了したら、今度は、ブロック1〜ブ
ロック64に書き込まれたデータが読み出される。
向Rに並ぶ第1列のブロック1、…、ブロック49、ブ
ロック57に書き込まれたデータが順次読み出される。
これらブロック1、…、ブロック49、ブロック57か
らのデータの読出しにあたっては、ブロック1の各アド
レス0〜3が、先頭のアドレス0から1つづつインクリ
メントしながら順次指定され、各アドレス0、1、2、
3に対応する領域に書き込まれたデータ1_1〜データ
1_7、データ1_8〜データ1_14、データ1_1
5〜データ1_21、データ1_22〜データ1_28
が順次読み出される。アドレス3に対応する領域の7個
のデータ1_22〜データ1_28が読み出されたら、
以下、同様にして、第1列に並ぶブロック9(図示せ
ず)、…、ブロック49、ブロック57に書き込まれた
データが、アドレスをインクリメントすることにより順
次読み出される。このようにして、列方向Rにデータを
順次読み出すことにより、図2に示すフレーム2のスロ
ット1を構成するデータ1_1〜データ1_203がデ
インターリーブされて読み出される。
57に書き込まれたデータを読み出したら、次に、第2
列のブロック2、…、ブロック58に書き込まれたデー
タを読み出す。これらブロック2、…、ブロック58の
データの読み出しにあたっては、ブロック2のアドレス
を、先頭のアドレス4から1つづつインクリメントしな
がら順次指定して、各アドレス4、5、6、7に対応す
る領域に書き込まれたデータ2_1〜データ2_7、デ
ータ2_8〜データ2_14、データ2_15〜データ
2_21、データ2_22〜データ2_28が順次読み
出される。アドレス7に対応する領域のデータ2_22
〜データ2_28が読み出されたら、以下、同様にし
て、指定するアドレスをインクリメントすることによ
り、ブロック10(図示せず)、…、ブロック58に書
き込まれたデータが順次読み出される。このようにし
て、列方向Rにデータを順次読み出すことにより、図2
に示すフレーム2のスロット1を構成するデータ2_1
〜データ2_203がデインターリーブされて読み出さ
れる。
が読み出されたら、以下、同様にして、第3列、…、第
8列のブロックに書き込まれたデータを、列方向Rに順
次読み出すことにより、データ3_1〜データ3_20
3(図示せず)、…、データ8_1〜データ8_203
がデインターリーブされて読み出される。
データを列方向Rに読み出すことにより、送信機100
のメモリ100a(図1参照)からインターリーブされ
て読み出され受信機50に送信された、スーパーフレー
ム1を構成するデータがデインターリーブされる。送信
機100からスーパーフレーム1を構成するデータが受
信機50に送信されたら、次に、スーパーフレーム1を
構成するデータの読出し手順と同じ手順でもう1つのス
ーパーフレーム2を構成するデータが読み出されて受信
機50に送信される。
のブロック1、…、ブロック49、ブロック57に書き
込まれたデータ1_1〜データ1_203がデインター
リーブされて読み出されたら、次に、上記のように、第
2列のブロック2、…、ブロック58を構成するデータ
が読み出されるが、その第2列のブロック2、…、ブロ
ック58を構成するデータの読出しと同時に、バッファ
52aから、もう一方のスーパーフレーム2を構成する
203byte分のデータが読み出され、その第1列の
ブロック1、…、ブロック49、ブロック57に書き込
まれる。
203byte分のデータが、ブロック1、…、ブロッ
ク49、ブロック57に書き込まれた様子を示す概念図
である。
ブロック57にスーパーフレーム2を構成する203b
yte分のデータを書き込むにあたっては、各ブロック
の先頭のアドレス0、…、アドレス192、アドレス2
24に対応する領域それぞれに、7個のデータ1_1〜
データ1_7からなるデータ群、…、7個のデータ7_
1〜データ7_7からなるデータ群、7個のデータ8_
1〜データ8_7からなるデータ群が順次列方向Rに書
き込まれる。
ータ8_1〜データ8_7からなるデータ群が書き込ま
れたら、今度は、各ブロック1、…、ブロック49、ブ
ロック57の2番目のアドレス1、…、193、225
に対応する領域それぞれに、7個のデータ1_8〜デー
タ1_14からなるデータ群、…、7個のデータ7_8
〜データ7_14からなるデータ群、7個のデータ8_
8〜データ8_14からなるデータ群が順次列方向Rに
書き込まれる。以下、同様にして、各ブロック1、…、
ブロック49、ブロック57の3番目のアドレスに対応
する領域に7個のデータからなるデータ群が順次列方向
Rに書き込まれ、最後に、各ブロック1、…、ブロック
49、ブロック57の最後のアドレス3、…、195、
227に対応する領域に、7個のデータ1_22〜デー
タ1_28からなるデータ群、…、7個のデータ7_2
2〜データ7_28からなるデータ群、7個のデータ8
_22〜データ8_28からなるデータ群が順次列方向
Rに書き込まれる。このようにして、ブロック1、…、
ブロック49、ブロック57にデータが書き込まれる。
57にデータが書き込まれている間、第2列のブロック
2、…、ブロック58では、既に書き込まれているスー
パーフレーム1についてのデータが、上述した手順で順
次読み出される。以下、同様にして、第n列のブロック
に書き込まれたスーパーフレーム1についてのデータが
列方向Rに順次読み出された直後に、その第n列のブロ
ックに、もう一方のスーパーフレーム2についてのデー
タが列方向Rに順次書き込まれる。
スーパーフレーム1についてのデータが読み出された直
後に、その第8列のブロックにスーパーフレーム2のデ
ータが書き込まれ、スーパーフレーム2のスロット1集
合体を構成する全てのデータの書込みが終了する。
1集合体を構成する全てのデータが書き込まれた様子を
示す概念図である。
個のデータが書込可能であり、また、スロット1集合体
は203×8=1624個のデータから構成される。従
って、スロット1集合体を構成するデータを、上記のよ
うに列方向Rに順次書き込むと、8行8列に並ぶ64個
のブロック1〜ブロック64のうちの、第1列〜第7列
の56個のブロックには、スロット1集合体を構成する
1624個のデータのうち、28(=1個のブロックに
書き込まれるデータの数)×7(=第1列〜第7列の5
6個のブロックのうち、行方向Lに並ぶブロックの数)
×8(=第1列〜第7列の56個のブロックのうち、列
方向Rに並ぶブロックの数)=1568個のデータが書
き込まれる。従って、第8列のブロック8、…、ブロッ
ク56、ブロック64には、残りの56(=1624−
1568)個のデータが書き込まれることになる。各ブ
ロックには、28個のデータが書込可能であるため、第
8列のブロック8、…、ブロック56、ブロック64
に、上記のように列方向Rにデータを書き込むと、第8
列のブロック8、…、ブロック56、ブロック64それ
ぞれの先頭のアドレスに対応する領域に、7個のデータ
が書き込まれた時点で、残りの56個のデータの書込み
が終了し、スロット1集合体を構成するデータが全て書
き込まれたことになる。従って、第1列〜第7列の56
個のブロックそれぞれは、4個のアドレスに対応する領
域全てにデータが書き込まれるが、一方、第8列のブロ
ック8、…、ブロック56、ブロック64は、4個のア
ドレスに対応する領域のうち、1個のアドレスに対応す
る領域にのみデータが書き込まれ、残りの3個のアドレ
スに対応する領域にはデータが書き込まれないことにな
る。
図11を参照しながら説明したように、行方向Lに書き
込まれて列方向Rに読み出されることによりデインター
リーブされるが、スーパーフレーム2についてのデータ
は、スーパーフレーム1とは反対に、図12、図13を
参照しながら説明したようにして列方向Rに書き込まれ
ると、行方向Lに読み出されてデインターリーブされ
る。
ドレス28まで順次インクリメントされて指定され、第
1行のブロック1、2、…、8のデータが行方向Lに読
み出され、データ1_1〜データ1_203が読み出さ
れる。以下、同様にして、行方向Lへのデータの読出し
を第2行〜第8行のブロックについて、順次行うことに
より、スーパーフレーム2を構成するデータが全てデイ
ンターリーブされて読み出される。このとき、第n行の
ブロックに書き込まれたデータが読み出された直後に、
その第n行のブロックに、図11を参照しながら説明し
た手順でスーパーフレーム1のデータが行方向Lに順次
書き込まれる。従って、第8行のブロックに書き込まれ
たスーパーフレーム2についてのデータが読み出された
直後に、その第8行のブロックに、図11を参照しなが
ら説明した手順で新たなスーパーフレーム1についての
データが行方向Lに順次書き込まれる。これにより、新
たなスーパーフレーム1のスロット1集合体を構成する
全てのデータの書込が終了する。以下、図11〜図13
を参照しながら説明した手順で、データの読出方向及び
書込方向を、行方向L及び列方向Rに交互に変えなが
ら、送信機100でインターリーブされたデータが、受
信機110で次々にデインターリーブされる。
1個のアドレスに対応する領域に1byte分のデータ
を書き込んで、1byte/wordとしたが、第2の
送受信システムでは、1個のアドレスに対応する領域に
7byte分のデータを書き込んで、7byte/wo
rdとしている。このように、1wordを複数のバイ
トにすると、メモリ51の他に、送信機100から送信
されてきたデータを一旦書き込むためのバッファ52a
が必要となるが、このバッファ52aの容量は、上述し
たように、64byte=512bitと極めて少ない
容量で済む。つまり、第2の送受信システムでは、バッ
ファ52aに必要な容量と、メモリ51に必要な容量と
の和は、512bit+0.64Mbit≒0.64M
bitである。従って、第2の送受信システムは、受信
機のメモリに2つのスーパーフレーム分の容量(約1.
25Mbit)が必要な従来の送受信システムと比較し
て、やはり少ないメモリ容量でデータをデインターリー
ブすることができる。
110aに1byte/wordのデータが書き込まれ
るため、メモリ110aには、図4〜図6に示すよう
に、0番地〜1663番地のアドレスが必要であるが、
一方、第2の送受信システムでは、メモリ51に7by
te/wordのデータが書き込まれるため、そのメモ
リ51には、図11〜図13に示すように、0番地〜2
55番地のアドレスを用意するだけで済む。従って、1
wordを複数byteにすると、メモリに必要なアド
レスが少なくてすみアドレス生成回路の構成が簡単にな
るという利点がある。また、1wordを複数byte
にすると、1つのアドレスに対応する領域に、一度に複
数byteのデータを書き込むことができるため、アク
セス速度の遅いメモリを用いても、効率よくデータを書
き込むことができるという利点がある。
は、いずれも、8個のフレームそれぞれを構成する同一
番号のスロットから成るスロット集合体(つまり、8個
のスロットから成るスロット集合体)を構成するデータ
を、8行8列のブロックから成るマトリックス構造に配
列してデインターリーブしている。つまり、マトリック
ス構造は、行方向Lに並ぶブロックの数と、列方向Rに
並ぶブロックの数とが等しい構造を有している。このよ
うに、行方向Lに並ぶブロックの数と、列方向Rに並ぶ
ブロックの数とを等しくすると、8個のスロットから成
るスロット集合体を構成するデータを、行方向もしくは
列方向のどちらの方向から書き込んでも、メモリの、デ
ータが書き込まれないメモリセルの数が最小限に抑えら
れ、メモリに、効率よくデータを書き込むことができ
る。
ンターリーブされた複数のデータを8行8列のブロック
から成るマトリックス構造に配列し、行方向Lに並ぶブ
ロックの数と、列方向Rに並ぶブロックの数とを等しく
しているが、本発明では、インターリーブされた複数の
データを、行方向及び列方向に同じ数だけ配列されたブ
ロックから成るマトリックス構造に配列する必要はな
く、ブロックの数は、行方向及び列方向で異なっていて
もよく、メモリに現在書き込まれている複数のデータの
次にそのメモリに書き込む複数のデータの書込方向を、
現在書き込まれている複数のデータが読み出されるとき
の読出方向と同一方向若しくは反対方向にすることによ
り、やはり、インターリーブされた複数のデータをデイ
ンターリーブするためにかかるコストを削減することが
できる。
受信機に備えられたメモリにインターリブされた複数の
データを書き込み、そのメモリに書き込まれたデータを
デインターリーブして読み出す例を取り上げて、データ
の並べかえが低コストで行われる様子が示されている
が、送信機側で行われるデータの並べかえについても、
本発明のデータ書込読出方法を採用することにより、や
はり低コストで行うことができる。
ば、コストの削減が図られたデータ書込読出方法、デイ
ンターリーブ方法、データ処理方法、メモリ、及びメモ
リ駆動装置が得られる。
る。
えて、インターリーブ方向に203個のデータが読み出
される様子を示す模式図である。
有するマトリックス構造に配列された様子を示す図であ
る。
3byte分のデータが、ブロック1、ブロック9、
…、ブロック49、ブロック57に書き込まれた様子を
示す概念図である。
体全てのデータが書き込まれた様子を示す概念図であ
る。
ある。
念図である。
ス56に対応する領域に、新たなデータが書き込まれた
様子を示す概念図である。
れた7個のデータ8_1〜データ8_7が読み出された
直後の様子を示す概念図である。
ンターリーブされた7個のデータからなる各データ群
が、マトリックス構造に順次書き込まれた様子を示す概
念図である。
e分のデータが、ブロック1、…、ブロック49、ブロ
ック57に書き込まれた様子を示す概念図である。
成する全てのデータが書き込まれた様子を示す概念図で
ある。
Claims (18)
- 【請求項1】 複数のデータを、メモリに、書込方向に
順次書き込み、前記メモリに書き込まれた前記複数のデ
ータを読出方向に順次読み出すデータ書込読出方法にお
いて、 前記メモリに現在書き込まれている複数のデータの次に
該メモリに書き込む複数のデータの書込方向を、現在書
き込まれている複数のデータが読み出されるときの読出
方向と同一方向若しくは反対方向にすることを特徴とす
るデータ書込読出方法。 - 【請求項2】 前記メモリに現在書き込まれている複数
のデータを行方向に読み出す場合は、次に書き込む複数
のデータを行方向に順次書き込み、一方、前記メモリに
現在書き込まれている複数のデータを列方向に読み出す
場合は、次に書き込む複数のデータを列方向に順次書き
込むことを特徴とする請求項1に記載のデータ書込読出
方法。 - 【請求項3】 複数のデータを、前記メモリに、少なく
とも1個のアドレスを有し1個のアドレスに対応する領
域に少なくとも1個のデータが書き込まれるブロックが
n行n列に並ぶマトリックス構造に配列することを特徴
とする請求項1又は2に記載のデータ書込読出方法。 - 【請求項4】 インターリーブされた複数のデータを、
メモリに、書込方向に順次書き込み、前記メモリに書き
込まれた前記複数のデータを読出方向に順次読み出して
デインターリーブするデインターリーブ方法において、 前記メモリに現在書き込まれている複数のデータの次に
該メモリに書き込む複数のデータの書込方向を、現在書
き込まれている複数のデータが読み出されるときの読出
方向と同一方向若しくは反対方向にすることを特徴とす
るデインターリーブ方法。 - 【請求項5】 前記メモリに現在書き込まれている複数
のデータを行方向に読み出す場合は、次に書き込む複数
のデータを行方向に順次書き込み、一方、前記メモリに
現在書き込まれている複数のデータを列方向に読み出す
場合は、次に書き込む複数のデータを列方向に順次書き
込むことを特徴とする請求項4に記載のデインターリー
ブ方法。 - 【請求項6】 インターリーブされた複数のデータを、
前記メモリに、少なくとも1個のアドレスを有し1個の
アドレスに対応する領域に少なくとも1個のデータが書
き込まれるブロックがn行n列に並ぶマトリックス構造
に配列することを特徴とする請求項4又は5に記載のデ
インターリーブ方法。 - 【請求項7】 複数のデータをインターリーブする第1
のステップと、該インターリーブされた複数のデータ
を、メモリに、書込方向に順次書き込み、前記メモリに
書き込まれた前記複数のデータを読出方向に順次読み出
してデインターリーブする第2のステップとを備えたデ
ータ処理方法において、 前記第2のステップが、前記メモリに現在書き込まれて
いる複数のデータの次に該メモリに書き込む複数のデー
タの書込方向を、現在書き込まれている複数のデータが
読み出されるときの読出方向と同一方向若しくは反対方
向にするステップであることを特徴とするデータ処理方
法。 - 【請求項8】 前記第2のステップが、前記メモリに現
在書き込まれている複数のデータを行方向に読み出す場
合は、次に書き込む複数のデータを行方向に順次書き込
み、一方、前記メモリに現在書き込まれている複数のデ
ータを列方向に読み出す場合は、次に書き込む複数のデ
ータを列方向に順次書き込むことを特徴とする請求項7
に記載のデータ処理方法。 - 【請求項9】 前記第1のステップが、複数のデータが
マトリックス状に配列されて成るフレームを複数有する
スーパーフレームを構成し、該スーパーフレームを構成
する複数のデータをインターリーブするステップである
ことを特徴とする請求項7又は8に記載のデータ処理方
法。 - 【請求項10】 前記第2のステップが、インターリー
ブされた複数のデータを、前記メモリに、少なくとも1
個のアドレスを有し1個のアドレスに対応する領域に少
なくとも1個のデータが書き込まれるブロックがn行n
列に並ぶマトリックス構造に配列するステップであるこ
とを特徴とする請求項7〜9のうちのいずれか1項に記
載のデータ処理方法。 - 【請求項11】 前記第1のステップが、(203×4
8)個のデータがマトリックス状に配列されて成るフレ
ームを8個有するスーパーフレームを構成し、該スーパ
ーフレームを構成する(203×48×8)個のデータ
をインターリーブするステップであり、 前記第2のステップが、前記メモリに現在書き込まれて
いる(203×48×8)個のデータを行方向に読み出
す場合は、次に書き込む(203×48×8)個のデー
タを行方向に順次書き込み、一方、前記メモリに現在書
き込まれている(203×48×8)個のデータを列方
向に読み出す場合は、次に書き込む(203×48×
8)個のデータを列方向に順次書き込むことを特徴とす
る請求項10に記載のデータ処理方法。 - 【請求項12】 前記第2のステップが、前記メモリに
(203×48×8)個のデータを、それぞれが203
×8個のデータから成る48個のマトリックス構造に配
列するステップであって、 前記48個のマトリックス構造それぞれが、少なくとも
1個のアドレスを有し1個のアドレスに対応する領域に
少なくとも1個のデータが書き込まれるブロックがn行
n列に並んだ構造であることを特徴とする請求項11に
記載のデータ処理方法。 - 【請求項13】 前記48個のマトリックス構造それぞ
れが、26個のアドレスを有し1個のアドレスに対応す
る領域に1個のデータが書き込まれるブロックが8行8
列に並んだ構造であり、 前記第2のステップが、前記ブロックの、1個のアドレ
スに対応する領域に、1個のデータを書き込むステップ
であることを特徴とする請求項12に記載のデータ処理
方法。 - 【請求項14】 前記48個のマトリックス構造それぞ
れが、4個のアドレスを有し1個のアドレスに対応する
領域に7個のデータが書き込まれるブロックが8行8列
に並んだ構造であり、 前記第2のステップが、前記マトリックス構造の、1個
のアドレスに対応する領域に、7個のデータを書き込む
ステップであることを特徴とする請求項12に記載のデ
ータ処理方法。 - 【請求項15】 複数のデータが書込方向に順次書き込
まれ、書き込まれた複数のデータが読出方向に順次読み
出されるメモリにおいて、 現在書き込まれている複数のデータの次に書き込まれる
複数のデータの書込方向が、現在書き込まれている複数
のデータが読み出されるときの読出方向と同一方向もし
くは反対方向であることを特徴とするメモリ。 - 【請求項16】 複数のデータをメモリに、書込方向に
順次書き込み、前記メモリに書き込まれた前記複数のデ
ータを読出方向に順次読み出すメモリ駆動装置におい
て、 前記メモリに現在書き込まれている複数のデータの次に
該メモリに書き込む複数のデータの書込方向を、現在書
き込まれている複数のデータが読み出されるときの読出
方向と同一方向若しくは反対方向にすることを特徴とす
るメモリ駆動装置。 - 【請求項17】 前記メモリに現在書き込まれている複
数のデータを行方向に読み出す場合は、次に書き込む複
数のデータを行方向に順次書き込み、一方、前記メモリ
に現在書き込まれている複数のデータを列方向に読み出
す場合は、次に書き込む複数のデータを列方向に順次書
き込むことを特徴とする請求項16に記載のメモリ駆動
装置。 - 【請求項18】 前記メモリのアドレスを指定するアド
レス指定手段を有し、 該アドレス指定手段で前記メモリのアドレスを順次指定
することにより、複数のデータを、前記メモリに、少な
くとも1個のアドレスを有し1個のアドレスに対応する
領域に少なくとも1個のデータが書き込まれるブロック
がn行n列に並ぶマトリックス構造に配列することを特
徴とする請求項17に記載のメモリ駆動装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23942499A JP4097852B2 (ja) | 1999-08-26 | 1999-08-26 | データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置 |
EP00962383A EP1125299A1 (en) | 1999-08-26 | 2000-08-24 | A data writing/reading method, a de-interleaving method, a data processing method, a memory and a memory drive apparatus |
PCT/EP2000/008300 WO2001015173A1 (en) | 1999-08-26 | 2000-08-24 | A data writing/reading method, a de-interleaving method, a data processing method, a memory and a memory drive apparatus |
US09/830,376 US8392673B1 (en) | 1999-08-26 | 2000-08-24 | Data writing/reading method, a de-interleaving method, a data processing method, a memory and a memory drive apparatus |
KR1020017005061A KR100654479B1 (ko) | 1999-08-26 | 2000-08-24 | 데이터 기록/판독 방법, 디인터리빙 방법, 데이터 처리방법, 메모리 및 메모리 드라이브 장치 |
CNB008023115A CN1263038C (zh) | 1999-08-26 | 2000-08-24 | 一种数据读/写方法、一种解交错方法、一种数据处理方法、一种存储器和一种存储器驱动装置 |
TW089120090A TW492016B (en) | 1999-08-26 | 2000-09-28 | A data writing/reading method, a de-interleaving method, a data processing method, a memory and a memory drive apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23942499A JP4097852B2 (ja) | 1999-08-26 | 1999-08-26 | データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001067265A true JP2001067265A (ja) | 2001-03-16 |
JP4097852B2 JP4097852B2 (ja) | 2008-06-11 |
Family
ID=17044576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23942499A Expired - Fee Related JP4097852B2 (ja) | 1999-08-26 | 1999-08-26 | データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8392673B1 (ja) |
EP (1) | EP1125299A1 (ja) |
JP (1) | JP4097852B2 (ja) |
KR (1) | KR100654479B1 (ja) |
CN (1) | CN1263038C (ja) |
TW (1) | TW492016B (ja) |
WO (1) | WO2001015173A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011001863A1 (ja) * | 2009-06-30 | 2011-01-06 | ソニー株式会社 | データ処理装置、データ処理方法、及び、プログラム |
US9723231B2 (en) | 2013-05-27 | 2017-08-01 | Socionext Inc. | Image data processing apparatus and method therefor for pixel data |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10216999A1 (de) * | 2002-04-16 | 2003-11-06 | Thomson Brandt Gmbh | ECC-Block-Enkodierer und -Dekodierer mit reduziertem RAM-Speicherbedarf |
US7218552B1 (en) * | 2005-09-09 | 2007-05-15 | Sandisk Corporation | Last-first mode and method for programming of non-volatile memory with reduced program disturb |
KR101181969B1 (ko) * | 2009-06-26 | 2012-09-11 | (주)에프씨아이 | 엘디피시 부호의 복호방법 |
CN103389949B (zh) * | 2012-05-08 | 2016-12-14 | 普天信息技术研究院有限公司 | 一种数据重排方法及装置 |
KR102157667B1 (ko) * | 2014-05-15 | 2020-09-18 | 삼성전자주식회사 | 천공 장치 및 그의 천공 방법 |
US10201026B1 (en) | 2016-06-30 | 2019-02-05 | Acacia Communications, Inc. | Forward error correction systems and methods |
WO2019183849A1 (zh) * | 2018-03-28 | 2019-10-03 | 深圳市大疆创新科技有限公司 | 数据处理方法和设备 |
US10505676B1 (en) * | 2018-08-10 | 2019-12-10 | Acacia Communications, Inc. | System, method, and apparatus for interleaving data |
CN110532219B (zh) * | 2019-06-25 | 2021-04-27 | 北京理工大学 | 一种基于fpga的去乒乓数据存储方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271749A (en) * | 1961-10-31 | 1966-09-06 | Ibm | Magnetic storage and switching system |
US4217660A (en) | 1978-07-17 | 1980-08-12 | Motorola, Inc. | Method and apparatus for the coding and decoding of digital data |
JPS6172327A (ja) * | 1984-09-17 | 1986-04-14 | Casio Comput Co Ltd | 画像メモリのアドレス分配方式 |
AU5110385A (en) * | 1984-12-28 | 1986-07-03 | Gte Laboratories Incorporated | Time division multiplexing ram |
FR2717644B1 (fr) | 1994-03-15 | 1996-04-26 | Alcatel Mobile Comm France | Procédé de codage - Entrelacement et procédé correspondant de désentrelacement - décodage. |
DE69527525T2 (de) | 1995-08-21 | 2003-04-03 | Alcatel, Paris | Verfahren zur Schachtelung von Datenrahmen, Übertragungsfehlerkorrekturanordnung und Modulator damit |
US5995080A (en) * | 1996-06-21 | 1999-11-30 | Digital Equipment Corporation | Method and apparatus for interleaving and de-interleaving YUV pixel data |
JP3609427B2 (ja) * | 1997-05-13 | 2005-01-12 | 松下電器産業株式会社 | パケット伝送装置 |
JP3096020B2 (ja) * | 1997-12-16 | 2000-10-10 | 日本放送協会 | 送信装置および受信装置 |
JP4045664B2 (ja) | 1998-08-28 | 2008-02-13 | ソニー株式会社 | データ並び換え装置とその方法および受信装置 |
-
1999
- 1999-08-26 JP JP23942499A patent/JP4097852B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-24 KR KR1020017005061A patent/KR100654479B1/ko not_active IP Right Cessation
- 2000-08-24 CN CNB008023115A patent/CN1263038C/zh not_active Expired - Fee Related
- 2000-08-24 WO PCT/EP2000/008300 patent/WO2001015173A1/en active Application Filing
- 2000-08-24 EP EP00962383A patent/EP1125299A1/en not_active Withdrawn
- 2000-08-24 US US09/830,376 patent/US8392673B1/en active Active
- 2000-09-28 TW TW089120090A patent/TW492016B/zh not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011001863A1 (ja) * | 2009-06-30 | 2011-01-06 | ソニー株式会社 | データ処理装置、データ処理方法、及び、プログラム |
US8938002B2 (en) | 2009-06-30 | 2015-01-20 | Sony Corporation | Data processing apparatus, data processing method, and program |
US9723231B2 (en) | 2013-05-27 | 2017-08-01 | Socionext Inc. | Image data processing apparatus and method therefor for pixel data |
Also Published As
Publication number | Publication date |
---|---|
US8392673B1 (en) | 2013-03-05 |
JP4097852B2 (ja) | 2008-06-11 |
WO2001015173A1 (en) | 2001-03-01 |
TW492016B (en) | 2002-06-21 |
CN1263038C (zh) | 2006-07-05 |
KR100654479B1 (ko) | 2006-12-05 |
KR20010080294A (ko) | 2001-08-22 |
EP1125299A1 (en) | 2001-08-22 |
CN1335995A (zh) | 2002-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5924111A (en) | Method and system for interleaving data in multiple memory bank partitions | |
JP2001067265A (ja) | データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置 | |
EP0174845B1 (en) | Semiconductor memory device | |
JPH0524596B2 (ja) | ||
JPH0512755B2 (ja) | ||
JPS5995783A (ja) | 直交変換による3次元デジタル信号の格納方法および装置 | |
US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
US6363017B2 (en) | Method and apparatus for alternate operation of a random access memory in single-memory operating mode and in combined multi-memory operating mode | |
US20070204116A1 (en) | Memory arrangement | |
US5392254A (en) | Semiconductor memory device with multiple registers enabling serial output | |
JPS61117789A (ja) | 半導体メモリ | |
USRE45000E1 (en) | Nonaligned access to random access memory | |
JPH11250660A (ja) | メモリデバイスおよび該メモリデバイスのアドレッシング方法 | |
US6373778B1 (en) | Burst operations in memories | |
JPH0713860B2 (ja) | 半導体記憶装置 | |
JP2623612B2 (ja) | ダイナミックメモリ | |
JPH09180433A (ja) | ファーストイン・ファーストアウトメモリ装置 | |
JP2799258B2 (ja) | シリアルアクセスメモリ | |
JPS59128586A (ja) | 縦横両方向読み出し可能メモリアレイ | |
JPH02143714A (ja) | インターリーブ回路 | |
JP2000114990A (ja) | インタリーブ装置 | |
JP2000276879A (ja) | 半導体メモリ装置 | |
US5319361A (en) | Circuit managing numbers of accesses to logic resources | |
JPH0520173A (ja) | キヤツシユメモリ回路 | |
JPH02135924A (ja) | インターリーブ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20071005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20090512 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
LAPS | Cancellation because of no payment of annual fees |