JP2001044483A - 光半導体装置及びその製造方法 - Google Patents
光半導体装置及びその製造方法Info
- Publication number
- JP2001044483A JP2001044483A JP11217339A JP21733999A JP2001044483A JP 2001044483 A JP2001044483 A JP 2001044483A JP 11217339 A JP11217339 A JP 11217339A JP 21733999 A JP21733999 A JP 21733999A JP 2001044483 A JP2001044483 A JP 2001044483A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- forming
- contact layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 116
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000008878 coupling Effects 0.000 claims abstract description 44
- 238000010168 coupling process Methods 0.000 claims abstract description 44
- 238000005859 coupling reaction Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims description 28
- 230000031700 light absorption Effects 0.000 claims description 5
- 230000035945 sensitivity Effects 0.000 abstract description 14
- 238000001514 detection method Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 64
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 35
- 239000012535 impurity Substances 0.000 description 18
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 12
- 238000002955 isolation Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 238000004528 spin coating Methods 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
- H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Biophysics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 光検出感度を向上しうる光半導体装置及びそ
の製造方法を提供する。 【解決手段】 基板１６上に形成された第１のコンタク
ト層２８と、第１のコンタクト層上に形成された第１の
量子井戸層３４と、第１の量子井戸層上に形成された第
２のコンタクト層３６と、第２のコンタクト層上に、ス
トライプ状に形成された光結合層４４と、光結合層表面
から第１のコンタクト層に達し、その上部がストライプ
状にエッチングされた第１の導電性プラグ５０と、光結
合層の上面及び側面、並びに、ストライプ状にエッチン
グされた領域の第１の導電性プラグの上面及び側面に形
成され、基板側から入射する光を反射する反射層６４と
を有している。
の製造方法を提供する。 【解決手段】 基板１６上に形成された第１のコンタク
ト層２８と、第１のコンタクト層上に形成された第１の
量子井戸層３４と、第１の量子井戸層上に形成された第
２のコンタクト層３６と、第２のコンタクト層上に、ス
トライプ状に形成された光結合層４４と、光結合層表面
から第１のコンタクト層に達し、その上部がストライプ
状にエッチングされた第１の導電性プラグ５０と、光結
合層の上面及び側面、並びに、ストライプ状にエッチン
グされた領域の第１の導電性プラグの上面及び側面に形
成され、基板側から入射する光を反射する反射層６４と
を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体装置及び
その製造方法に係り、特に、検出感度を向上しうる光半
導体装置及びその製造方法に関する。
その製造方法に係り、特に、検出感度を向上しうる光半
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来より、二波長の赤外線に対応した量
子井戸型の赤外線センサが知られている。
子井戸型の赤外線センサが知られている。
【０００３】従来の赤外センサ、即ち従来の光半導体装
置を図１９を用いて説明する。図１９（ｂ）は、従来の
光半導体装置のセンサ素子基板側の一画素を示す平面図
であり、図１９（ａ）は、図１９（ｂ）のＡ−Ａ′線断
面図である。
置を図１９を用いて説明する。図１９（ｂ）は、従来の
光半導体装置のセンサ素子基板側の一画素を示す平面図
であり、図１９（ａ）は、図１９（ｂ）のＡ−Ａ′線断
面図である。
【０００４】図１９（ａ）に示すように、センサ素子基
板側の基板１１６上には、画素分離絶縁層１１８が形成
されており、画素分離絶縁層１１８上にはコンタクト層
１２０が形成されている。コンタクト層１２０上には、
ＭＱＷ（Multi Quantum Well）層１２６が形成されてお
り、ＭＱＷ層１２６上にはコンタクト層１２８が形成さ
れている。
板側の基板１１６上には、画素分離絶縁層１１８が形成
されており、画素分離絶縁層１１８上にはコンタクト層
１２０が形成されている。コンタクト層１２０上には、
ＭＱＷ（Multi Quantum Well）層１２６が形成されてお
り、ＭＱＷ層１２６上にはコンタクト層１２８が形成さ
れている。
【０００５】コンタクト層１２８上には、ＭＱＷ層１２
６と光吸収特性が異なるＭＱＷ層１３４が形成されてお
り、ＭＱＷ層１３４上には、コンタクト層１３６が形成
されている。
６と光吸収特性が異なるＭＱＷ層１３４が形成されてお
り、ＭＱＷ層１３４上には、コンタクト層１３６が形成
されている。
【０００６】コンタクト層１３６上には、絶縁層１４０
が形成されており、絶縁層１４０上には、光結合層１４
４がストライプ状に形成されている。
が形成されており、絶縁層１４０上には、光結合層１４
４がストライプ状に形成されている。
【０００７】ストライプ状に形成された光結合層１４４
の上面及び側面には、ミラー電極１６４が形成されてい
る。このミラー電極１６４と光結合層１４４とにより光
結合器が構成されており、基板１１６側から入射する光
は、光結合器により散乱してＭＱＷ層１２６、１３４に
吸収される。
の上面及び側面には、ミラー電極１６４が形成されてい
る。このミラー電極１６４と光結合層１４４とにより光
結合器が構成されており、基板１１６側から入射する光
は、光結合器により散乱してＭＱＷ層１２６、１３４に
吸収される。
【０００８】このような光半導体装置では、ミラー電極
１６４の上面からコンタクト層１２０、１２８に達する
開口部２００、２０２がそれぞれ形成されており、この
開口部２００、２０２はコンタクト層１２０、１２８側
からミラー電極１６４側に向かって徐々に広がってい
る。また、各画素を分離する画素分離溝１６６が、画素
分離絶縁層１１８に達するように形成されている。そし
て、全面に絶縁膜１６８が形成されている。
１６４の上面からコンタクト層１２０、１２８に達する
開口部２００、２０２がそれぞれ形成されており、この
開口部２００、２０２はコンタクト層１２０、１２８側
からミラー電極１６４側に向かって徐々に広がってい
る。また、各画素を分離する画素分離溝１６６が、画素
分離絶縁層１１８に達するように形成されている。そし
て、全面に絶縁膜１６８が形成されている。
【０００９】開口部２００、２０２の底面には、それぞ
れコンタクト層１２０、１２８に達するコンタクトホー
ルが更に形成されており、このコンタクトホール内のコ
ンタクト層１２０、１２８上には、それぞれオーミック
電極１６２ｃ、１６２ａが形成されている。
れコンタクト層１２０、１２８に達するコンタクトホー
ルが更に形成されており、このコンタクトホール内のコ
ンタクト層１２０、１２８上には、それぞれオーミック
電極１６２ｃ、１６２ａが形成されている。
【００１０】開口部２００、２０２の外側には、図１９
（ｂ）に示すように３つの接続電極１１４ａ、１１４
ｂ、１１４ｃが円柱状に形成されている。これら接続電
極１１４ａ、１１４ｂ、１１４ｃは、検出信号を読み出
すための読出回路基板（図示せず）に接続するためのも
のである。
（ｂ）に示すように３つの接続電極１１４ａ、１１４
ｂ、１１４ｃが円柱状に形成されている。これら接続電
極１１４ａ、１１４ｂ、１１４ｃは、検出信号を読み出
すための読出回路基板（図示せず）に接続するためのも
のである。
【００１１】接続電極１１４ａは、配線２０６によりコ
ンタクト層１２８上に形成されたオーミック電極１６２
ａに接続されている。また、接続電極１１４ｃは、配線
２０４によりコンタクト層１２０上に形成されたオーミ
ック電極１６２ｃに接続されている。また、接続電極１
１４ｂは、コンタクト層１３６上に形成されたオーミッ
ク電極１６２ｂに接続されている。
ンタクト層１２８上に形成されたオーミック電極１６２
ａに接続されている。また、接続電極１１４ｃは、配線
２０４によりコンタクト層１２０上に形成されたオーミ
ック電極１６２ｃに接続されている。また、接続電極１
１４ｂは、コンタクト層１３６上に形成されたオーミッ
ク電極１６２ｂに接続されている。
【００１２】なお、ミラー電極１６４は、全面に形成さ
れているが、接続電極１１４ａ、１１４ｂ、１１４ｃど
おしの短絡を回避すべく、接続電極１１４ａ、１１４
ｂ、１１４ｃの周囲で分離されている。
れているが、接続電極１１４ａ、１１４ｂ、１１４ｃど
おしの短絡を回避すべく、接続電極１１４ａ、１１４
ｂ、１１４ｃの周囲で分離されている。
【００１３】このような光半導体装置では、読出回路基
板側から接続電極１１４ａを介して直流バイアスが加え
られる。そして、接続電極１１４ｂを介してＭＱＷ層１
３４からの出力が読出回路基板に出力され、接続電極１
１４ｃを介してＭＱＷ層１２６からの出力が読出回路基
板に出力される。
板側から接続電極１１４ａを介して直流バイアスが加え
られる。そして、接続電極１１４ｂを介してＭＱＷ層１
３４からの出力が読出回路基板に出力され、接続電極１
１４ｃを介してＭＱＷ層１２６からの出力が読出回路基
板に出力される。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
光半導体装置は、開口部２００、２０２が大きく形成さ
れており、殊に下側のＭＱＷ層１２６に達する開口部２
００は極めて大きく形成されているため、これにより光
結合器の面積やＭＱＷ層１２６、１３４の面積が小さく
なってしまっていた。即ち、このような構造の光半導体
装置では、受光面積が極めて狭くなってしまい、十分な
感度が得られなかった。
光半導体装置は、開口部２００、２０２が大きく形成さ
れており、殊に下側のＭＱＷ層１２６に達する開口部２
００は極めて大きく形成されているため、これにより光
結合器の面積やＭＱＷ層１２６、１３４の面積が小さく
なってしまっていた。即ち、このような構造の光半導体
装置では、受光面積が極めて狭くなってしまい、十分な
感度が得られなかった。
【００１５】本発明の目的は、光検出感度を向上しうる
光半導体装置及びその製造方法を提供することにある。
光半導体装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】上記目的は、基板上に形
成された第１のコンタクト層と、前記第１のコンタクト
層上に形成された第１の量子井戸層と、前記第１の量子
井戸層上に形成された第２のコンタクト層と、前記第２
のコンタクト層上に、ストライプ状に形成された光結合
層と、前記光結合層表面から前記第１のコンタクト層に
達し、その上部がストライプ状にエッチングされた第１
の導電性プラグと、前記光結合層の上面及び側面、並び
に、ストライプ状にエッチングされた領域の前記第１の
導電性プラグの上面及び側面に形成され、前記基板側か
ら入射する光を反射する反射層とを有することを特徴と
する光半導体装置により達成される。これにより、導電
性プラグを用いてコンタクト層と接続電極とがそれぞれ
接続されており、導電性プラグの断面積が極めて小さい
ので、十分に広い面積の量子井戸層を確保することがで
き、高い感度を得ることができる。また、導電性プラグ
の上部も、光結合層と同様にストライプ状にエッチング
されているので、光結合器として機能することができ、
これにより光を散乱することが可能となるので、更に高
い感度を実現することが可能となる。また、導電性プラ
グがコンタクトホール内に埋め込まれているので、導電
性プラグ上に接続電極を形成することができる。したが
って、接続電極の配置位置について、設計上の自由度を
向上することができる。
成された第１のコンタクト層と、前記第１のコンタクト
層上に形成された第１の量子井戸層と、前記第１の量子
井戸層上に形成された第２のコンタクト層と、前記第２
のコンタクト層上に、ストライプ状に形成された光結合
層と、前記光結合層表面から前記第１のコンタクト層に
達し、その上部がストライプ状にエッチングされた第１
の導電性プラグと、前記光結合層の上面及び側面、並び
に、ストライプ状にエッチングされた領域の前記第１の
導電性プラグの上面及び側面に形成され、前記基板側か
ら入射する光を反射する反射層とを有することを特徴と
する光半導体装置により達成される。これにより、導電
性プラグを用いてコンタクト層と接続電極とがそれぞれ
接続されており、導電性プラグの断面積が極めて小さい
ので、十分に広い面積の量子井戸層を確保することがで
き、高い感度を得ることができる。また、導電性プラグ
の上部も、光結合層と同様にストライプ状にエッチング
されているので、光結合器として機能することができ、
これにより光を散乱することが可能となるので、更に高
い感度を実現することが可能となる。また、導電性プラ
グがコンタクトホール内に埋め込まれているので、導電
性プラグ上に接続電極を形成することができる。したが
って、接続電極の配置位置について、設計上の自由度を
向上することができる。
【００１７】また、上記の光半導体装置において、前記
基板上、前記第１のコンタクト層下に形成された第３の
コンタクト層と、前記第３のコンタクト層上、前記第１
のコンタクト層下に形成された、前記第１の量子井戸層
と光吸収特性が異なる第２の量子井戸層と、前記光結合
層表面から前記第３のコンタクト層に達し、その上部が
ストライプ状にエッチングされた第２の導電性プラグと
を更に有し、前記反射層は、ストライプ状にエッチング
された領域の前記第２の導電性プラグの上面及び側面に
も形成されていることが望ましい。
基板上、前記第１のコンタクト層下に形成された第３の
コンタクト層と、前記第３のコンタクト層上、前記第１
のコンタクト層下に形成された、前記第１の量子井戸層
と光吸収特性が異なる第２の量子井戸層と、前記光結合
層表面から前記第３のコンタクト層に達し、その上部が
ストライプ状にエッチングされた第２の導電性プラグと
を更に有し、前記反射層は、ストライプ状にエッチング
された領域の前記第２の導電性プラグの上面及び側面に
も形成されていることが望ましい。
【００１８】また、上記目的は、基板上に、第１のコン
タクト層を形成する工程と、前記第１のコンタクト層上
に、第１の量子井戸層を形成する工程と、前記第１の量
子井戸層上に、第２のコンタクト層を形成する工程と、
前記第２のコンタクト層上に、光結合層を形成する工程
と、前記第１のコンタクト層に達する第１のコンタクト
ホールを形成する工程と、前記第１のコンタクトホール
の内壁に第１の絶縁膜を形成する工程と、前記第１の絶
縁膜が形成された前記第１のコンタクトホール内に、前
記第１のコンタクト層に接続する第１の導電性プラグを
形成する工程と、前記第１の導電性プラグの上部及び前
記光結合層をストライプ状にエッチングする工程と、前
記光結合層の上面及び側面、並びに、ストライプ状に形
成された領域の前記第１の導電性プラグの上面及び側面
に、反射層を形成する工程とを有することを特徴とする
光半導体装置の製造方法により達成される。これによ
り、導電性プラグを用いてコンタクト層と接続電極とが
それぞれ接続され、導電性プラグの断面積が極めて小さ
いので、十分に広い面積の量子井戸層を確保することが
でき、高い感度を得ることができる。また、導電性プラ
グの上部も、光結合層と同様にストライプ状にエッチン
グされるので、光結合器として機能することができ、こ
れにより光を散乱することが可能となるので、更に高い
感度を実現することが可能となる。また、導電性プラグ
がコンタクトホール内に埋め込まれているので、導電性
プラグ上に接続電極を形成することができる。したがっ
て、接続電極の配置位置について、設計上の自由度を向
上することができる。
タクト層を形成する工程と、前記第１のコンタクト層上
に、第１の量子井戸層を形成する工程と、前記第１の量
子井戸層上に、第２のコンタクト層を形成する工程と、
前記第２のコンタクト層上に、光結合層を形成する工程
と、前記第１のコンタクト層に達する第１のコンタクト
ホールを形成する工程と、前記第１のコンタクトホール
の内壁に第１の絶縁膜を形成する工程と、前記第１の絶
縁膜が形成された前記第１のコンタクトホール内に、前
記第１のコンタクト層に接続する第１の導電性プラグを
形成する工程と、前記第１の導電性プラグの上部及び前
記光結合層をストライプ状にエッチングする工程と、前
記光結合層の上面及び側面、並びに、ストライプ状に形
成された領域の前記第１の導電性プラグの上面及び側面
に、反射層を形成する工程とを有することを特徴とする
光半導体装置の製造方法により達成される。これによ
り、導電性プラグを用いてコンタクト層と接続電極とが
それぞれ接続され、導電性プラグの断面積が極めて小さ
いので、十分に広い面積の量子井戸層を確保することが
でき、高い感度を得ることができる。また、導電性プラ
グの上部も、光結合層と同様にストライプ状にエッチン
グされるので、光結合器として機能することができ、こ
れにより光を散乱することが可能となるので、更に高い
感度を実現することが可能となる。また、導電性プラグ
がコンタクトホール内に埋め込まれているので、導電性
プラグ上に接続電極を形成することができる。したがっ
て、接続電極の配置位置について、設計上の自由度を向
上することができる。
【００１９】また、上記の光半導体装置の製造方法にお
いて、前記第１のコンタクト層を形成する工程前に、前
記基板上に第３のコンタクト層を形成する工程と、前記
第３のコンタクト層上に前記第１の量子井戸層と光吸収
特性が異なる第２の量子井戸層を形成する工程とを更に
有し、前記第１のコンタクトホールを形成する工程で
は、前記第１のコンタクト層に達する第２のコンタクト
ホールをも形成し、前記第１の絶縁膜を形成する工程で
は、前記第２のコンタクトホールの底面及び内壁に前記
第１の絶縁膜を形成し、前記第１の導電性プラグを形成
する工程後、前記エッチング工程前に、前記第２のコン
タクトホールに接続された第３のコンタクトホールを前
記第３のコンタクト層に達するように形成する工程と、
前記第３のコンタクトホールの内壁に第２の絶縁膜を形
成する工程と、前記第３のコンタクトホール内に、前記
第３のコンタクト層に接続する第２の導電性プラグを形
成する工程とを更に有し、前記エッチング工程では、前
記第２の導電性プラグの上部をもストライプ状にエッチ
ングし、前記反射層を形成する工程では、前記第２の導
電性プラグの上面及び側面にも前記反射層を形成するこ
とが望ましい。
いて、前記第１のコンタクト層を形成する工程前に、前
記基板上に第３のコンタクト層を形成する工程と、前記
第３のコンタクト層上に前記第１の量子井戸層と光吸収
特性が異なる第２の量子井戸層を形成する工程とを更に
有し、前記第１のコンタクトホールを形成する工程で
は、前記第１のコンタクト層に達する第２のコンタクト
ホールをも形成し、前記第１の絶縁膜を形成する工程で
は、前記第２のコンタクトホールの底面及び内壁に前記
第１の絶縁膜を形成し、前記第１の導電性プラグを形成
する工程後、前記エッチング工程前に、前記第２のコン
タクトホールに接続された第３のコンタクトホールを前
記第３のコンタクト層に達するように形成する工程と、
前記第３のコンタクトホールの内壁に第２の絶縁膜を形
成する工程と、前記第３のコンタクトホール内に、前記
第３のコンタクト層に接続する第２の導電性プラグを形
成する工程とを更に有し、前記エッチング工程では、前
記第２の導電性プラグの上部をもストライプ状にエッチ
ングし、前記反射層を形成する工程では、前記第２の導
電性プラグの上面及び側面にも前記反射層を形成するこ
とが望ましい。
【００２０】
【発明の実施の形態】本発明の一実施形態による光半導
体装置を図１乃至図１７を用いて説明する。図１は、本
実施形態による光半導体装置のセンサ素子基板の一画素
を示す断面図及び平面図である。なお、図１（ａ）は、
図１（ｂ）のＡ−Ａ′線断面図である。図２は、本実施
形態による光半導体装置を示す斜視図である。図３は、
センサ素子基板と信号読出基板との接続状態を示す概念
図である。図４乃至図１７は、本実施形態による光半導
体装置の製造方法を示す工程断面図である。
体装置を図１乃至図１７を用いて説明する。図１は、本
実施形態による光半導体装置のセンサ素子基板の一画素
を示す断面図及び平面図である。なお、図１（ａ）は、
図１（ｂ）のＡ−Ａ′線断面図である。図２は、本実施
形態による光半導体装置を示す斜視図である。図３は、
センサ素子基板と信号読出基板との接続状態を示す概念
図である。図４乃至図１７は、本実施形態による光半導
体装置の製造方法を示す工程断面図である。
【００２１】図２に示すように、本実施形態による光半
導体装置は、読出回路基板１０上に、センサ素子基板１
２が実装された構成となっている。センサ素子基板１２
には、一画素に対応して３個ずつ接続電極１４ａ、１４
ｂ、１４ｃが設けられており、この接続電極１４ａ、１
４ｂ、１４ｃにより、センサ素子基板１２の各画素が読
出回路基板１０に接続されている。
導体装置は、読出回路基板１０上に、センサ素子基板１
２が実装された構成となっている。センサ素子基板１２
には、一画素に対応して３個ずつ接続電極１４ａ、１４
ｂ、１４ｃが設けられており、この接続電極１４ａ、１
４ｂ、１４ｃにより、センサ素子基板１２の各画素が読
出回路基板１０に接続されている。
【００２２】まず、本実施形態による光半導体装置のセ
ンサ素子基板について図１を用いて説明する。
ンサ素子基板について図１を用いて説明する。
【００２３】図１に示すように、（１００）のＧａＡｓ
基板１６上には、膜厚９００ｎｍのｉ形ＧａＡｓより成
る画素分離絶縁層１８が形成されている。
基板１６上には、膜厚９００ｎｍのｉ形ＧａＡｓより成
る画素分離絶縁層１８が形成されている。
【００２４】画素分離絶縁層１８上には、膜厚１００ｎ
ｍのｎ形ＧａＡｓ層より成るコンタクト層２０が形成さ
れている。このコンタクト層２０は、後述する導電性プ
ラグ５８とＭＱＷ層２６の下側とを電気的に接続するた
めのものである。
ｍのｎ形ＧａＡｓ層より成るコンタクト層２０が形成さ
れている。このコンタクト層２０は、後述する導電性プ
ラグ５８とＭＱＷ層２６の下側とを電気的に接続するた
めのものである。
【００２５】コンタクト層２０上には、膜厚３０ｎｍの
ｎ形ＩｎＧａＰ層より成るストッパ層２２が形成されて
いる。このストッパ層２２は、コンタクト層２０に達す
るコンタクトホール５４を形成する際に、エッチングス
トッパとして機能するものである。
ｎ形ＩｎＧａＰ層より成るストッパ層２２が形成されて
いる。このストッパ層２２は、コンタクト層２０に達す
るコンタクトホール５４を形成する際に、エッチングス
トッパとして機能するものである。
【００２６】ストッパ層２２上には、膜厚５０ｎｍのｎ
形ＧａＡｓ層２４が形成されている。
形ＧａＡｓ層２４が形成されている。
【００２７】ｎ形ＧａＡｓ層２４上には、膜厚４０ｎｍ
のｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ層と
が交互に２０周期積層されて成る、厚さ９２０ｎｍのＭ
ＱＷ層２６が形成されている。なお、このＭＱＷ層２６
を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．３
となっている。
のｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ層と
が交互に２０周期積層されて成る、厚さ９２０ｎｍのＭ
ＱＷ層２６が形成されている。なお、このＭＱＷ層２６
を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．３
となっている。
【００２８】ＭＱＷ層２６上には、膜厚４００ｎｍのｎ
形ＧａＡｓ層より成るコンタクト層２８が形成されてい
る。このコンタクト層２８は、後述する導体プラグ５０
とＭＱＷ層２６の上側とを電気的に接続し、また、導体
プラグ５０とＭＱＷ層３４の下側とを電気的に接続する
ためのものである。
形ＧａＡｓ層より成るコンタクト層２８が形成されてい
る。このコンタクト層２８は、後述する導体プラグ５０
とＭＱＷ層２６の上側とを電気的に接続し、また、導体
プラグ５０とＭＱＷ層３４の下側とを電気的に接続する
ためのものである。
【００２９】コンタクト層２８上には、膜厚３０ｎｍの
ｎ形ＩｎＧａＰ層より成るストッパ層３０が形成されて
いる。このストッパ層３０は、コンタクト層２８に達す
るコンタクトホール４６を形成する際に、エッチングス
トッパとして機能するものである。
ｎ形ＩｎＧａＰ層より成るストッパ層３０が形成されて
いる。このストッパ層３０は、コンタクト層２８に達す
るコンタクトホール４６を形成する際に、エッチングス
トッパとして機能するものである。
【００３０】ストッパ層３０上には、膜厚５０ｎｍのｎ
形ＧａＡｓ層３２が形成されている。
形ＧａＡｓ層３２が形成されている。
【００３１】ｎ形ＧａＡｓ層３２上には、膜厚４０ｎｍ
のｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層と
が交互に２０周期積層されて成る、厚さ９４０ｎｍのＭ
ＱＷ層３４が形成されている。なお、このＭＱＷ層３４
を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．２
４となっている。
のｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層と
が交互に２０周期積層されて成る、厚さ９４０ｎｍのＭ
ＱＷ層３４が形成されている。なお、このＭＱＷ層３４
を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．２
４となっている。
【００３２】ＭＱＷ層３４上には、膜厚３００ｎｍのｎ
形ＧａＡｓ層より成るコンタクト層３６が形成されてい
る。このコンタクト層３６は、後述する接続電極１４ｂ
とＭＱＷ層３４の上側とを接続するためのものである。
形ＧａＡｓ層より成るコンタクト層３６が形成されてい
る。このコンタクト層３６は、後述する接続電極１４ｂ
とＭＱＷ層３４の上側とを接続するためのものである。
【００３３】コンタクト層３６上には、膜厚５ｎｍのｉ
形ＡｌＧａＡｓ層より成るストッパ層３８が形成されて
いる。このストッパ層３８は、後述する表面絶縁層４０
をエッチングする際のエッチングストッパとして機能す
るものである。
形ＡｌＧａＡｓ層より成るストッパ層３８が形成されて
いる。このストッパ層３８は、後述する表面絶縁層４０
をエッチングする際のエッチングストッパとして機能す
るものである。
【００３４】ストッパ層３８上には、膜厚４００ｎｍの
ｉ形ＧａＡｓ層より成る表面絶縁層４０が形成されてい
る。
ｉ形ＧａＡｓ層より成る表面絶縁層４０が形成されてい
る。
【００３５】表面絶縁層４０上には、膜厚５ｎｍのｉ形
ＡｌＧａＡｓ層より成るストッパ層４２が形成されてい
る。このストッパ層４２は、後述する光結合層４４をス
トライプ状にパターニングする際の、エッチングストッ
パとして機能するものである。
ＡｌＧａＡｓ層より成るストッパ層４２が形成されてい
る。このストッパ層４２は、後述する光結合層４４をス
トライプ状にパターニングする際の、エッチングストッ
パとして機能するものである。
【００３６】ストッパ層４２上には、膜厚６００ｎｍの
ｉ形ＧａＡｓ層より成る光結合層４４が形成されてい
る。光結合層４４は、２．８μｍの幅でストライプ状に
設けられており、そのピッチは３．５μｍとなってい
る。
ｉ形ＧａＡｓ層より成る光結合層４４が形成されてい
る。光結合層４４は、２．８μｍの幅でストライプ状に
設けられており、そのピッチは３．５μｍとなってい
る。
【００３７】接続電極１４ａが形成されている領域の下
方には、光結合層４４の上面からコンタクト層２８に達
するコンタクトホール４６が形成されている。コンタク
トホール４６の内壁には、ＳｉＮ膜より成る絶縁膜４８
が形成されている。こうして内壁に絶縁膜４８が形成さ
れたコンタクトホール４６内には、光結合層４４の上面
からコンタクト層２８に達する導電性プラグ５０が埋め
込まれている。
方には、光結合層４４の上面からコンタクト層２８に達
するコンタクトホール４６が形成されている。コンタク
トホール４６の内壁には、ＳｉＮ膜より成る絶縁膜４８
が形成されている。こうして内壁に絶縁膜４８が形成さ
れたコンタクトホール４６内には、光結合層４４の上面
からコンタクト層２８に達する導電性プラグ５０が埋め
込まれている。
【００３８】また、接続電極１４ｃが形成されている領
域の下方には、光結合層４４の上面からコンタクト層２
８に達するコンタクトホール５２が形成されている。コ
ンタクトホール５２の内壁には、ＳｉＮ膜より成る絶縁
膜４８が形成されている。そして、更に、コンタクト層
２８の上面からコンタクト層２０に達するコンタクトホ
ール５４が延在している。絶縁膜４８が形成されたコン
タクトホール５２の内壁及びコンタクトホール５４の内
壁には、ＳｉＮ膜より成る絶縁膜５６が形成されてい
る。内壁に絶縁膜４８、５６が形成されたコンタクトホ
ール５２、５４内には、光結合層４４の上面からコンタ
クト層２０に達する導電性プラグ５８が埋め込まれてい
る。
域の下方には、光結合層４４の上面からコンタクト層２
８に達するコンタクトホール５２が形成されている。コ
ンタクトホール５２の内壁には、ＳｉＮ膜より成る絶縁
膜４８が形成されている。そして、更に、コンタクト層
２８の上面からコンタクト層２０に達するコンタクトホ
ール５４が延在している。絶縁膜４８が形成されたコン
タクトホール５２の内壁及びコンタクトホール５４の内
壁には、ＳｉＮ膜より成る絶縁膜５６が形成されてい
る。内壁に絶縁膜４８、５６が形成されたコンタクトホ
ール５２、５４内には、光結合層４４の上面からコンタ
クト層２０に達する導電性プラグ５８が埋め込まれてい
る。
【００３９】本実施形態による光半導体装置は、光結合
層４４の上面からコンタクト層２８に達する導電性プラ
グ５０が形成されており、また、光結合層４４の上面か
らコンタクト層２０に達する導電性プラグ５８が形成さ
れていることに主な特徴がある。図１９に示す従来の光
半導体装置では、コンタクト層１２０、１２８から光結
合層１４４に向かって開口部２００、２０２の面積が徐
々に広くなっており、これによりＭＱＷ層１２６、１３
４の面積が狭くなっていたため、高い感度を得ることが
できなかった。これに対し、本実施形態では、導電性プ
ラグ５０、５８を用いて、コンタクト層２８、２０と接
続電極１４ａ、１４ｃとがそれぞれ接続されており、導
電性プラグ５０、５８の断面積は極めて小さい。このた
め、本実施形態では、十分に広い面積のＭＱＷ層２６、
３４を確保することができ、高い感度を得ることができ
る。
層４４の上面からコンタクト層２８に達する導電性プラ
グ５０が形成されており、また、光結合層４４の上面か
らコンタクト層２０に達する導電性プラグ５８が形成さ
れていることに主な特徴がある。図１９に示す従来の光
半導体装置では、コンタクト層１２０、１２８から光結
合層１４４に向かって開口部２００、２０２の面積が徐
々に広くなっており、これによりＭＱＷ層１２６、１３
４の面積が狭くなっていたため、高い感度を得ることが
できなかった。これに対し、本実施形態では、導電性プ
ラグ５０、５８を用いて、コンタクト層２８、２０と接
続電極１４ａ、１４ｃとがそれぞれ接続されており、導
電性プラグ５０、５８の断面積は極めて小さい。このた
め、本実施形態では、十分に広い面積のＭＱＷ層２６、
３４を確保することができ、高い感度を得ることができ
る。
【００４０】具体的には、図１９に示す従来の光半導体
装置の開口部２００の径を１８μｍ、開口部２０２の径
を１０μｍとし、本実施形態による光半導体装置の導電
性プラグ５０、５８の径を３μｍとし、１画素を４０μ
ｍとすると、本実施形態による光半導体装置では、従来
の光半導体装置に比べて検出電流を約４０％増加するこ
とが可能となる。
装置の開口部２００の径を１８μｍ、開口部２０２の径
を１０μｍとし、本実施形態による光半導体装置の導電
性プラグ５０、５８の径を３μｍとし、１画素を４０μ
ｍとすると、本実施形態による光半導体装置では、従来
の光半導体装置に比べて検出電流を約４０％増加するこ
とが可能となる。
【００４１】また、本実施形態によれば、導電性プラグ
５０、５８がコンタクトホール４６、５２、５４内に埋
め込まれているので、導電性プラグ５０、５８上に接続
電極１４ａ、１４ｃを形成することができる。したがっ
て、本実施形態によれば、接続電極１４ａ、１４ｃの配
置位置について、設計上の自由度を向上することができ
る。
５０、５８がコンタクトホール４６、５２、５４内に埋
め込まれているので、導電性プラグ５０、５８上に接続
電極１４ａ、１４ｃを形成することができる。したがっ
て、本実施形態によれば、接続電極１４ａ、１４ｃの配
置位置について、設計上の自由度を向上することができ
る。
【００４２】また、接続電極１４ｂが形成される領域の
下方には、光結合層４４の上面からコンタクト層３６に
達するコンタクトホール６０が形成されている。コンタ
クトホール６０内の、コンタクト層３６上には、オーミ
ック電極６２ｂが形成されている。また、導電性プラグ
５０、５８の上面にも、それぞれオーミック電極６２
ａ、６２ｃが形成されている。
下方には、光結合層４４の上面からコンタクト層３６に
達するコンタクトホール６０が形成されている。コンタ
クトホール６０内の、コンタクト層３６上には、オーミ
ック電極６２ｂが形成されている。また、導電性プラグ
５０、５８の上面にも、それぞれオーミック電極６２
ａ、６２ｃが形成されている。
【００４３】更に、全面に、Ａｕ／Ｔｉ／Ａｕ構造の積
層膜より成るミラー電極６４が形成されている。ミラー
電極６４は、ストライプ状にパターニングされた光結合
層４４の上面及び側面のみならず、ストライプ状にパタ
ーニングされた領域の導電性プラグ５０、５８の上面及
び側面にも形成されている。ミラー電極６４と光結合層
４４とにより光結合器が構成されており、ＧａＡｓ基板
１６側から入射する赤外線は、光結合器によって散乱さ
れ、ＭＱＷ層２６、３４で吸収される。また、ストライ
プ状にパターニングされた領域の導電性プラグ５０、５
８とミラー電極６４とによっても、光結合器が構成され
ている。本実施形態によれば、導電性プラグ５０、５８
の上部も、光結合層４４と同様にストライプ状にエッチ
ングされているので、光結合器として機能することがで
き、これにより光を散乱することが可能となるので、更
に高い感度を実現することが可能となる。
層膜より成るミラー電極６４が形成されている。ミラー
電極６４は、ストライプ状にパターニングされた光結合
層４４の上面及び側面のみならず、ストライプ状にパタ
ーニングされた領域の導電性プラグ５０、５８の上面及
び側面にも形成されている。ミラー電極６４と光結合層
４４とにより光結合器が構成されており、ＧａＡｓ基板
１６側から入射する赤外線は、光結合器によって散乱さ
れ、ＭＱＷ層２６、３４で吸収される。また、ストライ
プ状にパターニングされた領域の導電性プラグ５０、５
８とミラー電極６４とによっても、光結合器が構成され
ている。本実施形態によれば、導電性プラグ５０、５８
の上部も、光結合層４４と同様にストライプ状にエッチ
ングされているので、光結合器として機能することがで
き、これにより光を散乱することが可能となるので、更
に高い感度を実現することが可能となる。
【００４４】なお、ミラー電極６４は、センサ素子基板
１２のほぼ全面に形成されているが、接続電極１４ａ、
１４ｂ、１４ｃが互いに短絡することがないよう、適宜
分離され絶縁されている。
１２のほぼ全面に形成されているが、接続電極１４ａ、
１４ｂ、１４ｃが互いに短絡することがないよう、適宜
分離され絶縁されている。
【００４５】また、センサ素子基板１２の各画素の周囲
には、隣接する画素との絶縁を図るべく、画素分離溝６
６が形成されている。
には、隣接する画素との絶縁を図るべく、画素分離溝６
６が形成されている。
【００４６】更に、全面に、膜厚５００ｎｍのＳｉＯＮ
膜より成る絶縁膜６８が形成されている。この絶縁膜６
８は、画素分離溝６６内にも形成されている。
膜より成る絶縁膜６８が形成されている。この絶縁膜６
８は、画素分離溝６６内にも形成されている。
【００４７】接続電極１４ａ、１４ｂ、１４ｃが形成さ
れている領域の下方の絶縁膜６８には、ミラー電極６４
に達するコンタクトホール７０が形成されている。接続
電極１４ａ、１４ｂ、１４ｃは、このコンタクトホール
７０を介してミラー電極６４に接続されている。
れている領域の下方の絶縁膜６８には、ミラー電極６４
に達するコンタクトホール７０が形成されている。接続
電極１４ａ、１４ｂ、１４ｃは、このコンタクトホール
７０を介してミラー電極６４に接続されている。
【００４８】このようなセンサ回路基板１２は、図３に
示すように、接続電極１４ａ、１４ｂ、１４ｃを介して
信号読出基板１０に接続される。
示すように、接続電極１４ａ、１４ｂ、１４ｃを介して
信号読出基板１０に接続される。
【００４９】信号読出基板１０に設けられたバイアス電
源７２からは、バイアス電圧が接続電極１４ａを介して
センサ素子基板１２側に供給される。また、ＭＱＷ層３
４から出力される信号は、接続電極１４ｂを介して信号
読出基板１０の信号蓄積部７４に出力される。また、Ｍ
ＱＷ層２６から出力される信号は、導電性プラグ５８と
接続電極１４ｃとを介して信号読出基板１０の信号蓄積
部７６に出力される。信号蓄積部７４、７６に蓄積され
た信号は、それぞれ読出回路７８を介して、信号出力端
子８０（図２参照）から外部に出力される。
源７２からは、バイアス電圧が接続電極１４ａを介して
センサ素子基板１２側に供給される。また、ＭＱＷ層３
４から出力される信号は、接続電極１４ｂを介して信号
読出基板１０の信号蓄積部７４に出力される。また、Ｍ
ＱＷ層２６から出力される信号は、導電性プラグ５８と
接続電極１４ｃとを介して信号読出基板１０の信号蓄積
部７６に出力される。信号蓄積部７４、７６に蓄積され
た信号は、それぞれ読出回路７８を介して、信号出力端
子８０（図２参照）から外部に出力される。
【００５０】このように、本実施形態によれば、導電性
プラグを用いてコンタクト層と接続電極とがそれぞれ接
続されており、導電性プラグの断面積が極めて小さいの
で、十分に広い面積のＭＱＷ層を確保することができ、
高い感度を得ることができる。
プラグを用いてコンタクト層と接続電極とがそれぞれ接
続されており、導電性プラグの断面積が極めて小さいの
で、十分に広い面積のＭＱＷ層を確保することができ、
高い感度を得ることができる。
【００５１】また、本実施形態によれば、導電性プラグ
の上部も、光結合層と同様にストライプ状にエッチング
されているので、光結合器として機能することができ、
これにより光を散乱することが可能となるので、更に高
い感度を実現することが可能となる。
の上部も、光結合層と同様にストライプ状にエッチング
されているので、光結合器として機能することができ、
これにより光を散乱することが可能となるので、更に高
い感度を実現することが可能となる。
【００５２】また、本実施形態によれば、導電性プラグ
がコンタクトホール内に埋め込まれているので、導電性
プラグ上に接続電極を形成することができる。したがっ
て、本実施形態によれば、接続電極の配置位置につい
て、設計上の自由度を向上することができる。
がコンタクトホール内に埋め込まれているので、導電性
プラグ上に接続電極を形成することができる。したがっ
て、本実施形態によれば、接続電極の配置位置につい
て、設計上の自由度を向上することができる。
【００５３】（光半導体装置の製造方法）次に、本実施
形態による光半導体装置の製造方法を図４乃至図１７を
用いて説明する。
形態による光半導体装置の製造方法を図４乃至図１７を
用いて説明する。
【００５４】まず、ＧａＡｓ基板１６上に、図４（ａ）
に示すような複数の層を、ＭＯＶＰＥ法により順次形成
する。これらの層を形成する際の原料ガスとしては、Ｔ
ＥＧａ（TriEthyl Gallium、（Ｃ2Ｈ5）3Ｇａ）、ＴＭ
Ｉｎ（TriMethyl Indium、（ＣＨ3）3Ｉｎ）、Ａｓ
Ｈ3、ＰＨ3を適宜用いることができる。また、ドーパン
ト原料として、ＳｉＨ4を用いることができる。
に示すような複数の層を、ＭＯＶＰＥ法により順次形成
する。これらの層を形成する際の原料ガスとしては、Ｔ
ＥＧａ（TriEthyl Gallium、（Ｃ2Ｈ5）3Ｇａ）、ＴＭ
Ｉｎ（TriMethyl Indium、（ＣＨ3）3Ｉｎ）、Ａｓ
Ｈ3、ＰＨ3を適宜用いることができる。また、ドーパン
ト原料として、ＳｉＨ4を用いることができる。
【００５５】まず、（１００）のＧａＡｓ基板１６上
に、膜厚９００ｎｍのｉ形ＧａＡｓより成る画素分離絶
縁層１８を形成する。
に、膜厚９００ｎｍのｉ形ＧａＡｓより成る画素分離絶
縁層１８を形成する。
【００５６】次に、画素分離絶縁層１８上に、膜厚１０
０ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２０を形
成する。なお、ドーパント不純物としては例えばＳｉを
用いことができ、不純物濃度は例えば５×１０17ｃｍ-3
とすることができる。
０ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２０を形
成する。なお、ドーパント不純物としては例えばＳｉを
用いことができ、不純物濃度は例えば５×１０17ｃｍ-3
とすることができる。
【００５７】次に、コンタクト層２０上に、膜厚３０ｎ
ｍのｎ形ＩｎＧａＰ層より成るストッパ層２２を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
ｍのｎ形ＩｎＧａＰ層より成るストッパ層２２を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
【００５８】次に、ストッパ層２２上に、膜厚５０ｎｍ
のｎ形ＧａＡｓ層２４を形成する。ドーパント不純物と
しては、例えばＳｉを用いことができ、不純物濃度は、
例えば５×１０17ｃｍ-3とすることができる。
のｎ形ＧａＡｓ層２４を形成する。ドーパント不純物と
しては、例えばＳｉを用いことができ、不純物濃度は、
例えば５×１０17ｃｍ-3とすることができる。
【００５９】次に、ｎ形ＧａＡｓ層２４上に、膜厚４０
ｎｍのｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ
層とを交互に２０周期形成することにより、厚さ９２０
ｎｍのＭＱＷ層２６を形成する。なお、このＭＱＷ層２
６に用いるｉ形ＡｌＧａＡｓ層のＡｌ組成比は、例えば
０．３とする。また、ｎ形ＧａＡｓ層に導入するドーパ
ント不純物としては、例えばＳｉを用いことができ、不
純物濃度は、例えば５×１０17ｃｍ-3とすることができ
る。
ｎｍのｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ
層とを交互に２０周期形成することにより、厚さ９２０
ｎｍのＭＱＷ層２６を形成する。なお、このＭＱＷ層２
６に用いるｉ形ＡｌＧａＡｓ層のＡｌ組成比は、例えば
０．３とする。また、ｎ形ＧａＡｓ層に導入するドーパ
ント不純物としては、例えばＳｉを用いことができ、不
純物濃度は、例えば５×１０17ｃｍ-3とすることができ
る。
【００６０】次に、ＭＱＷ層２６上に、膜厚４００ｎｍ
のｎ形ＧａＡｓ層より成るコンタクト層２８を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
のｎ形ＧａＡｓ層より成るコンタクト層２８を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
【００６１】次に、コンタクト層２８上に、膜厚３０ｎ
ｍのｎ形ＩｎＧａＰ層より成るストッパ層３０を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
ｍのｎ形ＩｎＧａＰ層より成るストッパ層３０を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
【００６２】次に、ストッパ層３０上に、膜厚５０ｎｍ
のｎ形ＧａＡｓ層３２を形成する。ドーパント不純物と
しては、例えばＳｉを用いことができ、不純物濃度は、
例えば５×１０17ｃｍ-3とすることができる。
のｎ形ＧａＡｓ層３２を形成する。ドーパント不純物と
しては、例えばＳｉを用いことができ、不純物濃度は、
例えば５×１０17ｃｍ-3とすることができる。
【００６３】次に、ｎ形ＧａＡｓ層上に、膜厚４０ｎｍ
のｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層と
を交互に２０周期形成して成る、厚さ９４０ｎｍのＭＱ
Ｗ層３４を形成する。なお、このｉ形ＡｌＧａＡｓ層の
Ａｌ組成比は、例えば０．２４とする。また、ｎ形Ｇａ
Ａｓ層に導入するドーパント不純物としては、例えばＳ
ｉを用いことができ、不純物濃度は、例えば５×１０17
ｃｍ-3とすることができる。
のｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層と
を交互に２０周期形成して成る、厚さ９４０ｎｍのＭＱ
Ｗ層３４を形成する。なお、このｉ形ＡｌＧａＡｓ層の
Ａｌ組成比は、例えば０．２４とする。また、ｎ形Ｇａ
Ａｓ層に導入するドーパント不純物としては、例えばＳ
ｉを用いことができ、不純物濃度は、例えば５×１０17
ｃｍ-3とすることができる。
【００６４】次に、ＭＱＷ層３４上に、膜厚３００ｎｍ
のｎ形ＧａＡｓ層より成るコンタクト層３６を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
のｎ形ＧａＡｓ層より成るコンタクト層３６を形成す
る。ドーパント不純物としては、例えばＳｉを用いこと
ができ、不純物濃度は、例えば５×１０17ｃｍ-3とする
ことができる。
【００６５】次に、コンタクト層３６上に、膜厚５ｎｍ
のｉ形ＡｌＧａＡｓ層より成るストッパ層３８を形成す
る。
のｉ形ＡｌＧａＡｓ層より成るストッパ層３８を形成す
る。
【００６６】次に、ストッパ層３８上に、膜厚４００ｎ
ｍのｉ形ＧａＡｓ層より成る表面絶縁層４０を形成す
る。
ｍのｉ形ＧａＡｓ層より成る表面絶縁層４０を形成す
る。
【００６７】次に、表面絶縁層４０上に、膜厚５ｎｍの
ｉ形ＡｌＧａＡｓ層より成るストッパ層４２を形成す
る。
ｉ形ＡｌＧａＡｓ層より成るストッパ層４２を形成す
る。
【００６８】次に、ストッパ層４２上に、膜厚６００ｎ
ｍのｉ形ＧａＡｓ層より成る光結合層４４を形成する。
ｍのｉ形ＧａＡｓ層より成る光結合層４４を形成する。
【００６９】こうして、図４（ａ）に示すように、Ｇａ
Ａｓ基板上１６に各層がエピタキシャル成長されること
となる。
Ａｓ基板上１６に各層がエピタキシャル成長されること
となる。
【００７０】次に、全面に、スピンコート法により、フ
ォトレジスト膜（図示せず）を形成する。次に、フォト
リソグラフィ技術を用い、フォトレジスト膜にプロセス
マーカの形状のパターンを形成する。これによりフォト
レジストマスク（図示せず）が形成される。
ォトレジスト膜（図示せず）を形成する。次に、フォト
リソグラフィ技術を用い、フォトレジスト膜にプロセス
マーカの形状のパターンを形成する。これによりフォト
レジストマスク（図示せず）が形成される。
【００７１】次に、フォトレジストマスクをマスクとし
て、光結合層４４の表面から１００ｎｍの深さまでウエ
ットエッチングを行う。エッチング液としては、ＨＦと
Ｈ2Ｏ2とＨ2Ｏとを混合したエッチング液を用いること
ができる。
て、光結合層４４の表面から１００ｎｍの深さまでウエ
ットエッチングを行う。エッチング液としては、ＨＦと
Ｈ2Ｏ2とＨ2Ｏとを混合したエッチング液を用いること
ができる。
【００７２】次に、フォトレジストマスクを除去する。
こうして、光結合層４４にプロセスマーカ（図示せず）
が形成されることとなる。
こうして、光結合層４４にプロセスマーカ（図示せず）
が形成されることとなる。
【００７３】次に、全面に、スピンコート法により、フ
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール４６、５２を形成するた
めのパターンをフォトレジスト膜に形成する。こうし
て、フォトレジストマスク８２が形成される。
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール４６、５２を形成するた
めのパターンをフォトレジスト膜に形成する。こうし
て、フォトレジストマスク８２が形成される。
【００７４】次に、フォトレジストマスク８２をマスク
とし、ストッパ層３０をエッチングストッパとして、ド
ライエッチングを行う。エッチングガスとしては、例え
ば、ＳｉＣｌ4を用いることができる。これにより、ス
トッパ層３０に達するコンタクトホール４６、５２が形
成される。
とし、ストッパ層３０をエッチングストッパとして、ド
ライエッチングを行う。エッチングガスとしては、例え
ば、ＳｉＣｌ4を用いることができる。これにより、ス
トッパ層３０に達するコンタクトホール４６、５２が形
成される。
【００７５】次に、コンタクトホール４６、５２内に露
出しているストッパ層２８を、ウエットエッチングによ
りエッチングする。エッチング液としては、ＨＣｌを用
いることができる（図４（ｂ）参照）。この後、フォト
レジストマスク８２を除去する。
出しているストッパ層２８を、ウエットエッチングによ
りエッチングする。エッチング液としては、ＨＣｌを用
いることができる（図４（ｂ）参照）。この後、フォト
レジストマスク８２を除去する。
【００７６】次に、全面に、プラズマＣＶＤ法により、
膜厚２００ｎｍのＳｉＮ膜より成る絶縁膜４８を形成す
る。原料ガスとしては、ＳｉＨ4とＮＨ3とを用いること
ができる。これにより、コンタクトホール４６、５２内
にも絶縁膜４８が形成される（図５（ａ）参照）。
膜厚２００ｎｍのＳｉＮ膜より成る絶縁膜４８を形成す
る。原料ガスとしては、ＳｉＨ4とＮＨ3とを用いること
ができる。これにより、コンタクトホール４６、５２内
にも絶縁膜４８が形成される（図５（ａ）参照）。
【００７７】次に、全面に、スピンコート法により、フ
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール４６が形成された領域が
開口するフォトレジストマスク８６を形成する（図５
（ｂ）参照）。
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール４６が形成された領域が
開口するフォトレジストマスク８６を形成する（図５
（ｂ）参照）。
【００７８】次に、フォトレジストマスク８６をマスク
として、コンタクトホール４６の底部の絶縁膜４８をド
ライエッチングする。エッチングガスとしては、ＣＨＦ
3とＣ2Ｆ6とを用いることができる。この後、フォトレ
ジストマスク８６を除去する。
として、コンタクトホール４６の底部の絶縁膜４８をド
ライエッチングする。エッチングガスとしては、ＣＨＦ
3とＣ2Ｆ6とを用いることができる。この後、フォトレ
ジストマスク８６を除去する。
【００７９】次に、コンタクトホール４６内に、ＭＯＶ
ＰＥ法により、ｎ形ＧａＡｓ層より成る導電性プラグ５
０を選択成長する（図６（ａ）参照）。
ＰＥ法により、ｎ形ＧａＡｓ層より成る導電性プラグ５
０を選択成長する（図６（ａ）参照）。
【００８０】次に、異方性エッチングにより、絶縁膜４
８をエッチングする。これにより、光結合層４４上の絶
縁膜４８と、コンタクトホール５２の底部の絶縁膜４８
とがエッチングされる（図６（ｂ）参照）。
８をエッチングする。これにより、光結合層４４上の絶
縁膜４８と、コンタクトホール５２の底部の絶縁膜４８
とがエッチングされる（図６（ｂ）参照）。
【００８１】次に、全面に、スピンコート法により、フ
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール５２が形成された領域が
開口されたフォトレジストマスク８８を形成する。
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール５２が形成された領域が
開口されたフォトレジストマスク８８を形成する。
【００８２】次に、フォトレジストマスク８８をマスク
とし、ストッパ層２２をエッチングストッパとして、ド
ライエッチングを行う。これにより、ストッパ層２２に
達するコンタクトホール５４が形成される。エッチング
ガスとしては、例えば、ＳｉＣｌ4を用いることができ
る。
とし、ストッパ層２２をエッチングストッパとして、ド
ライエッチングを行う。これにより、ストッパ層２２に
達するコンタクトホール５４が形成される。エッチング
ガスとしては、例えば、ＳｉＣｌ4を用いることができ
る。
【００８３】次に、コンタクトホール５４内に露出して
いるストッパ２２層を、ウエットエッチングによりエッ
チングする。エッチング液としては、ＨＣｌを用いるこ
とができる（図７（ａ）参照）。この後、フォトレジス
トマスクを除去する。
いるストッパ２２層を、ウエットエッチングによりエッ
チングする。エッチング液としては、ＨＣｌを用いるこ
とができる（図７（ａ）参照）。この後、フォトレジス
トマスクを除去する。
【００８４】次に、プラズマＣＶＤ法により、膜厚２０
０ｎｍのＳｉＮ膜より成る絶縁膜５６を形成する。原料
ガスとしては、ＳｉＨ4とＮＨ3とを用いることができ
る。これにより、コンタクトホール５４内にも絶縁膜５
６が形成される（図７（ｂ）参照）。
０ｎｍのＳｉＮ膜より成る絶縁膜５６を形成する。原料
ガスとしては、ＳｉＨ4とＮＨ3とを用いることができ
る。これにより、コンタクトホール５４内にも絶縁膜５
６が形成される（図７（ｂ）参照）。
【００８５】次に、全面に、スピンコート法により、フ
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール５４が形成された領域を
開口するフォトレジストマスク９０を形成する。
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、コンタクトホール５４が形成された領域を
開口するフォトレジストマスク９０を形成する。
【００８６】次に、フォトレジストマスク９０をマスク
として、コンタクトホール５４の底部の絶縁膜５６をド
ライエッチングする。エッチングガスとしては、ＣＨＦ
3とＣ2Ｆ6とを用いることができる（図８（ａ）参
照）。この後、フォトレジストマスクを除去する。
として、コンタクトホール５４の底部の絶縁膜５６をド
ライエッチングする。エッチングガスとしては、ＣＨＦ
3とＣ2Ｆ6とを用いることができる（図８（ａ）参
照）。この後、フォトレジストマスクを除去する。
【００８７】次に、絶縁膜４８、５６が形成されたコン
タクトホール５２、５４内に、ＭＯＶＰＥ法により、ｎ
形ＧａＡｓ層より成る導電性プラグ５８を選択成長する
（図８（ｂ）参照）。
タクトホール５２、５４内に、ＭＯＶＰＥ法により、ｎ
形ＧａＡｓ層より成る導電性プラグ５８を選択成長する
（図８（ｂ）参照）。
【００８８】次に、ドライエッチングにより、表面の絶
縁膜５６をエッチングする（図９（ａ）参照）。
縁膜５６をエッチングする（図９（ａ）参照）。
【００８９】次に、全面に、スピンコート法により、フ
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、ストライプ状にパターニングし、これによ
りフォトレジストマスク９２を形成する（図９（ｂ）参
照）。
ォトレジスト膜を形成する。次に、フォトリソグラフィ
技術を用い、ストライプ状にパターニングし、これによ
りフォトレジストマスク９２を形成する（図９（ｂ）参
照）。
【００９０】次に、フォトレジストマスク９２をマスク
とし、ストッパ層４２をエッチングストッパとして、光
結合層４４をドライエッチングする。エッチングガスと
しては、例えばＳｉＣｌ4とＳＦ6とを用いることができ
る。
とし、ストッパ層４２をエッチングストッパとして、光
結合層４４をドライエッチングする。エッチングガスと
しては、例えばＳｉＣｌ4とＳＦ6とを用いることができ
る。
【００９１】次に、ウエットエッチングにより、ストッ
パ層４２をエッチングする。エッチング液としては、例
えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用
いることができる（図１０（ａ）参照）。この後、フォ
トレジストマスク９２を除去する。
パ層４２をエッチングする。エッチング液としては、例
えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用
いることができる（図１０（ａ）参照）。この後、フォ
トレジストマスク９２を除去する。
【００９２】次に、スピンコート法により、フォトレジ
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、コンタクトホール６０を形成するためのパターンを
フォトレジスト膜に開口する。これにより、フォトレジ
ストマスク９４が形成される。次に、フォトレジストマ
スク９４をマスクとし、ストッパ層３８をエッチングス
トッパとして、ドライエッチングを行う。エッチングガ
スとしては、ＳｉＣｌ 4とＳＦ6とを用いることができ
る。
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、コンタクトホール６０を形成するためのパターンを
フォトレジスト膜に開口する。これにより、フォトレジ
ストマスク９４が形成される。次に、フォトレジストマ
スク９４をマスクとし、ストッパ層３８をエッチングス
トッパとして、ドライエッチングを行う。エッチングガ
スとしては、ＳｉＣｌ 4とＳＦ6とを用いることができ
る。
【００９３】次に、ウエットエッチングにより、ストッ
パ層３８をエッチングする。エッチング液としては、例
えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用
いることができる（図１０（ｂ）参照）。この後、フォ
トレジストマスクを除去する。
パ層３８をエッチングする。エッチング液としては、例
えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用
いることができる（図１０（ｂ）参照）。この後、フォ
トレジストマスクを除去する。
【００９４】次に、スピンコート法により、フォトレジ
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、オーミック電極６２ａ、６２ｂ、６２ｃを形成する
ためのパターンをフォトレジスト膜に開口する。これに
より、フォトレジストマスク９６が形成される（図１１
（ａ）参照）。
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、オーミック電極６２ａ、６２ｂ、６２ｃを形成する
ためのパターンをフォトレジスト膜に開口する。これに
より、フォトレジストマスク９６が形成される（図１１
（ａ）参照）。
【００９５】次に、フォトレジストマスク９６をマスク
として、全面に、蒸着法により、膜厚５０ｎｍのＡｕＧ
ｅ／Ｎｉ／Ａｕより成る積層膜９８を形成する（図１１
（ｂ）参照）。
として、全面に、蒸着法により、膜厚５０ｎｍのＡｕＧ
ｅ／Ｎｉ／Ａｕより成る積層膜９８を形成する（図１１
（ｂ）参照）。
【００９６】次に、リフトオフを行う。こうして、積層
膜９８より成るオーミック電極６２ａ、６２ｂ、６２ｃ
が形成される（図１２（ａ）参照）。
膜９８より成るオーミック電極６２ａ、６２ｂ、６２ｃ
が形成される（図１２（ａ）参照）。
【００９７】次に、スピンコート法により、フォトレジ
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、ミラー電極６４を形成するためのパターンをフォト
レジスト膜に開口する。これにより、フォトレジストマ
スク１００が形成される（図１２（ｂ）参照）。
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、ミラー電極６４を形成するためのパターンをフォト
レジスト膜に開口する。これにより、フォトレジストマ
スク１００が形成される（図１２（ｂ）参照）。
【００９８】次に、フォトレジストマスクをマスクとし
て、全面に、蒸着法により、膜厚２００ｎｍのＡｕ膜、
膜厚２００ｎｍのＴｉ膜、膜厚１００ｎｍのＡｕ膜を順
次積層し、これによりＡｕ／Ｔｉ／Ａｕ構造の積層膜１
０２を形成する（図１３（ａ）参照）。
て、全面に、蒸着法により、膜厚２００ｎｍのＡｕ膜、
膜厚２００ｎｍのＴｉ膜、膜厚１００ｎｍのＡｕ膜を順
次積層し、これによりＡｕ／Ｔｉ／Ａｕ構造の積層膜１
０２を形成する（図１３（ａ）参照）。
【００９９】次に、リフトオフを行う。こうして、積層
膜１０２より成るミラー電極６４が形成される（図１３
（ｂ）参照）。
膜１０２より成るミラー電極６４が形成される（図１３
（ｂ）参照）。
【０１００】次に、スピンコート法により、フォトレジ
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、画素分離溝６６を形成するためのパターンをフォト
レジスト膜に開口する。これにより、フォトレジストマ
スク１０４が形成される（図１４（ａ）参照）。
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、画素分離溝６６を形成するためのパターンをフォト
レジスト膜に開口する。これにより、フォトレジストマ
スク１０４が形成される（図１４（ａ）参照）。
【０１０１】次に、フォトレジストマスク１０４をマス
クとし、ストッパ層３０をエッチングストッパとして、
ドライエッチングを行う。エッチングガスとしては、Ｓ
ｉＣｌ4を用いることができる。これにより、ストッパ
層３０に達する画素分離溝６６が形成される。
クとし、ストッパ層３０をエッチングストッパとして、
ドライエッチングを行う。エッチングガスとしては、Ｓ
ｉＣｌ4を用いることができる。これにより、ストッパ
層３０に達する画素分離溝６６が形成される。
【０１０２】次に、フォトレジストマスク１０４をマス
クとして、ウエットエッチングによりストッパ膜３０を
エッチングする。エッチング液としては、ＨＣｌを用い
ることができる。
クとして、ウエットエッチングによりストッパ膜３０を
エッチングする。エッチング液としては、ＨＣｌを用い
ることができる。
【０１０３】次に、フォトレジストマスク１０４をマス
クとし、ストッパ層２２をエッチングストッパとして、
ドライエッチングを行う。エッチングガスとしては、Ｓ
ｉＣｌ4を用いることができる。これにより、ストッパ
層２２に達する画素分離溝６６が形成される。
クとし、ストッパ層２２をエッチングストッパとして、
ドライエッチングを行う。エッチングガスとしては、Ｓ
ｉＣｌ4を用いることができる。これにより、ストッパ
層２２に達する画素分離溝６６が形成される。
【０１０４】次に、フォトレジストマスク１０４をマス
クとして、ウエットエッチングによりストッパ膜２２を
エッチングする。エッチング液としては、ＨＣｌを用い
ることができる。
クとして、ウエットエッチングによりストッパ膜２２を
エッチングする。エッチング液としては、ＨＣｌを用い
ることができる。
【０１０５】次に、フォトレジストマスク１０４をマス
クとして、ウエットエッチングを行う。エッチング液と
しては、ＨＦとＨ2Ｏ2とＨ2Ｏより成るエッチング液を
用いることができる。こうして、画素分離絶縁層１８の
表面から所定の深さまで、画素分離溝６６が形成され
る。この後、フォトレジストマスク１０４を除去する
（図１４（ｂ）参照）。
クとして、ウエットエッチングを行う。エッチング液と
しては、ＨＦとＨ2Ｏ2とＨ2Ｏより成るエッチング液を
用いることができる。こうして、画素分離絶縁層１８の
表面から所定の深さまで、画素分離溝６６が形成され
る。この後、フォトレジストマスク１０４を除去する
（図１４（ｂ）参照）。
【０１０６】次に、全面に、プラズマＣＶＤ法により、
膜厚５００ｎｍのＳｉＯＮ膜より成る絶縁膜６８を形成
する。これにより、画素分離溝６６内にも絶縁膜６８が
形成される（図１５（ａ）参照）。
膜厚５００ｎｍのＳｉＯＮ膜より成る絶縁膜６８を形成
する。これにより、画素分離溝６６内にも絶縁膜６８が
形成される（図１５（ａ）参照）。
【０１０７】次に、スピンコート法により、フォトレジ
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、オーミック電極が形成された位置に対応するよう
に、フォトレジスト膜に開口部を形成する。これによ
り、フォトレジストマスク１０６が形成される（図１５
（ｂ）参照）。
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、オーミック電極が形成された位置に対応するよう
に、フォトレジスト膜に開口部を形成する。これによ
り、フォトレジストマスク１０６が形成される（図１５
（ｂ）参照）。
【０１０８】次に、フォトレジストマスク１０６をマス
クとして、絶縁膜６８をドライエッチングする。エッチ
ングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることが
できる。こうして、オーミック電極６２ａ、６２ｂ、６
２ｃに対応して、ミラー電極６４に達するコンタクトホ
ール７０が形成される（図１６（ａ）参照）。
クとして、絶縁膜６８をドライエッチングする。エッチ
ングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることが
できる。こうして、オーミック電極６２ａ、６２ｂ、６
２ｃに対応して、ミラー電極６４に達するコンタクトホ
ール７０が形成される（図１６（ａ）参照）。
【０１０９】次に、スピンコート法により、フォトレジ
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、接続電極１４ａ、１４ｂ、１４ｃの形状の開口部を
形成する。これにより、フォトレジストマスク１０８が
形成される（図１６（ｂ）参照）。
スト膜を形成する。次に、フォトリソグラフィ技術を用
い、接続電極１４ａ、１４ｂ、１４ｃの形状の開口部を
形成する。これにより、フォトレジストマスク１０８が
形成される（図１６（ｂ）参照）。
【０１１０】次に、全面に、膜厚７μｍのＩｎ膜を蒸着
する。この後、リフトオフを行う。こうして、Ｉｎ膜よ
り成る接続電極１４ａ、１４ｂ、１４ｃが形成されるこ
ととなる（図１７参照）。
する。この後、リフトオフを行う。こうして、Ｉｎ膜よ
り成る接続電極１４ａ、１４ｂ、１４ｃが形成されるこ
ととなる（図１７参照）。
【０１１１】（変形例）次に、本実施形態の変形例によ
る光半導体装置を図１８を用いて説明する。図１８は、
本実施形態の本変形例による光半導体装置を示す平面図
である。
る光半導体装置を図１８を用いて説明する。図１８は、
本実施形態の本変形例による光半導体装置を示す平面図
である。
【０１１２】本変形例による光半導体装置は、オーミッ
ク電極６２ａ、６２ｃが配線１１０、１１２を介して、
それぞれ接続電極１４ａ、１４ｃに接続されていること
に主な特徴がある。
ク電極６２ａ、６２ｃが配線１１０、１１２を介して、
それぞれ接続電極１４ａ、１４ｃに接続されていること
に主な特徴がある。
【０１１３】図１に示す第１実施形態による光半導体装
置では、オーミック電極６２ａ、６２ｃの上方に位置す
るように接続電極１４ａ、１４ｃを形成していたが、本
変形例によれば、接続電極１４ａ、１４ｃをオーミック
電極６２ａ、６２ｃが形成された位置から離間して形成
することができる。
置では、オーミック電極６２ａ、６２ｃの上方に位置す
るように接続電極１４ａ、１４ｃを形成していたが、本
変形例によれば、接続電極１４ａ、１４ｃをオーミック
電極６２ａ、６２ｃが形成された位置から離間して形成
することができる。
【０１１４】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
限らず種々の変形が可能である。
【０１１５】例えば、上記実施形態では、ＭＱＷ層を２
つ形成した光半導体装置を例に説明したが、更に多くの
ＭＱＷ層を有する光半導体装置にも適用することができ
る。
つ形成した光半導体装置を例に説明したが、更に多くの
ＭＱＷ層を有する光半導体装置にも適用することができ
る。
【０１１６】また、上記実施形態では、赤外線に反応す
る光半導体装置を例に説明したが、あらゆる波長の光に
反応する光半導体装置に適用することができる。
る光半導体装置を例に説明したが、あらゆる波長の光に
反応する光半導体装置に適用することができる。
【０１１７】
【発明の効果】以上の通り、本発明によれば、導電性プ
ラグを用いてコンタクト層と接続電極とがそれぞれ接続
されており、導電性プラグの断面積が極めて小さいの
で、十分に広い面積のＭＱＷ層を確保することができ、
高い感度を得ることができる。
ラグを用いてコンタクト層と接続電極とがそれぞれ接続
されており、導電性プラグの断面積が極めて小さいの
で、十分に広い面積のＭＱＷ層を確保することができ、
高い感度を得ることができる。
【０１１８】また、本発明によれば、導電性プラグの上
部も、光結合層と同様にストライプ状にエッチングされ
ているので、光結合器として機能することができ、これ
により光を散乱することが可能となるので、更に高い感
度を実現することが可能となる。
部も、光結合層と同様にストライプ状にエッチングされ
ているので、光結合器として機能することができ、これ
により光を散乱することが可能となるので、更に高い感
度を実現することが可能となる。
【０１１９】また、本発明によれば、導電性プラグがコ
ンタクトホール内に埋め込まれているので、導電性プラ
グ上に接続電極を形成することができる。したがって、
本実施形態によれば、接続電極の配置位置について、設
計上の自由度を向上することができる。
ンタクトホール内に埋め込まれているので、導電性プラ
グ上に接続電極を形成することができる。したがって、
本実施形態によれば、接続電極の配置位置について、設
計上の自由度を向上することができる。
【図１】本発明の一実施形態による光半導体装置のセン
サ素子基板の一画素を示す断面図及び平面図である。
サ素子基板の一画素を示す断面図及び平面図である。
【図２】本発明の一実施形態による光半導体装置を示す
斜視図である。
斜視図である。
【図３】センサ素子基板と信号読出基板との接続状態を
示す概念図である。
示す概念図である。
【図４】本発明の一実施形態による光半導体装置の製造
方法（その１）を示す工程断面図である。
方法（その１）を示す工程断面図である。
【図５】本発明の一実施形態による光半導体装置の製造
方法（その２）を示す工程断面図である。
方法（その２）を示す工程断面図である。
【図６】本発明の一実施形態による光半導体装置の製造
方法（その３）を示す工程断面図である。
方法（その３）を示す工程断面図である。
【図７】本発明の一実施形態による光半導体装置の製造
方法（その４）を示す工程断面図である。
方法（その４）を示す工程断面図である。
【図８】本発明の一実施形態による光半導体装置の製造
方法（その５）を示す工程断面図である。
方法（その５）を示す工程断面図である。
【図９】本発明の一実施形態による光半導体装置の製造
方法（その６）を示す工程断面図である。
方法（その６）を示す工程断面図である。
【図１０】本発明の一実施形態による光半導体装置の製
造方法（その７）を示す工程断面図である。
造方法（その７）を示す工程断面図である。
【図１１】本発明の一実施形態による光半導体装置の製
造方法（その８）を示す工程断面図である。
造方法（その８）を示す工程断面図である。
【図１２】本発明の一実施形態による光半導体装置の製
造方法（その９）を示す工程断面図である。
造方法（その９）を示す工程断面図である。
【図１３】本発明の一実施形態による光半導体装置の製
造方法（その１０）を示す工程断面図である。
造方法（その１０）を示す工程断面図である。
【図１４】本発明の一実施形態による光半導体装置の製
造方法（その１１）を示す工程断面図である。
造方法（その１１）を示す工程断面図である。
【図１５】本発明の一実施形態による光半導体装置の製
造方法（その１２）を示す工程断面図である。
造方法（その１２）を示す工程断面図である。
【図１６】本発明の一実施形態による光半導体装置の製
造方法（その１３）を示す工程断面図である。
造方法（その１３）を示す工程断面図である。
【図１７】本発明の一実施形態による光半導体装置の製
造方法（その１４）を示す工程断面図である。
造方法（その１４）を示す工程断面図である。
【図１８】本発明の一実施形態による光半導体装置の変
形例を示す平面図である。
形例を示す平面図である。
【図１９】従来の光半導体装置を示す断面図及び平面図
である。
である。
１０…読出回路基板 １２…センサ素子基板 １４ａ、１４ｂ、１４ｃ…接続電極 １６…ＧａＡｓ基板 １８…画素分離絶縁層 ２０…コンタクト層 ２２…ストッパ層 ２４…ｎ形ＧａＡｓ層 ２６…ＭＱＷ層 ２８…コンタクト層 ３０…ストッパ層 ３２…ｎ形ＧａＡｓ層 ３４…ＭＱＷ層 ３６…コンタクト層 ３８…ストッパ層 ４０…表面絶縁層 ４２…ストッパ層 ４４…光結合層 ４６…コンタクトホール ４８…絶縁膜 ５０…導電性プラグ ５２…コンタクトホール ５４…コンタクトホール ５６…絶縁膜 ５８…導電性プラグ ６０…コンタクトホール ６２…オーミック電極 ６４…ミラー電極 ６６…画素分離溝 ６８…絶縁膜 ７０…コンタクトホール ７２…バイアス電源 ７４…信号蓄積部 ７６…信号蓄積部 ７８…読出回路 ８０…信号出力端子 ８２…フォトレジストマスク ８６…フォトレジストマスク ８８…フォトレジストマスク ９０…フォトレジストマスク ９２…フォトレジストマスク ９４…フォトレジストマスク ９６…フォトレジストマスク ９８…積層膜 １００…フォトレジストマスク １０２…積層膜 １０４…フォトレジストマスク １０６…フォトレジストマスク １０８…フォトレジストマスク １１０…配線 １１２…配線 １１４ａ、１１４ｂ、１１４ｃ…接続電極 １１６…ＧａＡｓ基板 １１８…画素分離絶縁層 １２０…コンタクト層 １２６…ＭＱＷ層 １２８…コンタクト層 １３４…ＭＱＷ層 １３６…コンタクト層 １４０…表面絶縁層 １４４…光結合層 １６２ａ、１６２ｂ、１６２ｃ…オーミック電極 １６４…ミラー電極 １６６…画素分離溝 １６８…絶縁膜 ２００…開口部 ２０２…開口部 ２０４…配線 ２０６…配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 均 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 横山 満徳 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F049 MA04 MB07 MB12 NA01 NB03 PA04 PA14 QA06 QA07 QA16 RA04 SE05 SE12 SE16 SS04 SZ12 WA01
Claims (4)
- 【請求項１】 基板上に形成された第１のコンタクト層
と、 前記第１のコンタクト層上に形成された第１の量子井戸
層と、 前記第１の量子井戸層上に形成された第２のコンタクト
層と、 前記第２のコンタクト層上に、ストライプ状に形成され
た光結合層と、 前記光結合層表面から前記第１のコンタクト層に達し、
その上部がストライプ状にエッチングされた第１の導電
性プラグと、 前記光結合層の上面及び側面、並びに、ストライプ状に
エッチングされた領域の前記第１の導電性プラグの上面
及び側面に形成され、前記基板側から入射する光を反射
する反射層とを有することを特徴とする光半導体装置。 - 【請求項２】 請求項１記載の光半導体装置において、 前記基板上、前記第１のコンタクト層下に形成された第
３のコンタクト層と、 前記第３のコンタクト層上、前記第１のコンタクト層下
に形成された、前記第１の量子井戸層と光吸収特性が異
なる第２の量子井戸層と、 前記光結合層表面から前記第３のコンタクト層に達し、
その上部がストライプ状にエッチングされた第２の導電
性プラグとを更に有し、 前記反射層は、ストライプ状にエッチングされた領域の
前記第２の導電性プラグの上面及び側面にも形成されて
いることを特徴とする光半導体装置。 - 【請求項３】 基板上に、第１のコンタクト層を形成す
る工程と、 前記第１のコンタクト層上に、第１の量子井戸層を形成
する工程と、 前記第１の量子井戸層上に、第２のコンタクト層を形成
する工程と、 前記第２のコンタクト層上に、光結合層を形成する工程
と、 前記第１のコンタクト層に達する第１のコンタクトホー
ルを形成する工程と、 前記第１のコンタクトホールの内壁に第１の絶縁膜を形
成する工程と、 前記第１の絶縁膜が形成された前記第１のコンタクトホ
ール内に、前記第１のコンタクト層に接続する第１の導
電性プラグを形成する工程と、 前記第１の導電性プラグの上部及び前記光結合層をスト
ライプ状にエッチングする工程と、 前記光結合層の上面及び側面、並びに、ストライプ状に
形成された領域の前記第１の導電性プラグの上面及び側
面に、反射層を形成する工程とを有することを特徴とす
る光半導体装置の製造方法。 - 【請求項４】 請求項３記載の光半導体装置の製造方法
において、 前記第１のコンタクト層を形成する工程前に、前記基板
上に第３のコンタクト層を形成する工程と、前記第３の
コンタクト層上に前記第１の量子井戸層と光吸収特性が
異なる第２の量子井戸層を形成する工程とを更に有し、 前記第１のコンタクトホールを形成する工程では、前記
第１のコンタクト層に達する第２のコンタクトホールを
も形成し、 前記第１の絶縁膜を形成する工程では、前記第２のコン
タクトホールの底面及び内壁に前記第１の絶縁膜を形成
し、 前記第１の導電性プラグを形成する工程後、前記エッチ
ング工程前に、前記第２のコンタクトホールに接続され
た第３のコンタクトホールを前記第３のコンタクト層に
達するように形成する工程と、前記第３のコンタクトホ
ールの内壁に第２の絶縁膜を形成する工程と、前記第３
のコンタクトホール内に、前記第３のコンタクト層に接
続する第２の導電性プラグを形成する工程とを更に有
し、 前記エッチング工程では、前記第２の導電性プラグの上
部をもストライプ状にエッチングし、 前記反射層を形成する工程では、前記第２の導電性プラ
グの上面及び側面にも前記反射層を形成することを特徴
とする光半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21733999A JP4330210B2 (ja) | 1999-07-30 | 1999-07-30 | 光半導体装置及びその製造方法 |
| US09/604,069 US6437414B1 (en) | 1999-07-30 | 2000-06-26 | Optical semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21733999A JP4330210B2 (ja) | 1999-07-30 | 1999-07-30 | 光半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044483A true JP2001044483A (ja) | 2001-02-16 |
| JP4330210B2 JP4330210B2 (ja) | 2009-09-16 |
Family
ID=16702636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21733999A Expired - Fee Related JP4330210B2 (ja) | 1999-07-30 | 1999-07-30 | 光半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6437414B1 (ja) |
| JP (1) | JP4330210B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266541A (ja) * | 2006-03-30 | 2007-10-11 | Fujitsu Ltd | 多波長量子井戸型赤外線検知器 |
| JP2012104759A (ja) * | 2010-11-12 | 2012-05-31 | Fujitsu Ltd | 赤外線イメージセンサ及び赤外線撮像装置 |
| JP2012129247A (ja) * | 2010-12-13 | 2012-07-05 | Fujitsu Ltd | 赤外線撮像装置 |
| JP2013191799A (ja) * | 2012-03-15 | 2013-09-26 | Fujitsu Ltd | 冷却型半導体素子 |
| JP2017157755A (ja) * | 2016-03-03 | 2017-09-07 | 富士通株式会社 | 光検出器及び光検出器の製造方法 |
| US11070748B2 (en) | 2018-08-01 | 2021-07-20 | Fujitsu Limited | Infrared detector, infrared imaging apparatus using the same, and controlling method of infrared detector |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2849273B1 (fr) * | 2002-12-19 | 2005-10-14 | Commissariat Energie Atomique | Matrice de detecteurs multispectraux |
| US9184202B2 (en) * | 2013-03-15 | 2015-11-10 | Banpil Photonics, Inc. | Broadband image sensor and manufacturing thereof |
| JP6880601B2 (ja) * | 2016-08-22 | 2021-06-02 | 富士通株式会社 | 光検出器及び撮像装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894526A (en) | 1987-01-15 | 1990-01-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Infrared-radiation detector device |
| CA1314614C (en) | 1988-06-06 | 1993-03-16 | Clyde George Bethea | Quantum-well radiation detector |
| US5023685A (en) | 1988-06-06 | 1991-06-11 | Bethea Clyde G | Quantum-well radiation-interactive device, and methods of radiation detection and modulation |
| US5223704A (en) * | 1992-03-31 | 1993-06-29 | At&T Bell Laboratories | Planar buried quantum well photodetector |
| US5318666A (en) * | 1993-04-19 | 1994-06-07 | Texas Instruments Incorporated | Method for via formation and type conversion in group II and group VI materials |
| US5532173A (en) * | 1994-07-14 | 1996-07-02 | The United States Of America As Represented By The Secretary Of The Air Force | FET optical receiver using backside illumination, indium materials species |
| US5506419A (en) | 1994-11-10 | 1996-04-09 | At&T Corp. | Quantum well photodetector with pseudo-random reflection |
| DE69840302D1 (de) * | 1997-10-16 | 2009-01-15 | California Inst Of Techn | Zweiband infrarot quantentopf-detektoranordnung |
-
1999
- 1999-07-30 JP JP21733999A patent/JP4330210B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-26 US US09/604,069 patent/US6437414B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266541A (ja) * | 2006-03-30 | 2007-10-11 | Fujitsu Ltd | 多波長量子井戸型赤外線検知器 |
| JP2012104759A (ja) * | 2010-11-12 | 2012-05-31 | Fujitsu Ltd | 赤外線イメージセンサ及び赤外線撮像装置 |
| JP2012129247A (ja) * | 2010-12-13 | 2012-07-05 | Fujitsu Ltd | 赤外線撮像装置 |
| JP2013191799A (ja) * | 2012-03-15 | 2013-09-26 | Fujitsu Ltd | 冷却型半導体素子 |
| JP2017157755A (ja) * | 2016-03-03 | 2017-09-07 | 富士通株式会社 | 光検出器及び光検出器の製造方法 |
| US11070748B2 (en) | 2018-08-01 | 2021-07-20 | Fujitsu Limited | Infrared detector, infrared imaging apparatus using the same, and controlling method of infrared detector |
Also Published As
| Publication number | Publication date |
|---|---|
| US6437414B1 (en) | 2002-08-20 |
| JP4330210B2 (ja) | 2009-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0892444B1 (en) | Semiconductor device comprising an aggregate of semiconductor micro-needles | |
| KR100301050B1 (ko) | 콘택을포함하는반도체장치의커패시터제조방법 | |
| JPH1075014A (ja) | 不動態化垂直空洞面発光レーザ | |
| JP2001044483A (ja) | 光半導体装置及びその製造方法 | |
| JP2001320079A (ja) | フォトダイオードの製造方法 | |
| KR100480288B1 (ko) | 평면형 애벌랜치 포토다이오드 | |
| US6759725B2 (en) | Light receiving array, method of manufacturing the array, and optical encoder using the array | |
| JP3778406B2 (ja) | フォトセンサおよびイメージセンサ | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| JP3742317B2 (ja) | 半導体発光素子及びその製造方法 | |
| CN114552366A (zh) | 一种soi基单片集成半导体激光器及其制作方法 | |
| JPH05102615A (ja) | 半導体装置およびその製造方法 | |
| JP6089953B2 (ja) | Ｉｉｉ−ｖ化合物半導体素子を作製する方法 | |
| JPS60182779A (ja) | フオトカプラ | |
| JPH06326409A (ja) | 面発光素子 | |
| KR100233144B1 (ko) | 반도체 장치 제조방법 | |
| JPH05343351A (ja) | 半導体装置 | |
| JP2726204B2 (ja) | 半導体導波路型素子の製造法 | |
| JP2001068785A (ja) | 半導体レーザおよびその製法 | |
| JP2006128609A (ja) | リッジ導波型半導体レーザおよびその製造方法 | |
| JPH11150288A (ja) | 光センサ及びその製造方法 | |
| JPS6068676A (ja) | 波長選択形受光器 | |
| JP2000106426A (ja) | 量子井戸型光センサ及びその製造方法 | |
| KR100294696B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140626 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |