JP2001044385A - Ｄｒａｍキャパシタ誘電体膜の製造方法 - Google Patents
Ｄｒａｍキャパシタ誘電体膜の製造方法Info
- Publication number
- JP2001044385A JP2001044385A JP11210985A JP21098599A JP2001044385A JP 2001044385 A JP2001044385 A JP 2001044385A JP 11210985 A JP11210985 A JP 11210985A JP 21098599 A JP21098599 A JP 21098599A JP 2001044385 A JP2001044385 A JP 2001044385A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- tantalum pentoxide
- stage
- storage electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 9
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 33
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 229960001730 nitrous oxide Drugs 0.000 claims 1
- 235000013842 nitrous oxide Nutrition 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 101000614399 Homo sapiens Serine/threonine-protein phosphatase 2A regulatory subunit B'' subunit beta Proteins 0.000 description 1
- 102100040471 Serine/threonine-protein phosphatase 2A regulatory subunit B'' subunit beta Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 良好な誘電率を備えたＤＲＡＭキャパシタ誘
電体膜を製造すること。 【解決手段】 ポリシリコン蓄積電極１０２の表面に五
酸化二タンタル誘電体膜１０４を堆積させてから、五酸
化二タンタル誘電体膜に対して２段階の処理を行うもの
であって、先ず、リモート酸素プラズマ処理あるいは紫
外線オゾン処理を行い、次に、スパイクアニールプロセ
スを行う。
電体膜を製造すること。 【解決手段】 ポリシリコン蓄積電極１０２の表面に五
酸化二タンタル誘電体膜１０４を堆積させてから、五酸
化二タンタル誘電体膜に対して２段階の処理を行うもの
であって、先ず、リモート酸素プラズマ処理あるいは紫
外線オゾン処理を行い、次に、スパイクアニールプロセ
スを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭ(Dynamic
Random Access Memory)キャパシタ誘電体膜の製造方法
に関し、特に、五酸化二タンタル（Ｔａ2 Ｏ5)誘電体膜
の製造方法に関する。
Random Access Memory)キャパシタ誘電体膜の製造方法
に関し、特に、五酸化二タンタル（Ｔａ2 Ｏ5)誘電体膜
の製造方法に関する。
【０００２】
【従来の技術】１トランジスタＤＲＡＭセルは、１つの
ＭＯＳトランジスタと１つのキャパシタからなる。キャ
パシタは、ＤＲＡＭセルが信号を蓄積するための中枢部
分であり、センス増幅器が情報を読み出す時、キャパシ
タに蓄積される電荷が多いほど、ノイズの影響を大幅に
受けにくくなるばかりか、リフレッシュする頻度を減ら
すことができる。キャパシタの電荷蓄積能力を増大させ
る方法としては、（１）キャパシタ面積を増大させて、
キャパシタに蓄積される電荷量を全体として増加させる
方法があるが、ただし、これにより、ＤＲＡＭの集積度
が低下する問題点がある。（２）誘電体膜を薄くするこ
とも行われているが、但し、誘電体膜の材質特性および
製造技術により制約されて、誘電体膜の厚さを薄くする
のにも限界があった。（３）適切な誘電体膜材料を選択
して、誘電体膜の誘電率を増大させ、キャパシタの単位
面積あたり蓄積できる電荷量を増加させる方法もある。
ＭＯＳトランジスタと１つのキャパシタからなる。キャ
パシタは、ＤＲＡＭセルが信号を蓄積するための中枢部
分であり、センス増幅器が情報を読み出す時、キャパシ
タに蓄積される電荷が多いほど、ノイズの影響を大幅に
受けにくくなるばかりか、リフレッシュする頻度を減ら
すことができる。キャパシタの電荷蓄積能力を増大させ
る方法としては、（１）キャパシタ面積を増大させて、
キャパシタに蓄積される電荷量を全体として増加させる
方法があるが、ただし、これにより、ＤＲＡＭの集積度
が低下する問題点がある。（２）誘電体膜を薄くするこ
とも行われているが、但し、誘電体膜の材質特性および
製造技術により制約されて、誘電体膜の厚さを薄くする
のにも限界があった。（３）適切な誘電体膜材料を選択
して、誘電体膜の誘電率を増大させ、キャパシタの単位
面積あたり蓄積できる電荷量を増加させる方法もある。
【０００３】五酸化二タンタルの誘電率は約25と高いた
め、ＯＮＯ(Oxide-Nitride Oxide,酸化膜−窒化膜−酸
化膜）誘電体膜にとってかわる傾向にある。従来の五酸
化二タンタル誘電体膜は化学気相堆積法によって堆積さ
れるものであるが、このときの五酸化二タンタル誘電体
膜のリーク電流が深刻であるため、酸素を満した雰囲気
において約７５０〜８００℃の温度で熱処理をしなけれ
ばならなかった。しかし、熱処理の段階で五酸化二タン
タルとポリシリコン蓄積電極との境界面に酸化シリコン
が形成されるため、キャパシタ全体の誘電体膜の誘電率
が低下してしまう。したがって、これまでの製造プロセ
スにおいて、五酸化二タンタルを誘電体膜として得られ
る誘電率が25を達成することは不可能であった。
め、ＯＮＯ(Oxide-Nitride Oxide,酸化膜−窒化膜−酸
化膜）誘電体膜にとってかわる傾向にある。従来の五酸
化二タンタル誘電体膜は化学気相堆積法によって堆積さ
れるものであるが、このときの五酸化二タンタル誘電体
膜のリーク電流が深刻であるため、酸素を満した雰囲気
において約７５０〜８００℃の温度で熱処理をしなけれ
ばならなかった。しかし、熱処理の段階で五酸化二タン
タルとポリシリコン蓄積電極との境界面に酸化シリコン
が形成されるため、キャパシタ全体の誘電体膜の誘電率
が低下してしまう。したがって、これまでの製造プロセ
スにおいて、五酸化二タンタルを誘電体膜として得られ
る誘電率が25を達成することは不可能であった。
【０００４】
【発明が解決しようとする課題】従来の上記課題を解決
する方法として、ポリシリコン蓄積電極を完成させてか
ら、その表面で窒化反応を進行させた後に、五酸化二タ
ンタルを堆積させ、さらに、酸素雰囲気での熱処理によ
って五酸化二タンタルの品質を向上させる方法があっ
た。この方法では、ポリシリコン蓄積電極の表面に窒化
反応により窒化シリコン（ＳｉＮ）または窒化酸化シリ
コン（ＳｉＯＮ）が生成されるものの、ポリシリコン蓄
積電極との境界面に酸化シリコンが形成されることを抑
制することができなかった。
する方法として、ポリシリコン蓄積電極を完成させてか
ら、その表面で窒化反応を進行させた後に、五酸化二タ
ンタルを堆積させ、さらに、酸素雰囲気での熱処理によ
って五酸化二タンタルの品質を向上させる方法があっ
た。この方法では、ポリシリコン蓄積電極の表面に窒化
反応により窒化シリコン（ＳｉＮ）または窒化酸化シリ
コン（ＳｉＯＮ）が生成されるものの、ポリシリコン蓄
積電極との境界面に酸化シリコンが形成されることを抑
制することができなかった。
【０００５】従来の上記課題を解決する別の方法とし
て、ポリシリコン蓄積電極上に五酸化二タンタルを堆積
させてから、五酸化二タンタルに対して２段階の処理を
行う方法があり、先ず、第１段階として、約３００〜４
５０℃で紫外線オゾン（ＵＶ−Ｏ3)処理を行うと、五酸
化二タンタル内部の炭素を含む不純物を除去することが
でき、このとき、ポリシリコン蓄積電極の表面に酸化シ
リコンが形成されることは防止される。次に、第２段階
として、約７００〜８００℃で熱処理を行い、五酸化二
タンタルを非晶質から結晶質に変換すると、五酸化二タ
ンタルのリーク電流を改善することができるものの、こ
のとき、この方法でも、ポリシリコン蓄積電極の表面に
酸化シリコンが形成されることを防止することはできな
かった。
て、ポリシリコン蓄積電極上に五酸化二タンタルを堆積
させてから、五酸化二タンタルに対して２段階の処理を
行う方法があり、先ず、第１段階として、約３００〜４
５０℃で紫外線オゾン（ＵＶ−Ｏ3)処理を行うと、五酸
化二タンタル内部の炭素を含む不純物を除去することが
でき、このとき、ポリシリコン蓄積電極の表面に酸化シ
リコンが形成されることは防止される。次に、第２段階
として、約７００〜８００℃で熱処理を行い、五酸化二
タンタルを非晶質から結晶質に変換すると、五酸化二タ
ンタルのリーク電流を改善することができるものの、こ
のとき、この方法でも、ポリシリコン蓄積電極の表面に
酸化シリコンが形成されることを防止することはできな
かった。
【０００６】
【課題を解決するための手段】そこで、本発明に係るＤ
ＲＡＭキャパシタ誘電体膜の製造方法は、ポリシリコン
蓄積電極上に五酸化二タンタル誘電体膜を堆積させてか
ら、五酸化二タンタル誘電体膜に対して２段階の処理工
程を実施するものであって、先ず、リモート酸素プラズ
マ処理あるいは紫外線オゾン処理を行ってから、スパイ
クアニールプロセスを実施するものである。
ＲＡＭキャパシタ誘電体膜の製造方法は、ポリシリコン
蓄積電極上に五酸化二タンタル誘電体膜を堆積させてか
ら、五酸化二タンタル誘電体膜に対して２段階の処理工
程を実施するものであって、先ず、リモート酸素プラズ
マ処理あるいは紫外線オゾン処理を行ってから、スパイ
クアニールプロセスを実施するものである。
【０００７】本発明に係る好適な実施の形態によれば、
五酸化二タンタル誘電体膜の形成方法は、例えば化学気
相堆積法を利用するものとする。その後、五酸化二タン
タル誘電体膜の純度ならびに誘電率を向上させ、リーク
電流の発生を防止するために、本発明では上記の２段階
の処理を行うものである。第１段階のリモート酸素プラ
ズマ処理は、３５０〜５００℃で３０〜１２０秒間行わ
れる。もしも第１段階が紫外線オゾン処理であれば、３
００〜４５０℃で行う。第２段階のスパイクアニールプ
ロセスは、酸素または酸化窒素を含んだ雰囲気におい
て、１０００〜１２００℃の温度で、毎秒５０〜２５０
℃の温度上昇により、１〜２秒間行うものである。
五酸化二タンタル誘電体膜の形成方法は、例えば化学気
相堆積法を利用するものとする。その後、五酸化二タン
タル誘電体膜の純度ならびに誘電率を向上させ、リーク
電流の発生を防止するために、本発明では上記の２段階
の処理を行うものである。第１段階のリモート酸素プラ
ズマ処理は、３５０〜５００℃で３０〜１２０秒間行わ
れる。もしも第１段階が紫外線オゾン処理であれば、３
００〜４５０℃で行う。第２段階のスパイクアニールプ
ロセスは、酸素または酸化窒素を含んだ雰囲気におい
て、１０００〜１２００℃の温度で、毎秒５０〜２５０
℃の温度上昇により、１〜２秒間行うものである。
【０００８】上記のような本発明によれば、第１段階の
処理温度が低く、かつ第２段階の処理時間が極めて短い
ため、製造プロセスの熱履歴を低減させることができ、
さらに、第２段階でポリシリコン蓄積電極の表面に生成
される酸化シリコンが無視できるほど微量なものとなる
から、五酸化二タンタル誘電体膜の誘電率をほぼ最高値
となる25とすることができる。
処理温度が低く、かつ第２段階の処理時間が極めて短い
ため、製造プロセスの熱履歴を低減させることができ、
さらに、第２段階でポリシリコン蓄積電極の表面に生成
される酸化シリコンが無視できるほど微量なものとなる
から、五酸化二タンタル誘電体膜の誘電率をほぼ最高値
となる25とすることができる。
【０００９】
【発明の実施の形態】以下、本発明に係るＤＲＡＭキャ
パシタ誘電体膜の製造方法の実施の形態を図面を参照し
て詳細に説明する。ただし、以下の実施の形態は一具体
例にすぎない。本発明の技術分野の当業者であれば下記
の実施の形態から適当な変更ならびに修正が当然なされ
うるものであるから、本発明に関する特許権保護の範囲
は特許請求の範囲および、それと均等な領域を基準とし
て定められるものである。
パシタ誘電体膜の製造方法の実施の形態を図面を参照し
て詳細に説明する。ただし、以下の実施の形態は一具体
例にすぎない。本発明の技術分野の当業者であれば下記
の実施の形態から適当な変更ならびに修正が当然なされ
うるものであるから、本発明に関する特許権保護の範囲
は特許請求の範囲および、それと均等な領域を基準とし
て定められるものである。
【００１０】図１は本発明の実施の形態を説明するため
のＤＲＡＭキャパシタ要部を示す断面図である。この図
１において、１００は半導体シリコン基板のような基板
をである。この基板１００上に例えば酸化シリコンを素
材とする絶縁層１１０を挟んでポリシリコン蓄積電極１
０２がすでに形成されているものとする。この実施の形
態では、ポリシリコン蓄積電極１０２は簡単な柱状に形
成されており、かつ絶縁層１１０に形成されたコンタク
トホールを介して基板１００表面に接続されている。こ
のようにして基板１００上にポリシリコン蓄積電極１０
２を形成した後、このポリシリコン蓄積電極１０２上に
例えば化学気相堆積法により五酸化二タンタル誘電体膜
１０４を被覆させる。
のＤＲＡＭキャパシタ要部を示す断面図である。この図
１において、１００は半導体シリコン基板のような基板
をである。この基板１００上に例えば酸化シリコンを素
材とする絶縁層１１０を挟んでポリシリコン蓄積電極１
０２がすでに形成されているものとする。この実施の形
態では、ポリシリコン蓄積電極１０２は簡単な柱状に形
成されており、かつ絶縁層１１０に形成されたコンタク
トホールを介して基板１００表面に接続されている。こ
のようにして基板１００上にポリシリコン蓄積電極１０
２を形成した後、このポリシリコン蓄積電極１０２上に
例えば化学気相堆積法により五酸化二タンタル誘電体膜
１０４を被覆させる。
【００１１】その後、キャパシタの上部電極を形成する
前に、堆積した五酸化二タンタル誘電体膜１０４に対し
て図２に示すように２段階の処理を行う。五酸化二タン
タル誘電体膜１０４に対する第１段階の処理ステップ
は、例えば、ステップ２００であり、その場合、リモー
ト酸素プラズマ処理を実施する。この工程が必要とする
温度は約３５０〜５００℃であり、所要時間は約３０〜
１２０秒間である。リモート酸素プラズマより発生する
プラズマは、主に中性Ｏ* （活性状態の酸素原子）から
なり、かつプラズマ反応室に電荷を有するイオンが存在
していないため、Ｏ* は五酸化二タンタル誘電体膜１０
４の内部に拡散して、ＣＯ、ＣＯ2 、Ｈ2Ｏ等の化合物
を形成してから、五酸化二タンタル誘電体膜１０４から
揮発分離して、五酸化二タンタル誘電体膜１０４の純度
を向上させることができる。なお、この時の五酸化二タ
ンタル誘電体膜１０４はまだ非晶質状態である。また、
ステップ２００はステップ２１０に置き換えることがで
き、例えば紫外線オゾン処理とし、その工程温度を約３
００〜４５０℃とすることができる。
前に、堆積した五酸化二タンタル誘電体膜１０４に対し
て図２に示すように２段階の処理を行う。五酸化二タン
タル誘電体膜１０４に対する第１段階の処理ステップ
は、例えば、ステップ２００であり、その場合、リモー
ト酸素プラズマ処理を実施する。この工程が必要とする
温度は約３５０〜５００℃であり、所要時間は約３０〜
１２０秒間である。リモート酸素プラズマより発生する
プラズマは、主に中性Ｏ* （活性状態の酸素原子）から
なり、かつプラズマ反応室に電荷を有するイオンが存在
していないため、Ｏ* は五酸化二タンタル誘電体膜１０
４の内部に拡散して、ＣＯ、ＣＯ2 、Ｈ2Ｏ等の化合物
を形成してから、五酸化二タンタル誘電体膜１０４から
揮発分離して、五酸化二タンタル誘電体膜１０４の純度
を向上させることができる。なお、この時の五酸化二タ
ンタル誘電体膜１０４はまだ非晶質状態である。また、
ステップ２００はステップ２１０に置き換えることがで
き、例えば紫外線オゾン処理とし、その工程温度を約３
００〜４５０℃とすることができる。
【００１２】次に、五酸化二タンタル誘電体膜１０４の
第２段階の処理プロセスは、例えばステップ２２０とし
て、スパイクアニール(spike annel）プロセスを行うも
ので、酸素、一酸化二窒素（Ｎ2 Ｏ）あるいは酸化窒素
（ＮＯ）を含んだ雰囲気において、毎秒約５０〜２５０
℃の温度上昇により、約１０００〜１２００℃の温度で
約１〜２秒間だけ実施する。この段階で、五酸化二タン
タル誘電体膜１０４中に残った炭素がさらに除去される
ため、五酸化二タンタル誘電体膜１０４の純度を一層向
上させることができる。この第２段階の実施時間が僅か
１〜２秒間であるため、ポリシリコン蓄積電極１０２の
表面に形成される酸化シリコンは無視できるほど微量な
ものとなる。上述した２段階の処理を経て、五酸化二タ
ンタル誘電体膜１０４は純化されるとともに、結晶状態
となる。
第２段階の処理プロセスは、例えばステップ２２０とし
て、スパイクアニール(spike annel）プロセスを行うも
ので、酸素、一酸化二窒素（Ｎ2 Ｏ）あるいは酸化窒素
（ＮＯ）を含んだ雰囲気において、毎秒約５０〜２５０
℃の温度上昇により、約１０００〜１２００℃の温度で
約１〜２秒間だけ実施する。この段階で、五酸化二タン
タル誘電体膜１０４中に残った炭素がさらに除去される
ため、五酸化二タンタル誘電体膜１０４の純度を一層向
上させることができる。この第２段階の実施時間が僅か
１〜２秒間であるため、ポリシリコン蓄積電極１０２の
表面に形成される酸化シリコンは無視できるほど微量な
ものとなる。上述した２段階の処理を経て、五酸化二タ
ンタル誘電体膜１０４は純化されるとともに、結晶状態
となる。
【００１３】
【発明の効果】以上説明したように本発明のＤＲＡＭキ
ャパシタ誘電体膜の製造方法によれば、 （１）五酸化二タンタル誘電体膜とポリシリコン蓄積電
極との間の酸化シリコンは無視できるほど微量なもので
あるため、キャパシタの誘電体膜の誘電率をほぼ五酸化
二タンタルの最大値２５に近づけることができる。 （２）五酸化二タンタル誘電体膜に対して２段階の処理
を行う時、第１段階のリモート酸素プラズマは比較的低
い温度で行われ、かつ、第２段階のスパイクアニールプ
ロセスの所要時間が極めて短いため、誘電体膜の製造プ
ロセスの熱履歴を低減させることができる。という効果
がある。
ャパシタ誘電体膜の製造方法によれば、 （１）五酸化二タンタル誘電体膜とポリシリコン蓄積電
極との間の酸化シリコンは無視できるほど微量なもので
あるため、キャパシタの誘電体膜の誘電率をほぼ五酸化
二タンタルの最大値２５に近づけることができる。 （２）五酸化二タンタル誘電体膜に対して２段階の処理
を行う時、第１段階のリモート酸素プラズマは比較的低
い温度で行われ、かつ、第２段階のスパイクアニールプ
ロセスの所要時間が極めて短いため、誘電体膜の製造プ
ロセスの熱履歴を低減させることができる。という効果
がある。
【図面の簡単な説明】
【図１】本発明に係るＤＲＡＭキャパシタ誘電体膜の製
造方法の実施の形態を説明するための、ＤＲＡＭキャパ
シタ要部を示す断面図。
造方法の実施の形態を説明するための、ＤＲＡＭキャパ
シタ要部を示す断面図。
【図２】本発明の実施の形態に係る五酸化二タンタル誘
電体膜の処理プロセスを示すフローチャート。
電体膜の処理プロセスを示すフローチャート。
１００ 基板 １０２ ポリシリコン蓄積電極 １０４ 五酸化二タンタル誘電体膜 １１０ 絶縁層 ２００ ステップ（リモート酸素プラズマ処理） ２１０ ステップ（紫外線オゾン処理） ２２０ ステップ（スパイクアニール処理プロセス）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 游 萃 蓉 台湾新竹縣竹東鎮北興路三段512號７樓 Ｆターム(参考） 5F083 AD21 AD22 AD42 JA06 JA32 MA06 MA17 PR33 PR48
Claims (8)
- 【請求項１】 ポリシリコン蓄積電極を設けた基板を用
意するステップと、 前記ポリシリコン蓄積電極上に五酸化二タンタル膜を被
覆させるステップと、 前記五酸化二タンタル膜をリモート酸素プラズマ処理す
るステップと、 前記五酸化二タンタル膜に対してスパイクアニールプロ
セスを行うステップとを具備することを特徴とするＤＲ
ＡＭキャパシタ誘電体膜の製造方法。 - 【請求項２】 請求項１記載の方法において、前記リモ
ート酸素プラズマ処理工程は３５０〜５００℃の温度で
３０〜１２０秒間行われることを特徴とするＤＲＡＭキ
ャパシタ誘電体膜の製造方法。 - 【請求項３】 ポリシリコン蓄積電極を設けた基板を用
意するステップと、 前記ポリシリコン蓄積電極上に五酸化二タンタル膜を被
覆させるステップと、 前記五酸化二タンタル膜を紫外線オゾン処理するステッ
プと、 前記五酸化二タンタル膜に対してスパイクアニールプロ
セスを行うステップとを具備することを特徴とするＤＲ
ＡＭキャパシタ誘電体膜の製造方法。 - 【請求項４】 請求項３記載の方法において、紫外線オ
ゾン処理は３００〜４５０℃の温度で行うことを特徴と
するＤＲＡＭキャパシタ誘電体膜の製造方法。 - 【請求項５】 請求項１または３記載の方法において、
五酸化二タンタル膜の形成は化学気相堆積法で行われる
ことを特徴とするＤＲＡＭキャパシタ誘電体膜の製造方
法。 - 【請求項６】 請求項１または３記載の方法において、
スパイクアニールプロセスは、１０００〜１２００℃の
温度で、温度上昇速度を毎秒５０〜２５０℃とし、１〜
２秒間行うものであることを特徴とするＤＲＡＭキャパ
シタ誘電体膜の製造方法。 - 【請求項７】 請求項６記載の方法において、スパイク
アニールプロセスは、酸素を含む雰囲気で行われること
を特徴とするＤＲＡＭキャパシタ誘電体膜の製造方法。 - 【請求項８】 請求項６記載の方法において、スパイク
アニールプロセスは、一酸化二窒素を含む雰囲気で行わ
れることを特徴とするＤＲＡＭキャパシタ誘電体膜の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21098599A JP3685654B2 (ja) | 1999-07-26 | 1999-07-26 | Ｄｒａｍキャパシタ誘電体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21098599A JP3685654B2 (ja) | 1999-07-26 | 1999-07-26 | Ｄｒａｍキャパシタ誘電体膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044385A true JP2001044385A (ja) | 2001-02-16 |
| JP3685654B2 JP3685654B2 (ja) | 2005-08-24 |
Family
ID=16598414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21098599A Expired - Fee Related JP3685654B2 (ja) | 1999-07-26 | 1999-07-26 | Ｄｒａｍキャパシタ誘電体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3685654B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388467B1 (ko) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법 |
| JP2006173532A (ja) * | 2004-12-20 | 2006-06-29 | Nippon Hoso Kyokai <Nhk> | 有機トランジスタおよび有機トランジスタの形成方法 |
-
1999
- 1999-07-26 JP JP21098599A patent/JP3685654B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388467B1 (ko) * | 2001-06-30 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법 |
| JP2006173532A (ja) * | 2004-12-20 | 2006-06-29 | Nippon Hoso Kyokai <Nhk> | 有機トランジスタおよび有機トランジスタの形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3685654B2 (ja) | 2005-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548368B1 (en) | Method of forming a MIS capacitor | |
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2001203330A (ja) | 半導体素子のキャパシターの製造方法 | |
| JP3694410B2 (ja) | 集積回路内にコンデンサを製造する方法 | |
| JP4486735B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US6740553B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6133086A (en) | Fabrication method of a tantalum pentoxide dielectric layer for a DRAM capacitor | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3189813B2 (ja) | 半導体装置の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| US6835658B2 (en) | Method of fabricating capacitor with hafnium | |
| JP4063570B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| JP3685654B2 (ja) | Ｄｒａｍキャパシタ誘電体膜の製造方法 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| KR20030042106A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| US6893963B2 (en) | Method for forming a titanium nitride layer | |
| KR100342873B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| JP2003124348A (ja) | 半導体装置及びその製造方法 | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US20080090375A1 (en) | Method for manufacturing a semiconductor device including a stacked capacitor | |
| TW426974B (en) | Fabrication method of dielectric layer for the dynamic random access memory capacitor | |
| KR100702116B1 (ko) | 고유전체 커패시터를 갖는 반도체 소자의 제조 방법 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040915 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |