JP2001037225A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2001037225A JP2001037225A JP11209530A JP20953099A JP2001037225A JP 2001037225 A JP2001037225 A JP 2001037225A JP 11209530 A JP11209530 A JP 11209530A JP 20953099 A JP20953099 A JP 20953099A JP 2001037225 A JP2001037225 A JP 2001037225A
- Authority
- JP
- Japan
- Prior art keywords
- main
- phase
- primary winding
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
を直列接続した回路がブリッジ回路310に並列接続さ
れており、直列接続回路の接続点Cと、ブリッジ回路3
10の出力点Bの間は、共振コイル308と補助一次巻
線306とを介して接続されている。ブリッジ回路31
0を構成する各主スイッチ素子311a、312a、3
11b、312bには、共振コンデンサ313a、31
4a、313b、314bがそれぞれ並列接続されてい
る。補助一次巻線306は、ブリッジ回路310にHブ
リッジ接続された主一次巻線331と磁気結合されてお
り、共振コイル308の共振動作中にブリッジ回路31
0を制御し、補助一次巻線306に誘起された電圧で共
振動作を終了させるようになっている。
Description
の技術分野にかかり、特に、コンデンサとコイルの共振
現象を用いたスイッチング電源に関する。
の電源装置が得られることから、近年では同期整流方式
の電源装置が注目されている。
術の電源装置を示しており、一次側主ブリッジ回路51
0と、二次側整流平滑回路520と、主トランス530
と、制御回路540とを有している。
リッジトランジスタ511a、511b、512a、5
12b(ここでは、全てnチャネルMOSFETであ
る。)を有している。
B相に分け、A相動作のときに導通するブリッジトラン
ジスタを符号511a、512aで示し、B相動作のと
きに導通するブリッジトランジスタを符号511b、5
12bで示す。
と、該一次巻線531と磁気結合した二次巻線532
(532a、532b)とが設けられている。
ジ回路510の出力部分に接続されており、該一次側巻
線531と、4個のブリッジトランジスタ511a、5
11b、512a、512bとはHブリッジ接続されて
いる。
流電圧、又は蓄電池が出力する直流電圧を模式的に示し
た直流電圧源であり、その高電圧側は電源電圧ライン5
17に接続され、低電圧側はグラウンドライン518に
接続されている。
517とグラウンドライン518に接続されており、B
相のブリッジトランジスタ511b、512bが遮断し
ている状態で、A相のブリッジトランジスタ511a、
512aが導通すると、直流電圧源519から一次巻線
531に、A相の電流iAが供給される。
a、512aが遮断している状態で、B相のブリッジト
ランジスタ511b、512bが導通すると、一次巻線
531にはB相の電流iBが供給される。A相の電流iA
とB相の電流iBとは互いに逆向きである。
れており、A相の二次巻線532aとB相の二次巻線5
32bとに分割されている。
イル525と、出力コンデンサ526と、2個の整流用
トランジスタ523a、523bを有している。
bの共通端子(センタータップ部分)は、グラウンド端子
528に接続されており、他の端子は、それぞれ整流用
トランジスタ542a、523bのソース端子に接続さ
れている。
のドレイン端子は、チョークコイル525の一端に共通
に接続されている。符号527はチョークコイル525
の他端を示しており、出力端子にされており、該出力端
子527とグラウンド端子528の間に出力コンデンサ
526が接続されている。また、符号529は負荷を示
しており、出力端子527とグラウンド端子の間に接続
されている。
49で絶縁された状態で、制御回路540に入力されて
いる。
誤差増幅器542と、発振器543と、比較器544
と、駆動回路545とを有しており、誤差増幅器542
が、フォトカプラ549から入力された電圧と基準電圧
源541の出力電圧との差分を増幅し、比較器544に
出力するように構成されている。
力された電圧と、発振器543の出力波形とを比較し、
比較結果を駆動回路545に出力するように構成されて
いる。
果に基づいて、誤差増幅器142が検出するフォトカプ
ラ549の出力電圧と、基準電圧源541の出力電圧の
差分が小さくなる方向に、ブリッジトランジスタ511
a、512a、511b、512bの導通時間を制御す
るように構成されている。
7の出力電圧が変動しても、制御回路540の動作によ
って、その変動分を吸収するように主ブリッジ回路51
0が制御され、出力端子527の出力電圧は一定電圧を
維持するようになっている。
22は、電源装置501が運転中であって、A相及びB
相のブリッジトランジスタ511a、512a、511
b、512bが遮断状態にあり、チョークコイル525
に蓄積されたエネルギーにより、二次側に電流が流れて
いる状態を示している。
内部には、それぞれ寄生ダイオード524a、524b
が形成されており、チョークコイル525に生じた起電
力によって寄生ダイオード524a、524bが順バイ
アスされ、それぞれ電流I55 1、I552が流れている。
イミングチャートであり、その状態は、タイミングチャ
ート中の時刻t1以前の波形で表される。
511a、512aのゲート端子に正電圧が印加され、
導通すると、一次巻線531の両端は、電源電圧ライン
517とグラウンドライン518に接続される。その結
果、図23の符号I553で示す電流が流れる。
ジトランジスタ511a、512aが導通したときに
は、A相の整流用トランジスタ523aのソース端子に
正電圧を印加する極性で接続されており、そのとき、B
相の二次巻線523bには、B相の整流用トランジスタ
523aのソース端子に負電圧を印加する極性の電圧が
誘起される。
スタ523aのゲート端子に、A相のブリッジトランジ
スタ511a、512aのゲート端子と一緒に正電圧を
印加する。
端子の電圧がドレイン端子の電圧よりも高い状態で、ゲ
ート端子にスレッショルド電圧以上の電圧が印加される
と、通常の動作とは逆向きに、ソース端子からドレイン
端子に向けて電流が流れる。
と呼ばれている(pチャネルMOSFETでは、ソース
端子にドレイン端子よりも低い電圧が印加され、且つ、
ゲート端子にもドレイン端子よりも低い電圧が印加され
る状態が第3象限動作と呼ばれる。)。
の特性を示すグラフであり、横軸がソース端子を基準と
したドレイン端子の電圧VDSを示しており、縦軸がドレ
イン端子からソース端子に向けて流れる方向を正方向に
とった場合のドレイン電流I Dを示している。
SFETの動作であり、第3象限の範囲にある実線の特
性が第3象限動作である。ドレイン電圧VDSが小さいう
ちは抵抗特性を示しているが、ドレイン電圧VDSが大き
くなり、寄生ダイオード524aの導通電圧以上の電圧
になると、ダイオード特性になる。
のグラフは、MOSFETが導通状態にない場合の寄生
ダイオードの特性であり、第3象限動作を行っている場
合は、寄生ダイオードに電流が流れる場合に比べ、電力
損失が小さくなることが分かる。
部の寄生ダイオード524aが導通しており、ソース端
子の電圧がドレイン端子の電圧よりも高くなっている。
るから、A相の整流用トランジスタ523aは第三象限
動作をし、ソース端子からドレイン端子に向けて図23
中の電流I554が流れる。従って、このときのA相の整
流用トランジスタ523aに生じる損失は小さい。
る電流I554は、チョークコイル525を通って負荷5
29及び出力コンデンサ526に供給されるため、チョ
ークコイル525に磁気エネルギーが蓄積される。
ブリッジトランジスタ511a、512aと整流用トラ
ンジスタ523aとが遮断すると、図24に示すよう
に、チョークコイル525に起電力が生じ、チョークコ
イル525に蓄積されたエネルギーによって、2個の寄
生ダイオード524a、524bに、それぞれ電流I55
5、I556が流される。
トランジスタ511b、512bが導通すると、一次巻
線531には、図25に示すように、直流電圧源517
から電流I557で示す電流が供給される。このとき、B
相の整流用トランジスタ523bのゲート端子には正電
圧が印加されるので、その整流用トランジスタ523b
は第3象限動作をし、電流I558をチョークコイル52
5に流し、エネルギーを蓄積させる。
ジスタ511a、512a、511b、512b、及び
整流用トランジスタ523a、523bが遮断すると、
最初に説明した状態に戻る。以後は、上記と同じ動作を
繰り返す。
ジスタを用い、ゲート端子を制御し、第3象限動作をさ
せて電流を流すと整流回路にダイオード素子を用いる場
合よりも損失が少なくて済む。
12a、511b、512b、523a、523bが導
通するときに、図26のタイミングチャート中で符号5
61a、562a、561b、562bに示す波形のよ
うに、寄生ダイオード524a、524bのリカバリー
の影響があって、瞬間的に大電流が流れてしまう。その
電流が流れるときには、ソース・ドレイン間に電圧が印
加された状態なので、損失が生じてしまう。
められるようになっており、その損失を無視することが
できなくなってきた。
の不都合を解決するために創作されたものであり、その
目的は、損失の小さいスイッチング電源を提供すること
にある。
に、請求項1記載の発明は、電源装置であって、4個の
主スイッチ素子がブリッジ接続され、直流電圧源から電
流を供給されるように接続された主ブリッジ回路と、主
トランス内に配置され、前記主ブリッジ回路の出力点に
Hブリッジ接続された主一次巻線と、前記主トランス内
に配置され、前記一次巻線に磁気結合されたA相とB相
の主二次巻線と、前記A相と前記B相の主二次巻線に誘
起された電圧を整流平滑する主整流平滑回路と、前記各
主スイッチ素子に並列接続された共振コンデンサと、前
記各主スイッチ素子に逆並列接続された整流素子と、副
スイッチ素子と補助整流素子とが直列接続された回路が
更に接続点で直列に接続されて構成された副ブリッジ回
路と、互いに直列接続された補助一次巻線と共振コイル
とを有し、前記副ブリッジ回路は前記主ブリッジ回路に
並列に接続され、前記補助一次巻線と前記共振コイルと
が直列接続された回路は、前記副ブリッジ回路の前記接
続点と、前記主ブリッジ回路の前記出力点との間に接続
され、前記補助一次巻線は、前記一次巻線と前記二次巻
線とに磁気結合されている。請求項2記載の発明は、請
求項1記載の電源装置であって、前記補助一次巻線は、
前記主トランス内に配置された電源装置である。請求項
3記載の発明は、請求項1又は請求項2のいずれか1項
記載の電源装置であって、前記共振コンデンサには、前
記主スイッチ素子の容量成分が用いられた電源装置であ
る。請求項4記載の発明は、請求項1乃至請求項3のい
ずれか1項記載の電源装置であって、前記共振コイルに
は、前記補助一次巻線の漏れインダクタンスが用いられ
た電源装置である。請求項5記載の発明は、請求項1乃
至請求項3のいずれか1項記載の電源装置であって、前
記各主スイッチ素子にはMOSFETが用いられ、前記
逆並列接続された整流素子には前記各MOSFET内の
寄生ダイオードが用いられた電源装置である。請求項6
記載の発明は、請求項1乃至請求項4のいずれか1項記
載の電源装置であって、前記各主スイッチ素子にはIG
BTが用いられた電源装置である。請求項7記載の発明
は、請求項1乃至請求項6のいずれか1項記載の電源装
置であって、前記主整流平滑回路は、前記A相と前記B
相の主二次巻線に誘起された電圧を整流するA相とB相
の主整流素子と、前記A相と前記B相の主整流素子が整
流した電流が流されるチョークコイルとを有する電源装
置である。
個の主スイッチ素子のうち、A相の2個の主スイッチ素
子が導通したときと、B相の2個の主スイッチ素子が導
通したときとで、直流電圧源から供給され、主一次巻線
に流れる電流が互いに逆向きになるようになっている。
を制御することで、補助一次巻線と共振コイルに電流を
流すことができる。
振コンデンサとが共振動作した場合、共振電流は補助一
次巻線と補助整流素子とを流れる。補助一次巻線は、主
一次巻線と主二次巻線とに磁気結合しているので、主一
次巻線に流れる電流を制御し、補助一次巻線に電圧を誘
起させ、補助整流素子を逆バイアスさせると、共振動作
を終了させることができる。
スタやMOSFETやIGBTを用いることができる。
MOSFETを用いた場合、内蔵されている寄生ダイオ
ードを整流素子として利用することができる。主スイッ
チ素子にバイポーラトランジスタやIGBTを用いた場
合、整流素子(ダイオード素子)を各主スイッチ素子に逆
並列接続するとよい。
振コンデンサを並列接続してもよいが、共振コンデンサ
を外付けせずに、主スイッチ素子の内部容量成分を利用
することができる。動作周波数が高い場合には、共振コ
ンデンサの容量値は小さくて済むので、内部容量成分を
利用することができる。
ンダクタンスを利用することもできる。
の電源装置を示している。この電源装置3は、一次側の
主ブリッジ回路310と、二次側の主整流平滑回路32
0と、主トランス330と、制御回路340と、高効率
化回路300とを有している。
号319は、商用電圧を整流平滑した電圧を模式的に示
した直流電圧源であり、該直流電圧源319の高電圧側
は、電圧ライン317に接続され、低電圧側はグラウン
ドライン318に接続されている。
ルMOSFETで構成された4個の主スイッチ素子31
1a、311b、312a、312bを有している。
a、311b、312bはブリッジ接続されている(4
個の主スイッチ素子311a、312a、311b、3
12bのうち、2個の主スイッチ素子311a、312
bと、他の2個の主スイッチ素子311b、312aと
がそれぞれ直列接続されており、直列接続された回路の
両端が電源電圧ライン317とグラウンドライン318
に接続されている。
1が設けられている。符号D、Eは、主スイッチ素子3
11a、312a、311b、312bが互いに直列接
続された部分を示しており、その部分は主ブリッジ回路
310の出力点になっている。主一次巻線331の両端
は、出力点D、Eにそれぞれ接続されており、主ブリッ
ジ回路310(4個の主スイッチ素子311a、311
b、312a、312b)と、主一次巻線331とでH
主ブリッジ回路が構成されている。
リッジ回路310の一つの出力端子Aとの間には、偏励
磁防止用のコンデンサ359が挿入されており、主一次
巻線331に流れる直流成分をカットするようになって
いる。このコンデンサ359の両端は短絡されていて
も、後述する本発明の電源装置3の動作には影響がない
ので、コンデンサ359に関する電圧変化は説明を省略
する。
b、312a、312bのうち、導通した場合に、直流
電圧源319から図中の符号iAで示す電流が主一次巻
線331に供給される組をA相の主スイッチ素子311
a、312aとし、符号iBで示す電流が供給される組
をB相の主スイッチ素子311b、312bとする。
も各主スイッチ素子311a、312a、311b、3
12b内部をドレイン端子からソース端子に向けて流れ
る。
Eのうち、A相の主スイッチ素子311a、312aが
導通したときに、高電圧側になる方を第1の出力点Dと
し、B相の主スイッチ素子311b、312bが導通し
たときに高電圧側になる方を第2の出力点Eとする。
b、312a、312bには、それぞれ共振コンデンサ
313a、313b、314a、314bが並列接続さ
れており、後述する高効率化回路300内の共振コイル
308と共振動作するように構成されている。
6bは、主スイッチ素子311a、312a、311
b、312b内部の寄生ダイオード(整流素子)を示して
いる。この寄生ダイオード311a、312a、311
b、312bは、各主スイッチ素子311a、311
b、312a、312bに対して逆並列接続されてい
る。
次側の主整流平滑回路320は、チョークコイル325
と、出力コンデンサ326と、nチャネルMOSFET
で構成された主整流素子323a、323bとを有して
いる。
1と磁気結合した主二次巻線332が設けられている。
主二次巻線332は、センタータップ構成にされてお
り、A相の主二次巻線332aとB相の主二次巻線33
2bとに分割されている。
巻線332bの共通端子(センタータップ部分)は、グラ
ウンド端子128に接続されており、他の端子は、A相
の主整流素子323aのソース端子とB相の主整流素子
323bのソース端子にそれぞれ接続されている。
とB相の主整流素子323bのドレイン端子は、チョー
クコイル325の一端に共通に接続されている。符号3
24a、324bは、主整流素子323a、323b内
部の寄生ダイオードを示している。
イル325の他端はその出力端子に接続されている。出
力端子327とグラウンド端子328の間には出力コン
デンサ326が接続されており、主整流素子323a、
323bが整流した電圧は、チョークコイル325と出
力コンデンサ326とで平滑され、出力端子327から
負荷329に供給される。
49等で絶縁された状態で、制御回路340に入力され
ている。
誤差増幅器342と、発振器343と、比較器344
と、駆動回路345とを有しており、誤差増幅器342
が、フォトカプラ349から入力された電圧と基準電圧
源341の出力電圧との差分を増幅し、比較器344に
出力するように構成されている。
力された電圧と、発振器343の出力波形とを比較し、
比較結果を駆動回路345に出力するように構成されて
いる。
果に基づいて、誤差増幅器342が検出するフォトカプ
ラ349の出力電圧と、基準電圧源341の出力電圧の
差分が小さくなる方向に、主スイッチ素子311a、3
12a、311b、312bの導通時間を制御するよう
に構成されている。
1と同様に、この電源装置3においても、出力端子32
7の出力電圧が変動した場合、制御回路340の動作に
よってその変動分が吸収され、出力端子327の出力電
圧は一定に維持される。
有している。高効率化回路300を説明すると、該高効
率化回路300には、補助一次巻線306と、共振コイ
ル308と、副ブリッジ回路304とが設けられてい
る。
SFETで構成されたA相、B相の副スイッチ素子30
1a、301bと、ダイオード素子で構成されたA相、
B相の補助整流素子303a、303bとを有してい
る。
子は電源電圧ライン317に接続され、カソード端子は
B相の副スイッチ素子301bのドレイン端子に接続さ
れている。
ード端子はA相の副スイッチ素子301aのドレイン端
子に接続されており、その副スイッチ素子301aのソ
ース端子はグラウンドライン318に接続されている。
ード端子はB相の副スイッチ素子301bのソース端子
に接続されている。
副スイッチ素子301aとA相の補助整流素子303a
の直列接続回路と、B相の副スイッチ素子301bとB
相の補助整流素子303bの直列接続回路とが更に直列
接続されて構成されており、主ブリッジ回路310とは
並列に、電源電圧ライン317とグラウンドライン31
8の間に接続されている。直列接続回路同士の接続点は
符号Fで示す。
は直列接続され、その直列接続回路の一端は第2の出力
点Eに接続され、他端は接続点Fに接続されている。
301bのゲート端子は駆動回路345に接続されてお
り、後述するように、主ブリッジ回路310や主整流平
滑回路320とともに、制御回路340によって制御さ
れている。
は、この電源装置3の動作を説明するためのタイミング
チャートであり、図2〜図9は、電源装置3の回路中を
流れる電流とその方向を説明するための回路図である。
図2〜図9では、図1中の回路ブロックを示す一点鎖線
および、その一点鎖線で示した回路ブロックの符号は省
略する。
g311a、Vg312a、Vg311b、Vg312bは、A相及びB
相の主スイッチ素子311a、312a、311b、3
12bのゲート電圧を示している。
イッチ素子301a、301bのゲート電圧を示してお
り、Vg323a、Vg323bは、A相及びB相の主整流素子
323a、323bのゲート電圧を示している。
に流れる電流を示している。B相の副スイッチ素子30
1bに流れる電流は省略してある。
素子311a、312bに並列接続された共振コンデン
サ313a、314aに流れる電流を示している。充電
方向を正、放電方向を負として示している。
子311a、312aのドレイン電流を示しており、V
ds311a、Vds312aは、A相の主スイッチ素子311
a、312aのドレイン・ソース間の電圧を示してい
る。B相の主スイッチ素子311b、312bのドレイ
ン電流とドレイン・ソース間の電圧は省略する。
示している。A相の主スイッチ素子311a、312a
が導通したときに直流電圧源319から主一次巻線33
1に電流が供給される方向を正、B相の主スイッチ素子
311b、312bが導通したときに供給される方向を
負として表している。
の主整流素子323a、323bのドレイン・ソース間
の電圧を示しており、ドレイン端子の電圧がソース端子
の電圧よりも高い方向を正にして表している。
二次巻線332a、332bに流れる電流を示してい
る。
刻t0〜時刻t1の間に電源装置3に流れる電流を示して
いる。時刻t0〜時刻t1の間は、A相及びB相の主スイ
ッチ素子311a、312a、311b、312bと、
A相及びB相の副スイッチ素子301a、301bは遮
断状態にある。
t0よりも前にエネルギーが蓄積されており、時刻t0〜
t1の間は、そのエネルギーによってチョークコイル3
25に起電力が生じ、主整流平滑回路320内に電流I
381が流れている。
子323a、323bは遮断している。
ダイオード324a、324bの電気的特性は等しいの
で、チョークコイル325から供給される電流I381は、
寄生ダイオード324a、324b内に分流し、電流I
381a、I381bとなってA相及びB相の主二次巻線332
a、332bに流れる。
源電圧側の主スイッチ素子311aと、二次側のA相の
主整流素子323aと、A相の副スイッチ素子301a
が導通する。
ソース端子にはドレイン端子よりも高い電圧が印加され
ているため、その主整流素子323aは第三象限動作を
し、低インピーダンスになる。その結果、図3に示すよ
うに、二次側のチョークコイル325が供給する電流I
381は、B相の主整流素子323bの寄生ダイオード3
24bには流れなくなり、A相側(A相の主整流素子3
23aとA相の主二次巻線332a側)だけを流れるよ
うになる。
流れることにより、主一次巻線331に電圧が誘起され
る。その電圧は、第2の出力点Eに正電圧を印加する極
性であり、高電圧側のB相の主スイッチ素子311bの
寄生ダイオード315bが順バイアスされる。
主一次巻線331に戻されたエネルギーにより、主一次
巻線331と、寄生ダイオード315bと、高電圧側の
A相の主スイッチ素子311aとで形成される閉ループ
中を、電流I383が流れる。
スイッチ素子301aが導通することにより、直流電圧
源319から、A相の高電圧側の主スイッチ素子311
aと、主一次巻線331と、補助一次巻線306と、共
振コイル308と、A相の副スイッチ素子301aの順
序で電流I384が流れる。
線331に流れる電流IT1は、 IT1 = I383+I384 となっている。
及び、A相とB相の主二次巻線332a、332bと磁
気結合しており、主一次巻線331の巻数をn1、補助
一次巻線306の巻数をnS、A相の主二次巻線332
aの巻数をn2aとすると、次式が成立する。
から電流が供給されており、チョークコイル325は定
電流源であると近似できるから、上式の右辺は一定値で
ある。従って、補助一次巻線306に流れる電流I384
が増加すると、寄生ダイオード315bに流れる電流I
383は減少する。
であるから、寄生ダイオード315bに流れる電流I
383が時刻t2でゼロになると、直流電圧源319から共
振コイル308に供給される電流I384は増加できなく
なる。即ち、時刻t2では、
一定値になる。
チ素子312aに並列接続された共振コンデンサ314
aは、時刻t2までは寄生ダイオード315bが導通し
ていたため、直流電圧源319の電圧Vinまで充電され
ており、直流電圧源319から供給される電流I384が
定電流となると、その電流I384だけでは共振コイル3
08に流れる電流が増加できなくなる。
aと共振コイル308とが共振動作を開始し、共振コン
デンサ314aが放電し、共振コイル308に電流を供
給することで、共振コイル308に流れる電流が増加す
る。
て流れる電流を示している。共振コンデンサ314aの
放電により、共振コンデンサ314aの高電圧側の端子
(主ブリッジ回路310の第2の出力点E)の電圧は徐々
に低下する。
の出力点Eと電源電圧ライン317の間に接続された共
振コンデンサ313bが充電される(この共振コンデン
サ313bは、高電圧側のB相の主スイッチ素子311
bに並列接続されているコンデンサである。)。
13bへの充電電流を示しており、直流電圧源319か
ら供給され、共振コンデンサ313b、補助一次巻線3
06、共振コイル308、A相の副スイッチ素子301
aを通って、グラウンドライン318に流れる。
aの共振動作により、共振コンデンサ314aの放電が
終了すると、共振コンデンサ314aに蓄積されていた
エネルギーは共振コイル308に全部移行される。する
と、共振コイル308には、共振コンデンサ314aを
逆向きに充電する方向の起電力が生じる。
並列接続されている主スイッチ素子312aの内部寄生
ダイオード316aを順バイアスする極性なので、共振
コイル308に蓄積されていたエネルギーにより、寄生
ダイオード316a中を、図5の符号I389で示す電流
が流される。寄生ダイオード316aが順バイアスされ
ると、主一次巻線331には、電源電圧Vinが印加され
る。このとき、二次側には略一定の電流I382が流れて
いる。
ロVであって、直流電圧源319のアース側電位になっ
ているため、主ブリッジ回路310の出力点D、E間の
電圧、つまり主トランス330内の主一次巻線331の
両端には、直流電圧源319の出力電圧Vinが印加され
ている。
は、主一次巻線331と補助一次巻線306の巻数比に
応じた電圧が発生する。その電圧の極性は、共振コイル
308に生じている電圧とは逆向きであり、共振コイル
308に蓄積されているエネルギーは、補助一次巻線3
06に発生した電圧に応じて減少する。主一次巻線33
1には直流電圧源319の出力電圧Vinが印加されてい
ることから、エネルギーは一次側から二次側に供給され
ている。
振コンデンサ314aの放電が終了し、寄生ダイオード
316aに電流I389が流れ始めた時刻は符号t3で示さ
れている。
aに電流I389が流れているときに、A相のグラウンド
側の主スイッチ素子312aを導通させる。この場合、
主スイッチ素子312aのソース・ドレイン間に電圧は
印加されていないので、主スイッチ素子312aにはタ
ーンオンによる損失は生じない。
り、図6の符号I390で示す電流が流れ始める。
共振コイル308に流れる電流I38 4を減少させる極性
であり、主一次巻線331に流れる電流I390が増加
し、補助一次巻線306に誘起された電圧が、A相の副
スイッチ素子301aに直列接続された補助整流素子3
03aを逆バイアスすると、共振コイル308に流れる
電流はゼロになる。
主整流素子324aを第3象限動作させる極性の電圧が
誘起されており、主一次巻線331からA相の主二次巻
線332aにエネルギーが伝達され、電流I382が流れ
る。
08と共振コンデンサ314aの共振電流がゼロになっ
た時刻を示しており、時刻t4は主スイッチ素子312
a内の寄生ダイオード316aに流れる電流I389がゼ
ロになり、主スイッチ素子312aに順方向の電流が流
れ始める時刻を示している。
導通により、時刻t5において、上述するように補助一
次巻線306に電流が流れなくなったものとする。この
状態は図7に示すように、主一次巻線331には電流I
390が流れ、A相の主二次巻線332aには、電流I382
が流れているから、 I390 × n1 = I382 × n2a になる。
副スイッチ素子301aを遮断させるので、副スイッチ
素子301aは電流が流れていない状態で導通状態から
遮断状態に移行するので損失が生じない。このとき、B
相の共振コンデンサ313bは電源電圧Vinで充電され
ている。
電流が増加し、主一次巻線331から主二次巻線332
にエネルギーが伝達され、A相の主二次巻線332aに
電圧が誘起され、A相の主整流素子323aは第三象限
動作をする。
382はチョークコイル325を流れ、チョークコイル3
25及び出力コンデンサ326を充電する。
が導通している状態では、それらに並列接続された共振
コンデンサ313a、314aは充電されていない。そ
の状態で、時刻t6において、制御回路340により、
先ず、A相の電源側の主スイッチ素子311aが遮断さ
せられると、図8に示すように、その主スイッチ素子3
11aに並列接続された共振コンデンサ313aを充電
する電流I392と、B相のグラウンド側の共振コンデン
サ314bの放電による電流I394とが流れる。
デンサ313a、314bへ流れる電流が減少すると、
主一次巻線331に流れる電流も減少する。
主二次巻線332aには、チョークコイル325の起電
力によって電流I395が流されており、その電流I395に
よって主一次巻線331に電圧が誘起される。
ッチ素子312b内の寄生ダイオード316bを順バイ
アスする極性であり、寄生ダイオード316b内に電流
I39 7が流される(時刻t7)。
おいてグラウンド側のA相の主スイッチ素子312aを
遮断させると、主ブリッジ回路310内の全ての主スイ
ッチ素子311a、312a、311b、312bと二
次側整流素子323a、323bが遮断状態になる。
今度は、B相側の主スイッチ素子311b、312b、
主整流素子323b、副スイッチ素子301bの動作に
より、A相が動作した場合と同様に、B相側に電流が流
れる。
332bの巻数は同数にされており、B相側に流れる電
流の大きさはA相側に流れる電流と等しくなっている。
グラウンド側のB相の主スイッチ素子312bとB相の
副スイッチ素子301bとが導通した後、次いで、電源
側のB相の主スイッチ素子311bが導通するが、その
動作はA相と対称的なので、説明は省略する。
23a、323bにnチャネルMOSFETを用いた
が、図11の電源装置4のように、ダイオード素子を用
いることもできる。
では、主整流素子323a、323bがnチャネルMO
SFETで構成されていたのに対し、図11に示した電
源装置4では、整流平滑回路420に、ダイオード素子
で構成された主整流素子423a、423bが用いられ
ている。
bのアノード端子は、A相、B相の主二次巻線332
a、332bの一端にそれぞれ接続されている。
bのカソード端子はチョークコイル325の同じ端子に
接続されており、該チョークコイル325の他端は出力
端子327にされている。
2bの共通の端子はグラウンド端子326にされてい
る。
間には、出力コンデンサ326と負荷329が並列に接
続されている。
に構成されており、A相及びB相の主整流素子423
a、423bはゲート端子を有していないので、制御回
路340には接続されていない。
や配線は図1の電源装置3と同一であるので、同じ回路
ブロックや同じ電気素子には同じ符号を付して説明を省
略する。
すタイミングチャートである。符号Vak423a、Vak423b
は、主整流素子423a、423bのアノード・カソー
ド間の電圧を示しており、逆バイアスされた状態を正に
してある。同図中、符号t0〜t8は、図10のタイミン
グチャートの時刻t0〜t8と同じ状態の時刻を示してい
る。
ず、定常動作において、主スイッチ素子311a、31
1b、312a、312bが遮断している状態では、図
12に示すように、チョークコイル325に蓄積された
エネルギーによって、主整流素子423a、423b
に、等しい大きさの電流I481a、I481bがそれぞれ流れ
ている。
相の副スイッチ素子301aが導通し、図13に示すよ
うに、主一次巻線311に電流I483、I484が流れる。
484が増加すると、B相の主スイッチ素子311bの内
部寄生ダイオード315bに流れる電流I383が減少す
るが、その電流I483がゼロになると、電流I484が増加
できなくなり、共振コンデンサ314aが放電し、図1
4に示すように、共振コイル308に電流I487を流
し、共振コイル308に流れる電流を増加させる。
するに従い、直流電圧源319から電流I488が供給さ
れ、B相の電源側の共振コンデンサ313bが充電され
る。
ル308の共振動作により、共振コイル308が放電
し、図15に示すように、寄生ダイオード316aに電
流I48 9が流れる。
チ素子312aが導通すると、図16に示すように、直
流電圧源319から主一次巻線331に電流I490が供
給される。その電流I490が増加すると、補助一次巻線
306と副二次巻線332に電圧が誘起される。
り、補助整流素子303aが逆バイアスされ、図17に
示すように、共振コイル318に流れる電流はゼロにな
る。主二次巻線332側では、A相の主二次巻線332
aにエネルギーが伝達され、チョークコイル325に電
流が供給される。
が導通している状態から、制御回路340が、先ず、A
相の電源側の主スイッチ素子311aを遮断させると、
図18に示すように、その主スイッチ素子311aに並
列接続された共振コンデンサ313aを充電する電流I
492が流れる。同時に、B相のグラウンド側の共振コン
デンサ314bが放電し、電流I494を流す。
と、チョークコイル325に起電力が生じ、図19に示
すように、A相の主二次巻線332aとB相の主二次巻
線332bに電流I499a、I499bがそれぞれ流れる。
bに流れる電流I499a、I499bは同じ大きさであり、A
相の主二次巻線332aの巻数と、B相の主二次巻線3
32bの巻数とが同じにされているため、主一次巻線3
31に誘起される電圧は互いに打ち消しあい、主一次巻
線331には起電力は生じない。この状態は図12に示
したのと同じ状態である。
子312bと、B相の副スイッチ素子301bとが導通
した後、B相の電源電圧側の主スイッチ素子312bが
導通する。B相の各スイッチ素子311b、312b、
301bが動作する場合、主一次巻線331、補助一次
巻線306、及び共振コイル308に流れる電流はA相
の動作のときとは逆向きであり、二次側ではB相の主二
次巻線332bに電流が流れるが、基本的な動作と電流
の流れ方はA相の場合と同様であるため、説明は省略す
る。
310の第2の出力点Eに補助一次巻線306の一端を
接続し、他端を共振コイル308を介して接続点Fに接
続したが、それとは逆に、第2の出力点Eに共振コイル
308の一端を接続し、他端を補助一次巻線306を介
して接続点Fに接続してもよい。また、第2の出力点E
ではなく、第1の出力点Dに接続してもよい。
は、副スイッチ素子301a、301bのドレイン端子
側に接続したが、ソース端子側に接続してもよい。
1の一端は、偏励磁防止用のコンデンサ359を介して
ブリッジ回路310の第1の出力点Dに接続されていた
が、コンデンサ359は、主一次巻線331の一端と第
1、第2の出力端子D、Eのいずれか一方又は両方の間
に挿入されていればよい。更に、偏励磁が無い場合はコ
ンデンサ359は省略することができる。
はnチャネル型のものを用いたが、pチャネル型のもの
を用いたり、一つの電源装置内で、nチャネル型のMO
SFETとpチャネル型のMOSFETとを用いること
もできる。
いる場合に限定されるものではない。図28の符号3a
は、主スイッチ素子にIGBTが用いられており、4個
のIGBT351a、351b、352a、352bが
ブリッジ接続されている。
ドを利用することができないので、各IGBT351
a、351b、352a、352bには、外付けのダイ
オード素子365a、365b、366a、366bが
逆並列接続されており、MOSFETを用いた場合と同
じように動作できるようになっている。
ンジスタを用いることもできる。この場合も、各バイポ
ーラトランジスタにダイオード素子を逆並列接続する必
要があるが、図28の電源装置3aのIGBTをバイポ
ーラトランジスタ(NPN型のバイポーラトランジスタ)
に変更すればよいので、回路図は省略する。
る。
図
めの図
めの図
めの図
めの図
めの図
めの図
めの図
めの図
ャート
ク図
ための図
ための図
ための図
ための図
ための図
ための図
ための図
ための図
ャート
るための図
るための図
るための図
るための図
チャート
のグラフ
装置
デンサ 319……直流電圧源 320、420……主整流平滑回路 323a、424a……A相の主整流素子 323b、424b……B相の主整流素子 325……チョークコイル 330……主トランス 331……主一次巻線 332……主二次巻線 332a……A相の主二次巻線 332b……B相の主二次巻線 351a、351b、352a、352b……IGBT 365a、365b、366a、366b……ダイオー
ド D、E……出力点 F……接続点
Claims (7)
- 【請求項1】4個の主スイッチ素子がブリッジ接続さ
れ、直流電圧源から電流を供給されるように接続された
主ブリッジ回路と、 主トランス内に配置され、前記主ブリッジ回路の出力点
にHブリッジ接続された主一次巻線と、 前記主トランス内に配置され、前記一次巻線に磁気結合
されたA相とB相の主二次巻線と、 前記A相と前記B相の主二次巻線に誘起された電圧を整
流平滑する主整流平滑回路と、 前記各主スイッチ素子に並列接続された共振コンデンサ
と、 前記各主スイッチ素子に逆並列接続された整流素子と、 副スイッチ素子と補助整流素子とが直列接続された回路
が更に接続点で直列に接続されて構成された副ブリッジ
回路と、 互いに直列接続された補助一次巻線と共振コイルとを有
し、 前記副ブリッジ回路は前記主ブリッジ回路に並列に接続
され、 前記補助一次巻線と前記共振コイルとが直列接続された
回路は、前記副ブリッジ回路の前記接続点と、前記主ブ
リッジ回路の前記出力点との間に接続され、 前記補助一次巻線は、前記一次巻線と前記二次巻線とに
磁気結合された電源装置。 - 【請求項2】前記補助一次巻線は、前記主トランス内に
配置された請求項1記載の電源装置。 - 【請求項3】前記共振コンデンサには、前記主スイッチ
素子の容量成分が用いられた請求項1又は請求項2のい
ずれか1項記載の電源装置。 - 【請求項4】前記共振コイルには、前記補助一次巻線の
漏れインダクタンスが用いられた請求項1乃至請求項3
のいずれか1項記載の電源装置。 - 【請求項5】前記各主スイッチ素子にはMOSFETが
用いられ、前記逆並列接続された整流素子には、前記各
MOSFET内の寄生ダイオードが用いられた請求項1
乃至請求項3のいずれか1項記載の電源装置。 - 【請求項6】前記各主スイッチ素子にはIGBTが用い
られた請求項1乃至請求項4のいずれか1項記載の電源
装置。 - 【請求項7】前記主整流平滑回路は、前記A相と前記B
相の主二次巻線に誘起された電圧を整流するA相とB相
の主整流素子と、 前記A相と前記B相の主整流素子が整流した電流が流さ
れるチョークコイルとを有する請求項1乃至請求項6の
いずれか1項記載の電源装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20953099A JP4365943B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
US09/618,729 US6246594B1 (en) | 1999-07-23 | 2000-07-18 | Switching power supply having low loss characteristics |
CA002314191A CA2314191C (en) | 1999-07-23 | 2000-07-20 | Power supply |
EP00115770A EP1071199A3 (en) | 1999-07-23 | 2000-07-21 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20953099A JP4365943B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001037225A true JP2001037225A (ja) | 2001-02-09 |
JP4365943B2 JP4365943B2 (ja) | 2009-11-18 |
Family
ID=16574329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20953099A Expired - Fee Related JP4365943B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4365943B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010158145A (ja) * | 2008-12-02 | 2010-07-15 | Fuji Electric Systems Co Ltd | スイッチング電源装置およびスイッチング電源制御回路 |
-
1999
- 1999-07-23 JP JP20953099A patent/JP4365943B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010158145A (ja) * | 2008-12-02 | 2010-07-15 | Fuji Electric Systems Co Ltd | スイッチング電源装置およびスイッチング電源制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4365943B2 (ja) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7778048B2 (en) | Switching power supply apparatus | |
US8711593B2 (en) | Generalized AC-DC synchronous rectification techniques for single- and multi-phase systems | |
US6246594B1 (en) | Switching power supply having low loss characteristics | |
US6473317B1 (en) | Forward DC/DC converter with semi-synchronous rectification and improved efficiency | |
US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
US20130155727A1 (en) | Isolated switched mode power supply | |
KR20010110659A (ko) | 부동 게이트를 가진 동기 정류기를 위한 일반적인 자기구동 동기 정류 방식 | |
KR19990045058A (ko) | 비대칭 플라이백 컨버터 | |
KR100681689B1 (ko) | 스위칭 전원장치 | |
US7196913B2 (en) | DC conversion apparatus | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
JP2002345239A (ja) | スイッチング電源装置 | |
US9178435B2 (en) | Switching power supply | |
KR19990077936A (ko) | 전류공진형스위칭전원 | |
US7400519B2 (en) | Switching power supply | |
JP2513381B2 (ja) | 電源回路 | |
CN110719019B (zh) | 一种副边有源箝位控制电路 | |
JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
JP2001333576A (ja) | Dc/dcコンバータの制御方法 | |
US6930895B2 (en) | Computer power supply | |
JP4745043B2 (ja) | 電源回路 | |
US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
JP4013952B2 (ja) | Dc−dcコンバータ | |
JP4365943B2 (ja) | 電源装置 | |
JP4365942B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081226 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |