JP2001036925A - 画像送信装置及び画像受信装置及び画像伝送システム - Google Patents
画像送信装置及び画像受信装置及び画像伝送システムInfo
- Publication number
- JP2001036925A JP2001036925A JP11202559A JP20255999A JP2001036925A JP 2001036925 A JP2001036925 A JP 2001036925A JP 11202559 A JP11202559 A JP 11202559A JP 20255999 A JP20255999 A JP 20255999A JP 2001036925 A JP2001036925 A JP 2001036925A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- memory
- transmission
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Time-Division Multiplex Systems (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】
【課題】 送信色信号を減らし、受信側では前フレーム
メモリを設けて、解像度と明るさの低下を防ぐ。 【解決手段】 Ｒ・Ｇ・Ｂ各色の前フレームの色信号を
記憶し、再生用に読み出す各色信号毎のメモリ１２と、
送信されたＲ・Ｇ・Ｂの少なくとも１つの現フレームの
色信号を検出して対応スイッチ１０を制御する同期分離
回路７とを備えて、送信された現フレームの色信号で、
対応するメモリの色信号を更新し、かつその色の再生用
出力を行うようにした。
メモリを設けて、解像度と明るさの低下を防ぐ。 【解決手段】 Ｒ・Ｇ・Ｂ各色の前フレームの色信号を
記憶し、再生用に読み出す各色信号毎のメモリ１２と、
送信されたＲ・Ｇ・Ｂの少なくとも１つの現フレームの
色信号を検出して対応スイッチ１０を制御する同期分離
回路７とを備えて、送信された現フレームの色信号で、
対応するメモリの色信号を更新し、かつその色の再生用
出力を行うようにした。
Description
【０００１】
【発明の属する技術分野】この発明は例えばコンピュー
タ等の機器の画像信号を伝送する装置、システムに関す
るものである。
タ等の機器の画像信号を伝送する装置、システムに関す
るものである。
【０００２】
【従来の技術】図８５に特開昭６３−０５９２９５に示
される従来の画像伝送システムを示す。図８５におい
て、９１はカラーテレビカメラ、９２は第一の切替器、
９３は符号器、９４は電話器、９５は伝送制御器、９６
は伝送路入出力端、９７は復号器、９８は第二の切替
器、９９はカラーテレビディスプレイである。
される従来の画像伝送システムを示す。図８５におい
て、９１はカラーテレビカメラ、９２は第一の切替器、
９３は符号器、９４は電話器、９５は伝送制御器、９６
は伝送路入出力端、９７は復号器、９８は第二の切替
器、９９はカラーテレビディスプレイである。
【０００３】次に動作について説明する。カラーテレビ
カメラ１からのＲ・Ｇ・Ｂ三原色コンポーネント信号
は、第一の切替器２で切り替えて、１走査線につき１コ
ンポーネント信号を線順次に時分割化する。図８６はカ
ラーテレビカメラ１からのＲ・Ｇ・Ｂコンポーネント信
号の出力波形例を示し、（イ）はＲ（赤）出力波形、
（ロ）はＧ（緑）出力波形、（ハ）はＢ（青）出力波形
である。また、図８７は第一切替器２で時分割化された
Ｒ・Ｇ・Ｂ線順次コンポーネント信号の波形例を示し、
丸１、丸２、丸３、…は図８６の丸１、丸２、丸３、…
の部分に相当する。
カメラ１からのＲ・Ｇ・Ｂ三原色コンポーネント信号
は、第一の切替器２で切り替えて、１走査線につき１コ
ンポーネント信号を線順次に時分割化する。図８６はカ
ラーテレビカメラ１からのＲ・Ｇ・Ｂコンポーネント信
号の出力波形例を示し、（イ）はＲ（赤）出力波形、
（ロ）はＧ（緑）出力波形、（ハ）はＢ（青）出力波形
である。また、図８７は第一切替器２で時分割化された
Ｒ・Ｇ・Ｂ線順次コンポーネント信号の波形例を示し、
丸１、丸２、丸３、…は図８６の丸１、丸２、丸３、…
の部分に相当する。
【０００４】図８７で示すようなＲ・Ｇ・Ｂ線順次コン
ポーネント信号は、白黒テレビ信号符号化するのと同等
の符号器で符号化できる。図８５の符号器９３からの画
像信号は、電話機９４からの音声信号等と共に伝送制御
器９５に入力されて、伝送路に出力できる信号形式に変
換、伝送路入出力端９６に出力される。相手方からの画
像信号と音声信号は、伝送路入出力端９６から伝送制御
器９５に入力され、この伝送制御器９５から音声信号は
電話機９４に、画像信号は復号器９７に入力される。複
合器９７で復号される信号は、図８７に示すようなＲ・
Ｇ・Ｂ線順次コンポーネント信号で、白黒テレビ信号を
復号するのと同等の復号器で復号することができる。
ポーネント信号は、白黒テレビ信号符号化するのと同等
の符号器で符号化できる。図８５の符号器９３からの画
像信号は、電話機９４からの音声信号等と共に伝送制御
器９５に入力されて、伝送路に出力できる信号形式に変
換、伝送路入出力端９６に出力される。相手方からの画
像信号と音声信号は、伝送路入出力端９６から伝送制御
器９５に入力され、この伝送制御器９５から音声信号は
電話機９４に、画像信号は復号器９７に入力される。複
合器９７で復号される信号は、図８７に示すようなＲ・
Ｇ・Ｂ線順次コンポーネント信号で、白黒テレビ信号を
復号するのと同等の復号器で復号することができる。
【０００５】復号された信号は、第２の切替器９８によ
って、１走査線につき１コンポーネント信号をカラーテ
レビディスプレイ９９の該当する色入力端に、線順次に
分配される。図８８はカラーテレビディスプレイ９９に
入力されるＲ・Ｇ・Ｂ三原色コンポーネント信号の波形
例を示し、（イ）はＲ入力波形、（ロ）はＧ入力波形、
（ハ）はＢ入力波形である。図８８のように、第２の切
替器８から分配されたコンポーネント信号の走査期間以
外の他の走査期間は、黒レベルに置き換えられて、カラ
ーテレビディスプレイ９のＲ・Ｇ・Ｂ各入力端に入力さ
れ、カラー画像が表示される。
って、１走査線につき１コンポーネント信号をカラーテ
レビディスプレイ９９の該当する色入力端に、線順次に
分配される。図８８はカラーテレビディスプレイ９９に
入力されるＲ・Ｇ・Ｂ三原色コンポーネント信号の波形
例を示し、（イ）はＲ入力波形、（ロ）はＧ入力波形、
（ハ）はＢ入力波形である。図８８のように、第２の切
替器８から分配されたコンポーネント信号の走査期間以
外の他の走査期間は、黒レベルに置き換えられて、カラ
ーテレビディスプレイ９のＲ・Ｇ・Ｂ各入力端に入力さ
れ、カラー画像が表示される。
【０００６】
【発明が解決しようとする課題】従来の例では、Ｒ・Ｇ
・Ｂ三原色コンポーネント信号の伝送を時分割化するこ
とにより、情報量を１／３にすることができる。しかし
ながら、走査線を１／３に間引いているので、垂直解像
度の低下は免れない。また、カラーテレビディスプレイ
への入力信号の間引かれた部分は黒レベルになってお
り、明るさも１／３になるという課題があった。
・Ｂ三原色コンポーネント信号の伝送を時分割化するこ
とにより、情報量を１／３にすることができる。しかし
ながら、走査線を１／３に間引いているので、垂直解像
度の低下は免れない。また、カラーテレビディスプレイ
への入力信号の間引かれた部分は黒レベルになってお
り、明るさも１／３になるという課題があった。
【０００７】この発明は、以上の課題を解決するために
なされたもので、Ｒ・Ｇ・Ｂ三原色コンポーネント信号
を垂直走査周期に順次送って伝送量は減らすが、受像側
で、メモリを使用して、間引かれた部分も前フレームか
ら得られる信号があるようにして、伝送帯域を低減し、
情報量の削減を図りつつ、解像度、明るさ両方の低下の
ない画像伝送装置、システムを得ることを目的とする。
なされたもので、Ｒ・Ｇ・Ｂ三原色コンポーネント信号
を垂直走査周期に順次送って伝送量は減らすが、受像側
で、メモリを使用して、間引かれた部分も前フレームか
ら得られる信号があるようにして、伝送帯域を低減し、
情報量の削減を図りつつ、解像度、明るさ両方の低下の
ない画像伝送装置、システムを得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る画像受信
装置は、分離後のＲ・Ｇ・Ｂ各色の前フレームの色信号
を記憶し、再生用に読み出す各色信号毎のメモリと、送
信されてくる複合同期信号から送信されたＲ・Ｇ・Ｂの
少なくとも１つの現フレームの色信号を検出して対応ス
イッチを制御する同期分離回路とを備えて、送信された
現フレームの色信号で、対応するメモリの色信号を更新
し、かつその色の再生用出力を行うようにした。
装置は、分離後のＲ・Ｇ・Ｂ各色の前フレームの色信号
を記憶し、再生用に読み出す各色信号毎のメモリと、送
信されてくる複合同期信号から送信されたＲ・Ｇ・Ｂの
少なくとも１つの現フレームの色信号を検出して対応ス
イッチを制御する同期分離回路とを備えて、送信された
現フレームの色信号で、対応するメモリの色信号を更新
し、かつその色の再生用出力を行うようにした。
【０００９】この発明に係る画像送信装置は、分離され
たＲ・Ｇ・Ｂ各色信号の内から定められた数の色信号の
みをフレーム毎に順次選択するスイッチと、送信信号中
の１フレームの走査線数を計測する走査線計測回路を備
えて、フレーム毎の送信色信号として、選択された色信
号のみを送信し、走査線数が所定値以上であれば広帯域
伝送であるとして搬送周波数を選択するようにした。
たＲ・Ｇ・Ｂ各色信号の内から定められた数の色信号の
みをフレーム毎に順次選択するスイッチと、送信信号中
の１フレームの走査線数を計測する走査線計測回路を備
えて、フレーム毎の送信色信号として、選択された色信
号のみを送信し、走査線数が所定値以上であれば広帯域
伝送であるとして搬送周波数を選択するようにした。
【００１０】また更に、受信信号中の１フレームの走査
線数を計測する走査線計測回路を備えて、走査線数が所
定値以上であれば広帯域伝送であるとして搬送周波数を
選択するようにした。
線数を計測する走査線計測回路を備えて、走査線数が所
定値以上であれば広帯域伝送であるとして搬送周波数を
選択するようにした。
【００１１】また更に、送信信号中の１フレームの走査
線数を計測した結果を走査線情報として符号化する符号
化回路を備えて、送信信号中に走査線情報を多重化して
送信するようにした。
線数を計測した結果を走査線情報として符号化する符号
化回路を備えて、送信信号中に走査線情報を多重化して
送信するようにした。
【００１２】また更に、受信信号中の１フレームの走査
線数情報を復号する走査線情報復号回路を備えて、走査
線数が所定値以上であるという復号結果を得ると、広帯
域伝送であるとして搬送周波数を選択するようにした。
線数情報を復号する走査線情報復号回路を備えて、走査
線数が所定値以上であるという復号結果を得ると、広帯
域伝送であるとして搬送周波数を選択するようにした。
【００１３】また更に、分離されたＲ・Ｇ・Ｂ各色信号
毎に送信用バッファメモリを備えて、送信は、記憶され
た色信号を書き込み速度より低速で読み出して色信号を
送信するようにした。
毎に送信用バッファメモリを備えて、送信は、記憶され
た色信号を書き込み速度より低速で読み出して色信号を
送信するようにした。
【００１４】また更に、各色信号毎のメモリの読み出し
クロックを書き込みクロックとは異なる周期も設けて、
指定により読み出しクロックを選択するようにした。
クロックを書き込みクロックとは異なる周期も設けて、
指定により読み出しクロックを選択するようにした。
【００１５】この発明に係る画像伝送システムは、分離
されたＲ・Ｇ・Ｂ各色信号の内から定められた数の色信
号のみをフレーム毎に順次選択するスイッチを備えて、
フレーム毎の送信色信号として、選択された色信号のみ
を送信するようにした画像送信装置と、分離後のＲ・Ｇ
・Ｂ各色の前フレームの色信号を記憶して再生用に読み
出す各色信号毎のメモリと、画像送信装置より送信され
てくる複合同期信号から送信されたＲ・Ｇ・Ｂの少なく
とも１つの現フレームの色信号を検出して対応スイッチ
を制御する同期分離回路とを備えて、送信された現フレ
ームの色信号で、対応するメモリの色信号を更新し、か
つその色の再生用出力を行うようにした画像受信装置、
とで構成する。
されたＲ・Ｇ・Ｂ各色信号の内から定められた数の色信
号のみをフレーム毎に順次選択するスイッチを備えて、
フレーム毎の送信色信号として、選択された色信号のみ
を送信するようにした画像送信装置と、分離後のＲ・Ｇ
・Ｂ各色の前フレームの色信号を記憶して再生用に読み
出す各色信号毎のメモリと、画像送信装置より送信され
てくる複合同期信号から送信されたＲ・Ｇ・Ｂの少なく
とも１つの現フレームの色信号を検出して対応スイッチ
を制御する同期分離回路とを備えて、送信された現フレ
ームの色信号で、対応するメモリの色信号を更新し、か
つその色の再生用出力を行うようにした画像受信装置、
とで構成する。
【００１６】
【発明の実施の形態】実施の形態１．以下、本発明にか
かわる画像伝送装置システムを液晶表示装置を例とし
て、構成と動作を説明する。図１（Ａ）は、本実施の形
態における受像装置と画像伝送システムの概念を示す図
である。図において、１０１は送信装置、１１１は受像
装置である。図１（Ｂ）は、その詳細構成図である。図
において、１ＲはＲ（赤）信号の帰線期間を固定電圧に
クランプするクランプ回路、１ＧはＧ（緑）信号のクラ
ンプ回路、１ＢはＢ（青）信号のクランプ回路、２は水
平同期信号Ｈ、垂直同期信号Ｖを混合し、復号同期信号
とする同期混合回路、３は垂直同期信号Ｖの周波数を計
数し３垂直走査周期を１周期とする４つのタイミング信
号を発生するカウンタ、４はカウンタ３の出力のタイミ
ング信号により切り替えられる３入力のスイッチ、５は
スイッチ４、同期混合回路２、カウンタ３の出力である
４つのタイミング信号のうちのひとつＩＤ信号を加算す
る加算器である。以上が送信装置１０１側にある。６は
伝送回路である。以下の要素は受像装置１１１側にあ
り、７は復調された信号より加算器５で加算されたＩＤ
信号および、復号同期信号を分離しかつ、水平、垂直の
同期信号に分離し、ＩＤ信号、水平同期信号、垂直同期
信号の３つを出力するする同期分離回路、８は水平同期
信号に同期したクロック信号を発生するクロック発生回
路、９はＡ／Ｄコンバータ、１０はＡ／Ｄコンバータ９
の出力を３つのメモリに分配する分配スイッチ、１１は
分配スイッチ１０の制御およびメモリの書き込み／読み
出しを制御するメモリ制御回路、１２ＲはＲ用メモリ回
路、１２ＧはＧ用メモリ回路、１２ＢはＢ用メモリ回
路、１３ＲはＲ用Ｄ／Ａコンバータ、１３ＧはＧ用Ｄ／
Ａコンバータ、１３ＢはＢ用Ｄ／Ａコンバータ、１４Ｒ
はＲ用増幅回路、１４ＧはＧ用増幅回路、１４ＢはＢ用
増幅回路である。
かわる画像伝送装置システムを液晶表示装置を例とし
て、構成と動作を説明する。図１（Ａ）は、本実施の形
態における受像装置と画像伝送システムの概念を示す図
である。図において、１０１は送信装置、１１１は受像
装置である。図１（Ｂ）は、その詳細構成図である。図
において、１ＲはＲ（赤）信号の帰線期間を固定電圧に
クランプするクランプ回路、１ＧはＧ（緑）信号のクラ
ンプ回路、１ＢはＢ（青）信号のクランプ回路、２は水
平同期信号Ｈ、垂直同期信号Ｖを混合し、復号同期信号
とする同期混合回路、３は垂直同期信号Ｖの周波数を計
数し３垂直走査周期を１周期とする４つのタイミング信
号を発生するカウンタ、４はカウンタ３の出力のタイミ
ング信号により切り替えられる３入力のスイッチ、５は
スイッチ４、同期混合回路２、カウンタ３の出力である
４つのタイミング信号のうちのひとつＩＤ信号を加算す
る加算器である。以上が送信装置１０１側にある。６は
伝送回路である。以下の要素は受像装置１１１側にあ
り、７は復調された信号より加算器５で加算されたＩＤ
信号および、復号同期信号を分離しかつ、水平、垂直の
同期信号に分離し、ＩＤ信号、水平同期信号、垂直同期
信号の３つを出力するする同期分離回路、８は水平同期
信号に同期したクロック信号を発生するクロック発生回
路、９はＡ／Ｄコンバータ、１０はＡ／Ｄコンバータ９
の出力を３つのメモリに分配する分配スイッチ、１１は
分配スイッチ１０の制御およびメモリの書き込み／読み
出しを制御するメモリ制御回路、１２ＲはＲ用メモリ回
路、１２ＧはＧ用メモリ回路、１２ＢはＢ用メモリ回
路、１３ＲはＲ用Ｄ／Ａコンバータ、１３ＧはＧ用Ｄ／
Ａコンバータ、１３ＢはＢ用Ｄ／Ａコンバータ、１４Ｒ
はＲ用増幅回路、１４ＧはＧ用増幅回路、１４ＢはＢ用
増幅回路である。
【００１７】次に動作について説明する。Ｒ、Ｇ、Ｂ、
Ｈ、Ｖで示される入力端子にはパーソナルコンピュータ
などのＲ、Ｇ、Ｂの三原色信号、Ｈ、Ｖの水平、垂直同
期信号がそれぞれ供給される。Ｒ、Ｇ、Ｂの信号はそれ
ぞれクランプ回路１Ｒ、１Ｇ、１Ｂに供給され、帰線期
間の直流電位を固定電位にクランプする。クランプ回路
１Ｒ、１Ｇ、１Ｂはたとえば、図２に示す回路構成であ
る。図２において、１Ｒ０１は抵抗、１Ｒ０２はトラン
ジスタ、１Ｒ０３は抵抗、１Ｒ０４はコンデンサ、１Ｒ
０５は抵抗、１Ｒ０６は抵抗、１Ｒ０７はトランジス
タ、１Ｒ０８はトランジスタ、１Ｒ０９は抵抗、１Ｒ１
０はインバータである。抵抗１Ｒ０１、トランジスタ１
Ｒ０２、抵抗１Ｒ０３で構成されるエミッタフォロワ回
路に供給された、Ｒ信号はコンデンサ１Ｒ０４を介しト
ランジスタ１Ｒ０８、抵抗１Ｒ０９で構成されるエミッ
タフォロワ回路に供給される。トランジスタ１Ｒ０８の
ベースにはエミッタが接地されたトランジスタ１Ｒ０７
のコレクタが接続される。トランジスタ１Ｒ０７のベー
スには、水平同期信号Ｈをインバータ１Ｒ１０で極性反
転した信号が抵抗１Ｒ０５、１Ｒ０６で分圧され供給さ
れる。これにより、トランジスタ１Ｒ０７は水平同期信
号期間ＯＮとなり、トランジスタ１Ｒ０８のベース電圧
はこの期間略々０Ｖに固定される。この直流電位は次の
水平同期信号期間まで、コンデンサ１Ｒ０４にて保持さ
れるので、トランジスタ１Ｒ０８のエミッタにあらわれ
る出力は直流クランプされたものとなる。
Ｈ、Ｖで示される入力端子にはパーソナルコンピュータ
などのＲ、Ｇ、Ｂの三原色信号、Ｈ、Ｖの水平、垂直同
期信号がそれぞれ供給される。Ｒ、Ｇ、Ｂの信号はそれ
ぞれクランプ回路１Ｒ、１Ｇ、１Ｂに供給され、帰線期
間の直流電位を固定電位にクランプする。クランプ回路
１Ｒ、１Ｇ、１Ｂはたとえば、図２に示す回路構成であ
る。図２において、１Ｒ０１は抵抗、１Ｒ０２はトラン
ジスタ、１Ｒ０３は抵抗、１Ｒ０４はコンデンサ、１Ｒ
０５は抵抗、１Ｒ０６は抵抗、１Ｒ０７はトランジス
タ、１Ｒ０８はトランジスタ、１Ｒ０９は抵抗、１Ｒ１
０はインバータである。抵抗１Ｒ０１、トランジスタ１
Ｒ０２、抵抗１Ｒ０３で構成されるエミッタフォロワ回
路に供給された、Ｒ信号はコンデンサ１Ｒ０４を介しト
ランジスタ１Ｒ０８、抵抗１Ｒ０９で構成されるエミッ
タフォロワ回路に供給される。トランジスタ１Ｒ０８の
ベースにはエミッタが接地されたトランジスタ１Ｒ０７
のコレクタが接続される。トランジスタ１Ｒ０７のベー
スには、水平同期信号Ｈをインバータ１Ｒ１０で極性反
転した信号が抵抗１Ｒ０５、１Ｒ０６で分圧され供給さ
れる。これにより、トランジスタ１Ｒ０７は水平同期信
号期間ＯＮとなり、トランジスタ１Ｒ０８のベース電圧
はこの期間略々０Ｖに固定される。この直流電位は次の
水平同期信号期間まで、コンデンサ１Ｒ０４にて保持さ
れるので、トランジスタ１Ｒ０８のエミッタにあらわれ
る出力は直流クランプされたものとなる。
【００１８】図１に戻り、水平同期信号Ｈはまた、垂直
同期信号Ｖと共に同期混合回路２に供給される。同期混
合回路２はたとえば、排他的論理和回路で構成され、出
力は図３のＳＹＮＣに示される復号同期信号となる。
同期信号Ｖと共に同期混合回路２に供給される。同期混
合回路２はたとえば、排他的論理和回路で構成され、出
力は図３のＳＹＮＣに示される復号同期信号となる。
【００１９】水平同期信号Ｈ、垂直同期信号Ｖはまた、
カウンタ３に供給される。カウンタ３は例えば図４に示
す構成であり、図４において、３０１は４ビットの同期
リセットのカウンタＩＣ、３０２はインバータ、３０３
は２入力ＮＯＲゲート、３０４は抵抗、３０５はコンデ
ンサ、３０６はインバータ、３０７は２入力ＡＮＤゲー
トである。垂直同期信号Ｖは、カウンタＩＣ３０１のク
ロック入力に供給される。カウンタＩＣ３０１のＱＢ
（２1）出力は、インバータ３０２を介しリセット入力
端子に供給される。これによりカウンタＩＣ３０１は３
進カウンタとして働き、各出力ＱＡ、ＱＢは図５の
ＧS、ＢSのようになる。２入力ＮＯＲゲート３０３の入
力にはカウンタＩＣ３０１のＱＡ、ＱＢ出力が供給され
るので２入力ＮＯＲゲート３０３の出力は図５のＲSの
ようになる。２入力ＮＯＲゲート３０３の出力はまた、
抵抗３０４、コンデンサ３０５からなる積分回路にも供
給される。積分回路の出力はインバータ３０６により波
形整形、極性反転され２入力ＡＮＤゲート３０７の一方
の入力に供給される。２入力ＡＮＤゲート３０７のもう
一方の入力には、２入力ＮＯＲゲート３０３の出力が供
給されているので、２入力ＡＮＤゲート３０７の出力
は、２入力ＮＯＲゲート３０３の出力すなわちＲSの立
上りエッジ部分の図５のＩＤに示す信号となる。
カウンタ３に供給される。カウンタ３は例えば図４に示
す構成であり、図４において、３０１は４ビットの同期
リセットのカウンタＩＣ、３０２はインバータ、３０３
は２入力ＮＯＲゲート、３０４は抵抗、３０５はコンデ
ンサ、３０６はインバータ、３０７は２入力ＡＮＤゲー
トである。垂直同期信号Ｖは、カウンタＩＣ３０１のク
ロック入力に供給される。カウンタＩＣ３０１のＱＢ
（２1）出力は、インバータ３０２を介しリセット入力
端子に供給される。これによりカウンタＩＣ３０１は３
進カウンタとして働き、各出力ＱＡ、ＱＢは図５の
ＧS、ＢSのようになる。２入力ＮＯＲゲート３０３の入
力にはカウンタＩＣ３０１のＱＡ、ＱＢ出力が供給され
るので２入力ＮＯＲゲート３０３の出力は図５のＲSの
ようになる。２入力ＮＯＲゲート３０３の出力はまた、
抵抗３０４、コンデンサ３０５からなる積分回路にも供
給される。積分回路の出力はインバータ３０６により波
形整形、極性反転され２入力ＡＮＤゲート３０７の一方
の入力に供給される。２入力ＡＮＤゲート３０７のもう
一方の入力には、２入力ＮＯＲゲート３０３の出力が供
給されているので、２入力ＡＮＤゲート３０７の出力
は、２入力ＮＯＲゲート３０３の出力すなわちＲSの立
上りエッジ部分の図５のＩＤに示す信号となる。
【００２０】カウンタ３の出力ＲS、ＧS、ＢSはスイッ
チ４の切り替え制御信号として供給される。スイッチ４
は切り替え制御信号がハイレベルの時対応する接点間が
ｏｎとなる。従って図５に示すようにＲSがハイレベル
のときはクランプ回路１Ｒの出力が、ＧSがハイレベル
のときはクランプ回路１Ｇの出力が、ＢSがハイレベル
のときはクランプ回路１Ｂの出力がスイッチ４から出力
される。これにより、Ｒ、Ｇ、Ｂの信号が時分割化され
て一つの信号となる。
チ４の切り替え制御信号として供給される。スイッチ４
は切り替え制御信号がハイレベルの時対応する接点間が
ｏｎとなる。従って図５に示すようにＲSがハイレベル
のときはクランプ回路１Ｒの出力が、ＧSがハイレベル
のときはクランプ回路１Ｇの出力が、ＢSがハイレベル
のときはクランプ回路１Ｂの出力がスイッチ４から出力
される。これにより、Ｒ、Ｇ、Ｂの信号が時分割化され
て一つの信号となる。
【００２１】この信号と、同期混合回路２の出力である
復号同期信号と、カウンタ３のもう一つの出力ＩＤ信号
が加算器５に供給され、あらかじめ定められた比で加算
され、図６のＳRGBに示す信号を得る。この信号が送信
装置の出力となる。この加算器５の出力ＳRGB、即ち送
信装置の出力は、伝送回路６を介し伝送される。
復号同期信号と、カウンタ３のもう一つの出力ＩＤ信号
が加算器５に供給され、あらかじめ定められた比で加算
され、図６のＳRGBに示す信号を得る。この信号が送信
装置の出力となる。この加算器５の出力ＳRGB、即ち送
信装置の出力は、伝送回路６を介し伝送される。
【００２２】伝送回路６からの画像信号は、受像装置側
ではＡ／Ｄコンバータ９に供給され、ディジタル信号に
変換される。伝送回路６の出力ＳRGBはまた、同期分離
回路７に供給される。同期分離回路７は図７のように構
成され、７０１は同期信号分離用コンパレータ、７０２
は同期信号分離用基準電圧源、７０３は抵抗、７０４は
コンデンサ、７０５は垂直同期信号生成用コンパレー
タ、７０６は垂直同期信号生成用基準電圧源、、７０７
はＩＤ信号分離用コンパレータ、７０８はＩＤ信号分離
用基準電圧源、７０９は抵抗、７１０はコンデンサ、７
１１はＩＤ信号波形整形用コンパレータ、７１２はイン
バータ、７１３は２入力ＮＡＮＤゲートである。ＳRGB
信号は同期信号分離用コンパレータ７０１に供給され、
図７及び図８丸１の電圧の同期信号分離用基準電圧源７
０２と比較し、同期信号が分離され、図８のＨ（ＳＹＮ
Ｃ）に示すように出力され、水平同期信号Ｈとして出力
される。また、このＨ（ＳＹＮＣ）を抵抗７０３、コン
デンサ７０４により積分し（図８ニ）、垂直期信号生成
用コンパレータ７０５により図７及び図８丸２の電圧の
垂直期信号生成用基準電圧源７０６と比較し、図８のＶ
に示すように波形整形し、垂直同期信号Ｖがえられる。
ＳRGB信号はまた、ＩＤ分離用コンパレータ７０７に供
給され、ＩＤ分離用基準電圧源７０８の電圧と比較され
る。図７及び図８丸３に示すＩＤ分離用基準電圧源７０
７の電圧は、＋入力端子に入力されたＳRGB信号のＩＤ
の先頭値より低く、黒レベルより高く設定されている。
従ってＩＤ信号や、映像信号がレベルの高い時ＩＤ分離
用コンパレータ７０７の出力はハイレベルとなる（図８
イ）。ＩＤ分離用コンパレータ７０７の出力は抵抗７０
９、コンデンサ７１０からなる積分回路に供給され、Ｉ
Ｄ波形整形用コンパレータ７１１により波形整形およ
び、水平同期信号の影響が除去される（図８ハ）。この
信号は、２入力ＮＡＮＤゲート７１３の一方の入力に供
給され、もう一方には垂直同期信号をインバータ７１２
で極性反転したものが供給される。従って、映像信号期
間の影響がとり除かれ、２入力ＮＡＮＤゲート７１３の
出力にはＩＤ信号が得られる（図８ＩＤ）。
ではＡ／Ｄコンバータ９に供給され、ディジタル信号に
変換される。伝送回路６の出力ＳRGBはまた、同期分離
回路７に供給される。同期分離回路７は図７のように構
成され、７０１は同期信号分離用コンパレータ、７０２
は同期信号分離用基準電圧源、７０３は抵抗、７０４は
コンデンサ、７０５は垂直同期信号生成用コンパレー
タ、７０６は垂直同期信号生成用基準電圧源、、７０７
はＩＤ信号分離用コンパレータ、７０８はＩＤ信号分離
用基準電圧源、７０９は抵抗、７１０はコンデンサ、７
１１はＩＤ信号波形整形用コンパレータ、７１２はイン
バータ、７１３は２入力ＮＡＮＤゲートである。ＳRGB
信号は同期信号分離用コンパレータ７０１に供給され、
図７及び図８丸１の電圧の同期信号分離用基準電圧源７
０２と比較し、同期信号が分離され、図８のＨ（ＳＹＮ
Ｃ）に示すように出力され、水平同期信号Ｈとして出力
される。また、このＨ（ＳＹＮＣ）を抵抗７０３、コン
デンサ７０４により積分し（図８ニ）、垂直期信号生成
用コンパレータ７０５により図７及び図８丸２の電圧の
垂直期信号生成用基準電圧源７０６と比較し、図８のＶ
に示すように波形整形し、垂直同期信号Ｖがえられる。
ＳRGB信号はまた、ＩＤ分離用コンパレータ７０７に供
給され、ＩＤ分離用基準電圧源７０８の電圧と比較され
る。図７及び図８丸３に示すＩＤ分離用基準電圧源７０
７の電圧は、＋入力端子に入力されたＳRGB信号のＩＤ
の先頭値より低く、黒レベルより高く設定されている。
従ってＩＤ信号や、映像信号がレベルの高い時ＩＤ分離
用コンパレータ７０７の出力はハイレベルとなる（図８
イ）。ＩＤ分離用コンパレータ７０７の出力は抵抗７０
９、コンデンサ７１０からなる積分回路に供給され、Ｉ
Ｄ波形整形用コンパレータ７１１により波形整形およ
び、水平同期信号の影響が除去される（図８ハ）。この
信号は、２入力ＮＡＮＤゲート７１３の一方の入力に供
給され、もう一方には垂直同期信号をインバータ７１２
で極性反転したものが供給される。従って、映像信号期
間の影響がとり除かれ、２入力ＮＡＮＤゲート７１３の
出力にはＩＤ信号が得られる（図８ＩＤ）。
【００２３】同期分離回路７の出力の垂直同期信号およ
びＩＤ信号はメモリ制御回路１１に供給される。メモリ
制御回路１１は図９のように構成され、１１０１は４ビ
ットのカウンタＩＣ、１１０２は２入力ＮＯＲゲートで
ある。垂直同期信号はカウンタＩＣ１１０１のクロック
（ＣＬＫ）入力に供給され計数される。カウンタＩＣ１
１０１のリセット（ＲＳＴ）入力にはＩＤ信号が供給さ
れており、ＩＤ信号によりカウンタＩＣ１１０１の計数
結果はリセットされる。ＩＤ信号は、ＳRGB信号のＲ信
号の先頭にあるので、Ｒ信号期間はカウンタＩＣ１１０
１の出力ＱＡ、ＱＢともにローレベル、次に送られるＧ
信号期間はＱＡがハイレベル、ＱＢがローレベル、最後
に送られるＢ信号期間はＱＡがローレベル、ＱＢがハイ
レベルとなる３進カウンタとなる。これにより、ＱＡ、
ＱＢが入力される２入力ＮＯＲゲート１１０２の出力は
Ｒ信号期間ハイレベルとなり、図４に示すカウンタ３の
Ｒ Sと同じ信号となる。同様にＱＡはＧS、ＱＢはＢSと
なり、出力される。
びＩＤ信号はメモリ制御回路１１に供給される。メモリ
制御回路１１は図９のように構成され、１１０１は４ビ
ットのカウンタＩＣ、１１０２は２入力ＮＯＲゲートで
ある。垂直同期信号はカウンタＩＣ１１０１のクロック
（ＣＬＫ）入力に供給され計数される。カウンタＩＣ１
１０１のリセット（ＲＳＴ）入力にはＩＤ信号が供給さ
れており、ＩＤ信号によりカウンタＩＣ１１０１の計数
結果はリセットされる。ＩＤ信号は、ＳRGB信号のＲ信
号の先頭にあるので、Ｒ信号期間はカウンタＩＣ１１０
１の出力ＱＡ、ＱＢともにローレベル、次に送られるＧ
信号期間はＱＡがハイレベル、ＱＢがローレベル、最後
に送られるＢ信号期間はＱＡがローレベル、ＱＢがハイ
レベルとなる３進カウンタとなる。これにより、ＱＡ、
ＱＢが入力される２入力ＮＯＲゲート１１０２の出力は
Ｒ信号期間ハイレベルとなり、図４に示すカウンタ３の
Ｒ Sと同じ信号となる。同様にＱＡはＧS、ＱＢはＢSと
なり、出力される。
【００２４】同期分離回路７の水平同期信号出力Ｈはク
ロック発生回路８に供給される。図１０に詳細を示し、
８０１は電圧制御発振器、８０２は電圧制御発振器８０
１の出力を分周する分周器、８０３は分周器８０２の分
周数を与える分周比設定回路、８０４は分周器８０２の
出力と外部からの信号（ここでは水平同期信号Ｈ）との
位相を比較し、位相差を電圧として電圧制御発振器８０
１に出力する位相比較器である。以上のようにクロック
発生回路８は入力された水平同期信号Ｈにロックしたク
ロック信号を発生するＰＬＬを構成しており、出力クロ
ックの周波数は水平同期信号Ｈの周波数のあらかじめ定
められた、すなわち分周比設定回路８０３で設定された
数の倍数となる。このクロックはＡ／Ｄコンバータ９、
後段のメモリ回路１２Ｒ、１２Ｇ、１２Ｂ、Ｄ／Ａコン
バータ１３Ｒ、１３Ｇ、１３Ｂに供給される。
ロック発生回路８に供給される。図１０に詳細を示し、
８０１は電圧制御発振器、８０２は電圧制御発振器８０
１の出力を分周する分周器、８０３は分周器８０２の分
周数を与える分周比設定回路、８０４は分周器８０２の
出力と外部からの信号（ここでは水平同期信号Ｈ）との
位相を比較し、位相差を電圧として電圧制御発振器８０
１に出力する位相比較器である。以上のようにクロック
発生回路８は入力された水平同期信号Ｈにロックしたク
ロック信号を発生するＰＬＬを構成しており、出力クロ
ックの周波数は水平同期信号Ｈの周波数のあらかじめ定
められた、すなわち分周比設定回路８０３で設定された
数の倍数となる。このクロックはＡ／Ｄコンバータ９、
後段のメモリ回路１２Ｒ、１２Ｇ、１２Ｂ、Ｄ／Ａコン
バータ１３Ｒ、１３Ｇ、１３Ｂに供給される。
【００２５】Ａ／Ｄコンバータ９の出力は分配スイッチ
１０に供給される。分配スイッ１０の制御信号として、
ＲS、ＧS、ＢSが供給されており、分配スイッチ１０の
出力はＩＤ信号が送られた直後はＲ信号がメモリ１２Ｒ
に、次はＧ信号がメモリ１２Ｇに、次はＢ信号がメモリ
１２Ｂにと接続される。
１０に供給される。分配スイッ１０の制御信号として、
ＲS、ＧS、ＢSが供給されており、分配スイッチ１０の
出力はＩＤ信号が送られた直後はＲ信号がメモリ１２Ｒ
に、次はＧ信号がメモリ１２Ｇに、次はＢ信号がメモリ
１２Ｂにと接続される。
【００２６】メモリ回路１２Ｒ、１２Ｇ、１２Ｂの構成
はいずれも同じなので、ここでは１２Ｒの詳細を図１１
にしめす。図１１において、１２Ｒ０１はクロック、水
平、垂直の同期信号をもとに計数しメモリの書き込み、
読み出しアドレスを発生するアドレスカウンタ、１２Ｒ
０２はメモリからの読み出しによる遅延時間分だけ、送
られてきた信号を遅延する遅延回路、１２Ｒ０３はメモ
リから読み出された信号と送られてきた信号を切り換え
るセレクタ、１２Ｒ０４はおくられてきた画像の１垂直
走査周期分記憶するメモリである。このメモリ回路１２
Ｒは、実際に送られてきた信号はメモリに書き込むと同
時に出力し、送られていない期間はメモリに記憶された
ものを読み出すように働く。以下動作を示す。
はいずれも同じなので、ここでは１２Ｒの詳細を図１１
にしめす。図１１において、１２Ｒ０１はクロック、水
平、垂直の同期信号をもとに計数しメモリの書き込み、
読み出しアドレスを発生するアドレスカウンタ、１２Ｒ
０２はメモリからの読み出しによる遅延時間分だけ、送
られてきた信号を遅延する遅延回路、１２Ｒ０３はメモ
リから読み出された信号と送られてきた信号を切り換え
るセレクタ、１２Ｒ０４はおくられてきた画像の１垂直
走査周期分記憶するメモリである。このメモリ回路１２
Ｒは、実際に送られてきた信号はメモリに書き込むと同
時に出力し、送られていない期間はメモリに記憶された
ものを読み出すように働く。以下動作を示す。
【００２７】Ａ／Ｄ変換されたＳRGB信号はメモリ１２
Ｒ０４と同時に遅延回路１２Ｒ０２を介しセレクタ１２
Ｒ０３に供給される。遅延回路１２Ｒ０２は所定のクロ
ック周期分の時間、入力を遅延させる。所定の時間と
は、メモリ１２Ｒ０４の読み出しモード時の読み出しア
ドレスが与えられてから出力されるまでの遅延時間であ
る。セレクタ１２Ｒ０２の選択制御入力はハイレベルの
時Ａ入力を選択、ローレベルの時Ｂ入力を選択し、Ｙに
出力する。メモリ１２Ｒ０４の書き込み制御信号入力は
Ｗ．Ｅ．でハイレベルの時書き込みモードとなる。ロー
レベルのときは読み出しモードとなり、書き込み時、読
み出し時ともに、アドレス入力ＡＤに供給されたアドレ
スをアクセスする。アドレスカウンタ１２Ｒ０１はＣＬ
Ｋに供給されたクロック、Ｈに供給された水平同期信号
を計数する。計数のリセットには、クロック計数用には
水平同期信号、水平同期信号計数用にはＶに供給される
垂直同期信号が供給される。計数値はメモリ１２Ｒ０４
のアドレス制御としてＡＤ入力に供給される。セレクタ
１２Ｒ０２の選択制御入力はメモリ回路１２Ｒの入力Ｓ
に接続されたＲSであるので、これがハイレベルとなる
のは、Ｒ信号が送られている期間である。従ってセレク
タ１２Ｒ０２はＡ入力である送られてきているＲ信号を
遅延回路１２Ｒ０２で遅延させた信号を選択し出力す
る。Ｗ．Ｅ．にもＳに加えられたＲSが供給されている
ので、Ｒ信号が送られてきている期間メモリ１２Ｒ０４
は書き込みモードとなり、送られたＲ信号はメモリ１２
Ｒ０４に書き込まれる。
Ｒ０４と同時に遅延回路１２Ｒ０２を介しセレクタ１２
Ｒ０３に供給される。遅延回路１２Ｒ０２は所定のクロ
ック周期分の時間、入力を遅延させる。所定の時間と
は、メモリ１２Ｒ０４の読み出しモード時の読み出しア
ドレスが与えられてから出力されるまでの遅延時間であ
る。セレクタ１２Ｒ０２の選択制御入力はハイレベルの
時Ａ入力を選択、ローレベルの時Ｂ入力を選択し、Ｙに
出力する。メモリ１２Ｒ０４の書き込み制御信号入力は
Ｗ．Ｅ．でハイレベルの時書き込みモードとなる。ロー
レベルのときは読み出しモードとなり、書き込み時、読
み出し時ともに、アドレス入力ＡＤに供給されたアドレ
スをアクセスする。アドレスカウンタ１２Ｒ０１はＣＬ
Ｋに供給されたクロック、Ｈに供給された水平同期信号
を計数する。計数のリセットには、クロック計数用には
水平同期信号、水平同期信号計数用にはＶに供給される
垂直同期信号が供給される。計数値はメモリ１２Ｒ０４
のアドレス制御としてＡＤ入力に供給される。セレクタ
１２Ｒ０２の選択制御入力はメモリ回路１２Ｒの入力Ｓ
に接続されたＲSであるので、これがハイレベルとなる
のは、Ｒ信号が送られている期間である。従ってセレク
タ１２Ｒ０２はＡ入力である送られてきているＲ信号を
遅延回路１２Ｒ０２で遅延させた信号を選択し出力す
る。Ｗ．Ｅ．にもＳに加えられたＲSが供給されている
ので、Ｒ信号が送られてきている期間メモリ１２Ｒ０４
は書き込みモードとなり、送られたＲ信号はメモリ１２
Ｒ０４に書き込まれる。
【００２８】Ｒ信号が送られていない期間すなわちＲS
が ローレベルのときは、メモリ１２Ｒ０４は読み出し
モードとなり、直前に書き込まれたＲ信号が読み出され
る。セレクタ１２Ｒ０３はＢ入力であるこの読み出し出
力を選択し出力する。
が ローレベルのときは、メモリ１２Ｒ０４は読み出し
モードとなり、直前に書き込まれたＲ信号が読み出され
る。セレクタ１２Ｒ０３はＢ入力であるこの読み出し出
力を選択し出力する。
【００２９】以上により、メモリ回路１２Ｒの出力は、
ＳRGB信号がＲ信号のときはそのまま、Ｇ、Ｂ信号のと
きは直前に書き込まれたＲ信号を出力する。同様にメモ
リ１２Ｇ、１２Ｂも動作し、Ｇ、Ｂ信号を得る。これに
より、時分割されたＲ、Ｇ、Ｂ信号が３系統並列の連続
した信号となる。
ＳRGB信号がＲ信号のときはそのまま、Ｇ、Ｂ信号のと
きは直前に書き込まれたＲ信号を出力する。同様にメモ
リ１２Ｇ、１２Ｂも動作し、Ｇ、Ｂ信号を得る。これに
より、時分割されたＲ、Ｇ、Ｂ信号が３系統並列の連続
した信号となる。
【００３０】メモリ回路１２Ｒ、１２Ｇ、１２Ｂの出力
はそれぞれＤ／Ａコンバータ１３Ｒ、１３Ｇ、１３Ｂに
供給されアナログＲ、Ｇ、Ｂ信号を得る。
はそれぞれＤ／Ａコンバータ１３Ｒ、１３Ｇ、１３Ｂに
供給されアナログＲ、Ｇ、Ｂ信号を得る。
【００３１】Ｄ／Ａコンバータ１３Ｒ、１３Ｇ、１３Ｂ
の出力はＲ用増幅回路１４Ｒ、Ｇ用増幅回路１４Ｇ、Ｂ
用増幅回路１４Ｂにそれぞれ供給される。Ｒ用増幅回路
１４Ｒ、Ｇ用増幅回路１４Ｇ、Ｂ用増幅回路１４Ｂでは
モニター等の外部機器へのインターフェース用にバッフ
ァＡＭＰの機能を果たす。同期分離回路７の出力であ
る、水平、垂直同期信号もＲ、Ｇ、Ｂと同時にモニター
等の外部機器へと出力される。
の出力はＲ用増幅回路１４Ｒ、Ｇ用増幅回路１４Ｇ、Ｂ
用増幅回路１４Ｂにそれぞれ供給される。Ｒ用増幅回路
１４Ｒ、Ｇ用増幅回路１４Ｇ、Ｂ用増幅回路１４Ｂでは
モニター等の外部機器へのインターフェース用にバッフ
ァＡＭＰの機能を果たす。同期分離回路７の出力であ
る、水平、垂直同期信号もＲ、Ｇ、Ｂと同時にモニター
等の外部機器へと出力される。
【００３２】以上により、伝送前にＲ、Ｇ、Ｂをそれぞ
れフレームを３つに一つに間引いて伝送するので情報量
を大幅に削減できる。また、メモリにより、間引かれた
２フレームを再生し、Ｒ、Ｇ、Ｂそれぞれ連続した信号
を得ることができる。伝送する信号が静止画像の場合
は、どのフレームも同一であるので、劣化がない。
れフレームを３つに一つに間引いて伝送するので情報量
を大幅に削減できる。また、メモリにより、間引かれた
２フレームを再生し、Ｒ、Ｇ、Ｂそれぞれ連続した信号
を得ることができる。伝送する信号が静止画像の場合
は、どのフレームも同一であるので、劣化がない。
【００３３】図１２は本実施の形態における画像伝送シ
ステムの他の送信装置を示す構成図である。即ち、同期
分離の他の例を説明するものである。図１２において、
新たな要素として、１５は復号同期信号が入力され、水
平同期信号、垂直同期信号を分離、出力する同期分離回
路である。図１３は同期分離回路１５の詳細構成を示
し、１５０１は抵抗、１５０２はコンデンサ、１５０３
は垂直同期信号生成用基準電圧源、１５０４はコンパレ
ータである。図１２の例は、同期信号入力として、水
平、垂直同期信号が復号化された、復号同期信号が入力
された場合であり、垂直同期信号を得るために、抵抗１
５０１、コンデンサ１５０２による積分回路、コンパレ
ータ１５０４と垂直同期信号生成用基準電圧源１５０３
により垂直同期信号を分離できる。この動作は、実施の
形態１における、伝送後の垂直同期信号分離と同一であ
る。入力された復号同期信号は分離された垂直同期信号
と共に、そのまま水平同期信号として、使用可能であ
る。
ステムの他の送信装置を示す構成図である。即ち、同期
分離の他の例を説明するものである。図１２において、
新たな要素として、１５は復号同期信号が入力され、水
平同期信号、垂直同期信号を分離、出力する同期分離回
路である。図１３は同期分離回路１５の詳細構成を示
し、１５０１は抵抗、１５０２はコンデンサ、１５０３
は垂直同期信号生成用基準電圧源、１５０４はコンパレ
ータである。図１２の例は、同期信号入力として、水
平、垂直同期信号が復号化された、復号同期信号が入力
された場合であり、垂直同期信号を得るために、抵抗１
５０１、コンデンサ１５０２による積分回路、コンパレ
ータ１５０４と垂直同期信号生成用基準電圧源１５０３
により垂直同期信号を分離できる。この動作は、実施の
形態１における、伝送後の垂直同期信号分離と同一であ
る。入力された復号同期信号は分離された垂直同期信号
と共に、そのまま水平同期信号として、使用可能であ
る。
【００３４】図１４は本実施の形態における画像伝送シ
ステムの他の送信装置を示す構成図である。即ち、同期
信号が各色信号に重畳される場合を説明する。図１４に
おいて、新たな要素として、１６は、Ｇ信号に重畳され
た復号同期信号から、水平、垂直同期信号を分離する同
期分離回路である。図１５は同期分離回路１６の詳細構
成を示し、１６０１は直流カット用コンデンサ、１６０
２はダイオード、１６０３は直流クランプ用電圧源、１
６０４は同期信号分離用基準電圧源、１６０５はコンパ
レータ、１６０６は抵抗、１６０７はコンデンサ、１６
０８は垂直同期信号生成用基準電圧源、１６０９はコン
パレータである。図１４は、ＲＧＢのどれか少なくとも
１つに復号同期信号が重畳された入力の場合であり、例
としてＧに重畳された場合を示す。同期分離回路１６に
入力されたＧ信号は、コンデンサ１６０１、ダイオード
１６０２、直流クランプ用電圧源１６０３からなるクラ
ンプ回路により、直流クランプされる。すなわち、同期
信号の先端が、直流クランプ用電圧源１６０３の電圧よ
り、ダイオード１６０２の順方向ドロップ電圧分低い電
圧にクランプされる。この後同期信号分離用基準電圧源
１６０４、コンパレータ１６０５からなる同期信号分離
回路により、復号同期信号が抜き取られる。この動作は
実施の形態１の同期信号分離用コンパレータ７０１、同
期信号分離用基準電圧源７０２の動作と同一である。抜
き取られた復号同期信号はそのまま水平同期信号として
出力されるほか、抵抗１６０６、コンデンサ１６０７、
垂直同期信号生成用基準電圧源１６０８、コンパレータ
１６０９により垂直同期信号が生成される。この動作は
実施の形態１の抵抗７０３、コンデンサ７０４、コンパ
レータ７０５、垂直同期信号生成用基準電圧源７０６の
動作と同一である。
ステムの他の送信装置を示す構成図である。即ち、同期
信号が各色信号に重畳される場合を説明する。図１４に
おいて、新たな要素として、１６は、Ｇ信号に重畳され
た復号同期信号から、水平、垂直同期信号を分離する同
期分離回路である。図１５は同期分離回路１６の詳細構
成を示し、１６０１は直流カット用コンデンサ、１６０
２はダイオード、１６０３は直流クランプ用電圧源、１
６０４は同期信号分離用基準電圧源、１６０５はコンパ
レータ、１６０６は抵抗、１６０７はコンデンサ、１６
０８は垂直同期信号生成用基準電圧源、１６０９はコン
パレータである。図１４は、ＲＧＢのどれか少なくとも
１つに復号同期信号が重畳された入力の場合であり、例
としてＧに重畳された場合を示す。同期分離回路１６に
入力されたＧ信号は、コンデンサ１６０１、ダイオード
１６０２、直流クランプ用電圧源１６０３からなるクラ
ンプ回路により、直流クランプされる。すなわち、同期
信号の先端が、直流クランプ用電圧源１６０３の電圧よ
り、ダイオード１６０２の順方向ドロップ電圧分低い電
圧にクランプされる。この後同期信号分離用基準電圧源
１６０４、コンパレータ１６０５からなる同期信号分離
回路により、復号同期信号が抜き取られる。この動作は
実施の形態１の同期信号分離用コンパレータ７０１、同
期信号分離用基準電圧源７０２の動作と同一である。抜
き取られた復号同期信号はそのまま水平同期信号として
出力されるほか、抵抗１６０６、コンデンサ１６０７、
垂直同期信号生成用基準電圧源１６０８、コンパレータ
１６０９により垂直同期信号が生成される。この動作は
実施の形態１の抵抗７０３、コンデンサ７０４、コンパ
レータ７０５、垂直同期信号生成用基準電圧源７０６の
動作と同一である。
【００３５】図１６は本実施の形態における画像伝送シ
ステムの他の送信装置と受像装置を示す構成図である。
図１６において、新たな要素として、１７はＦＭ変調回
路、１８は赤外発光ダイオード駆動回路、１９は赤外発
光ダイオード、２０は受光ダイオード、２１は受光した
ＦＭ信号を増幅する増幅回路、２２はＦＭ復調回路、２
３は復調された信号を増幅する増幅器である。
ステムの他の送信装置と受像装置を示す構成図である。
図１６において、新たな要素として、１７はＦＭ変調回
路、１８は赤外発光ダイオード駆動回路、１９は赤外発
光ダイオード、２０は受光ダイオード、２１は受光した
ＦＭ信号を増幅する増幅回路、２２はＦＭ復調回路、２
３は復調された信号を増幅する増幅器である。
【００３６】加算器５の出力ＳRGBはＦＭ変調回路１７
に供給され、ＦＭ変調波を得る。ＦＭ変調回路１７は図
１７に詳細に示す。図１７において、１７０１は抵抗、
１７０２は可変容量ダイオード、１７０３はコンデン
サ、１７０４はコイル、１７０５はコンデンサ、１７０
６は抵抗、１７０７は抵抗、１７０８はコンデンサ、１
７０９は抵抗、１７１０はトランジスタ、１７１１はコ
ンデンサ、１７１２はトランジスタ、１７１３は抵抗で
ある。ＳRGB信号は抵抗１７０１を介して可変容量ダイ
オード１７０２のカソードに印加される。コイル１７０
４、コンデンサ１７０５、抵抗１７０６、抵抗１７０
７、コンデンサ１７０８、抵抗１７０９、トランジスタ
１７１０、コンデンサ１７１１からなる回路は発振回路
を形成しており、可変容量ダイオード１７０２はコンデ
ンサ１７０３を介して発振回路の発振容量の一部として
働く。従ってＳRG B信号によって可変容量ダイオード１
７０２の容量は変化するので発振回路の周波数はＳRGB
信号によりＦＭ変調されることとなる。このＦＭ変調波
は、トランジスタ１７１２、抵抗１７１３からなるエミ
ッタフォロワ回路をとおして出力される。
に供給され、ＦＭ変調波を得る。ＦＭ変調回路１７は図
１７に詳細に示す。図１７において、１７０１は抵抗、
１７０２は可変容量ダイオード、１７０３はコンデン
サ、１７０４はコイル、１７０５はコンデンサ、１７０
６は抵抗、１７０７は抵抗、１７０８はコンデンサ、１
７０９は抵抗、１７１０はトランジスタ、１７１１はコ
ンデンサ、１７１２はトランジスタ、１７１３は抵抗で
ある。ＳRGB信号は抵抗１７０１を介して可変容量ダイ
オード１７０２のカソードに印加される。コイル１７０
４、コンデンサ１７０５、抵抗１７０６、抵抗１７０
７、コンデンサ１７０８、抵抗１７０９、トランジスタ
１７１０、コンデンサ１７１１からなる回路は発振回路
を形成しており、可変容量ダイオード１７０２はコンデ
ンサ１７０３を介して発振回路の発振容量の一部として
働く。従ってＳRG B信号によって可変容量ダイオード１
７０２の容量は変化するので発振回路の周波数はＳRGB
信号によりＦＭ変調されることとなる。このＦＭ変調波
は、トランジスタ１７１２、抵抗１７１３からなるエミ
ッタフォロワ回路をとおして出力される。
【００３７】ＦＭ変調波は赤外発光ダイオード駆動回路
１８へと供給され、赤外光の点滅を行なう。赤外発光ダ
イオード駆動回路１８は図１７のように構成され、図１
７において、１８０１は抵抗、１８０２は抵抗、１８０
３はトランジスタ、１８０４は抵抗である。ＦＭ変調波
は抵抗１８０１、抵抗１８０２、トランジスタ１８０３
からなるパルスアンプで電流のＯＮ／ＯＦＦ信号に変換
される。この電流は、電流値設定用抵抗である抵抗１８
０４、赤外発光ダイオード１９を流れ、赤外発光ダイオ
ード１９よりＦＭ変調光が放射される。
１８へと供給され、赤外光の点滅を行なう。赤外発光ダ
イオード駆動回路１８は図１７のように構成され、図１
７において、１８０１は抵抗、１８０２は抵抗、１８０
３はトランジスタ、１８０４は抵抗である。ＦＭ変調波
は抵抗１８０１、抵抗１８０２、トランジスタ１８０３
からなるパルスアンプで電流のＯＮ／ＯＦＦ信号に変換
される。この電流は、電流値設定用抵抗である抵抗１８
０４、赤外発光ダイオード１９を流れ、赤外発光ダイオ
ード１９よりＦＭ変調光が放射される。
【００３８】受信側では、赤外発光ダイオード１９より
放射されたＦＭ変調光は受光ダイオード２０で受光さ
れ、電流に変換される。この電流は増幅回路２１で電圧
に変換され、増幅される。増幅回路２１は図１８に示
し、図１８において、２１０１は抵抗、２１０２は抵
抗、２１０３は演算増幅器、２１０４は抵抗である。受
光ダイオード２０で電流に変換された信号は抵抗２１０
１を流れ、電圧に変換される。この信号電圧は抵抗２１
０２、抵抗２１０４、演算増幅器２１０３で構成される
増幅回路により、後段のＦＭ復調回路２２に必要なレベ
ルまで増幅され、供給される。
放射されたＦＭ変調光は受光ダイオード２０で受光さ
れ、電流に変換される。この電流は増幅回路２１で電圧
に変換され、増幅される。増幅回路２１は図１８に示
し、図１８において、２１０１は抵抗、２１０２は抵
抗、２１０３は演算増幅器、２１０４は抵抗である。受
光ダイオード２０で電流に変換された信号は抵抗２１０
１を流れ、電圧に変換される。この信号電圧は抵抗２１
０２、抵抗２１０４、演算増幅器２１０３で構成される
増幅回路により、後段のＦＭ復調回路２２に必要なレベ
ルまで増幅され、供給される。
【００３９】ＦＭ復調回路２２は図１９のように構成さ
れ、図１９において、２２０１は波形整形用のインバー
タ、２２０２は所定の時間だけ遅延させる遅延回路、２
２０３は排他的ＯＲゲート、２２０４はローパスフィル
ターである。増幅回路２１の出力はインバータ２２０１
に供給され、図２０のＦＭ波に示す、矩形波にされる。
インバータ２１０１の入力が所定のレベル以上あれば、
出力は一定振幅の矩形波に変換され、リミッターとして
も働く。インバータ２１０１の出力は遅延回路２１０２
に供給され、一定の時間遅延され、図２０のＦＭ波（遅
延）に示すように出力される。この遅延出力と、遅延前
のインバータ２２０１の出力は排他的ＯＲゲート２２０
３に供給される。排他的ＯＲ２２０３の出力は図２０に
示すようにＦＭ波がＰＷＭ波に変換される。このＰＷＭ
波はローパスフィルター２２０４に供給される。ＰＷＭ
波をローパスフィルターを通すことにより、ＦＭ復調さ
れ、ＦＭ変調前の信号である図６のＳRGBが得られる。
れ、図１９において、２２０１は波形整形用のインバー
タ、２２０２は所定の時間だけ遅延させる遅延回路、２
２０３は排他的ＯＲゲート、２２０４はローパスフィル
ターである。増幅回路２１の出力はインバータ２２０１
に供給され、図２０のＦＭ波に示す、矩形波にされる。
インバータ２１０１の入力が所定のレベル以上あれば、
出力は一定振幅の矩形波に変換され、リミッターとして
も働く。インバータ２１０１の出力は遅延回路２１０２
に供給され、一定の時間遅延され、図２０のＦＭ波（遅
延）に示すように出力される。この遅延出力と、遅延前
のインバータ２２０１の出力は排他的ＯＲゲート２２０
３に供給される。排他的ＯＲ２２０３の出力は図２０に
示すようにＦＭ波がＰＷＭ波に変換される。このＰＷＭ
波はローパスフィルター２２０４に供給される。ＰＷＭ
波をローパスフィルターを通すことにより、ＦＭ復調さ
れ、ＦＭ変調前の信号である図６のＳRGBが得られる。
【００４０】ＦＭ復調されたＳRGB信号は、増幅回路２
３に供給される。増幅回路２３は図２１に示し、２３０
１はレベルシフト用電圧発生器、２３０２は抵抗、２３
０２は演算増幅器、２３０４は抵抗である。ＳRGB信号
は後段のＡ／Ｄコンバータ９の入力範囲にあうよう、増
幅、直流電圧シフトが行われる。直流電圧シフト量はレ
ベルシフト用電圧発生器２３０１により設定される。振
幅は抵抗２３０１、２３０４の値により決定される増幅
率で増幅され得られる。増幅回路２３の出力以降は図１
と同様に動作する。
３に供給される。増幅回路２３は図２１に示し、２３０
１はレベルシフト用電圧発生器、２３０２は抵抗、２３
０２は演算増幅器、２３０４は抵抗である。ＳRGB信号
は後段のＡ／Ｄコンバータ９の入力範囲にあうよう、増
幅、直流電圧シフトが行われる。直流電圧シフト量はレ
ベルシフト用電圧発生器２３０１により設定される。振
幅は抵抗２３０１、２３０４の値により決定される増幅
率で増幅され得られる。増幅回路２３の出力以降は図１
と同様に動作する。
【００４１】実施の形態２．伝送帯域を切換えられるシ
ステムを説明する。図２２は実施の形態２における画像
伝送システムの送信装置と受像装置を示す構成図であ
る。図２２において、新たな要素として、送信側にある
２４はＦＭ搬送周波数切換えスイッチ、受信側にある２
５は受信処理切換えスイッチである。その他の要素は既
にこれまでのところで同番号のそれとして説明してい
る。ＦＭ搬送周波数切換えスイッチ２４はＦＭ変調回路
１７に接続され、ＦＭ変調波の搬送周波数を切換える。
図２３にその詳細構成をしめす。ＦＭ変調回路１７Ｂの
１７１４は抵抗、１７１５は所定の電圧を発生する直流
電圧源である。ＦＭ搬送周波数切換えスイッチ２４を閉
じれば、直流電圧源１７１５から抵抗１７１４を介し直
流電圧が変調波のＳRGB信号に重畳される。これによ
り、可変容量ダイオード１７０２の直流バイアスが変化
し、ＦＭ変調波の周波数帯域すなわち搬送周波数が変化
する。
ステムを説明する。図２２は実施の形態２における画像
伝送システムの送信装置と受像装置を示す構成図であ
る。図２２において、新たな要素として、送信側にある
２４はＦＭ搬送周波数切換えスイッチ、受信側にある２
５は受信処理切換えスイッチである。その他の要素は既
にこれまでのところで同番号のそれとして説明してい
る。ＦＭ搬送周波数切換えスイッチ２４はＦＭ変調回路
１７に接続され、ＦＭ変調波の搬送周波数を切換える。
図２３にその詳細構成をしめす。ＦＭ変調回路１７Ｂの
１７１４は抵抗、１７１５は所定の電圧を発生する直流
電圧源である。ＦＭ搬送周波数切換えスイッチ２４を閉
じれば、直流電圧源１７１５から抵抗１７１４を介し直
流電圧が変調波のＳRGB信号に重畳される。これによ
り、可変容量ダイオード１７０２の直流バイアスが変化
し、ＦＭ変調波の周波数帯域すなわち搬送周波数が変化
する。
【００４２】受像装置側の受信処理切換えスイッチ２５
は、搬送周波数の変化に対して、ＦＭ復調回路２２の復
調処理を制御すると同時に、クロック発生回路８のクロ
ック周波数も制御する。図２４にその詳細構成を示す。
図２４において２５０１はスイッチ、２５０２は抵抗、
２５０３は抵抗、２５０４はトランジスタ、２５０５は
抵抗、２５０６はトランジスタ、２５０７は抵抗であ
る。また、ＦＭ復調回路２２において、遅延回路２２０
２は抵抗２２０２ａ、コンデンサ２２０２ｂ、コンデン
サ２２０２ｃから構成される。また、クロック発生回路
８の分周比設定回路８０３の設定数が外部からの制御で
変更できるようになっている。受信処理切換えスイッチ
２５のスイッチ２５０１を閉じるとトランジスタ２５０
４、２５０６のベース電圧は０Ｖになり、ＯＦＦとな
る。従って、両トランジスタのコレクタ電圧はハイレベ
ルとなり出力される。トランジスタ２５０４はオープン
コレクタ形式でＦＭ復調回路２２のコンデンサ２２０２
ｂに接続されており、抵抗２２０２ａ、コンデンサ２２
０２ｂ、２２０２ｃからなる積分回路の積分容量が２２
０２ｃのみとなり、積分時定数が小さくなり、遅延量は
減少する。また、分周比設定回路８０３へ加えられた制
御入力ハイレベルに対し、分周比は大きい値に切換えら
れ、出力クロックの周波数と水平同期信号の周波数の比
は大きくなる。以上により、たとえば、パーソナルコン
ピュータ等の画像信号で画素周波数（ドットクロック）
が異なる２種類の画像信号がシステムに入力された場
合、本実施の形態では、それぞれの画素周波数にあわ
せ、ＦＭ搬送周波数切換えスイッチ２４、受信処理切換
えスイッチ２５を切換えることにより、画素周波数に応
じた最適な処理が行なえ、必要以上に高い周波数の搬送
波を使用しないですむ。
は、搬送周波数の変化に対して、ＦＭ復調回路２２の復
調処理を制御すると同時に、クロック発生回路８のクロ
ック周波数も制御する。図２４にその詳細構成を示す。
図２４において２５０１はスイッチ、２５０２は抵抗、
２５０３は抵抗、２５０４はトランジスタ、２５０５は
抵抗、２５０６はトランジスタ、２５０７は抵抗であ
る。また、ＦＭ復調回路２２において、遅延回路２２０
２は抵抗２２０２ａ、コンデンサ２２０２ｂ、コンデン
サ２２０２ｃから構成される。また、クロック発生回路
８の分周比設定回路８０３の設定数が外部からの制御で
変更できるようになっている。受信処理切換えスイッチ
２５のスイッチ２５０１を閉じるとトランジスタ２５０
４、２５０６のベース電圧は０Ｖになり、ＯＦＦとな
る。従って、両トランジスタのコレクタ電圧はハイレベ
ルとなり出力される。トランジスタ２５０４はオープン
コレクタ形式でＦＭ復調回路２２のコンデンサ２２０２
ｂに接続されており、抵抗２２０２ａ、コンデンサ２２
０２ｂ、２２０２ｃからなる積分回路の積分容量が２２
０２ｃのみとなり、積分時定数が小さくなり、遅延量は
減少する。また、分周比設定回路８０３へ加えられた制
御入力ハイレベルに対し、分周比は大きい値に切換えら
れ、出力クロックの周波数と水平同期信号の周波数の比
は大きくなる。以上により、たとえば、パーソナルコン
ピュータ等の画像信号で画素周波数（ドットクロック）
が異なる２種類の画像信号がシステムに入力された場
合、本実施の形態では、それぞれの画素周波数にあわ
せ、ＦＭ搬送周波数切換えスイッチ２４、受信処理切換
えスイッチ２５を切換えることにより、画素周波数に応
じた最適な処理が行なえ、必要以上に高い周波数の搬送
波を使用しないですむ。
【００４３】実施の形態３．伝送帯域を自動的に切換え
るシステムを説明する。図２５は実施の形態３における
画像伝送システムの受像機を示す構成図である。図２５
において、新たな要素として、２６は水平同期信号と垂
直同期信号の周波数比すなわち、１フレームの走査線数
を求める計測回路であり、詳細は図２６に示す。図にお
いて、２６０１は水平同期信号をクロック入力、垂直同
期信号をリセット入力に持つカウンタ、２６０２は固定
値を生成する固定値発生回路、２６０３はカウンタ２６
０１の計数結果と固定値発生回路２６０２の値との大小
を比較するマグニチュードコンパレータである。その他
の要素はこれまでに既に同番号のそれとして説明済であ
る。以降の各実施の形態においても、新規要素の説明以
外の既出符号については、既出の同番号要素と同等の要
素を表す。計測回路２６のカウンタ２６０１により伝送
されてきた画像の走査線数がわかり、また、マグニチュ
ードコンパレータ２６０３により、固定値発生回路２６
０２のあらかじめ定められた固定値と比較により、走査
線数が所定の値より多いかすくないかの形で出力でき
る。一般的に走査線数が多いと画素周波数が高くなるの
で、先の実施の形態では受信処理切換えスイッチ２５の
スイッチ２５０１を手動で切換えていたのに対し、本実
施の形態における切換えスイッチ２５Ｂでは、自動的に
計測結果に基づききりかえることができる。
るシステムを説明する。図２５は実施の形態３における
画像伝送システムの受像機を示す構成図である。図２５
において、新たな要素として、２６は水平同期信号と垂
直同期信号の周波数比すなわち、１フレームの走査線数
を求める計測回路であり、詳細は図２６に示す。図にお
いて、２６０１は水平同期信号をクロック入力、垂直同
期信号をリセット入力に持つカウンタ、２６０２は固定
値を生成する固定値発生回路、２６０３はカウンタ２６
０１の計数結果と固定値発生回路２６０２の値との大小
を比較するマグニチュードコンパレータである。その他
の要素はこれまでに既に同番号のそれとして説明済であ
る。以降の各実施の形態においても、新規要素の説明以
外の既出符号については、既出の同番号要素と同等の要
素を表す。計測回路２６のカウンタ２６０１により伝送
されてきた画像の走査線数がわかり、また、マグニチュ
ードコンパレータ２６０３により、固定値発生回路２６
０２のあらかじめ定められた固定値と比較により、走査
線数が所定の値より多いかすくないかの形で出力でき
る。一般的に走査線数が多いと画素周波数が高くなるの
で、先の実施の形態では受信処理切換えスイッチ２５の
スイッチ２５０１を手動で切換えていたのに対し、本実
施の形態における切換えスイッチ２５Ｂでは、自動的に
計測結果に基づききりかえることができる。
【００４４】実施の形態４．伝送帯域自動切換えの送信
装置を説明する。図２７は実施の形態４における画像伝
送システムの送信装置を示す構成図である。図２７おい
て、新たな要素として、２７は水平同期信号と垂直同期
信号の周波数比すなわち、１フレームの走査線数を求め
る計測回路である。図２８はその詳細構成を示し、２７
０１は水平同期信号をクロック入力、垂直同期信号をリ
セット入力に持つカウンタ、２７０２は固定値を生成す
る固定値発生回路、２７０３はカウンタ２７０１の計数
結果と固定値発生回路の値の大小を比較するマグニチュ
ードコンパレータ、２７０４は抵抗、２７０５はトラン
ジスタである。抵抗２７０４、トランジスタ２７０５に
より、マグニチュードコンパレータ２７０３の出力はト
ランジスタ２７０５によるスイッチ形式で出力される。
以上の構成により、計測回路２７は実施の形態３に示す
受信側の計測回路２６と同様な動作をする。この出力は
ＦＭ変調回路１７に接続され、トランジスタ２７０５は
図２２のＦＭ搬送周波数切換えスイッチ２４と同様の動
作を行なう。従って本実施の形態では、伝送前に入力画
像の画素クロックに応じた、ＦＭ搬送周波数の自動切換
えが行なえる。
装置を説明する。図２７は実施の形態４における画像伝
送システムの送信装置を示す構成図である。図２７おい
て、新たな要素として、２７は水平同期信号と垂直同期
信号の周波数比すなわち、１フレームの走査線数を求め
る計測回路である。図２８はその詳細構成を示し、２７
０１は水平同期信号をクロック入力、垂直同期信号をリ
セット入力に持つカウンタ、２７０２は固定値を生成す
る固定値発生回路、２７０３はカウンタ２７０１の計数
結果と固定値発生回路の値の大小を比較するマグニチュ
ードコンパレータ、２７０４は抵抗、２７０５はトラン
ジスタである。抵抗２７０４、トランジスタ２７０５に
より、マグニチュードコンパレータ２７０３の出力はト
ランジスタ２７０５によるスイッチ形式で出力される。
以上の構成により、計測回路２７は実施の形態３に示す
受信側の計測回路２６と同様な動作をする。この出力は
ＦＭ変調回路１７に接続され、トランジスタ２７０５は
図２２のＦＭ搬送周波数切換えスイッチ２４と同様の動
作を行なう。従って本実施の形態では、伝送前に入力画
像の画素クロックに応じた、ＦＭ搬送周波数の自動切換
えが行なえる。
【００４５】図２９は実施の形態４における画像伝送シ
ステムの他の送信装置と受信装置を示す構成図である。
図２９おいて、２８は計測回路２７Ｂのカウンタ２７０
１の計数結果を水平同期信号、垂直同期信号のタイミン
グをもとに垂直帰線期間に符号化する符号化器であり図
３０に示すように接続され、その出力は加算器５にてＳ
RGB信号に重畳される。２９は復号器であり、増幅器２
３の出力からＳRGB信号に重畳された符号を復号し、受
信処理切換えスイッチ２５、クロック発生器８を制御す
る。
ステムの他の送信装置と受信装置を示す構成図である。
図２９おいて、２８は計測回路２７Ｂのカウンタ２７０
１の計数結果を水平同期信号、垂直同期信号のタイミン
グをもとに垂直帰線期間に符号化する符号化器であり図
３０に示すように接続され、その出力は加算器５にてＳ
RGB信号に重畳される。２９は復号器であり、増幅器２
３の出力からＳRGB信号に重畳された符号を復号し、受
信処理切換えスイッチ２５、クロック発生器８を制御す
る。
【００４６】実施の形態５．図３１は実施の形態５にお
ける画像伝送システムの送信装置と受像装置を示す構成
図である。図３１おいて、３０はＲ、Ｇ、Ｂ、Ｈ、Ｖと
は別系統の例えばＮＴＳＣ等の復号映像信号か、加算器
５の出力である、時分割化された信号ＳRGBかを選択す
るＮＴＳＣ／ＰＣ切換スイッチである。本実施の形態で
は、Ｒ、Ｇ、Ｂ、Ｈ、Ｖのコンポーネント信号と、時分
割伝送の必要のない１系統の復号映像信号とを時分割手
段のあとで切り換えて伝送できるようにするものであ
る。伝送手段を通ったあとはそのまま外部機器に出力さ
れる。
ける画像伝送システムの送信装置と受像装置を示す構成
図である。図３１おいて、３０はＲ、Ｇ、Ｂ、Ｈ、Ｖと
は別系統の例えばＮＴＳＣ等の復号映像信号か、加算器
５の出力である、時分割化された信号ＳRGBかを選択す
るＮＴＳＣ／ＰＣ切換スイッチである。本実施の形態で
は、Ｒ、Ｇ、Ｂ、Ｈ、Ｖのコンポーネント信号と、時分
割伝送の必要のない１系統の復号映像信号とを時分割手
段のあとで切り換えて伝送できるようにするものであ
る。伝送手段を通ったあとはそのまま外部機器に出力さ
れる。
【００４７】実施の形態６．次に図３２は実施の形態６
における画像伝送システムの送信装置と受像装置を示す
構成図である。図３２おいて、３１はスイッチ４の時分
割スイッチングを制御し、Ｒ、Ｇ、Ｂのうち特定の一つ
を常に選択するか、時分割スイッチングするかを制御す
る時分割制御回路である。本形態では上記特定入力をＧ
とし、Ｇに対するスイッチ４の制御には、時分割制御回
路３１の内部としてＯＲゲート、他には、ＮＯＲゲート
があてられている。いずれのゲートにも共通入力とし
て、外部より供給されるＮＴＳＣかＲ、Ｇ、Ｂコンポー
ネントかを切り換える信号が（ＮＴＳＣの時ハイレベ
ル）加えられる。これにより通常のコンポーネント信号
伝送時はカウンタ３からの出力がそのままスイッチ４を
制御することにより時分割動作を行い、Ｇ入力にＮＴＳ
Ｃが入力した時、Ｇに対するスイッチ４だけが閉路する
ように働く。
における画像伝送システムの送信装置と受像装置を示す
構成図である。図３２おいて、３１はスイッチ４の時分
割スイッチングを制御し、Ｒ、Ｇ、Ｂのうち特定の一つ
を常に選択するか、時分割スイッチングするかを制御す
る時分割制御回路である。本形態では上記特定入力をＧ
とし、Ｇに対するスイッチ４の制御には、時分割制御回
路３１の内部としてＯＲゲート、他には、ＮＯＲゲート
があてられている。いずれのゲートにも共通入力とし
て、外部より供給されるＮＴＳＣかＲ、Ｇ、Ｂコンポー
ネントかを切り換える信号が（ＮＴＳＣの時ハイレベ
ル）加えられる。これにより通常のコンポーネント信号
伝送時はカウンタ３からの出力がそのままスイッチ４を
制御することにより時分割動作を行い、Ｇ入力にＮＴＳ
Ｃが入力した時、Ｇに対するスイッチ４だけが閉路する
ように働く。
【００４８】次に図３３は本実施の形態における画像伝
送システムの他の送信装置と受信装置を示す構成図であ
る。図３３おいて、送信側の計測回路２７は、Ｇ入力に
接続された同期分離回路１６の水平同期信号Ｈ、垂直同
期信号Ｖの周波数比を計測し、図３４に詳細構成を示す
ように、結果を直接トランジスタ２７０５の駆動用とし
て出力し、所定の値より小さい時ＦＭ変調回路の搬送周
波数を低く切り換え、時分割制御回路３１をＧ入力に対
し常に選択するように働く。この構成により、ＮＴＳＣ
信号をＧ入力に接続すれば、自動的に時分割動作は停止
し、ＦＭ変調回路の搬送周波数を低く切り換えることが
できる。
送システムの他の送信装置と受信装置を示す構成図であ
る。図３３おいて、送信側の計測回路２７は、Ｇ入力に
接続された同期分離回路１６の水平同期信号Ｈ、垂直同
期信号Ｖの周波数比を計測し、図３４に詳細構成を示す
ように、結果を直接トランジスタ２７０５の駆動用とし
て出力し、所定の値より小さい時ＦＭ変調回路の搬送周
波数を低く切り換え、時分割制御回路３１をＧ入力に対
し常に選択するように働く。この構成により、ＮＴＳＣ
信号をＧ入力に接続すれば、自動的に時分割動作は停止
し、ＦＭ変調回路の搬送周波数を低く切り換えることが
できる。
【００４９】実施の形態７．次に図３５は実施の形態７
における画像伝送システムの、送信側にある同期混合回
路２の詳細を示す構成図である。図３５おいて、２０１
は垂直同期信号の極性を反転するインバータ、２０２は
水平同期信号とインバータ２０２の出力の論理積をとる
２入力ＡＮＤゲート、２０３は２入力ＡＮＤゲート２０
３の出力と水平同期信号とを所定の比で加算する同期加
算器である。図３７は受信側にある同期分離回路７Ｂを
示し、図７に示す実施の形態１の同期分離回路７と同一
部分は同一符号を付してその説明は省略する。７１４は
垂直同期信号抜き取り用コンパレータ、７１５は垂直同
期信号抜き取り用基準電圧源、７１６はインバータ、７
１７は入力の立ち下がりエッジでトリガされるワンショ
ットマルチバイブレータ、７１８は２入力アンドゲー
ト、７１９はインバータである。
における画像伝送システムの、送信側にある同期混合回
路２の詳細を示す構成図である。図３５おいて、２０１
は垂直同期信号の極性を反転するインバータ、２０２は
水平同期信号とインバータ２０２の出力の論理積をとる
２入力ＡＮＤゲート、２０３は２入力ＡＮＤゲート２０
３の出力と水平同期信号とを所定の比で加算する同期加
算器である。図３７は受信側にある同期分離回路７Ｂを
示し、図７に示す実施の形態１の同期分離回路７と同一
部分は同一符号を付してその説明は省略する。７１４は
垂直同期信号抜き取り用コンパレータ、７１５は垂直同
期信号抜き取り用基準電圧源、７１６はインバータ、７
１７は入力の立ち下がりエッジでトリガされるワンショ
ットマルチバイブレータ、７１８は２入力アンドゲー
ト、７１９はインバータである。
【００５０】図３５において同期混合回路２の入力であ
る垂直同期信号Ｖはインバータ２０１により極性反転さ
れた後、２入力ＡＮＤゲート２０２により、水平同期信
号Ｈとの論理積をとられる（図３６ア）。この信号は水
平同期信号Ｈと同期加算器２０３にて加算され、復号同
期信号（図３６ＳＹＮＣ）となり、加算器５にてＩＤ信
号、時分割化信号と加算される。同期加算器２０３、加
算器５を通しての加算比は図３７のＳRGBに示すように
垂直同期信号部分が画像信号部分より高くなるようにす
る。
る垂直同期信号Ｖはインバータ２０１により極性反転さ
れた後、２入力ＡＮＤゲート２０２により、水平同期信
号Ｈとの論理積をとられる（図３６ア）。この信号は水
平同期信号Ｈと同期加算器２０３にて加算され、復号同
期信号（図３６ＳＹＮＣ）となり、加算器５にてＩＤ信
号、時分割化信号と加算される。同期加算器２０３、加
算器５を通しての加算比は図３７のＳRGBに示すように
垂直同期信号部分が画像信号部分より高くなるようにす
る。
【００５１】伝送後は、図３７にその構成が示される同
期分離回路７Ｂにおいて、コンパレータ７１４は入力さ
れたＳRGBと垂直同期信号抜き取り用基準電圧源７１５
の電圧（図３８の丸４）を比較することにより、垂直同
期部分を抜き取る（図３８Ｖ−ＳＹＮＣ）。抜き取られ
た垂直同期部分は抵抗７０３、コンデンサ７０４からな
る積分回路により積分される（図３８イ）。この後コン
パレータ７０５、垂直同期信号生成用基準電圧源７０６
により図３８ウに示す正極性の垂直同期信号が得られ
る。ＳRGBはまた、コンパレータ７０７、ＩＤ分離用基
準電圧源７０８により図３８丸３に示す電圧以上の部分
が抜き取られ、ＩＤを含む垂直同期部分等が抜き取られ
る。（図３８ア）この後、２入力ＡＮＤゲート７１８の
一方の入力に供給される。コンパレータ７０５の出力で
ある、正極性の垂直同期信号はまた、ワンショットマル
チバイブレータ７１７に供給される。ワンショットマル
チバイブレータ７１７は入力の立ち上がりでトリガさ
れ、図３８エに示すパルスを出力する。このパルスは２
入力ＡＮＤゲート７１８のもう一方の入力に供給され、
２入力ＡＮＤゲート７１８の出力には、図３８オにしめ
すＩＤ部分の信号が得られる。この信号は抵抗７０９、
コンデンサ７１０により積分され（図３８カ）、コンパ
レータ７１１により正極性のＩＤ（図３８キ）が得ら
れ、インバータ７１９により反転され、ＩＤが出力され
る。このようにして得られた水平同期信号は、実施の形
態１と同様にしてコンパレータ７０１、同期信号分離用
基準電圧源７０２により選らばれる。以上によりデュー
ティ比が常に一定の連続波である水平同期信号が選らば
れる。
期分離回路７Ｂにおいて、コンパレータ７１４は入力さ
れたＳRGBと垂直同期信号抜き取り用基準電圧源７１５
の電圧（図３８の丸４）を比較することにより、垂直同
期部分を抜き取る（図３８Ｖ−ＳＹＮＣ）。抜き取られ
た垂直同期部分は抵抗７０３、コンデンサ７０４からな
る積分回路により積分される（図３８イ）。この後コン
パレータ７０５、垂直同期信号生成用基準電圧源７０６
により図３８ウに示す正極性の垂直同期信号が得られ
る。ＳRGBはまた、コンパレータ７０７、ＩＤ分離用基
準電圧源７０８により図３８丸３に示す電圧以上の部分
が抜き取られ、ＩＤを含む垂直同期部分等が抜き取られ
る。（図３８ア）この後、２入力ＡＮＤゲート７１８の
一方の入力に供給される。コンパレータ７０５の出力で
ある、正極性の垂直同期信号はまた、ワンショットマル
チバイブレータ７１７に供給される。ワンショットマル
チバイブレータ７１７は入力の立ち上がりでトリガさ
れ、図３８エに示すパルスを出力する。このパルスは２
入力ＡＮＤゲート７１８のもう一方の入力に供給され、
２入力ＡＮＤゲート７１８の出力には、図３８オにしめ
すＩＤ部分の信号が得られる。この信号は抵抗７０９、
コンデンサ７１０により積分され（図３８カ）、コンパ
レータ７１１により正極性のＩＤ（図３８キ）が得ら
れ、インバータ７１９により反転され、ＩＤが出力され
る。このようにして得られた水平同期信号は、実施の形
態１と同様にしてコンパレータ７０１、同期信号分離用
基準電圧源７０２により選らばれる。以上によりデュー
ティ比が常に一定の連続波である水平同期信号が選らば
れる。
【００５２】図３９は、本実施の形態における画像伝送
システムの他の同期混合回路２Ｃを示す構成図である。
図３９において２０４は２入力ＮＯＲゲート、２０５は
ワンショットマルチバイブレータ、２０６はインバー
タ、２０７は２入力ＡＮＤゲートである。また、図４１
は、本実施の形態における他の同期分離回路７Ｃを示
し、７２０は、入力信号の立ち下がりエッジでトリガさ
れるワンショットマルチバイブレータである。
システムの他の同期混合回路２Ｃを示す構成図である。
図３９において２０４は２入力ＮＯＲゲート、２０５は
ワンショットマルチバイブレータ、２０６はインバー
タ、２０７は２入力ＡＮＤゲートである。また、図４１
は、本実施の形態における他の同期分離回路７Ｃを示
し、７２０は、入力信号の立ち下がりエッジでトリガさ
れるワンショットマルチバイブレータである。
【００５３】つぎに動作を説明する。入力である、水平
同期信号と垂直同期信号は２入力ＮＯＲゲート２０４に
供給される。図４０のアに示すように、２入力ＮＯＲゲ
ート２０４では垂直同期信号のローレベル期間の水平同
期信号がぬきとられる。抜き取られた水平同期信号はワ
ンショットマルチバイブレータ２０５に供給される。ワ
ンショットマルチバイブレータ２０５では、入力信号で
ある図４０アの立ち上がりでトリガされ、設定された時
間だけ出力がハイレベルになる、図４０イに示すような
信号となる。この信号はインバータ２０６で極性反転さ
れ、２入力ＡＮＤゲート２０７の一方の入力に供給され
る。２入力ＡＮＤゲート２０７のもう一方には、もとの
水平同期信号が供給され、２入力ＡＮＤゲート２０７の
出力は図４０ＳＹＮＣに示す複合同期信号となる。この
複合同期信号は、実施の形態１で示した、水平同期信号
と垂直同期信号の排他的論理和をとったものが、立ち下
がりエッジが垂直同期信号部分で混合前の水平同期信号
の立ち下がりエッジの位相とずれるのにたいし、常に同
一位相となる。
同期信号と垂直同期信号は２入力ＮＯＲゲート２０４に
供給される。図４０のアに示すように、２入力ＮＯＲゲ
ート２０４では垂直同期信号のローレベル期間の水平同
期信号がぬきとられる。抜き取られた水平同期信号はワ
ンショットマルチバイブレータ２０５に供給される。ワ
ンショットマルチバイブレータ２０５では、入力信号で
ある図４０アの立ち上がりでトリガされ、設定された時
間だけ出力がハイレベルになる、図４０イに示すような
信号となる。この信号はインバータ２０６で極性反転さ
れ、２入力ＡＮＤゲート２０７の一方の入力に供給され
る。２入力ＡＮＤゲート２０７のもう一方には、もとの
水平同期信号が供給され、２入力ＡＮＤゲート２０７の
出力は図４０ＳＹＮＣに示す複合同期信号となる。この
複合同期信号は、実施の形態１で示した、水平同期信号
と垂直同期信号の排他的論理和をとったものが、立ち下
がりエッジが垂直同期信号部分で混合前の水平同期信号
の立ち下がりエッジの位相とずれるのにたいし、常に同
一位相となる。
【００５４】受信側では、コンパレータ７０１の出力
（図４０ＳＹＮＣと同じ）をワンショットマルチバイブ
レータ７２０に供給する。ワンショットマルチバイブレ
ータ７２０は入力信号の立ち下がりエッジでトリガさ
れ、所定の時間ローレベルのワンショット動作を行ない
水平同期信号として出力する（図４０Ｈ）。この水平同
期信号は、垂直帰線期間もデューティ比が常に一定の安
定した連続波であり、クロック発生回路８で発生するク
ロックの垂直帰線期間における周波数、位相の乱れがな
い。
（図４０ＳＹＮＣと同じ）をワンショットマルチバイブ
レータ７２０に供給する。ワンショットマルチバイブレ
ータ７２０は入力信号の立ち下がりエッジでトリガさ
れ、所定の時間ローレベルのワンショット動作を行ない
水平同期信号として出力する（図４０Ｈ）。この水平同
期信号は、垂直帰線期間もデューティ比が常に一定の安
定した連続波であり、クロック発生回路８で発生するク
ロックの垂直帰線期間における周波数、位相の乱れがな
い。
【００５５】実施の形態８．次に図４２は実施の形態に
おける画像伝送システムの送信装置と受信装置を示す構
成図である。図４２おいて、３２はＦＭ変調波を２分周
し、周波数を１／２におとす２分周器である。例えば図
４３に示すように、フリップフロップを使用し、構成さ
れる。ＦＭ変調回路１７は実際の伝送周波数の２倍の搬
送波で変調し、２分周器３２により２分周され、本来伝
送する周波数のＦＭ変調波となる。２分周することによ
り、分周前の変調波のヂューティ比が５０％でなくて
も、２分周によりヂューティ比５０％となる。これによ
りＦＭ復調回路２２での遅延量を最大にすることがで
き、復調出力を最大とでき、Ｓ／Ｎ比を良好とすること
ができる。図４４にデューティ比５０％でない場合を示
す。ＰＷＭとなった波形のデューティ比も小さく、ＬＰ
ＦをとおしたＦＭ復調出力は小さくなる。
おける画像伝送システムの送信装置と受信装置を示す構
成図である。図４２おいて、３２はＦＭ変調波を２分周
し、周波数を１／２におとす２分周器である。例えば図
４３に示すように、フリップフロップを使用し、構成さ
れる。ＦＭ変調回路１７は実際の伝送周波数の２倍の搬
送波で変調し、２分周器３２により２分周され、本来伝
送する周波数のＦＭ変調波となる。２分周することによ
り、分周前の変調波のヂューティ比が５０％でなくて
も、２分周によりヂューティ比５０％となる。これによ
りＦＭ復調回路２２での遅延量を最大にすることがで
き、復調出力を最大とでき、Ｓ／Ｎ比を良好とすること
ができる。図４４にデューティ比５０％でない場合を示
す。ＰＷＭとなった波形のデューティ比も小さく、ＬＰ
ＦをとおしたＦＭ復調出力は小さくなる。
【００５６】次に図４５は本実施の形態における画像伝
送システムの他の送信装置を示す構成図である。図４５
において３３はスイッチであり、２分周器３２の出力
か、２分周前のものかを切り換え選択する。これにより
ＦＭ変調波を２分周するかどうかをスイッチ３３で切り
換えることができ、変調信号すなわちＳRGBの周波数、
従って入力の画像の画素周波数が低い時は２分周を行
い、ＦＭ変調波のヂューティを５０％で伝送でき、高い
時はそのまま出すことにより、ＦＭ変調回路１７で搬送
波の周波数を切り換える必要がない。
送システムの他の送信装置を示す構成図である。図４５
において３３はスイッチであり、２分周器３２の出力
か、２分周前のものかを切り換え選択する。これにより
ＦＭ変調波を２分周するかどうかをスイッチ３３で切り
換えることができ、変調信号すなわちＳRGBの周波数、
従って入力の画像の画素周波数が低い時は２分周を行
い、ＦＭ変調波のヂューティを５０％で伝送でき、高い
時はそのまま出すことにより、ＦＭ変調回路１７で搬送
波の周波数を切り換える必要がない。
【００５７】実施の形態９．図４６は実施の形態におけ
る画像表示装置を示す構成図である。図４６おいて、図
１に示す実施の形態１における受信装置と同一要素は同
一符号を付してその説明は省略する。図４６において、
４７はＰＣなど外部ＲＧＢ機器からのＲＧＢＨＶ信号を
入力するＲＧＢ入力コネクタ、４８は時分割信号ＳRGB
を入力するＳR GB入力コネクタ、４９はＲＧＢ入力コネ
クタ４７に入力されたＲＧＢ信号か、Ｓ RGB入力コネク
タ４８に入力され処理された、ＲＧＢ信号かを選択する
ＲＧＢスイッチ、５０はＲＧＢスイッチで選択したＲＧ
Ｂ信号を表示するための表示駆動回路および表示素子で
ある。
る画像表示装置を示す構成図である。図４６おいて、図
１に示す実施の形態１における受信装置と同一要素は同
一符号を付してその説明は省略する。図４６において、
４７はＰＣなど外部ＲＧＢ機器からのＲＧＢＨＶ信号を
入力するＲＧＢ入力コネクタ、４８は時分割信号ＳRGB
を入力するＳR GB入力コネクタ、４９はＲＧＢ入力コネ
クタ４７に入力されたＲＧＢ信号か、Ｓ RGB入力コネク
タ４８に入力され処理された、ＲＧＢ信号かを選択する
ＲＧＢスイッチ、５０はＲＧＢスイッチで選択したＲＧ
Ｂ信号を表示するための表示駆動回路および表示素子で
ある。
【００５８】図４６全体で表示装置を構成し、通常はＲ
ＧＢ入力コネクタ４７に入力された映像を表示するが、
ＲＧＢスイッチ４９を切換えることにより、時分割信号
ＳRG BからのＲＧＢ映像を表示することができる。
ＧＢ入力コネクタ４７に入力された映像を表示するが、
ＲＧＢスイッチ４９を切換えることにより、時分割信号
ＳRG BからのＲＧＢ映像を表示することができる。
【００５９】実施の形態１０．本実施の形態では、伝送
帯域を更に圧縮して、例えば１／２帯域で色信号を伝送
するシステムを説明する。図４７は実施の形態１０にお
ける画像伝送システムの送信装置を示す構成図である。
図４７おいて、３６ＲはＲ信号に同期混合回路２の出力
である複合同期信号と、カウンタ３の出力であるＩＤを
加算する加算器、３６ＧはＧ信号に複合同期信号を加算
する加算器、３６ＢはＢ信号に複合同期信号を加算する
加算器、３７ＲはＲ回路用Ａ／Ｄコンバータ、３７Ｇは
Ｇ回路用Ａ／Ｄコンバータ、３７ＢはＢ回路用Ａ／Ｄコ
ンバータ、３８ＲはＲ回路用メモリ、３８ＧはＧ回路用
メモリ、３８ＢはＢ回路用メモリ、３９は時分割スイッ
チ、４０はＤ／Ａコンバータ、４１は時分割スイッチ制
御回路、４２はクロック発生回路、４３はクロック発生
回路４２の出力のクロックを２分周する２分周回路、４
４は水平同期信号を２分周する２分周回路、４５は垂直
同期信号を２分周する２分周回路、４６は、２分周回路
４３出力のクロックと、水平同期信号、垂直同期信号
と、２分周回路４４、４５出力の２分周された水平、垂
直同期信号とのそれぞれをもとに、アドレスを発生し
て、各メモリ３８Ｒ、３８Ｇ、３８Ｂへアドレスを選
択、供給するアドレス発生回路である。
帯域を更に圧縮して、例えば１／２帯域で色信号を伝送
するシステムを説明する。図４７は実施の形態１０にお
ける画像伝送システムの送信装置を示す構成図である。
図４７おいて、３６ＲはＲ信号に同期混合回路２の出力
である複合同期信号と、カウンタ３の出力であるＩＤを
加算する加算器、３６ＧはＧ信号に複合同期信号を加算
する加算器、３６ＢはＢ信号に複合同期信号を加算する
加算器、３７ＲはＲ回路用Ａ／Ｄコンバータ、３７Ｇは
Ｇ回路用Ａ／Ｄコンバータ、３７ＢはＢ回路用Ａ／Ｄコ
ンバータ、３８ＲはＲ回路用メモリ、３８ＧはＧ回路用
メモリ、３８ＢはＢ回路用メモリ、３９は時分割スイッ
チ、４０はＤ／Ａコンバータ、４１は時分割スイッチ制
御回路、４２はクロック発生回路、４３はクロック発生
回路４２の出力のクロックを２分周する２分周回路、４
４は水平同期信号を２分周する２分周回路、４５は垂直
同期信号を２分周する２分周回路、４６は、２分周回路
４３出力のクロックと、水平同期信号、垂直同期信号
と、２分周回路４４、４５出力の２分周された水平、垂
直同期信号とのそれぞれをもとに、アドレスを発生し
て、各メモリ３８Ｒ、３８Ｇ、３８Ｂへアドレスを選
択、供給するアドレス発生回路である。
【００６０】次に動作を説明する。Ｒ、Ｇ、Ｂに入力さ
れた信号はそれぞれクランプ回路１Ｒ、１Ｇ、１Ｂによ
りクランプされた後、加算器３６Ｒ、３６Ｇ、３６Ｂに
て同期混合回路２の出力である複合同期信号がおのおの
加算される。Ｒ信号には、カウンタ３の出力である、Ｉ
Ｄ信号も加算される。加算器３６Ｒ、３６Ｇ、３６Ｂの
出力はそれぞれ、Ａ／Ｄコンバータ３７Ｒ、３７Ｇ、３
７Ｂに供給され、ディジタル信号となりメモリ３８Ｒ、
３８Ｇ、３８Ｂの入力であるＤＡＴＡ ＩＮ端子へ供給
される。メモリ３８Ｒ、３８Ｇ、３８Ｂでは、１フレー
ム分のデータを書込み、１／２の速度で２フレームの時
間で読み出す動作をする。カウンタ３は、実施の形態１
と同じ動作にて、図４９に示す、ＲS、ＧS、ＢSを出力
する。このＲS、ＧS、ＢSはメモリ３８Ｒ、３８Ｇ、３
８Ｂの書き込み制御端子であるＷ．Ｅ．へ供給される。
書き込み制御端子Ｗ．Ｅ．にハイレベルの信号供給する
と、メモリは書き込み状態となり、図４９のメモリＲ、
メモリＧ、メモリＢに示すようにＲS、ＧS、ＢSがおの
おのハイレベルのときＤＡＴＡ ＩＮに入力された信号
が書き込まれる。書き込みアドレスは、クロック発生回
路４２で発生された、入力信号の画素クロック、水平同
期信号、垂直同期信号、ＲS、ＧS、ＢSをもとに、アド
レス発生回路４６でつくられ、メモリ３８Ｒ、３８Ｇ、
３８Ｂのアドレス入力である、ＡＤ端子に供給される。
れた信号はそれぞれクランプ回路１Ｒ、１Ｇ、１Ｂによ
りクランプされた後、加算器３６Ｒ、３６Ｇ、３６Ｂに
て同期混合回路２の出力である複合同期信号がおのおの
加算される。Ｒ信号には、カウンタ３の出力である、Ｉ
Ｄ信号も加算される。加算器３６Ｒ、３６Ｇ、３６Ｂの
出力はそれぞれ、Ａ／Ｄコンバータ３７Ｒ、３７Ｇ、３
７Ｂに供給され、ディジタル信号となりメモリ３８Ｒ、
３８Ｇ、３８Ｂの入力であるＤＡＴＡ ＩＮ端子へ供給
される。メモリ３８Ｒ、３８Ｇ、３８Ｂでは、１フレー
ム分のデータを書込み、１／２の速度で２フレームの時
間で読み出す動作をする。カウンタ３は、実施の形態１
と同じ動作にて、図４９に示す、ＲS、ＧS、ＢSを出力
する。このＲS、ＧS、ＢSはメモリ３８Ｒ、３８Ｇ、３
８Ｂの書き込み制御端子であるＷ．Ｅ．へ供給される。
書き込み制御端子Ｗ．Ｅ．にハイレベルの信号供給する
と、メモリは書き込み状態となり、図４９のメモリＲ、
メモリＧ、メモリＢに示すようにＲS、ＧS、ＢSがおの
おのハイレベルのときＤＡＴＡ ＩＮに入力された信号
が書き込まれる。書き込みアドレスは、クロック発生回
路４２で発生された、入力信号の画素クロック、水平同
期信号、垂直同期信号、ＲS、ＧS、ＢSをもとに、アド
レス発生回路４６でつくられ、メモリ３８Ｒ、３８Ｇ、
３８Ｂのアドレス入力である、ＡＤ端子に供給される。
【００６１】メモリに書き込まれた後、２フレームの時
間をかけて、１／２のクロックレートで読み出される。
このおのおののメモリの読み出しタイミングは、ＲS、
ＧS、ＢSのローレベル期間であり、この期間アドレス発
生回路４６は、クロック発生回路４２の出力を２分周回
路４３で２分周したクロック、水平同期信号、垂直同期
信号をおのおの２分周回路４４，４５で２分周したタイ
ミングをもとにアドレス発生回路４６で作られ、メモリ
に供給される。従ってクロックレートは１／２となって
おり、２フレームの期間で読み出される。
間をかけて、１／２のクロックレートで読み出される。
このおのおののメモリの読み出しタイミングは、ＲS、
ＧS、ＢSのローレベル期間であり、この期間アドレス発
生回路４６は、クロック発生回路４２の出力を２分周回
路４３で２分周したクロック、水平同期信号、垂直同期
信号をおのおの２分周回路４４，４５で２分周したタイ
ミングをもとにアドレス発生回路４６で作られ、メモリ
に供給される。従ってクロックレートは１／２となって
おり、２フレームの期間で読み出される。
【００６２】メモリ３８Ｒ、３８Ｇ、３８Ｂから読み出
された信号は、時分割スイッチ３９に供給される。時分
割スイッチ３９の制御は、時分割スイッチ制御回路４１
により行われる。時分割スイッチ制御回路４１の詳細は
図４８に示し、４１０１は２分周用Ｄフリップフロッ
プ、４１０２は２入力ＮＡＮＤゲート、４１０３はイン
バータ、４１０４は２入力ＡＮＤゲート、４１０５は２
入力ＮＡＮＤゲートである。時分割スイッチ制御回路４
１では、ＩＤを２分周用Ｄフリップフロップ４１０１に
より２分周した信号（図４９ ＩＤ／2）のローレベル
期間とＲSのローレベル期間との論理積を２入力ＮＡＮ
Ｄゲート４１０２でとり、図４９ ＲS−２に示すタイ
ミングを生成する。また、図４９ ＩＤ／２の信号のハ
イレベルの期間とＢSをインバータ４１０３により反転
した信号との論理積を２入力ＡＮＤゲート４１０４でと
り、図４９ ＢS−２に示すタイミングを生成する。ま
た、ＲS−２、ＢS−２両方のローレベルの期間の論理積
を２入力ＮＡＮＤゲート４１０５でとり、図４９ ＧS
−２に示すタイミングを生成する。このＲS−２、ＢS−
２、ＧS−２は時分割スイッチ３７の制御信号として供
給される。
された信号は、時分割スイッチ３９に供給される。時分
割スイッチ３９の制御は、時分割スイッチ制御回路４１
により行われる。時分割スイッチ制御回路４１の詳細は
図４８に示し、４１０１は２分周用Ｄフリップフロッ
プ、４１０２は２入力ＮＡＮＤゲート、４１０３はイン
バータ、４１０４は２入力ＡＮＤゲート、４１０５は２
入力ＮＡＮＤゲートである。時分割スイッチ制御回路４
１では、ＩＤを２分周用Ｄフリップフロップ４１０１に
より２分周した信号（図４９ ＩＤ／2）のローレベル
期間とＲSのローレベル期間との論理積を２入力ＮＡＮ
Ｄゲート４１０２でとり、図４９ ＲS−２に示すタイ
ミングを生成する。また、図４９ ＩＤ／２の信号のハ
イレベルの期間とＢSをインバータ４１０３により反転
した信号との論理積を２入力ＡＮＤゲート４１０４でと
り、図４９ ＢS−２に示すタイミングを生成する。ま
た、ＲS−２、ＢS−２両方のローレベルの期間の論理積
を２入力ＮＡＮＤゲート４１０５でとり、図４９ ＧS
−２に示すタイミングを生成する。このＲS−２、ＢS−
２、ＧS−２は時分割スイッチ３７の制御信号として供
給される。
【００６３】時分割スイッチ３９は制御信号がハイレベ
ルのとき、対応する入力を選択し、ＲS−２がハイレベ
ルのときは、メモリ３８Ｒの読み出し出力が、ＧS−２
がハイレベルのときは、メモリ３８Ｇの読み出し出力
が、ＢS−２がハイレベルのときは、メモリ３８Ｂの読
み出し出力が選択される。これにより、時分割スイッチ
３９の出力は図４９のメモリＲ、Ｇ、Ｂのハッチングを
施した部分すなわち、おのおのメモリの読み出し出力が
選択され、図４９ＳRGBに示す時分割信号が得られる。
この時分割信号ＳRGBは、画素クロックレートがシステ
ムへの入力信号の１／２となっている。時分割信号Ｓ
RGBはＤ／Ａコンバータ４０によりアナログ信号に戻
り、伝送回路６に供給され、伝送される。
ルのとき、対応する入力を選択し、ＲS−２がハイレベ
ルのときは、メモリ３８Ｒの読み出し出力が、ＧS−２
がハイレベルのときは、メモリ３８Ｇの読み出し出力
が、ＢS−２がハイレベルのときは、メモリ３８Ｂの読
み出し出力が選択される。これにより、時分割スイッチ
３９の出力は図４９のメモリＲ、Ｇ、Ｂのハッチングを
施した部分すなわち、おのおのメモリの読み出し出力が
選択され、図４９ＳRGBに示す時分割信号が得られる。
この時分割信号ＳRGBは、画素クロックレートがシステ
ムへの入力信号の１／２となっている。時分割信号Ｓ
RGBはＤ／Ａコンバータ４０によりアナログ信号に戻
り、伝送回路６に供給され、伝送される。
【００６４】伝送後の動作は実施の形態１と同一におこ
なわれ、水平、垂直同期信号および画素クロックが１／
２のＲＧＢ並列の信号が再生される。
なわれ、水平、垂直同期信号および画素クロックが１／
２のＲＧＢ並列の信号が再生される。
【００６５】実施の形態１１．図５０は実施の形態１１
における表示装置のメモリおよび周辺を示す構成図であ
る。図５０おいて、３４ＲはＡ，Ｂ２系統のメモリを持
つＲ用メモリ回路であり、同様に３４Ｇ、３４Ｂも同一
構成である。３５は時分割信号ＳRGBか、並列のＲＧＢ
信号かを外部からの切換え制御信号ＲＧＢ／ＳRGBによ
り切り換える３回路２接点の画素変換入力切換えスイッ
チである。図５１はＲ用メモリ回路３４Ｒ内部構成を示
し、３４Ｒ０１は制御信号がローレベルのとき１の接点
に接続されるスイッチ、３４Ｒ０２ＡはメモリＡ、３４
Ｒ０２ＢはメモリＢで、スイッチ３４Ｒ０１は、メモリ
Ａ３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂのどちらに書き
込み用データを供給するか選択する。３４Ｒ０３はメモ
リＡ３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂのどちらから
読み出しデータをとるか選択するスイッチで制御信号が
ローレベルのとき１の接点に接続される。３４Ｒ０４は
メモリＢ３４Ｒ０２Ｂに書き込むデータをスイッチ３４
Ｒ０１からか、メモリＡ３４Ｒ０２Ａかの読み出しデー
タかを選択するスイッチで制御信号がローレベルのとき
１の接点に接続される。３４Ｒ０５はメモリＡ３４Ｒ０
２Ａの読み出しデータをメモリの読み出しアドレスが与
えられてからデータが出力されるまでの遅延時間分遅延
させる遅延回路、３４Ｒ０６は３接点のスイッチであ
り、２接点にはメモリＢ３４Ｒ０２Ｂの出力が、残りの
１接点には遅延回路３４Ｒ０５の出力が接続される。３
４Ｒ０７は、スイッチ３４Ｒ０３出力かスイッチ３４Ｒ
０６の出力かを選択するスイッチで制御信号がローレベ
ルのとき１の接点に接続される。３４Ｒ０８は表示装置
にあわせ走査線数、画素周波数を変換する画素変換回
路、３４Ｒ０９は垂直同期信号を2分周する２分周器、
３４Ｒ１０は切換え制御信号ＲＧＢ／ＳRGBを極性反転
するインバータ、３４Ｒ１１は２入力ＡＮＤゲート、３
４Ｒ１２はメモリＡ３４Ｒ０２ＡおよびメモリＢ３４Ｒ
０２Ｂへのアドレスをクロック、水平同期信号、垂直同
期信号をもとに生成するアドレス生成回路、３４Ｒ１３
および３４Ｒ１４はＡＮＤ ＯＲゲート、３４Ｒ１５は
２入力ＮＯＲゲートである。
における表示装置のメモリおよび周辺を示す構成図であ
る。図５０おいて、３４ＲはＡ，Ｂ２系統のメモリを持
つＲ用メモリ回路であり、同様に３４Ｇ、３４Ｂも同一
構成である。３５は時分割信号ＳRGBか、並列のＲＧＢ
信号かを外部からの切換え制御信号ＲＧＢ／ＳRGBによ
り切り換える３回路２接点の画素変換入力切換えスイッ
チである。図５１はＲ用メモリ回路３４Ｒ内部構成を示
し、３４Ｒ０１は制御信号がローレベルのとき１の接点
に接続されるスイッチ、３４Ｒ０２ＡはメモリＡ、３４
Ｒ０２ＢはメモリＢで、スイッチ３４Ｒ０１は、メモリ
Ａ３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂのどちらに書き
込み用データを供給するか選択する。３４Ｒ０３はメモ
リＡ３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂのどちらから
読み出しデータをとるか選択するスイッチで制御信号が
ローレベルのとき１の接点に接続される。３４Ｒ０４は
メモリＢ３４Ｒ０２Ｂに書き込むデータをスイッチ３４
Ｒ０１からか、メモリＡ３４Ｒ０２Ａかの読み出しデー
タかを選択するスイッチで制御信号がローレベルのとき
１の接点に接続される。３４Ｒ０５はメモリＡ３４Ｒ０
２Ａの読み出しデータをメモリの読み出しアドレスが与
えられてからデータが出力されるまでの遅延時間分遅延
させる遅延回路、３４Ｒ０６は３接点のスイッチであ
り、２接点にはメモリＢ３４Ｒ０２Ｂの出力が、残りの
１接点には遅延回路３４Ｒ０５の出力が接続される。３
４Ｒ０７は、スイッチ３４Ｒ０３出力かスイッチ３４Ｒ
０６の出力かを選択するスイッチで制御信号がローレベ
ルのとき１の接点に接続される。３４Ｒ０８は表示装置
にあわせ走査線数、画素周波数を変換する画素変換回
路、３４Ｒ０９は垂直同期信号を2分周する２分周器、
３４Ｒ１０は切換え制御信号ＲＧＢ／ＳRGBを極性反転
するインバータ、３４Ｒ１１は２入力ＡＮＤゲート、３
４Ｒ１２はメモリＡ３４Ｒ０２ＡおよびメモリＢ３４Ｒ
０２Ｂへのアドレスをクロック、水平同期信号、垂直同
期信号をもとに生成するアドレス生成回路、３４Ｒ１３
および３４Ｒ１４はＡＮＤ ＯＲゲート、３４Ｒ１５は
２入力ＮＯＲゲートである。
【００６６】本実施の形態は、液晶など画素構造をもつ
表示素子の表示装置における、画素変換回路による時分
割信号のメモリ動作を示し、図５０において、外部から
供給される切換え制御信号ＲＧＢ／ＳRGBにより通常の
ＲＧＢ入力による画素変換か、本発明の時分割多重信号
のメモリ動作かを切り換える。すなわち、切換え制御信
号ＲＧＢ／ＳRGBは、通常のＲＧＢ入力による画素変換
のときはローレベルであり、画素変換入力切換えスイッ
チ３５は３回路とも１の接点に接続される。時分割多重
信号のメモリ動作のときはハイレベルであり、画素変換
入力切換えスイッチ３５は３回路とも２の接点に接続さ
れる。２の接点には３回路とも時分割信号ＳRGBが接続
されている。
表示素子の表示装置における、画素変換回路による時分
割信号のメモリ動作を示し、図５０において、外部から
供給される切換え制御信号ＲＧＢ／ＳRGBにより通常の
ＲＧＢ入力による画素変換か、本発明の時分割多重信号
のメモリ動作かを切り換える。すなわち、切換え制御信
号ＲＧＢ／ＳRGBは、通常のＲＧＢ入力による画素変換
のときはローレベルであり、画素変換入力切換えスイッ
チ３５は３回路とも１の接点に接続される。時分割多重
信号のメモリ動作のときはハイレベルであり、画素変換
入力切換えスイッチ３５は３回路とも２の接点に接続さ
れる。２の接点には３回路とも時分割信号ＳRGBが接続
されている。
【００６７】画素変換入力切換えスイッチ３５の出力は
Ａ／Ｄコンバータ９Ｒ、９Ｇ、９Ｂに接続され、画素変
換入力切換えスイッチ３５により選択されたＲＧＢある
いはＳRGBがＡ／Ｄ変換され、Ｒ用メモリ回路３４Ｒ、
Ｇ用メモリ回路３４Ｇ、Ｂ用メモリ回路３４Ｂに供給さ
れる。Ｒ用メモリ回路３４Ｒ、Ｇ用メモリ回路３４Ｇ、
Ｂ用メモリ回路３４Ｂにはこの他、切換え制御信号ＲＧ
Ｂ／ＳRGB、クロック、水平／垂直同期信号、メモリ制
御回路１１より、ＳR、ＳG、ＳBが供給される。ＳR、Ｓ
G、ＳBについては、Ｒ用メモリ回路３４ＲにはＳR、ＳG
が、Ｇ用メモリ回路３４ＧにはＳG、ＳBが、Ｂ用メモリ
回路３４ＢにはＳB、ＳRが供給される。
Ａ／Ｄコンバータ９Ｒ、９Ｇ、９Ｂに接続され、画素変
換入力切換えスイッチ３５により選択されたＲＧＢある
いはＳRGBがＡ／Ｄ変換され、Ｒ用メモリ回路３４Ｒ、
Ｇ用メモリ回路３４Ｇ、Ｂ用メモリ回路３４Ｂに供給さ
れる。Ｒ用メモリ回路３４Ｒ、Ｇ用メモリ回路３４Ｇ、
Ｂ用メモリ回路３４Ｂにはこの他、切換え制御信号ＲＧ
Ｂ／ＳRGB、クロック、水平／垂直同期信号、メモリ制
御回路１１より、ＳR、ＳG、ＳBが供給される。ＳR、Ｓ
G、ＳBについては、Ｒ用メモリ回路３４ＲにはＳR、ＳG
が、Ｇ用メモリ回路３４ＧにはＳG、ＳBが、Ｂ用メモリ
回路３４ＢにはＳB、ＳRが供給される。
【００６８】ＲＧＢ入力時の動作として、図５１に示す
ようにＲ用メモリ回路３４Ｒは画素変換用バッファメモ
リとして、２つのメモリ３４Ｒ０２Ａと３４Ｒ０２Ｂの
２つを持ち、スイッチ３４Ｒ０１とスイッチ３４Ｒ０３
が１フレームごとに連動して切り換わる。垂直同期信号
を２分周器３４Ｒ０９で２分周した１フレームごとにハ
イレベル、ローレベルが反転する信号を２入力ＡＮＤゲ
ート３４Ｒ１１の片方の入力に供給し、もう一方の入力
には、切換え制御信号ＲＧＢ／ＳRGBがインバータ３４
Ｒ１０を介し供給される。ＲＧＢ入力時は切換え制御信
号ＲＧＢ／ＳRG Bはローレベルなので、インバータ３４
Ｒ１０によりハイレベルととなり、１フレームごとにハ
イレベル、ローレベルが反転する信号は２入力ＡＮＤゲ
ート３４Ｒ１１を通り、スイッチ３４Ｒ０１とスイッチ
３４Ｒ０３に供給される。この結果、スイッチ３４Ｒ０
１とスイッチ３４Ｒ０３は連動して１フレームごとに切
り換わり、スイッチ３４Ｒ０１がメモリＡ３４Ｒ０２Ａ
の入力（ＤＡＴＡ ＩＮ）に接続されるときは、スイッ
チ３４Ｒ０３はメモリＢ３４Ｒ０２Ｂの出力に接続さ
れ、次のフレームではメモリＡとＢが反対の接続とな
る。
ようにＲ用メモリ回路３４Ｒは画素変換用バッファメモ
リとして、２つのメモリ３４Ｒ０２Ａと３４Ｒ０２Ｂの
２つを持ち、スイッチ３４Ｒ０１とスイッチ３４Ｒ０３
が１フレームごとに連動して切り換わる。垂直同期信号
を２分周器３４Ｒ０９で２分周した１フレームごとにハ
イレベル、ローレベルが反転する信号を２入力ＡＮＤゲ
ート３４Ｒ１１の片方の入力に供給し、もう一方の入力
には、切換え制御信号ＲＧＢ／ＳRGBがインバータ３４
Ｒ１０を介し供給される。ＲＧＢ入力時は切換え制御信
号ＲＧＢ／ＳRG Bはローレベルなので、インバータ３４
Ｒ１０によりハイレベルととなり、１フレームごとにハ
イレベル、ローレベルが反転する信号は２入力ＡＮＤゲ
ート３４Ｒ１１を通り、スイッチ３４Ｒ０１とスイッチ
３４Ｒ０３に供給される。この結果、スイッチ３４Ｒ０
１とスイッチ３４Ｒ０３は連動して１フレームごとに切
り換わり、スイッチ３４Ｒ０１がメモリＡ３４Ｒ０２Ａ
の入力（ＤＡＴＡ ＩＮ）に接続されるときは、スイッ
チ３４Ｒ０３はメモリＢ３４Ｒ０２Ｂの出力に接続さ
れ、次のフレームではメモリＡとＢが反対の接続とな
る。
【００６９】また、ＲＧＢ入力時の動作としてメモリＡ
３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂの書き込み制御入
力Ｗ．Ｅ．（ハイレベルで書き込み、ローレベルで読み
出し）には、切換え制御信号ＲＧＢ／ＳRGBがローレベ
ルなのでインバータ３４Ｒ１０によりハイレベルとなっ
た信号がＡＮＤ ＯＲゲート３４Ｒ１３、３４Ｒ１４に
供給され、互いに反転している２分周器３４Ｒ０９のＱ
とＱバーがそれぞれＡＮＤ ＯＲゲート３４Ｒ１３、３
４Ｒ１４を通り、メモリＡ３４Ｒ０２Ａ、メモリＢ３４
Ｒ０２Ｂに供給される。従って、メモリＡ３４Ｒ０２Ａ
へ書き込んでいるときはメモリＢ３４Ｒ０２Ｂは読み出
し、メモリＡ３４Ｒ０２Ａから読み出しているときはメ
モリＢ３４Ｒ０２Ｂは書き込み状態となる。
３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂの書き込み制御入
力Ｗ．Ｅ．（ハイレベルで書き込み、ローレベルで読み
出し）には、切換え制御信号ＲＧＢ／ＳRGBがローレベ
ルなのでインバータ３４Ｒ１０によりハイレベルとなっ
た信号がＡＮＤ ＯＲゲート３４Ｒ１３、３４Ｒ１４に
供給され、互いに反転している２分周器３４Ｒ０９のＱ
とＱバーがそれぞれＡＮＤ ＯＲゲート３４Ｒ１３、３
４Ｒ１４を通り、メモリＡ３４Ｒ０２Ａ、メモリＢ３４
Ｒ０２Ｂに供給される。従って、メモリＡ３４Ｒ０２Ａ
へ書き込んでいるときはメモリＢ３４Ｒ０２Ｂは読み出
し、メモリＡ３４Ｒ０２Ａから読み出しているときはメ
モリＢ３４Ｒ０２Ｂは書き込み状態となる。
【００７０】それぞれのメモリからの読み出し信号はス
イッチ３４Ｒ０３をとおり、スイッチ３４Ｒ０７に供給
される。スイッチ３４Ｒ０７は制御信号がローレベルで
あるので、１の接点に接続され、メモリからの読み出し
信号は画素変換回路３４Ｒ０８へ供給され、画素変換が
おこなわれた後Ｄ／Ａコンバータ１３Ｒへと出力され
る。以上がＲＧＢ入力動作時のメモリ回路の動作であ
る。
イッチ３４Ｒ０３をとおり、スイッチ３４Ｒ０７に供給
される。スイッチ３４Ｒ０７は制御信号がローレベルで
あるので、１の接点に接続され、メモリからの読み出し
信号は画素変換回路３４Ｒ０８へ供給され、画素変換が
おこなわれた後Ｄ／Ａコンバータ１３Ｒへと出力され
る。以上がＲＧＢ入力動作時のメモリ回路の動作であ
る。
【００７１】メモリＡ３４Ｒ０２Ａ、メモリＢ３４Ｒ０
２Ｂの書き込み／読み出しアドレスはアドレス生成回路
３４Ｒ１２にてクロック、水平同期信号、垂直同期信号
をもとに生成される。
２Ｂの書き込み／読み出しアドレスはアドレス生成回路
３４Ｒ１２にてクロック、水平同期信号、垂直同期信号
をもとに生成される。
【００７２】次に切換え制御信号ＲＧＢ／ＳRGBがハイ
レベルのＳRGB入力動作時の動作を説明する。切換え制
御信号ＲＧＢ／ＳRGBがハイレベルなので、２入力ＡＮ
Ｄゲート３４Ｒ１１の出力は常にローレベルとなり、ス
イッチ３４Ｒ０１は常に接点１に接続される。また、ス
イッチ３４Ｒ０４および３４Ｒ０７は常に２の接点に接
続される。メモリＡ３４Ｒ０２Ａの書き込み制御入力
Ｗ．Ｅ．にはＳRがメモリＢ３４Ｒ０２Ｂの書き込み制
御入力Ｗ．Ｅ．にはＳGがそれえぞれＡＮＤ ＯＲゲー
ト３４Ｒ１３、３４Ｒ１４を介し供給される。ＳRGBの
Ｒ信号伝送時はＳRがハイレベルであるので、メモリＡ
３４Ｒ０２Ａが書き込み状態となりＲ信号が記憶され
る。次のＧ信号伝送時にはＳRがローレベル、ＳGがハイ
レベルとなるので、メモリＡ３４Ｒ０２Ａから読み出さ
れたＲ信号は、スイッチ３４Ｒ０４をとおりメモリＢ３
４Ｒ０２Ｂに書き込まれる。次のＢ信号伝送時には
ＳR、ＳGが共にローレベルであり、メモリＢ３４Ｒ０２
Ｂは読み出し状態となる（図５２参照）。
レベルのＳRGB入力動作時の動作を説明する。切換え制
御信号ＲＧＢ／ＳRGBがハイレベルなので、２入力ＡＮ
Ｄゲート３４Ｒ１１の出力は常にローレベルとなり、ス
イッチ３４Ｒ０１は常に接点１に接続される。また、ス
イッチ３４Ｒ０４および３４Ｒ０７は常に２の接点に接
続される。メモリＡ３４Ｒ０２Ａの書き込み制御入力
Ｗ．Ｅ．にはＳRがメモリＢ３４Ｒ０２Ｂの書き込み制
御入力Ｗ．Ｅ．にはＳGがそれえぞれＡＮＤ ＯＲゲー
ト３４Ｒ１３、３４Ｒ１４を介し供給される。ＳRGBの
Ｒ信号伝送時はＳRがハイレベルであるので、メモリＡ
３４Ｒ０２Ａが書き込み状態となりＲ信号が記憶され
る。次のＧ信号伝送時にはＳRがローレベル、ＳGがハイ
レベルとなるので、メモリＡ３４Ｒ０２Ａから読み出さ
れたＲ信号は、スイッチ３４Ｒ０４をとおりメモリＢ３
４Ｒ０２Ｂに書き込まれる。次のＢ信号伝送時には
ＳR、ＳGが共にローレベルであり、メモリＢ３４Ｒ０２
Ｂは読み出し状態となる（図５２参照）。
【００７３】スイッチ３４Ｒ０６の制御はＳRがハイレ
ベルのとき接点１に、ＳGがハイレベルのとき接点２
に、２入力ＮＯＲゲート３４Ｒ１５によりどちらもロー
レベルのとき接点３に接続される（図５２参照）。これ
により、スイッチ３４Ｒ０６は図４８のメモリＡ、メモ
リＢの動作欄にＲＥＡＤに○を付した読み出しデータを
選択する。ただし、ＳGがハイレベルで接点２に接続の
ときはメモリＡ３４Ｒ０２Ａの読み出しデータを、メモ
リのアドレスが与えられてからデータが出力されるまで
の遅延時間分だけ、遅延回路３４Ｒ０５で遅延されたも
のが供給され、メモリＢ３４Ｒ０２Ｂからの読み出しデ
ータとの時間あわせが行われる。以上の構成により、ス
イッチ３４Ｒ０６の出力は、３フレームに１フレームし
か伝送されない信号をメモリにより３フレームすべての
信号として得ることができ、スイッチ３４Ｒ０７を介し
画素変換回路に入力される。
ベルのとき接点１に、ＳGがハイレベルのとき接点２
に、２入力ＮＯＲゲート３４Ｒ１５によりどちらもロー
レベルのとき接点３に接続される（図５２参照）。これ
により、スイッチ３４Ｒ０６は図４８のメモリＡ、メモ
リＢの動作欄にＲＥＡＤに○を付した読み出しデータを
選択する。ただし、ＳGがハイレベルで接点２に接続の
ときはメモリＡ３４Ｒ０２Ａの読み出しデータを、メモ
リのアドレスが与えられてからデータが出力されるまで
の遅延時間分だけ、遅延回路３４Ｒ０５で遅延されたも
のが供給され、メモリＢ３４Ｒ０２Ｂからの読み出しデ
ータとの時間あわせが行われる。以上の構成により、ス
イッチ３４Ｒ０６の出力は、３フレームに１フレームし
か伝送されない信号をメモリにより３フレームすべての
信号として得ることができ、スイッチ３４Ｒ０７を介し
画素変換回路に入力される。
【００７４】実施の形態１２．次に図５３は本実施の形
態における表示装置を示す構成図である。図５３におい
て、図１に示す実施の形態１、図４６に示す実施の形態
９の構成と同一要素は、同一符号を付してその説明は省
略する。図５３において、５１は時分割信号Ｓ RGBを外
部へ出力するためのバッファＡＭＰ、５２はバッファＡ
ＭＰ５１の出力を外部に出力するＳRGB出力コネクタで
ある。
態における表示装置を示す構成図である。図５３におい
て、図１に示す実施の形態１、図４６に示す実施の形態
９の構成と同一要素は、同一符号を付してその説明は省
略する。図５３において、５１は時分割信号Ｓ RGBを外
部へ出力するためのバッファＡＭＰ、５２はバッファＡ
ＭＰ５１の出力を外部に出力するＳRGB出力コネクタで
ある。
【００７５】ＲＧＢ入力コネクタ４７に入力されたＲＧ
Ｂ信号は表示駆動回路および表示素子５０に供給される
と同時にクランプ回路１Ｒ、１Ｇ、１Ｂ、同期混合回路
２、カウンタ３へ供給される。実施の形態１と同じよう
にここで時分割信号ＳRGBが生成され、バッファＡＭＰ
５１を介し、ＳRGB出力コネクタ５２から外部へ出力さ
れる。この構成により、表示装置で信号分配出力の伝送
情報量の少ない信号伝送が可能である。
Ｂ信号は表示駆動回路および表示素子５０に供給される
と同時にクランプ回路１Ｒ、１Ｇ、１Ｂ、同期混合回路
２、カウンタ３へ供給される。実施の形態１と同じよう
にここで時分割信号ＳRGBが生成され、バッファＡＭＰ
５１を介し、ＳRGB出力コネクタ５２から外部へ出力さ
れる。この構成により、表示装置で信号分配出力の伝送
情報量の少ない信号伝送が可能である。
【００７６】表示装置を同様機能を持つパーソナルコン
ピュータに適用しても同じである。図５４は本実施の形
態におけるコンピュータ機器を示す構成図である。図５
４において、５３はパーソナルコンピュータ本体、５４
はＲＧＢ映像を外部表示機器に出力するＲＧＢ出力コネ
クタである。
ピュータに適用しても同じである。図５４は本実施の形
態におけるコンピュータ機器を示す構成図である。図５
４において、５３はパーソナルコンピュータ本体、５４
はＲＧＢ映像を外部表示機器に出力するＲＧＢ出力コネ
クタである。
【００７７】パーソナルコンピュータ本体５３の表示映
像はＲＧＢ出力コネクタ５４に供給され、外部機器にて
表示される。この表示映像信号は同時にクランプ回路１
Ｒ、１Ｇ、１Ｂ、同期混合回路２、カウンタ３へ供給さ
れる。実施の形態１と同じようにここで時分割信号Ｓ
RGBが生成され、バッファＡＭＰ５１を介し、ＳRGB出力
コネクタ５２から外部へ出力される。この構成により、
コンピュータ機器の画像を通常の映像出力と同時に、簡
単な伝送路を使用した伝送することが可能となる。
像はＲＧＢ出力コネクタ５４に供給され、外部機器にて
表示される。この表示映像信号は同時にクランプ回路１
Ｒ、１Ｇ、１Ｂ、同期混合回路２、カウンタ３へ供給さ
れる。実施の形態１と同じようにここで時分割信号Ｓ
RGBが生成され、バッファＡＭＰ５１を介し、ＳRGB出力
コネクタ５２から外部へ出力される。この構成により、
コンピュータ機器の画像を通常の映像出力と同時に、簡
単な伝送路を使用した伝送することが可能となる。
【００７８】実施の形態１３．図５５は本実施の形態に
おける表示装置を示す構成図である。図５５において、
５５は赤外線ワイヤレスデータ伝送用受光部、５６は受
信データ処理部である。
おける表示装置を示す構成図である。図５５において、
５５は赤外線ワイヤレスデータ伝送用受光部、５６は受
信データ処理部である。
【００７９】本実施例は、赤外線ワイヤレスデータ伝送
が受信可能な表示装置の受光部を時分割信号ＳRGBの受
光用として共用するもので、赤外線ワイヤレスデータ伝
送用受光部５５で受光した赤外線ワイヤレスデータ伝送
のデータは受信データ処理部５６にてデコードなどデー
タ処理が行なわれる。一方、赤外線ＦＭ変調信号を赤外
線ワイヤレスデータ伝送用受光部５５で受光した場合
は、実施の形態１と同様に復調回路２２で復調し、実施
の形態１２と同様に表示するものである。
が受信可能な表示装置の受光部を時分割信号ＳRGBの受
光用として共用するもので、赤外線ワイヤレスデータ伝
送用受光部５５で受光した赤外線ワイヤレスデータ伝送
のデータは受信データ処理部５６にてデコードなどデー
タ処理が行なわれる。一方、赤外線ＦＭ変調信号を赤外
線ワイヤレスデータ伝送用受光部５５で受光した場合
は、実施の形態１と同様に復調回路２２で復調し、実施
の形態１２と同様に表示するものである。
【００８０】図５６は本実施の形態におけるコンピュー
タ機器を示す構成図である。図５６において５７は、送
信データ切換えスイッチ、５８は赤外線ワイヤレスデー
タ伝送用発光部である。
タ機器を示す構成図である。図５６において５７は、送
信データ切換えスイッチ、５８は赤外線ワイヤレスデー
タ伝送用発光部である。
【００８１】本実施例は、赤外線ワイヤレスデータ伝送
が送信可能なコンピュータ機器の発光部を時分割信号Ｓ
RGBの発光用として共用するもので、赤外線ワイヤレス
データ伝送用の送信データとＦＭ変調された時分割信号
は送信データ切換えスイッチ５７にて選択され、赤外線
ワイヤレスデータ伝送用発光部５８に供給され、赤外光
として発光・送信される。
が送信可能なコンピュータ機器の発光部を時分割信号Ｓ
RGBの発光用として共用するもので、赤外線ワイヤレス
データ伝送用の送信データとＦＭ変調された時分割信号
は送信データ切換えスイッチ５７にて選択され、赤外線
ワイヤレスデータ伝送用発光部５８に供給され、赤外光
として発光・送信される。
【００８２】実施の形態１４．伝送帯域圧縮の送信に対
応した受信装置を説明する。即ち、実施の形態１０に対
応する受信装置である。図５７は本実施の形態における
画像伝送システムの受信装置を示す構成図である。図５
７において、５９はクロック発生回路８のクロックを２
分周する２分周器である。図５８は本実施の形態のＲ用
メモリ回路３４ＲＢの詳細を示し、図５０の構成に加え
て、アドレス生成回路３４Ｒ１２には、クロックとして
クロック発生回路８のクロック（２ＣＬＫ）および２分
周器５９の出力（ＣＬＫ）が供給される。さらに、切換
え制御信号ＲＧＢ／ＳRGB、ＲSが供給される。図５９
は、アドレス生成回路３４Ｒ１２の一部を示し、３４Ｒ
１２１はインバータ、３４Ｒ１２２は２入力ＡＮＤゲー
ト、３４Ｒ１２３はインバータ、３４Ｒ１２４はインバ
ータ、３４Ｒ１２５はＡＮＤ ０Ｒゲート、３４Ｒ１２
６はＡＮＤ ０Ｒゲートである。
応した受信装置を説明する。即ち、実施の形態１０に対
応する受信装置である。図５７は本実施の形態における
画像伝送システムの受信装置を示す構成図である。図５
７において、５９はクロック発生回路８のクロックを２
分周する２分周器である。図５８は本実施の形態のＲ用
メモリ回路３４ＲＢの詳細を示し、図５０の構成に加え
て、アドレス生成回路３４Ｒ１２には、クロックとして
クロック発生回路８のクロック（２ＣＬＫ）および２分
周器５９の出力（ＣＬＫ）が供給される。さらに、切換
え制御信号ＲＧＢ／ＳRGB、ＲSが供給される。図５９
は、アドレス生成回路３４Ｒ１２の一部を示し、３４Ｒ
１２１はインバータ、３４Ｒ１２２は２入力ＡＮＤゲー
ト、３４Ｒ１２３はインバータ、３４Ｒ１２４はインバ
ータ、３４Ｒ１２５はＡＮＤ ０Ｒゲート、３４Ｒ１２
６はＡＮＤ ０Ｒゲートである。
【００８３】本実施の形態では、伝送前の処理は実施の
形態１０の方法によるものである。クロック発生回路８
では、ＲＧＢあるいは、伝送された信号ＳRGBの画素ク
ロックの２倍の周波数のクロック（２ＣＬＫ）を発生す
る。従って２分周器５９の出力が画素クロック（ＣＬ
Ｋ）となる。
形態１０の方法によるものである。クロック発生回路８
では、ＲＧＢあるいは、伝送された信号ＳRGBの画素ク
ロックの２倍の周波数のクロック（２ＣＬＫ）を発生す
る。従って２分周器５９の出力が画素クロック（ＣＬ
Ｋ）となる。
【００８４】切換え制御信号ＲＧＢ／ＳRGBが、通常の
ＲＧＢ入力による画素変換のとき、すなわちローレベル
である時は図５９の２入力ＡＮＤゲート３４Ｒ１２２の
出力はＲSの状態にかかわらずローレベルとなり、イン
バータ３４Ｒ１２４の出力はハイレベルとなる。従っ
て、ＡＮＤ ＯＲゲート３４Ｒ１２５はＣＬＫを通し、
メモリＡ３４Ｒ０２Ａのアドレス生成用として供給され
る。また、インバータ３４Ｒ１２３の出力はハイレベル
であり、ＡＮＤ ＯＲゲート３４Ｒ１２６もＣＬＫを通
し、メモリＢ３４Ｒ０２Ｂのアドレス生成用として供給
される。以上により、アドレス生成回路３４Ｒ１２は実
施の形態１１の同様に、ＲSの状態にかかわらずＶ、
Ｈ、ＣＬＫをもとに書き込み、読み出しアドレスを生成
し、メモリＡ３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂの書
き込み、読み出しが行われ、実施の形態１１と同じの画
素変換のための動作として行われる。
ＲＧＢ入力による画素変換のとき、すなわちローレベル
である時は図５９の２入力ＡＮＤゲート３４Ｒ１２２の
出力はＲSの状態にかかわらずローレベルとなり、イン
バータ３４Ｒ１２４の出力はハイレベルとなる。従っ
て、ＡＮＤ ＯＲゲート３４Ｒ１２５はＣＬＫを通し、
メモリＡ３４Ｒ０２Ａのアドレス生成用として供給され
る。また、インバータ３４Ｒ１２３の出力はハイレベル
であり、ＡＮＤ ＯＲゲート３４Ｒ１２６もＣＬＫを通
し、メモリＢ３４Ｒ０２Ｂのアドレス生成用として供給
される。以上により、アドレス生成回路３４Ｒ１２は実
施の形態１１の同様に、ＲSの状態にかかわらずＶ、
Ｈ、ＣＬＫをもとに書き込み、読み出しアドレスを生成
し、メモリＡ３４Ｒ０２Ａ、メモリＢ３４Ｒ０２Ｂの書
き込み、読み出しが行われ、実施の形態１１と同じの画
素変換のための動作として行われる。
【００８５】切換え制御信号ＲＧＢ／ＳRGBが、時分割
多重信号のメモリ動作のとき、すなわちハイレベルの
時、アドレス生成回路３４Ｒ１２の２入力ＡＮＤゲート
３４Ｒ１２２はＲSの状態に左右され、ＲSがハイレベル
の時はインバータ３４Ｒ１２１によりローレベルとな
り、２入力ＡＮＤゲート３４Ｒ１２２も出力ローレベル
となる。従って、ＡＮＤ ＯＲゲート３４Ｒ１２５はＣ
ＬＫを通し、メモリＡ３４Ｒ０２Ａのアドレス生成用と
して供給される。ＲSがハイレベルの時はメモリＡ３４
Ｒ０２Ａは書き込み状態であるのでＳRGBの画素クロッ
クＣＬＫをもとに書き込まれる。
多重信号のメモリ動作のとき、すなわちハイレベルの
時、アドレス生成回路３４Ｒ１２の２入力ＡＮＤゲート
３４Ｒ１２２はＲSの状態に左右され、ＲSがハイレベル
の時はインバータ３４Ｒ１２１によりローレベルとな
り、２入力ＡＮＤゲート３４Ｒ１２２も出力ローレベル
となる。従って、ＡＮＤ ＯＲゲート３４Ｒ１２５はＣ
ＬＫを通し、メモリＡ３４Ｒ０２Ａのアドレス生成用と
して供給される。ＲSがハイレベルの時はメモリＡ３４
Ｒ０２Ａは書き込み状態であるのでＳRGBの画素クロッ
クＣＬＫをもとに書き込まれる。
【００８６】ＲSがローレベルの時はインバータ３４Ｒ
１２１によりハイレベルとなり、切換え制御信号ＲＧＢ
／ＳRGBがハイレベルであるので、２入力ＡＮＤゲート
３４Ｒ１２２も出力ハイレベルとなる。従ってＡＮＤ
ＯＲゲート３４Ｒ１２５は２ＣＬＫを通し、メモリＡ３
４Ｒ０２Ａのアドレス生成用として供給される。２ＣＬ
Ｋをもとに生成されたアドレスは２倍のクロックレート
となっている。ＲSがローレベルの期間メモリＡ３４Ｒ
０２Ａは読み出し状態であり、２倍のクロックレート、
すなわち書き込み時の２倍のスピードで読み出され、ア
ドレス生成を１フレーム分のアドレス生成後、繰り返し
最初からアドレス生成させることにより同じデータが２
回繰り返し読み出される。これにより伝送前に２倍の時
間に伸長された信号がもとの時間に戻される。図６０に
この様子をしめす。
１２１によりハイレベルとなり、切換え制御信号ＲＧＢ
／ＳRGBがハイレベルであるので、２入力ＡＮＤゲート
３４Ｒ１２２も出力ハイレベルとなる。従ってＡＮＤ
ＯＲゲート３４Ｒ１２５は２ＣＬＫを通し、メモリＡ３
４Ｒ０２Ａのアドレス生成用として供給される。２ＣＬ
Ｋをもとに生成されたアドレスは２倍のクロックレート
となっている。ＲSがローレベルの期間メモリＡ３４Ｒ
０２Ａは読み出し状態であり、２倍のクロックレート、
すなわち書き込み時の２倍のスピードで読み出され、ア
ドレス生成を１フレーム分のアドレス生成後、繰り返し
最初からアドレス生成させることにより同じデータが２
回繰り返し読み出される。これにより伝送前に２倍の時
間に伸長された信号がもとの時間に戻される。図６０に
この様子をしめす。
【００８７】ＡＮＤ ＯＲゲート３４Ｒ１２６はＲSの
状態に関係せず、切換え制御信号ＲＧＢ／ＳRGBがハイ
レベルであるので２ＣＬＫを通し、メモリＢ３４Ｒ０２
Ｂのアドレス生成用として供給される。従って図６０に
示すようにメモリＢ３４Ｒ０２Ｂは２倍のクロックレー
トで書き込み、読み出しが行われる。メモリＢ３４Ｒ０
２Ｂへの書き込み、読み出しは同一のクロックに基づい
たアドレスによるので、書き込まれたメモリＡ３４Ｒ０
２Ａからの読み出し信号をＧSがハイレベルの期間その
まま書き込み、ＧSがローレベルの期間書き込みと同じ
レートで読み出される。
状態に関係せず、切換え制御信号ＲＧＢ／ＳRGBがハイ
レベルであるので２ＣＬＫを通し、メモリＢ３４Ｒ０２
Ｂのアドレス生成用として供給される。従って図６０に
示すようにメモリＢ３４Ｒ０２Ｂは２倍のクロックレー
トで書き込み、読み出しが行われる。メモリＢ３４Ｒ０
２Ｂへの書き込み、読み出しは同一のクロックに基づい
たアドレスによるので、書き込まれたメモリＡ３４Ｒ０
２Ａからの読み出し信号をＧSがハイレベルの期間その
まま書き込み、ＧSがローレベルの期間書き込みと同じ
レートで読み出される。
【００８８】スイッチ３２Ｒ０６は実施の形態１１と同
様、ＲS、ＧSに基づき図６０に示すように切換えられ、
丸で囲んだデータが選択される。これにより伝送後のＳ
RGBのＲデータにたいし、６回同じデータが読み出さ
れ、スイッチ３２Ｒ０６以降は実施の形態１１と同一に
動作する。これにより、もとの画素クロック／同期周波
数レートの戻すことができる。
様、ＲS、ＧSに基づき図６０に示すように切換えられ、
丸で囲んだデータが選択される。これにより伝送後のＳ
RGBのＲデータにたいし、６回同じデータが読み出さ
れ、スイッチ３２Ｒ０６以降は実施の形態１１と同一に
動作する。これにより、もとの画素クロック／同期周波
数レートの戻すことができる。
【００８９】Ｇ用メモリ回路３４Ｇ、Ｂ用メモリ回路３
４Ｂも上記Ｒ用メモリ回路３４Ｒと同一の動作を行な
い、２倍の時間に伸長された時分割多重信号ＳRGBはも
との時間にもどされ、連続した並列のＲＧＢ信号が得ら
れる。
４Ｂも上記Ｒ用メモリ回路３４Ｒと同一の動作を行な
い、２倍の時間に伸長された時分割多重信号ＳRGBはも
との時間にもどされ、連続した並列のＲＧＢ信号が得ら
れる。
【００９０】実施の形態１５．実施の形態１０における
伝送帯域の圧縮を行うか、またはそのままの帯域で伝送
するかを選択する方式としてもよい。図６１は本実施の
形態における画像伝送システムの送信装置を示す構成図
である。図６１において６０は、４つの連動するスイッ
チからなる時分割モード切換えスイッチである。図６２
は本実施の形態における時分割スイッチ制御回路を示す
構成図であり、図において、４１０６は３系統の信号を
連動して選択するセレクタ、４１０７はインバータ、４
１０８は抵抗である。
伝送帯域の圧縮を行うか、またはそのままの帯域で伝送
するかを選択する方式としてもよい。図６１は本実施の
形態における画像伝送システムの送信装置を示す構成図
である。図６１において６０は、４つの連動するスイッ
チからなる時分割モード切換えスイッチである。図６２
は本実施の形態における時分割スイッチ制御回路を示す
構成図であり、図において、４１０６は３系統の信号を
連動して選択するセレクタ、４１０７はインバータ、４
１０８は抵抗である。
【００９１】時分割モード切換えスイッチ６０の一つの
スイッチは時分割スイッチ制御回路４１に接続され、図
６２に示すように、電源に接続された抵抗４１０８をプ
ルアップ抵抗として、インバータ４１０７およびセレク
タ４１０６の３つの制御入力に接続される。したがって
時分割モード切換えスイッチ６０を図６１において上へ
切換えればローレベルが供給される。この時、インバー
タ４１０７の出力がハイレベルとなり、セレクタ４１０
６の対応する入力がセレクタ４１０６の出力となる。す
なわち、実施の形態１０と同じ信号すなわち２入力ＮＯ
Ｒゲート４１０２の出力（図６３ＲS−２）、２入力Ｎ
ＯＲゲート４１０５の出力（図６３ＧS−２）、２入力
ＡＮＤゲート４１０４の出力（図６３ＢS−２）がセレ
クタ４１０６をとおる。また、時分割モード切換えスイ
ッチ６０のほかの３つのスイッチも上へ切り換わってお
り、２分周回路４３、４４、４５の出力がおのおのアド
レス発生回路へ供給され、全体の動作も実施の形態１０
と同様となる。
スイッチは時分割スイッチ制御回路４１に接続され、図
６２に示すように、電源に接続された抵抗４１０８をプ
ルアップ抵抗として、インバータ４１０７およびセレク
タ４１０６の３つの制御入力に接続される。したがって
時分割モード切換えスイッチ６０を図６１において上へ
切換えればローレベルが供給される。この時、インバー
タ４１０７の出力がハイレベルとなり、セレクタ４１０
６の対応する入力がセレクタ４１０６の出力となる。す
なわち、実施の形態１０と同じ信号すなわち２入力ＮＯ
Ｒゲート４１０２の出力（図６３ＲS−２）、２入力Ｎ
ＯＲゲート４１０５の出力（図６３ＧS−２）、２入力
ＡＮＤゲート４１０４の出力（図６３ＢS−２）がセレ
クタ４１０６をとおる。また、時分割モード切換えスイ
ッチ６０のほかの３つのスイッチも上へ切り換わってお
り、２分周回路４３、４４、４５の出力がおのおのアド
レス発生回路へ供給され、全体の動作も実施の形態１０
と同様となる。
【００９２】次に時分割モード切換えスイッチ６０が下
に切り換わった場合は、時分割スイッチ制御回路４１で
は、ＲS−２の代わりに図６３ＧSが、図６３ＧS−２の
代わりに図６３ＢSが、図６３ＢS−２の代わりに図６３
ＲSがセレクタ４１０６をとおる。また、時分割モード
切換えスイッチ６０のほかの３つのスイッチも下へ切り
換わっており、アドレス発生回路４６へは２分周回路４
３、４４、４５の出力の代わりにそれぞれ２分周前のも
のが供給され、メモリ３８Ｒ、３８Ｇ、３８Ｂの読み出
し時のも書込み時と同じアドレスが供給される。これに
よりメモリ３８Ｒ、３８Ｇ、３８Ｂからの読み出しも書
き込みと同じ時間でおこなわれ、図６３のハッチングを
したＲＥＡＤの部分のよみだしデータが時分割スイッチ
３９で選択され、Ｄ／Ａコンバータ４０に供給される。
この動作は実施の形態１の動作と同一である。以上によ
り時分割モード切換えスイッチ６０により時分割モード
を３フレームに１フレームの割合か、６フレームに１フ
レームするかを切換えることができる。
に切り換わった場合は、時分割スイッチ制御回路４１で
は、ＲS−２の代わりに図６３ＧSが、図６３ＧS−２の
代わりに図６３ＢSが、図６３ＢS−２の代わりに図６３
ＲSがセレクタ４１０６をとおる。また、時分割モード
切換えスイッチ６０のほかの３つのスイッチも下へ切り
換わっており、アドレス発生回路４６へは２分周回路４
３、４４、４５の出力の代わりにそれぞれ２分周前のも
のが供給され、メモリ３８Ｒ、３８Ｇ、３８Ｂの読み出
し時のも書込み時と同じアドレスが供給される。これに
よりメモリ３８Ｒ、３８Ｇ、３８Ｂからの読み出しも書
き込みと同じ時間でおこなわれ、図６３のハッチングを
したＲＥＡＤの部分のよみだしデータが時分割スイッチ
３９で選択され、Ｄ／Ａコンバータ４０に供給される。
この動作は実施の形態１の動作と同一である。以上によ
り時分割モード切換えスイッチ６０により時分割モード
を３フレームに１フレームの割合か、６フレームに１フ
レームするかを切換えることができる。
【００９３】実施の形態１６．実施の形態１４で示した
帯域圧縮後の受信信号を２倍速度で復元する受信装置の
他の例を説明する。即ち、図６４は本実施の形態におけ
る画像伝送システムの受信装置を示す構成図である。図
６４において、６１はメモリ３４Ｒ、３４Ｇ、３４Ｂの
読み出しスピードを書き込み時と同じにするか、２倍と
するかを切換える、読み出しスピード切換えスイッチで
ある。また、図６５はＲ用メモリ回路メモリ３４ＲＣを
示し、図４７に示す実施の形態１６に加えて、アドレス
生成回路３４Ｒ１２には、読み出しスピード切換えスイ
ッチ６１からの信号、クロックとしてクロック発生回路
８のクロック（２ＣＬＫ）および２分周器５９の出力
（ＣＬＫ）が供給される。図６６はＲ用メモリ回路３４
ＲＣのアドレス生成回路３４Ｒ１２の一部を示し、図６
６において、図５９に示す回路で示した同番号の同等要
素以外の要素として、３４Ｒ１２７は３入力ＡＮＤゲー
ト、３４Ｒ１２８は２入力ＡＮＤゲート、３４Ｒ１２９
はインバータである。
帯域圧縮後の受信信号を２倍速度で復元する受信装置の
他の例を説明する。即ち、図６４は本実施の形態におけ
る画像伝送システムの受信装置を示す構成図である。図
６４において、６１はメモリ３４Ｒ、３４Ｇ、３４Ｂの
読み出しスピードを書き込み時と同じにするか、２倍と
するかを切換える、読み出しスピード切換えスイッチで
ある。また、図６５はＲ用メモリ回路メモリ３４ＲＣを
示し、図４７に示す実施の形態１６に加えて、アドレス
生成回路３４Ｒ１２には、読み出しスピード切換えスイ
ッチ６１からの信号、クロックとしてクロック発生回路
８のクロック（２ＣＬＫ）および２分周器５９の出力
（ＣＬＫ）が供給される。図６６はＲ用メモリ回路３４
ＲＣのアドレス生成回路３４Ｒ１２の一部を示し、図６
６において、図５９に示す回路で示した同番号の同等要
素以外の要素として、３４Ｒ１２７は３入力ＡＮＤゲー
ト、３４Ｒ１２８は２入力ＡＮＤゲート、３４Ｒ１２９
はインバータである。
【００９４】読み出しスピード切換えスイッチ６１はメ
モリ３４Ｒ、３４Ｇ、３４Ｂに接続され、おのおののア
ドレス生成回路３４Ｒ１２、３４Ｇ１２，３４Ｂ１２に
供給される。また、クロック発生回路８は画素クロック
の２倍の周波数のクロック（２ＣＬＫ）を発生する。
モリ３４Ｒ、３４Ｇ、３４Ｂに接続され、おのおののア
ドレス生成回路３４Ｒ１２、３４Ｇ１２，３４Ｂ１２に
供給される。また、クロック発生回路８は画素クロック
の２倍の周波数のクロック（２ＣＬＫ）を発生する。
【００９５】ここで図６６に示すＲ用メモリ回路３４Ｒ
Ｃのアドレス生成回路３４Ｒ１２Ｃの動作について説明
する。切換え制御信号ＲＧＢ／ＳRGBが、通常のＲＧＢ
入力による画素変換のとき、すなわちローレベルである
時は図６６の３入力ＡＮＤゲート３４Ｒ１２７、２入力
ＡＮＤゲート３４Ｒ１２８の出力はともにＲS、および
読み出しスピード切換えスイッチ６１の状態にかかわら
ず出力はローレベルとなり、図５９に示す実施の形態２
３の切換え制御信号ＲＧＢ／ＳRGBが、通常のＲＧＢ入
力による画素変換のときと同一動作を行い、実施の形態
１１と同じ画素変換のための動作として行われる。
Ｃのアドレス生成回路３４Ｒ１２Ｃの動作について説明
する。切換え制御信号ＲＧＢ／ＳRGBが、通常のＲＧＢ
入力による画素変換のとき、すなわちローレベルである
時は図６６の３入力ＡＮＤゲート３４Ｒ１２７、２入力
ＡＮＤゲート３４Ｒ１２８の出力はともにＲS、および
読み出しスピード切換えスイッチ６１の状態にかかわら
ず出力はローレベルとなり、図５９に示す実施の形態２
３の切換え制御信号ＲＧＢ／ＳRGBが、通常のＲＧＢ入
力による画素変換のときと同一動作を行い、実施の形態
１１と同じ画素変換のための動作として行われる。
【００９６】次に切換え制御信号ＲＧＢ／ＳRGBが、時
分割多重信号のメモリ動作のとき、すなわちハイレベル
の時を説明する。まず、読み出しスピード切換えスイッ
チ６１が図６４において下側に切換えられた時すなわち
ローレベルの時は、切換え制御信号ＲＧＢ／ＳRGBがロ
ーレベルの時と同様に、３入力ＡＮＤゲート３４Ｒ１２
７、２入力ＡＮＤゲート３４Ｒ１２８の出力はともにＲ
Sの状態にかかわらず出力はローレベルとなり、切換え
制御信号ＲＧＢ／ＳRGBが、ローレベルの時と同様の動
作を行なう。従ってメモリＡ３４Ｒ０２Ａ、メモリＢ３
４Ｒ０２ＢへのアドレスはクロックＣＬＫをもとに生成
され、書き込み、読み出し同一クロックレートで行われ
る。これは、実施の形態１６におけるＳRGB入力時の動
作と同一である。
分割多重信号のメモリ動作のとき、すなわちハイレベル
の時を説明する。まず、読み出しスピード切換えスイッ
チ６１が図６４において下側に切換えられた時すなわち
ローレベルの時は、切換え制御信号ＲＧＢ／ＳRGBがロ
ーレベルの時と同様に、３入力ＡＮＤゲート３４Ｒ１２
７、２入力ＡＮＤゲート３４Ｒ１２８の出力はともにＲ
Sの状態にかかわらず出力はローレベルとなり、切換え
制御信号ＲＧＢ／ＳRGBが、ローレベルの時と同様の動
作を行なう。従ってメモリＡ３４Ｒ０２Ａ、メモリＢ３
４Ｒ０２ＢへのアドレスはクロックＣＬＫをもとに生成
され、書き込み、読み出し同一クロックレートで行われ
る。これは、実施の形態１６におけるＳRGB入力時の動
作と同一である。
【００９７】次に読み出しスピード切換えスイッチ６１
が図６４において上側に切換えられた時すなわちハイレ
ベルの時を説明する。まず、ＲSがハイレベルの時、３
入力ＡＮＤゲート３４Ｒ１２７の出力はローレベルとな
る。従ってＡＮＤ ＯＲゲート３４Ｒ１２５はクロック
ＣＬＫを通し、メモリＡ３４Ｒ０２Ａのアドレス生成用
として供給される。ＲSがハイレベルの時はメモリＡ３
４Ｒ０２Ａは書き込み状態であるのでＳRGBの画素クロ
ックＣＬＫをもとに書き込まれる。
が図６４において上側に切換えられた時すなわちハイレ
ベルの時を説明する。まず、ＲSがハイレベルの時、３
入力ＡＮＤゲート３４Ｒ１２７の出力はローレベルとな
る。従ってＡＮＤ ＯＲゲート３４Ｒ１２５はクロック
ＣＬＫを通し、メモリＡ３４Ｒ０２Ａのアドレス生成用
として供給される。ＲSがハイレベルの時はメモリＡ３
４Ｒ０２Ａは書き込み状態であるのでＳRGBの画素クロ
ックＣＬＫをもとに書き込まれる。
【００９８】ＲSがローレベルの時はインバータ３４Ｒ
１２１によりハイレベルとなり、切換え制御信号ＲＧＢ
／ＳRGBがハイレベルであるので、３入力ＡＮＤゲート
３４Ｒ１２７も出力ハイレベルとなる。従ってＡＮＤ
ＯＲゲート３４Ｒ１２５は２ＣＬＫを通し、メモリＡ３
４Ｒ０２Ａのアドレス生成用として供給される。２ＣＬ
Ｋをもとに生成されたアドレスは２倍のクロックレート
となっている。ＲSがローレベルの期間メモリＡ３４Ｒ
０２Ａは読み出し状態であり、２倍のクロックレート、
すなわち書き込み時の２倍のスピードで読み出され、ア
ドレス生成を１フレーム分のアドレス生成後、繰り返し
最初からアドレス生成させることにより同じデータが２
回繰り返し読み出される。これにより伝送前に２倍の時
間に伸長された信号がもとの時間に戻される。これは実
施の形態２３の図６０に示す動作と同一である。
１２１によりハイレベルとなり、切換え制御信号ＲＧＢ
／ＳRGBがハイレベルであるので、３入力ＡＮＤゲート
３４Ｒ１２７も出力ハイレベルとなる。従ってＡＮＤ
ＯＲゲート３４Ｒ１２５は２ＣＬＫを通し、メモリＡ３
４Ｒ０２Ａのアドレス生成用として供給される。２ＣＬ
Ｋをもとに生成されたアドレスは２倍のクロックレート
となっている。ＲSがローレベルの期間メモリＡ３４Ｒ
０２Ａは読み出し状態であり、２倍のクロックレート、
すなわち書き込み時の２倍のスピードで読み出され、ア
ドレス生成を１フレーム分のアドレス生成後、繰り返し
最初からアドレス生成させることにより同じデータが２
回繰り返し読み出される。これにより伝送前に２倍の時
間に伸長された信号がもとの時間に戻される。これは実
施の形態２３の図６０に示す動作と同一である。
【００９９】ＡＮＤ ＯＲゲート３４Ｒ１２６はＲSの
状態に関係せず、切換え制御信号ＲＧＢ／ＳRGB、読み
出しスピード切換えスイッチ６１がハイレベルであるの
で２入力ＡＮＤゲート３４Ｒ１２８の出力はハイレベル
となり、ＡＮＤ ＯＲゲート３４Ｒ１２６は２ＣＬＫを
通し、メモリＢ３４Ｒ０２Ｂのアドレス生成用として供
給される。従って図６０に示す実施の形態１４と同様に
メモリＢ３４Ｒ０２Ｂは２倍のクロックレートで書き込
み、読み出しが行われる。メモリＢ３４Ｒ０２Ｂへの書
き込み、読み出しは同一のクロックに基づいたアドレス
によるので、書き込まれたメモリＡ３４Ｒ０２Ａからの
読み出し信号をＧSがハイレベルの期間そのまま書き込
み、ＧSがローレベルの期間書き込みと同じレートで読
み出される。
状態に関係せず、切換え制御信号ＲＧＢ／ＳRGB、読み
出しスピード切換えスイッチ６１がハイレベルであるの
で２入力ＡＮＤゲート３４Ｒ１２８の出力はハイレベル
となり、ＡＮＤ ＯＲゲート３４Ｒ１２６は２ＣＬＫを
通し、メモリＢ３４Ｒ０２Ｂのアドレス生成用として供
給される。従って図６０に示す実施の形態１４と同様に
メモリＢ３４Ｒ０２Ｂは２倍のクロックレートで書き込
み、読み出しが行われる。メモリＢ３４Ｒ０２Ｂへの書
き込み、読み出しは同一のクロックに基づいたアドレス
によるので、書き込まれたメモリＡ３４Ｒ０２Ａからの
読み出し信号をＧSがハイレベルの期間そのまま書き込
み、ＧSがローレベルの期間書き込みと同じレートで読
み出される。
【０１００】スイッチ３２Ｒ０６は実施の形態１４と同
様、ＲS、ＧSに基づき図６０に示すように切換えられ、
丸で囲んだデータが選択される。これにより伝送後のＳ
RGBのＲデータにたいし、６回同じデータが読み出さ
れ、スイッチ３２Ｒ０６以降は実施の形態１６と同一に
動作する。これにより、もとの画素クロック／同期周波
数レートの戻すことができる。
様、ＲS、ＧSに基づき図６０に示すように切換えられ、
丸で囲んだデータが選択される。これにより伝送後のＳ
RGBのＲデータにたいし、６回同じデータが読み出さ
れ、スイッチ３２Ｒ０６以降は実施の形態１６と同一に
動作する。これにより、もとの画素クロック／同期周波
数レートの戻すことができる。
【０１０１】Ｇ用メモリ回路３４Ｇ、Ｂ用メモリ回路３
４Ｂも上記Ｒ用メモリ回路３４ＲＣと同一の動作を行な
い、２倍の時間に伸長された時分割多重信号ＳRGBはも
との時間にもどされ、連続した並列のＲＧＢ信号が得ら
れる。以上実施の形態１４の切換え制御信号ＲＧＢ／Ｓ
RGBが、ハイレベルすなわち時分割多重信号のメモリ動
作のときと同様である。以上のように切換え制御信号Ｒ
ＧＢ／ＳRGBが、ハイレベルすなわち時分割多重信号の
メモリ動作のとき、読み出しスピード切換えスイッチ６
１により時分割多重信号を伝送前の処理にあわせた、メ
モリ処理ができる。
４Ｂも上記Ｒ用メモリ回路３４ＲＣと同一の動作を行な
い、２倍の時間に伸長された時分割多重信号ＳRGBはも
との時間にもどされ、連続した並列のＲＧＢ信号が得ら
れる。以上実施の形態１４の切換え制御信号ＲＧＢ／Ｓ
RGBが、ハイレベルすなわち時分割多重信号のメモリ動
作のときと同様である。以上のように切換え制御信号Ｒ
ＧＢ／ＳRGBが、ハイレベルすなわち時分割多重信号の
メモリ動作のとき、読み出しスピード切換えスイッチ６
１により時分割多重信号を伝送前の処理にあわせた、メ
モリ処理ができる。
【０１０２】図６７は本実施の形態における画像伝送シ
ステムの更に他の受信装置を示す構成図である。図６７
において、６２は２入力ＡＮＤゲートであり、切換え制
御信号ＲＧＢ／ＳRGB、読み出しスピード切換えスイッ
チ６１の出力の論理積をとり、出力はクロック発生回路
８に供給され、クロック周波数を伝送信号の画素クロッ
クと同一とするか２倍とするかを制御する。２入力ＡＮ
Ｄゲート６２の出力がハイレベルの時クロック発生回路
８は伝送信号の画素クロックの２倍のクロックを発生す
る。図６８はＲ用メモリ回路３４ＲＤのアドレス生成回
路３４Ｒ１２の一部を示し、図において、３４Ｒ１３０
は３入力ＡＮＤゲート、３４Ｒ１３１はインバータであ
る。
ステムの更に他の受信装置を示す構成図である。図６７
において、６２は２入力ＡＮＤゲートであり、切換え制
御信号ＲＧＢ／ＳRGB、読み出しスピード切換えスイッ
チ６１の出力の論理積をとり、出力はクロック発生回路
８に供給され、クロック周波数を伝送信号の画素クロッ
クと同一とするか２倍とするかを制御する。２入力ＡＮ
Ｄゲート６２の出力がハイレベルの時クロック発生回路
８は伝送信号の画素クロックの２倍のクロックを発生す
る。図６８はＲ用メモリ回路３４ＲＤのアドレス生成回
路３４Ｒ１２の一部を示し、図において、３４Ｒ１３０
は３入力ＡＮＤゲート、３４Ｒ１３１はインバータであ
る。
【０１０３】切換え制御信号ＲＧＢ／ＳRGBがローレベ
ルの時は、２入力ＡＮＤゲート６２の出力はローレベル
であり、クロック発生回路８は伝送信号の画素クロック
と同一の周波数のクロックを発生する。図６８におい
て、３入力ＡＮＤゲート３４Ｒ１３０の出力もローレベ
ルであり、ＡＮＤ ＯＲゲート３４Ｒ１２５はクロック
発生回路８の出力、すなわち伝送信号の画素クロックと
同一の周波数のクロックを通し、メモリＡアドレス生成
用として供給される。メモリＢアドレス生成用には常に
クロック発生回路８の出力が供給されているので、メモ
リＢアドレス生成用にも伝送信号の画素クロックと同一
の周波数のクロックが供給される。これにより、切換え
制御信号ＲＧＢ／ＳRGBがローレベルの時すなわちＲＧ
Ｂ信号処理時は実施の形態１４と同一の動作をする。
ルの時は、２入力ＡＮＤゲート６２の出力はローレベル
であり、クロック発生回路８は伝送信号の画素クロック
と同一の周波数のクロックを発生する。図６８におい
て、３入力ＡＮＤゲート３４Ｒ１３０の出力もローレベ
ルであり、ＡＮＤ ＯＲゲート３４Ｒ１２５はクロック
発生回路８の出力、すなわち伝送信号の画素クロックと
同一の周波数のクロックを通し、メモリＡアドレス生成
用として供給される。メモリＢアドレス生成用には常に
クロック発生回路８の出力が供給されているので、メモ
リＢアドレス生成用にも伝送信号の画素クロックと同一
の周波数のクロックが供給される。これにより、切換え
制御信号ＲＧＢ／ＳRGBがローレベルの時すなわちＲＧ
Ｂ信号処理時は実施の形態１４と同一の動作をする。
【０１０４】次に切換え制御信号ＲＧＢ／ＳRGBがハイ
レベルの時を説明する。読み出しスピード切換えスイッ
チ６１がローレベルの時は、２入力ＡＮＤゲート６２の
出力はローレベルであり、クロック発生回路８は伝送信
号の画素クロックと同一の周波数のクロックを発生す
る。図６８において、３入力ＡＮＤゲート３４Ｒ１３０
の出力もローレベルであり、ＡＮＤ ＯＲゲート３４Ｒ
１２５はクロック発生回路８の出力、すなわち伝送信号
の画素クロックと同一の周波数のクロックを通し、メモ
リＡアドレス生成用として供給される。メモリＢアドレ
ス生成用には常にクロック発生回路８の出力が供給され
ているので、メモリＢアドレス生成用にも伝送信号の画
素クロックと同一の周波数のクロックが供給される。一
方Ｒ用メモリ回路３４Ｒは切換え制御信号ＲＧＢ／Ｓ
RGBがハイレベルの時の動作として、実施の形態１４と
同様に動作し、時分割多重信号ＳRGBの書き込み、読み
出し同一スピードのメモリ処理が行なわれる。
レベルの時を説明する。読み出しスピード切換えスイッ
チ６１がローレベルの時は、２入力ＡＮＤゲート６２の
出力はローレベルであり、クロック発生回路８は伝送信
号の画素クロックと同一の周波数のクロックを発生す
る。図６８において、３入力ＡＮＤゲート３４Ｒ１３０
の出力もローレベルであり、ＡＮＤ ＯＲゲート３４Ｒ
１２５はクロック発生回路８の出力、すなわち伝送信号
の画素クロックと同一の周波数のクロックを通し、メモ
リＡアドレス生成用として供給される。メモリＢアドレ
ス生成用には常にクロック発生回路８の出力が供給され
ているので、メモリＢアドレス生成用にも伝送信号の画
素クロックと同一の周波数のクロックが供給される。一
方Ｒ用メモリ回路３４Ｒは切換え制御信号ＲＧＢ／Ｓ
RGBがハイレベルの時の動作として、実施の形態１４と
同様に動作し、時分割多重信号ＳRGBの書き込み、読み
出し同一スピードのメモリ処理が行なわれる。
【０１０５】次に切換え制御信号ＲＧＢ／ＳRGBがハイ
レベル、読み出しスピード切換えスイッチ６１もハイレ
ベルでＲSもハイレベルの時を説明する。この時２入力
ＡＮＤゲート６２の出力はハイレベルとなり、クロック
発生回路８は伝送信号の画素クロックの２倍の周波数の
クロックを発生する。図６８において、３入力ＡＮＤゲ
ート３４Ｒ１３０の出力もハイレベルとなり、ＡＮＤ
ＯＲゲート３４Ｒ１２５はクロック発生回路８の出力を
２分周器５９で２分周した、伝送信号の画素クロックと
同一の周波数のクロックを通し、メモリＡアドレス生成
用として供給される。ＲSがハイレベルの時はメモリＡ
３４Ｒ０２Ａは書き込み状態であるのでＳRGBの画素ク
ロックＣＬＫをもとに書き込まれる。メモリＢアドレス
生成用には常にクロック発生回路８の出力が供給されて
いるので、メモリＢアドレス生成用には伝送信号の画素
クロックの２倍の周波数のクロックが供給され、メモリ
Ｂ３４Ｒ０２Ｂは伝送信号の画素クロックの２倍の周波
数のクロックレートで読み出しが行われる。
レベル、読み出しスピード切換えスイッチ６１もハイレ
ベルでＲSもハイレベルの時を説明する。この時２入力
ＡＮＤゲート６２の出力はハイレベルとなり、クロック
発生回路８は伝送信号の画素クロックの２倍の周波数の
クロックを発生する。図６８において、３入力ＡＮＤゲ
ート３４Ｒ１３０の出力もハイレベルとなり、ＡＮＤ
ＯＲゲート３４Ｒ１２５はクロック発生回路８の出力を
２分周器５９で２分周した、伝送信号の画素クロックと
同一の周波数のクロックを通し、メモリＡアドレス生成
用として供給される。ＲSがハイレベルの時はメモリＡ
３４Ｒ０２Ａは書き込み状態であるのでＳRGBの画素ク
ロックＣＬＫをもとに書き込まれる。メモリＢアドレス
生成用には常にクロック発生回路８の出力が供給されて
いるので、メモリＢアドレス生成用には伝送信号の画素
クロックの２倍の周波数のクロックが供給され、メモリ
Ｂ３４Ｒ０２Ｂは伝送信号の画素クロックの２倍の周波
数のクロックレートで読み出しが行われる。
【０１０６】次に切換え制御信号ＲＧＢ／ＳRGBがハイ
レベル、読み出しスピード切換えスイッチ６１もハイレ
ベルでＲSがローレベルの時を説明する。この時３入力
ＡＮＤゲート３４Ｒ１３０の出力はローレベルとなりＡ
ＮＤ ＯＲゲート３４Ｒ１２５はクロック発生回路８の
出力すなわち、伝送信号の画素クロックの２倍の周波数
のクロックを通し、メモリＡアドレス生成用として供給
される。ＲSがローレベルの時はメモリＡ３４Ｒ０２Ａ
は読み出し状態であるのでＳRGBの画素クロックの２倍
の周波数のクロックレートで読み出しが行われる。メモ
リＢアドレス生成用にはＲSの状態は関係しないので、
ＲSがハイレベルの時と同様に、伝送信号の画素クロッ
クの２倍の周波数のクロックが供給され、メモリＢ３４
Ｒ０２Ｂは伝送信号の画素クロックの２倍の周波数のク
ロックレートで書き込み、読み出しが行われる。
レベル、読み出しスピード切換えスイッチ６１もハイレ
ベルでＲSがローレベルの時を説明する。この時３入力
ＡＮＤゲート３４Ｒ１３０の出力はローレベルとなりＡ
ＮＤ ＯＲゲート３４Ｒ１２５はクロック発生回路８の
出力すなわち、伝送信号の画素クロックの２倍の周波数
のクロックを通し、メモリＡアドレス生成用として供給
される。ＲSがローレベルの時はメモリＡ３４Ｒ０２Ａ
は読み出し状態であるのでＳRGBの画素クロックの２倍
の周波数のクロックレートで読み出しが行われる。メモ
リＢアドレス生成用にはＲSの状態は関係しないので、
ＲSがハイレベルの時と同様に、伝送信号の画素クロッ
クの２倍の周波数のクロックが供給され、メモリＢ３４
Ｒ０２Ｂは伝送信号の画素クロックの２倍の周波数のク
ロックレートで書き込み、読み出しが行われる。
【０１０７】以上により図６７の構成では、読み出しス
ピード切換えスイッチ６１の切換えにより図６４の構成
と同一の動作をさせることができるが、図６４のもので
はクロック発生回路８は常に伝送信号の画素クロックの
２倍のクロックを発生する必要があり、時分割多重信号
ＳRGBが伝送前に２倍に時間伸長してないときも伝送前
の入力信号の画素クロックの２倍という高い周波数を発
生する必要があるが、図６７のものでは伝送前に２倍に
時間伸長しているかどうかにかかわらず、伝送前の入力
信号の画素クロックと同一の周波数のクロックを発生す
ればよい。
ピード切換えスイッチ６１の切換えにより図６４の構成
と同一の動作をさせることができるが、図６４のもので
はクロック発生回路８は常に伝送信号の画素クロックの
２倍のクロックを発生する必要があり、時分割多重信号
ＳRGBが伝送前に２倍に時間伸長してないときも伝送前
の入力信号の画素クロックの２倍という高い周波数を発
生する必要があるが、図６７のものでは伝送前に２倍に
時間伸長しているかどうかにかかわらず、伝送前の入力
信号の画素クロックと同一の周波数のクロックを発生す
ればよい。
【０１０８】図６９は本実施の形態による画像伝送シス
テムの更に他の受信装置を示す構成図である。図６９に
おいて、６３は伝送されたＳRGBの垂直走査周期が所定
の値より長いか短いかを判定する垂直走査周期判定回路
であり、所定の値より長いときはハイローレベル、短い
ときはローレベルを出力する。垂直走査周期判定回路６
３の出力は図６４に示す、実施の形態２５の読み出しス
ピード切換えスイッチ６１の出力のかわりにＲ用メモリ
回路３４Ｒ、Ｇ用メモリ回路３４Ｇ、Ｂ用メモリ回路３
４Ｂに供給される。図７０は垂直走査周期判定回路６３
の構成を示し、６３０１は入力の立上りエンジでトリガ
される再トリガ可能なワンショットマルチバイブレー
タ、６３０２は入力の立上りエッジでトリガされるＤフ
リップフロップ、６３０３はインバータである。
テムの更に他の受信装置を示す構成図である。図６９に
おいて、６３は伝送されたＳRGBの垂直走査周期が所定
の値より長いか短いかを判定する垂直走査周期判定回路
であり、所定の値より長いときはハイローレベル、短い
ときはローレベルを出力する。垂直走査周期判定回路６
３の出力は図６４に示す、実施の形態２５の読み出しス
ピード切換えスイッチ６１の出力のかわりにＲ用メモリ
回路３４Ｒ、Ｇ用メモリ回路３４Ｇ、Ｂ用メモリ回路３
４Ｂに供給される。図７０は垂直走査周期判定回路６３
の構成を示し、６３０１は入力の立上りエンジでトリガ
される再トリガ可能なワンショットマルチバイブレー
タ、６３０２は入力の立上りエッジでトリガされるＤフ
リップフロップ、６３０３はインバータである。
【０１０９】垂直走査周期判定回路６３で伝送されたＳ
RGBの垂直走査周期を所定の値を２５ｍｓ（垂直周波数
４０Ｈｚ）程度として長短を比較すれば、実際のＲＧＢ
映像機器の垂直同期周波数が６０Ｈｚ以上あり、伝送前
に時間を２倍に伸長したかどうか判定できる。図７０の
ワンショットマルチバイブレータ６３０１のパルス幅を
２５ｍｓとし、垂直同期信号Ｖの立上りエッジでトリガ
をかける。この様子を図７１に示す。始めに伝送前にク
ロックレートを１／２に落として伝送した場合を示す
（図７１左半分；垂直周期３４ｍｓ）。ワンショットマ
ルチバイブレータ６３０１は垂直同期信号Ｖの立上りエ
ッジでトリガされ２５ｍｓハイレベルのパルスを出力す
る。入力Ｖは周期３４ｍｓなので再トリガされずローレ
ベルに戻る。Ｄフリップフロップ６３０２のクロック入
力には垂直同期信号Ｖをインバータ６３０３により極性
反転したものが入力されているので、Ｄフリップフロッ
プ６３０２の反転出力はハイレベルとなり、判定出力と
して出力される。次に伝送前でのクロックレートが元
（１／１）に切り換わった場合は、垂直同期信号Ｖの周
期は１７ｍｓとなり、ワンショットマルチバイブレータ
６３０１のパルス幅より短くなる。これにより、ワンシ
ョットマルチバイブレータ６３０１は再トリガ可能であ
るので、出力がローレベルになる前に再トリガされ、出
力は常にハイレベルとなる。従って、Ｄフリップフロッ
プ６３０２の反転出力はローレベルとなり、判定出力と
して出力される。この判定結果を先の読み出しスピード
切換えスイッチ６１の出力のかわりに使用すれば、自動
的に処理を切換えることができる。
RGBの垂直走査周期を所定の値を２５ｍｓ（垂直周波数
４０Ｈｚ）程度として長短を比較すれば、実際のＲＧＢ
映像機器の垂直同期周波数が６０Ｈｚ以上あり、伝送前
に時間を２倍に伸長したかどうか判定できる。図７０の
ワンショットマルチバイブレータ６３０１のパルス幅を
２５ｍｓとし、垂直同期信号Ｖの立上りエッジでトリガ
をかける。この様子を図７１に示す。始めに伝送前にク
ロックレートを１／２に落として伝送した場合を示す
（図７１左半分；垂直周期３４ｍｓ）。ワンショットマ
ルチバイブレータ６３０１は垂直同期信号Ｖの立上りエ
ッジでトリガされ２５ｍｓハイレベルのパルスを出力す
る。入力Ｖは周期３４ｍｓなので再トリガされずローレ
ベルに戻る。Ｄフリップフロップ６３０２のクロック入
力には垂直同期信号Ｖをインバータ６３０３により極性
反転したものが入力されているので、Ｄフリップフロッ
プ６３０２の反転出力はハイレベルとなり、判定出力と
して出力される。次に伝送前でのクロックレートが元
（１／１）に切り換わった場合は、垂直同期信号Ｖの周
期は１７ｍｓとなり、ワンショットマルチバイブレータ
６３０１のパルス幅より短くなる。これにより、ワンシ
ョットマルチバイブレータ６３０１は再トリガ可能であ
るので、出力がローレベルになる前に再トリガされ、出
力は常にハイレベルとなる。従って、Ｄフリップフロッ
プ６３０２の反転出力はローレベルとなり、判定出力と
して出力される。この判定結果を先の読み出しスピード
切換えスイッチ６１の出力のかわりに使用すれば、自動
的に処理を切換えることができる。
【０１１０】実施の形態１７．伝送部分の構成について
説明する。図７２、図７３、図７４、図７５は本実施の
形態における画像伝送システムの送信装置と受信装置を
示す構成図である。図７２、図７３において、６４は同
軸ケーブルの特性インピーダンスを出力インピーダンス
とする同軸駆動増幅器、６５は入力インピーダンスが同
軸ケーブルの特性インピーダンスである入力増幅器、６
６も入力インピーダンスが同軸ケーブルの特性インピー
ダンスである入力増幅器、６７は同軸ケーブルの特性イ
ンピーダンスを出力インピーダンスとする同軸駆動増幅
器である。また、１００は時分割多重信号生成ユニッ
ト、２００は時分割多重信号受信処理ユニット、３００
は赤外線伝送ユニット、４００は赤外線受光ユニットで
ある。
説明する。図７２、図７３、図７４、図７５は本実施の
形態における画像伝送システムの送信装置と受信装置を
示す構成図である。図７２、図７３において、６４は同
軸ケーブルの特性インピーダンスを出力インピーダンス
とする同軸駆動増幅器、６５は入力インピーダンスが同
軸ケーブルの特性インピーダンスである入力増幅器、６
６も入力インピーダンスが同軸ケーブルの特性インピー
ダンスである入力増幅器、６７は同軸ケーブルの特性イ
ンピーダンスを出力インピーダンスとする同軸駆動増幅
器である。また、１００は時分割多重信号生成ユニッ
ト、２００は時分割多重信号受信処理ユニット、３００
は赤外線伝送ユニット、４００は赤外線受光ユニットで
ある。
【０１１１】本実施の形態は、実施の形態１等で示した
画像伝送システムをそれぞれの回路ごとにユニット化
し、それらを同軸ケーブルで接続するものである。図７
２において、時分割多重信号生成ユニット１００の加算
器５までで実施の形態１と同様動作し時分割多重信号Ｓ
RGBを生成する。この時分割多重信号ＳRGBは同軸駆動増
幅器６４により増幅され、同軸ケーブルを駆動する。同
軸ケーブルにて時分割多重信号生成ユニット１００に接
続された時分割多重信号受信処理ユニット２００では同
軸ケーブルの特性インピーダンスで終端された入力増幅
器６５で伝送信号を増幅し、Ａ／Ｄコンバータ９に供給
し、以下実施の形態１と同様に動作し、ＲＧＢ信号同期
信号を得る。
画像伝送システムをそれぞれの回路ごとにユニット化
し、それらを同軸ケーブルで接続するものである。図７
２において、時分割多重信号生成ユニット１００の加算
器５までで実施の形態１と同様動作し時分割多重信号Ｓ
RGBを生成する。この時分割多重信号ＳRGBは同軸駆動増
幅器６４により増幅され、同軸ケーブルを駆動する。同
軸ケーブルにて時分割多重信号生成ユニット１００に接
続された時分割多重信号受信処理ユニット２００では同
軸ケーブルの特性インピーダンスで終端された入力増幅
器６５で伝送信号を増幅し、Ａ／Ｄコンバータ９に供給
し、以下実施の形態１と同様に動作し、ＲＧＢ信号同期
信号を得る。
【０１１２】図７３においては、時分割多重信号生成ユ
ニット１００には同軸ケーブルを介して赤外線伝送ユニ
ット３００が接続される。赤外線伝送ユニット３００の
入力には同軸ケーブルの特性インピーダンスで終端され
た入力増幅器６６が接続され、増幅する。以降は実施の
形態１の図１６の構成と同様に動作し、赤外線が発射さ
れる。赤外線受光ユニット４００は赤外線を受光し、Ｆ
Ｍ復調回路２２で時分割多重信号ＳRGBを得る。この信
号ＳRGBは同軸駆動増幅器６７で増幅され、同軸ケーブ
ルを介し、時分割多重信号受信処理ユニット２００に接
続される。時分割多重信号受信処理ユニット２００では
図７２の構成と同様に動作し、ＲＧＢ信号同期信号を得
る。
ニット１００には同軸ケーブルを介して赤外線伝送ユニ
ット３００が接続される。赤外線伝送ユニット３００の
入力には同軸ケーブルの特性インピーダンスで終端され
た入力増幅器６６が接続され、増幅する。以降は実施の
形態１の図１６の構成と同様に動作し、赤外線が発射さ
れる。赤外線受光ユニット４００は赤外線を受光し、Ｆ
Ｍ復調回路２２で時分割多重信号ＳRGBを得る。この信
号ＳRGBは同軸駆動増幅器６７で増幅され、同軸ケーブ
ルを介し、時分割多重信号受信処理ユニット２００に接
続される。時分割多重信号受信処理ユニット２００では
図７２の構成と同様に動作し、ＲＧＢ信号同期信号を得
る。
【０１１３】図７２、図７３の実際の機器、ユニット間
の接続を示したのが図７４、図７５である。以上のよう
に本実施の形態では、画像伝送システムの要素ごとをユ
ニット化することにより、同軸伝送でも赤外線ワイヤレ
ス伝送でも簡単にユニット接続を変更することで対応可
能となる。また、赤外線伝送の場合、発光、受光部が独
立してユニット化されているので小形化でき、赤外線の
光軸あわせが簡単にできる。
の接続を示したのが図７４、図７５である。以上のよう
に本実施の形態では、画像伝送システムの要素ごとをユ
ニット化することにより、同軸伝送でも赤外線ワイヤレ
ス伝送でも簡単にユニット接続を変更することで対応可
能となる。また、赤外線伝送の場合、発光、受光部が独
立してユニット化されているので小形化でき、赤外線の
光軸あわせが簡単にできる。
【０１１４】実施の形態１８．送信側からの画像送信が
ない場合の受信側の画像再生について説明する。図７６
は本実施の形態における画像伝送システムの受信装置を
示す構成図である。図７６において、６８はクロック発
生回路８の出力クロックをもとに水平同期信号Ｈ２、垂
直同期信号Ｖ２を生成する同期生成回路、６９はクロッ
ク発生回路８のクロック発生を水平同期信号に同期させ
るか自走とするか切換えるクロック切換えスイッチであ
り、自走させるときはハイレベルを、同期させる時はロ
ーレベルをＣＬＫSとして出力する。クロック発生回路
８Ｂの詳細構成を図７７に示す。図７７において、８０
５は固定電圧源、８０６はＣＬＫSにより制御される自
走／同期切換えスイッチであり、ＶＣＯ８０１の制御線
圧を位相比較器８０４の出力とするか（ＣＬＫS：ロー
レベル）、固定電圧源８０５とするか（ＣＬＫS：ハイ
レベル）切換える。メモリ制御回路１１Ｂの詳細構成を
図７８に示す。図７８において１１０３は２入力ＡＮＤ
ゲートである。図７９はＲ用メモリ回路３４ＲＥを示
し、アドレス生成回路３４Ｒ１２には、水平同期信号
Ｈ、垂直同期信号Ｖ、クロックＣＬＫに加えて水平同期
信号Ｈ２、垂直同期信号Ｖ２、クロック切換えスイッチ
６９出力ＣＬＫSが供給される。
ない場合の受信側の画像再生について説明する。図７６
は本実施の形態における画像伝送システムの受信装置を
示す構成図である。図７６において、６８はクロック発
生回路８の出力クロックをもとに水平同期信号Ｈ２、垂
直同期信号Ｖ２を生成する同期生成回路、６９はクロッ
ク発生回路８のクロック発生を水平同期信号に同期させ
るか自走とするか切換えるクロック切換えスイッチであ
り、自走させるときはハイレベルを、同期させる時はロ
ーレベルをＣＬＫSとして出力する。クロック発生回路
８Ｂの詳細構成を図７７に示す。図７７において、８０
５は固定電圧源、８０６はＣＬＫSにより制御される自
走／同期切換えスイッチであり、ＶＣＯ８０１の制御線
圧を位相比較器８０４の出力とするか（ＣＬＫS：ロー
レベル）、固定電圧源８０５とするか（ＣＬＫS：ハイ
レベル）切換える。メモリ制御回路１１Ｂの詳細構成を
図７８に示す。図７８において１１０３は２入力ＡＮＤ
ゲートである。図７９はＲ用メモリ回路３４ＲＥを示
し、アドレス生成回路３４Ｒ１２には、水平同期信号
Ｈ、垂直同期信号Ｖ、クロックＣＬＫに加えて水平同期
信号Ｈ２、垂直同期信号Ｖ２、クロック切換えスイッチ
６９出力ＣＬＫSが供給される。
【０１１５】通常は、実施の形態１１等で他に示すよう
に、クロックは水平同期信号Ｈに同期したもので信号処
理させる。この時はクロック切換えスイッチ６９はハイ
レベルを出力し、図７７のクロック発生回路８の自走／
同期切換えスイッチ８０６はＶＣＯ８０１の制御線圧を
位相比較器８０４の出力を選択する。メモリ制御回路１
１にもＣＬＫSが供給されるが、ハイレベルであるので
２入力ＡＮＤゲート１１０３を通らず、カウンタ１１０
１のリセットはＩＤのみとなり、実施の形態１１等と同
様である。クロック切換えスイッチ６９出力ＣＬＫSは
アドレス生成回路３４Ｒ１２に供給され、メモリへのア
ドレス生成を同期信号Ｈ、Ｖに基づき行なうか、Ｈ２、
Ｖ２に基づき行なうかを制御する。ハイレベルの時は、
実施の形態１１他と同様メモリへのアドレス生成を同期
信号Ｈ、Ｖに基づき行なうよう制御する。
に、クロックは水平同期信号Ｈに同期したもので信号処
理させる。この時はクロック切換えスイッチ６９はハイ
レベルを出力し、図７７のクロック発生回路８の自走／
同期切換えスイッチ８０６はＶＣＯ８０１の制御線圧を
位相比較器８０４の出力を選択する。メモリ制御回路１
１にもＣＬＫSが供給されるが、ハイレベルであるので
２入力ＡＮＤゲート１１０３を通らず、カウンタ１１０
１のリセットはＩＤのみとなり、実施の形態１１等と同
様である。クロック切換えスイッチ６９出力ＣＬＫSは
アドレス生成回路３４Ｒ１２に供給され、メモリへのア
ドレス生成を同期信号Ｈ、Ｖに基づき行なうか、Ｈ２、
Ｖ２に基づき行なうかを制御する。ハイレベルの時は、
実施の形態１１他と同様メモリへのアドレス生成を同期
信号Ｈ、Ｖに基づき行なうよう制御する。
【０１１６】次にクロックを自走クロックとするよう、
クロック切換えスイッチ６９を切換えた場合、クロック
切換えスイッチ６９はローレベルを出力し、図７７のク
ロック発生回路８の自走／同期切換えスイッチ８０６は
ＶＣＯ８０１の制御線圧として固定電圧源８０５を選択
する。これにより、ＶＣＯ８０１は自走状態となり、与
えられた固定電圧源８０５の電圧に対応する周波数のク
ロックを発生する。同期生成回路６８はこのクロックを
もとに、あらかじめ定められたタイミング関係の水平、
垂直同期信号Ｈ２、Ｖ２を生成する。一方、メモリ制御
回路１１の２入力ＡＮＤゲート１１０３には、ローレベ
ルのＣＬＫSが供給されるので、２入力ＡＮＤゲート１
１０３の出力はローレベルとなり、カウンタ１１０１は
常にリセット状態となる。従って、図８０に示すように
ＲSがハイレベル、ＧSがローレベルとなる。これによ
り、メモリＢ３４Ｒ０２Ｂは常に読み出しモードとな
り、スイッチ３４Ｒ０６は常に１を選択し、メモリＢ３
４Ｒ０２Ｂの内容がつねに読み出される。さらにアドレ
ス生成回路３４Ｒ１２はＣＬＫSがローレベルの時はＣ
ＬＫ、同期信号Ｈ２、Ｖ２をもとにアドレス生成を行な
う。以上のようにメモリＢ３４Ｒ０２ＢはＣＬＫSがロ
ーレベルの間書き込まれることはなく、ＣＬＫSが切り
換わる直前に伝送された画像を表示しつける。アドレス
も自走クロックをもとに生成した同期信号から生成され
るので、ＳRG Bがなくなっても影響はない。
クロック切換えスイッチ６９を切換えた場合、クロック
切換えスイッチ６９はローレベルを出力し、図７７のク
ロック発生回路８の自走／同期切換えスイッチ８０６は
ＶＣＯ８０１の制御線圧として固定電圧源８０５を選択
する。これにより、ＶＣＯ８０１は自走状態となり、与
えられた固定電圧源８０５の電圧に対応する周波数のク
ロックを発生する。同期生成回路６８はこのクロックを
もとに、あらかじめ定められたタイミング関係の水平、
垂直同期信号Ｈ２、Ｖ２を生成する。一方、メモリ制御
回路１１の２入力ＡＮＤゲート１１０３には、ローレベ
ルのＣＬＫSが供給されるので、２入力ＡＮＤゲート１
１０３の出力はローレベルとなり、カウンタ１１０１は
常にリセット状態となる。従って、図８０に示すように
ＲSがハイレベル、ＧSがローレベルとなる。これによ
り、メモリＢ３４Ｒ０２Ｂは常に読み出しモードとな
り、スイッチ３４Ｒ０６は常に１を選択し、メモリＢ３
４Ｒ０２Ｂの内容がつねに読み出される。さらにアドレ
ス生成回路３４Ｒ１２はＣＬＫSがローレベルの時はＣ
ＬＫ、同期信号Ｈ２、Ｖ２をもとにアドレス生成を行な
う。以上のようにメモリＢ３４Ｒ０２ＢはＣＬＫSがロ
ーレベルの間書き込まれることはなく、ＣＬＫSが切り
換わる直前に伝送された画像を表示しつける。アドレス
も自走クロックをもとに生成した同期信号から生成され
るので、ＳRG Bがなくなっても影響はない。
【０１１７】図８１は本実施の形態における画像伝送シ
ステムの他の受信装置を示す構成図である。図８１にお
いて、７０は、ＳRGBが伝送されているかどうか信号検
出する、信号検出回路であり、信号検出した時ハイレベ
ルとする。
ステムの他の受信装置を示す構成図である。図８１にお
いて、７０は、ＳRGBが伝送されているかどうか信号検
出する、信号検出回路であり、信号検出した時ハイレベ
ルとする。
【０１１８】図８１の構成は、図７６におけるクロック
切換えスイッチ６９のかわりに信号検出回路７０を用い
る構成である。この構成によると、ＳRGBが伝送されて
ないときはローレベルがＣＬＫSとして出力されるの
で、信号が伝送されなくなると、直前に伝送された画像
を表示することができる。
切換えスイッチ６９のかわりに信号検出回路７０を用い
る構成である。この構成によると、ＳRGBが伝送されて
ないときはローレベルがＣＬＫSとして出力されるの
で、信号が伝送されなくなると、直前に伝送された画像
を表示することができる。
【０１１９】実施の形態１９．図８２は本実施の形態に
おける画像伝送システムの送信装置と受信装置と受信装
置を示す構成図である。図８２において、７１は、水平
同期信号の周期が所定の値より大きいか、小さいかを判
定する水平周期計測回路であり、所定の値より大きい
（周波数が低い）時および無入力の時ハイレベルを出力
する。
おける画像伝送システムの送信装置と受信装置と受信装
置を示す構成図である。図８２において、７１は、水平
同期信号の周期が所定の値より大きいか、小さいかを判
定する水平周期計測回路であり、所定の値より大きい
（周波数が低い）時および無入力の時ハイレベルを出力
する。
【０１２０】本実施の形態は実施の形態６の図３２中の
時分割制御回路３１の制御として水平周期計測回路７２
の出力を使用するものである。同期分離回路１６は実施
の形態３と同様Ｇ入力に接続されたＧ信号から同期信号
を抜き取り、水平、垂直同期信号に分離する。同期分離
回路１６の水平同期信号出力は、水平周期計測回路７１
に入力される。水平周期計測回路７１の周期判定のしき
い値をＮＴＳＣ信号やＰＡＬ信号の水平周期約６４μｓ
とＰＣの通常一番長い水平周期約３２μｓとの間の４５
μｓ程度として判定すれば、ＮＴＳＣ／ＰＡＬ信号かＰ
Ｃの信号かが判定できる。ＮＴＳＣ／ＰＡＬ信号はこの
しきい値より水平周期が長いので、水平周期計測回路７
１はハイレベルを出力し、時分割制御回路３１はＧ入力
を常に選択するよう動作し、自動的に切換えることがで
きる。
時分割制御回路３１の制御として水平周期計測回路７２
の出力を使用するものである。同期分離回路１６は実施
の形態３と同様Ｇ入力に接続されたＧ信号から同期信号
を抜き取り、水平、垂直同期信号に分離する。同期分離
回路１６の水平同期信号出力は、水平周期計測回路７１
に入力される。水平周期計測回路７１の周期判定のしき
い値をＮＴＳＣ信号やＰＡＬ信号の水平周期約６４μｓ
とＰＣの通常一番長い水平周期約３２μｓとの間の４５
μｓ程度として判定すれば、ＮＴＳＣ／ＰＡＬ信号かＰ
Ｃの信号かが判定できる。ＮＴＳＣ／ＰＡＬ信号はこの
しきい値より水平周期が長いので、水平周期計測回路７
１はハイレベルを出力し、時分割制御回路３１はＧ入力
を常に選択するよう動作し、自動的に切換えることがで
きる。
【０１２１】実施の形態２０．図８３は本実施の形態に
おける画像伝送システムの送信装置と受信装置を示す構
成図である。図８３において５００は時分割多重信号生
成ユニットであり、赤外線伝送ユニットを内蔵する。時
分割多重信号生成ユニット５００は実施の形態１７の図
７２、図７３に示す、時分割多重信号生成ユニット１０
０において、加算器５の出力を同軸駆動増幅器６４およ
びＦＭ変調回路１７に供給する。同軸駆動増幅器６４の
出力は実施の形態１７と同様外部に出力される。一方Ｆ
Ｍ変調回路１７以降は、実施の形態１７に示す赤外線伝
送ユニット３００と同一である。すなわち、時分割多重
信号生成ユニット５００は同軸ケーブル伝送と赤外線ワ
イヤレス伝送が同時に行なえる。図８４に各ユニットの
接続を示す。
おける画像伝送システムの送信装置と受信装置を示す構
成図である。図８３において５００は時分割多重信号生
成ユニットであり、赤外線伝送ユニットを内蔵する。時
分割多重信号生成ユニット５００は実施の形態１７の図
７２、図７３に示す、時分割多重信号生成ユニット１０
０において、加算器５の出力を同軸駆動増幅器６４およ
びＦＭ変調回路１７に供給する。同軸駆動増幅器６４の
出力は実施の形態１７と同様外部に出力される。一方Ｆ
Ｍ変調回路１７以降は、実施の形態１７に示す赤外線伝
送ユニット３００と同一である。すなわち、時分割多重
信号生成ユニット５００は同軸ケーブル伝送と赤外線ワ
イヤレス伝送が同時に行なえる。図８４に各ユニットの
接続を示す。
【０１２２】
【発明の効果】以上のようにこの発明によれば、基本構
成の画像受信装置は、Ｒ・Ｇ・Ｂ各色の記憶した前フレ
ームの色信号を読み出す各色信号毎のメモリと、限定送
信されたＲ・Ｇ・Ｂの現フレームの色信号をから対応ス
イッチを制御する同期分離回路とを備えたので、間引か
れて限定送信された色信号と前フレームの色信号とで、
少ない色情報から高品質で明るい受信画像が得られる効
果がある。
成の画像受信装置は、Ｒ・Ｇ・Ｂ各色の記憶した前フレ
ームの色信号を読み出す各色信号毎のメモリと、限定送
信されたＲ・Ｇ・Ｂの現フレームの色信号をから対応ス
イッチを制御する同期分離回路とを備えたので、間引か
れて限定送信された色信号と前フレームの色信号とで、
少ない色情報から高品質で明るい受信画像が得られる効
果がある。
【０１２３】また基本構成の画像送信装置は、Ｒ・Ｇ・
Ｂ各色信号の内から定められた数の色信号のみをフレー
ム毎に順次選択するスイッチと、走査線計測回路を備え
たので、フレーム毎の送信色信号として、選択された色
信号のみでよくて送信量を少なくでき、また伝送画像の
質対応で適切な伝送周波数帯域を選べる効果がある。
Ｂ各色信号の内から定められた数の色信号のみをフレー
ム毎に順次選択するスイッチと、走査線計測回路を備え
たので、フレーム毎の送信色信号として、選択された色
信号のみでよくて送信量を少なくでき、また伝送画像の
質対応で適切な伝送周波数帯域を選べる効果がある。
【０１２４】また更に、受信信号中の１フレームの走査
線数を計測する走査線計測回路を備えたので、伝送画像
の質対応で適切な伝送周波数帯域を選べる効果がある。
線数を計測する走査線計測回路を備えたので、伝送画像
の質対応で適切な伝送周波数帯域を選べる効果がある。
【０１２５】また更に、走査線数情報を符号化する符号
化回路を備えたので、受信装置を簡易化して伝送画像の
質対応で適切な伝送周波数帯域を選べる効果がある。
化回路を備えたので、受信装置を簡易化して伝送画像の
質対応で適切な伝送周波数帯域を選べる効果がある。
【０１２６】また更に、受信信号中の１フレームの走査
線数情報を復号する走査線情報復号回路を備えたので、
簡易に伝送画像の質対応で適切な伝送周波数帯域を選べ
る効果がある。
線数情報を復号する走査線情報復号回路を備えたので、
簡易に伝送画像の質対応で適切な伝送周波数帯域を選べ
る効果がある。
【０１２７】また更に、分離されたＲ・Ｇ・Ｂ各色信号
毎に送信用バッファメモリを備えて、書き込み速度より
低速で読み出して色信号を送信するようにしたので、伝
送帯域を更に低減するか、または複数の色信号を同時送
信できる効果がある。
毎に送信用バッファメモリを備えて、書き込み速度より
低速で読み出して色信号を送信するようにしたので、伝
送帯域を更に低減するか、または複数の色信号を同時送
信できる効果がある。
【０１２８】また更に、各色信号毎のメモリの読み出し
クロックを書き込みクロックとは異なる周期も設けたの
で、低帯域による低速送信された色信号を復元できる効
果がある。
クロックを書き込みクロックとは異なる周期も設けたの
で、低帯域による低速送信された色信号を復元できる効
果がある。
【０１２９】この発明による画像伝送システムは、Ｒ・
Ｇ・Ｂ各色信号の内から定められた数の色信号のみをフ
レーム毎に順次選択するスイッチを備えて、フレーム毎
の送信色信号を限定した画像送信装置と、Ｒ・Ｇ・Ｂ各
色の前フレームの色信号を記憶、再生する各色信号毎の
メモリと、送信されたＲ・Ｇ・Ｂの少なくとも１つの現
フレームの色信号を検出して対応スイッチを制御する同
期分離回路とを備えた画像受信装置、とで構成されるの
で、間引かれて限定送信された色信号と前フレームの色
信号とで、少ない色情報から高品質で明るい画像伝送シ
ステムが得られる効果がある。
Ｇ・Ｂ各色信号の内から定められた数の色信号のみをフ
レーム毎に順次選択するスイッチを備えて、フレーム毎
の送信色信号を限定した画像送信装置と、Ｒ・Ｇ・Ｂ各
色の前フレームの色信号を記憶、再生する各色信号毎の
メモリと、送信されたＲ・Ｇ・Ｂの少なくとも１つの現
フレームの色信号を検出して対応スイッチを制御する同
期分離回路とを備えた画像受信装置、とで構成されるの
で、間引かれて限定送信された色信号と前フレームの色
信号とで、少ない色情報から高品質で明るい画像伝送シ
ステムが得られる効果がある。
【図１】 この発明の実施の形態１における画像伝送シ
ステムの構成図である。
ステムの構成図である。
【図２】 実施の形態１における画像伝送システムの送
信側クランプ回路の構成図である。
信側クランプ回路の構成図である。
【図３】 実施の形態１の送信側同期混合回路出力の波
形を示す図である。
形を示す図である。
【図４】 実施の形態１における画像伝送システムの送
信側カウンタの構成図である。
信側カウンタの構成図である。
【図５】 実施の形態１の送信側カウンタの内部波形Ｑ
Ａ、ＱＢ（Ｇｓ、Ｂｓ）を示す図である。
Ａ、ＱＢ（Ｇｓ、Ｂｓ）を示す図である。
【図６】 実施の形態１の送信側加算器５の出力ＳRGB
の波形を示す図である。
の波形を示す図である。
【図７】 実施の形態１における画像伝送システムの受
信側同期分離回路の構成図である。
信側同期分離回路の構成図である。
【図８】 実施の形態１の受信側同期分離回路の内部波
形を示す図である。
形を示す図である。
【図９】 実施の形態１における画像伝送システムの受
信側メモリ制御回路の構成図である。
信側メモリ制御回路の構成図である。
【図１０】 実施の形態１における画像伝送システムの
受信側クロック発生回路の構成図である。
受信側クロック発生回路の構成図である。
【図１１】 実施の形態１における画像伝送システムの
受信側Ｒ用メモリ回路の構成図である。
受信側Ｒ用メモリ回路の構成図である。
【図１２】 実施の形態１における画像伝送システムの
他の送信装置の構成図である。
他の送信装置の構成図である。
【図１３】 実施の形態１における他の送信側同期分離
回路の構成図である。
回路の構成図である。
【図１４】 実施の形態１における画像伝送システムの
他の送信装置の構成図である。
他の送信装置の構成図である。
【図１５】 実施の形態１における他の送信側同期分離
回路の構成図である。
回路の構成図である。
【図１６】 実施の形態１における他の画像伝送システ
ムの構成を示す図である。
ムの構成を示す図である。
【図１７】 実施の形態１における送信側ＦＭ変調回路
および赤外発光ダイオード駆動回路の構成図である。
および赤外発光ダイオード駆動回路の構成図である。
【図１８】 実施の形態１における受信側増幅回路の構
成図である。
成図である。
【図１９】 実施の形態１における受信側ＦＭ復調回路
の構成図である。
の構成図である。
【図２０】 実施の形態１における受信側ＦＭ復調回路
の内部動作波形を示す図である。
の内部動作波形を示す図である。
【図２１】 実施の形態１における他の受信側増幅器の
構成図である。
構成図である。
【図２２】 この発明の実施の形態２における画像伝送
システムの構成図である。
システムの構成図である。
【図２３】 実施の形態２における受信側ＦＭ変調回路
の構成図である。
の構成図である。
【図２４】 実施の形態２における受信側ＦＭ復調回路
および受信処理切換スイッチ、クロック発生回路の構成
図である。
および受信処理切換スイッチ、クロック発生回路の構成
図である。
【図２５】 この発明の実施の形態３における画像伝送
システムの受信装置の構成図である。
システムの受信装置の構成図である。
【図２６】 実施の形態３における受信側クロック発生
回路、スイッチ、計測回路の構成図である。
回路、スイッチ、計測回路の構成図である。
【図２７】 この発明の実施の形態４における画像伝送
システムの送信装置の構成図である。
システムの送信装置の構成図である。
【図２８】 実施の形態４における送信側計測回路の構
成図である。
成図である。
【図２９】 実施の形態４における他の画像伝送システ
ムの構成図である。
ムの構成図である。
【図３０】 実施の形態４における他の送信側計測回
路、符号化器の構成図である。
路、符号化器の構成図である。
【図３１】 この発明の実施の形態５における画像伝送
システムの構成図である。
システムの構成図である。
【図３２】 この発明の実施の形態６における画像伝送
システムの構成図である。
システムの構成図である。
【図３３】 実施の形態６における他の画像伝送システ
ムの構成図である。
ムの構成図である。
【図３４】 実施の形態６における送信側計測回路の構
成図である。
成図である。
【図３５】 この発明の実施の形態７における画像伝送
システムの送信側同期混合回路の構成図である。
システムの送信側同期混合回路の構成図である。
【図３６】 実施の形態７における画像伝送システムの
各部波形を示す図である。
各部波形を示す図である。
【図３７】 実施の形態７における受信側同期分離回路
の構成図である。
の構成図である。
【図３８】 実施の形態７における画像伝送システムの
受信側各部波形を示す図である。
受信側各部波形を示す図である。
【図３９】 実施の形態７における画像伝送システムの
他の送信側同期混合回路の構成図である。
他の送信側同期混合回路の構成図である。
【図４０】 実施の形態７における他の送信側各部波形
を示す図である。
を示す図である。
【図４１】 実施の形態７における他の受信側同期分離
回路の構成図である。
回路の構成図である。
【図４２】 この発明の実施の形態８における画像伝送
システムの構成図である。
システムの構成図である。
【図４３】 実施の形態８における送信側２分周回路の
構成図である。
構成図である。
【図４４】 実施の形態８における受信側復調回路の波
形を示す図である。
形を示す図である。
【図４５】 実施の形態８における他の画像伝送システ
ムの構成図である。
ムの構成図である。
【図４６】 この発明の実施の形態９における表示装置
の示す構成図である。
の示す構成図である。
【図４７】 この発明の実施の形態１０における画像伝
送システムの構成図である。
送システムの構成図である。
【図４８】 実施の形態１０における送信側時分割スイ
ッチ制御回路の構成図である。
ッチ制御回路の構成図である。
【図４９】 実施の形態１０における画像伝送システム
の送信側各部波形を示す図である。
の送信側各部波形を示す図である。
【図５０】 この発明の実施の形態１１における表示装
置の構成図である。
置の構成図である。
【図５１】 実施の形態１１におけるメモリ回路の構成
図である。
図である。
【図５２】 実施の形態１１における表示装置の動作を
説明するタイミング図である。
説明するタイミング図である。
【図５３】 この発明の実施の形態１２における表示装
置の構成図である。
置の構成図である。
【図５４】 実施の形態１２におけるコンピュータ機器
の構成図である。
の構成図である。
【図５５】 この発明の実施の形態１３における表示装
置の構成図である。
置の構成図である。
【図５６】 実施の形態１３におけるコンピュータ機器
の構成図である。
の構成図である。
【図５７】 この発明の実施の形態１４における画像伝
送システムの受信装置の構成図である。
送システムの受信装置の構成図である。
【図５８】 実施の形態１４における受信側Ｒ用メモリ
回路の構成図である。
回路の構成図である。
【図５９】 実施の形態１４における受信側アドレス生
成回路の構成図である。
成回路の構成図である。
【図６０】 実施の形態１４における受信側メモリへの
動作を説明する図である。
動作を説明する図である。
【図６１】 この発明の実施の形態１５における画像伝
送システムの送信装置の構成図である。
送システムの送信装置の構成図である。
【図６２】 実施の形態１５における送信側の時分割ス
イッチ制御回路の構成図である。
イッチ制御回路の構成図である。
【図６３】 実施の形態１５における画像伝送システム
の送信装置各部の動作波形を示す図である。
の送信装置各部の動作波形を示す図である。
【図６４】 この発明の実施の形態１６における画像伝
送システムの受信装置の構成図である。
送システムの受信装置の構成図である。
【図６５】 実施の形態１６における受信側Ｒ用メモリ
回路の構成図である。
回路の構成図である。
【図６６】 実施の形態１６における受信側アドレス生
成回路の構成図である。
成回路の構成図である。
【図６７】 実施の形態１６における画像伝送システム
の他の受信装置の構成図である。
の他の受信装置の構成図である。
【図６８】 実施の形態１６における受信側の他のアド
レス生成回路を示す構成図である。
レス生成回路を示す構成図である。
【図６９】 実施の形態１６における画像伝送システム
の他の受信装置の構成図である。
の他の受信装置の構成図である。
【図７０】 実施の形態１６における垂直走査周期判定
回路６３の構成図である。
回路６３の構成図である。
【図７１】 実施の形態１６における他の受信装置動作
を説明するための波形図である。
を説明するための波形図である。
【図７２】 この発明の実施の形態１７における画像伝
送システムの構成図である。
送システムの構成図である。
【図７３】 実施の形態１７における他の画像伝送シス
テムの構成図である。
テムの構成図である。
【図７４】 実施の形態１７における他の画像伝送シス
テムの接続構成図である。
テムの接続構成図である。
【図７５】 実施の形態１８における他の画像伝送シス
テムの接続構成図である。
テムの接続構成図である。
【図７６】 この発明の実施の形態１８における画像伝
送システムの受信装置の構成図である。
送システムの受信装置の構成図である。
【図７７】 実施の形態１８における受信側クロック発
生回路の構成図である。
生回路の構成図である。
【図７８】 実施の形態１８における受信側メモリ制御
回路の構成図である。
回路の構成図である。
【図７９】 実施の形態１８における受信側Ｒ用メモリ
回路の構成図である。
回路の構成図である。
【図８０】 実施の形態１８における受信装置の動作を
説明するための波形図である。
説明するための波形図である。
【図８１】 実施の形態１８における画像伝送システム
の他の受信装置を示す構成図である。
の他の受信装置を示す構成図である。
【図８２】 この発明の実施の形態１９における画像伝
送システムの構成図である。
送システムの構成図である。
【図８３】 この発明の実施の形態２０における画像伝
送システムの構成図である。
送システムの構成図である。
【図８４】 実施の形態２０の画像伝送システムにおけ
る接続構成図である。
る接続構成図である。
【図８５】 従来の画像伝送システムを示す構成図であ
る。
る。
【図８６】 従来の画像伝送システムの各部波形を示す
図である。
図である。
【図８７】 従来の画像伝送システムの各部波形を示す
図である。
図である。
【図８８】 従来の画像伝送システムの各部波形を示す
図である。
図である。
１Ｒ Ｒ用クランプ回路、１Ｒ Ｇ用クランプ回路、１
Ｂ Ｂ用クランプ回路、２，２Ｃ 同期混合回路、３
カウンタ、４ スイッチ、５ 加算器、６ 伝送回路、
７，７Ｂ，７Ｃ 同期分離回路、８，８Ｂ クロック発
生回路、９ Ａ／Ｄコンバータ、１０ 分配スイッチ、
１１，１１Ｂ メモリ制御回路、１２ＲＲ用メモリ回
路、１２Ｇ Ｇ用メモリ回路、１２Ｂ Ｂ用メモリ回
路、１３ＲＲ用Ｄ／Ａコンバータ、１３Ｇ Ｇ用Ｄ／Ａ
コンバータ、１３Ｂ Ｂ用Ｄ／Ａコンバータ、１４Ｒ
Ｒ用増幅回路、１４Ｇ Ｇ用増幅回路、１４Ｂ Ｂ用増
幅回路、１５ 同期分離回路、１６ 同期分離回路、１
７，１７Ｂ ＦＭ変調回路、１８ 赤外発光ダイオード
駆動回路、１９ 赤外発光ダイオード、２０ 受光ダイ
オード、２１ 増幅回路、２２ ＦＭ復調回路、２３
増幅器、２４ ＦＭ搬送周波数切換えスイッチ、２５，
２５Ｂ 受信処理切換えスイッチ、２６ 計測回路、２
７，２７Ｂ，２７Ｃ 計測回路、２８ 符号化器、２９
復号器、３０ ＮＴＳＣ／ＰＣ切換スイッチ、３１
時分割制御回路、３２ ２分周器、３３ スイッチ、３
４Ｒ，３４ＲＢ，３４ＲＣ，３４ＲＤ，３４ＲＥ Ｒ用
メモリ回路、３４Ｇ，３４ＧＢ，３４ＧＣ，３４ＧＤ，
３４ＧＥ Ｇ用メモリ回路、３４Ｂ，３４ＢＢ，３４Ｂ
Ｃ，３４ＢＤ，３４ＢＥ Ｂ用メモリ回路、３５ 画素
変換入力切換えスイッチ、３６Ｒ 加算器、３７Ｒ Ｒ
回路用Ａ／Ｄコンバータ、３８Ｒ Ｒ回路用メモリ、３
９ 時分割スイッチ、４０ Ｄ／Ａコンバータ、４１
時分割スイッチ制御回路、４２ クロック発生回路、４
３ ２分周回路、４４ ２分周回路、４５ ２分周回
路、４６ アドレス発生回路、４７ ＲＧＢ入力コネク
タ、４８ ＳRGB入力コネクタ、４９ ＲＧＢスイッ
チ、５０ 表示駆動回路および表示素子、５１ バッフ
ァＡＭＰ、５２ ＳRGB出力コネクタ、５３ パーソナ
ルコンピュータ本体、５４ ＲＧＢ出力コネクタ、５５
赤外線ワイヤレスデータ伝送用受光部、５６ 受信デ
ータ処理部、５７ 送信データ切換えスイッチ、５８
赤外線ワイヤレスデータ伝送用発光部、５９ 時分割モ
ード切換えスイッチ、６０ 時分割モード切換えスイッ
チ、６１ 読み出しスピード切換えスイッチ、６２ ２
入力ＡＮＤゲート、６３ 垂直走査周期判定回路、６４
同軸駆動増幅器、６５ 入力増幅器、６６ 入力増幅
器、６７ 同軸駆動増幅器、６８ 同期生成回路、６９
クロック切換えスイッチ、７０ 信号検出回路、７１
水平周期計測回路、１００ 時分割多重信号生成ユニ
ット、２００時分割多重信号受信処理ユニット、３００
赤外線伝送ユニット、４００ 赤外線受光ユニット、
５００ 時分割多重信号生成ユニット、９１ カラーテ
レビカメラ、９２ 第一の切替器、９３ 符号器、９
４ 電話器、９５ 伝送制御器、９６ 伝送路入出力
端、９７ 復号器、９８ 第二の切替器、９９ カラー
テレビディスプレイ。
Ｂ Ｂ用クランプ回路、２，２Ｃ 同期混合回路、３
カウンタ、４ スイッチ、５ 加算器、６ 伝送回路、
７，７Ｂ，７Ｃ 同期分離回路、８，８Ｂ クロック発
生回路、９ Ａ／Ｄコンバータ、１０ 分配スイッチ、
１１，１１Ｂ メモリ制御回路、１２ＲＲ用メモリ回
路、１２Ｇ Ｇ用メモリ回路、１２Ｂ Ｂ用メモリ回
路、１３ＲＲ用Ｄ／Ａコンバータ、１３Ｇ Ｇ用Ｄ／Ａ
コンバータ、１３Ｂ Ｂ用Ｄ／Ａコンバータ、１４Ｒ
Ｒ用増幅回路、１４Ｇ Ｇ用増幅回路、１４Ｂ Ｂ用増
幅回路、１５ 同期分離回路、１６ 同期分離回路、１
７，１７Ｂ ＦＭ変調回路、１８ 赤外発光ダイオード
駆動回路、１９ 赤外発光ダイオード、２０ 受光ダイ
オード、２１ 増幅回路、２２ ＦＭ復調回路、２３
増幅器、２４ ＦＭ搬送周波数切換えスイッチ、２５，
２５Ｂ 受信処理切換えスイッチ、２６ 計測回路、２
７，２７Ｂ，２７Ｃ 計測回路、２８ 符号化器、２９
復号器、３０ ＮＴＳＣ／ＰＣ切換スイッチ、３１
時分割制御回路、３２ ２分周器、３３ スイッチ、３
４Ｒ，３４ＲＢ，３４ＲＣ，３４ＲＤ，３４ＲＥ Ｒ用
メモリ回路、３４Ｇ，３４ＧＢ，３４ＧＣ，３４ＧＤ，
３４ＧＥ Ｇ用メモリ回路、３４Ｂ，３４ＢＢ，３４Ｂ
Ｃ，３４ＢＤ，３４ＢＥ Ｂ用メモリ回路、３５ 画素
変換入力切換えスイッチ、３６Ｒ 加算器、３７Ｒ Ｒ
回路用Ａ／Ｄコンバータ、３８Ｒ Ｒ回路用メモリ、３
９ 時分割スイッチ、４０ Ｄ／Ａコンバータ、４１
時分割スイッチ制御回路、４２ クロック発生回路、４
３ ２分周回路、４４ ２分周回路、４５ ２分周回
路、４６ アドレス発生回路、４７ ＲＧＢ入力コネク
タ、４８ ＳRGB入力コネクタ、４９ ＲＧＢスイッ
チ、５０ 表示駆動回路および表示素子、５１ バッフ
ァＡＭＰ、５２ ＳRGB出力コネクタ、５３ パーソナ
ルコンピュータ本体、５４ ＲＧＢ出力コネクタ、５５
赤外線ワイヤレスデータ伝送用受光部、５６ 受信デ
ータ処理部、５７ 送信データ切換えスイッチ、５８
赤外線ワイヤレスデータ伝送用発光部、５９ 時分割モ
ード切換えスイッチ、６０ 時分割モード切換えスイッ
チ、６１ 読み出しスピード切換えスイッチ、６２ ２
入力ＡＮＤゲート、６３ 垂直走査周期判定回路、６４
同軸駆動増幅器、６５ 入力増幅器、６６ 入力増幅
器、６７ 同軸駆動増幅器、６８ 同期生成回路、６９
クロック切換えスイッチ、７０ 信号検出回路、７１
水平周期計測回路、１００ 時分割多重信号生成ユニ
ット、２００時分割多重信号受信処理ユニット、３００
赤外線伝送ユニット、４００ 赤外線受光ユニット、
５００ 時分割多重信号生成ユニット、９１ カラーテ
レビカメラ、９２ 第一の切替器、９３ 符号器、９
４ 電話器、９５ 伝送制御器、９６ 伝送路入出力
端、９７ 復号器、９８ 第二の切替器、９９ カラー
テレビディスプレイ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/14 Ｆターム(参考） 5C057 AA03 AA06 AA13 BA07 BA13 BA14 CA06 CB06 CB07 CC02 CE10 DA07 EA01 ED06 ED07 EH07 EK05 EM00 FA01 GB04 GB05 GF07 GG04 GG06 GG07 GH01 GH05 5C063 AA20 AB01 AB10 CA05 CA14 CA16 CA21 CA23 CA33 CA38 CA40 DA07 5C064 AA06 AB02 AB03 AB04 AC02 AC12 AD01 AD08 AD09 AD13 5C082 AA01 AA36 BA34 BA35 BB02 BB25 BB44 CA12 DA26 DA61 MM02 MM10 5K028 AA01 EE03 EE08 KK01 KK24 MM16 SS24
Claims (8)
- 【請求項１】 分離後のＲ・Ｇ・Ｂ各色の前フレームの
色信号を記憶し、再生用に読み出す各色信号毎のメモリ
と、 送信されてくる複合同期信号から送信されたＲ・Ｇ・Ｂ
の少なくとも１つの現フレームの色信号を検出して対応
スイッチを制御する同期分離回路とを備えて、 上記送信された現フレームの色信号で、対応する上記メ
モリの色信号を更新し、かつ該色の再生用出力を行うよ
うにしたことを特徴とする画像受信装置。 - 【請求項２】 分離されたＲ・Ｇ・Ｂ各色信号の内から
定められた数の色信号のみをフレーム毎に順次選択する
スイッチと、送信信号中の１フレームの走査線数を計測
する走査線計測回路を備えて、 フレーム毎の送信色信号として、上記選択された色信号
のみを送信し、走査線数が所定値以上であれば広帯域伝
送であるとして搬送周波数を選択するようにしたことを
特徴とする画像送信装置。 - 【請求項３】 受信信号中の１フレームの走査線数を計
測する走査線計測回路を備えて、走査線数が所定値以上
であれば広帯域伝送であるとして搬送周波数を選択する
ようにしたことを特徴とする請求項１記載の画像受信装
置。 - 【請求項４】 送信信号中の１フレームの走査線数を計
測した結果を走査線情報として符号化する符号化回路を
備えて、 送信信号中に該走査線情報を多重化して送信するように
したことを特徴とする請求項２記載の画像送信装置。 - 【請求項５】 受信信号中の１フレームの走査線数情報
を復号する走査線情報復号回路を備えて、走査線数が所
定値以上であるという復号結果を得ると、広帯域伝送で
あるとして搬送周波数を選択するようにしたことを特徴
とする請求項１記載の画像受信装置。 - 【請求項６】 分離されたＲ・Ｇ・Ｂ各色信号毎に送信
用バッファメモリを備えて、 送信は、上記記憶された色信号を書き込み速度より低速
で読み出して色信号を送信するようにしたことを特徴と
する請求項２記載の画像送信装置。 - 【請求項７】 各色信号毎のメモリの読み出しクロック
を書き込みクロックとは異なる周期も設けて、指定によ
り読み出しクロックを選択するようにしたことを特徴と
する請求項１記載の画像受信装置。 - 【請求項８】 分離されたＲ・Ｇ・Ｂ各色信号の内から
定められた数の色信号のみをフレーム毎に順次選択する
スイッチを備えて、 フレーム毎の送信色信号として、上記選択された色信号
のみを送信するようにした画像送信装置と、 分離後のＲ・Ｇ・Ｂ各色の前フレームの色信号を記憶し
て再生用に読み出す各色信号毎のメモリと、上記画像送
信装置より送信されてくる複合同期信号から送信された
Ｒ・Ｇ・Ｂの少なくとも１つの現フレームの色信号を検
出して対応スイッチを制御する同期分離回路とを備え
て、 上記送信された現フレームの色信号で、対応する上記メ
モリの色信号を更新し、かつ該色の再生用出力を行うよ
うにした画像受信装置、とで構成される画像伝送システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20255999A JP4514852B2 (ja) | 1999-07-16 | 1999-07-16 | 画像送信装置及び画像伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20255999A JP4514852B2 (ja) | 1999-07-16 | 1999-07-16 | 画像送信装置及び画像伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036925A true JP2001036925A (ja) | 2001-02-09 |
| JP4514852B2 JP4514852B2 (ja) | 2010-07-28 |
Family
ID=16459511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20255999A Expired - Fee Related JP4514852B2 (ja) | 1999-07-16 | 1999-07-16 | 画像送信装置及び画像伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4514852B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114120879A (zh) * | 2021-06-18 | 2022-03-01 | 友达光电股份有限公司 | 显示设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5983489A (ja) * | 1982-11-02 | 1984-05-14 | Ikegami Tsushinki Co Ltd | カラ−映像信号の面直並列処理方式 |
| JPH114461A (ja) * | 1997-06-11 | 1999-01-06 | Fujitsu General Ltd | 赤外線画像伝送システム |
-
1999
- 1999-07-16 JP JP20255999A patent/JP4514852B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5983489A (ja) * | 1982-11-02 | 1984-05-14 | Ikegami Tsushinki Co Ltd | カラ−映像信号の面直並列処理方式 |
| JPH114461A (ja) * | 1997-06-11 | 1999-01-06 | Fujitsu General Ltd | 赤外線画像伝送システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114120879A (zh) * | 2021-06-18 | 2022-03-01 | 友达光电股份有限公司 | 显示设备 |
| CN114120879B (zh) * | 2021-06-18 | 2024-03-08 | 友达光电股份有限公司 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4514852B2 (ja) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498098A (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| US4415931A (en) | Television display with doubled horizontal lines | |
| US5610663A (en) | Multi-frequency displaying device for displaying both television and personal computer video signals | |
| JPS6113435B2 (ja) | ||
| JPH02228183A (ja) | 記録再生装置 | |
| JPH0347636B2 (ja) | ||
| JPH0547025B2 (ja) | ||
| US5173777A (en) | Circuit configuration for inset-image keying in a television set having only one tuner | |
| JPS6384381A (ja) | ビデオ信号処理装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH10136282A (ja) | テレビジョン映像及びパソコン映像の同時表示装置 | |
| JP2001036925A (ja) | 画像送信装置及び画像受信装置及び画像伝送システム | |
| JP2615750B2 (ja) | テレビジョン受像機 | |
| JPS5923149B2 (ja) | 高精細度放送用コンバ−タ | |
| JP2794581B2 (ja) | 映像信号処理装置 | |
| JP3136322B2 (ja) | カラー映像信号生成回路 | |
| JP2872269B2 (ja) | 標準／高品位テレビジョン受信装置 | |
| JP2502694B2 (ja) | 映像信号合成装置 | |
| KR100285893B1 (ko) | 주사선 변환기능을 이용한 화면분할 표시장치 | |
| JP2525431B2 (ja) | Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JP2605255B2 (ja) | テレビジヨン受像機 | |
| KR0148187B1 (ko) | 더블스크린 및 픽쳐인픽쳐기능 겸용회로 | |
| JPH024189B2 (ja) | ||
| JPH0430789B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040514 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041018 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |