JP2001022900A - リーダライタユニット - Google Patents

リーダライタユニット

Info

Publication number
JP2001022900A
JP2001022900A JP11196458A JP19645899A JP2001022900A JP 2001022900 A JP2001022900 A JP 2001022900A JP 11196458 A JP11196458 A JP 11196458A JP 19645899 A JP19645899 A JP 19645899A JP 2001022900 A JP2001022900 A JP 2001022900A
Authority
JP
Japan
Prior art keywords
control element
interface
signal line
transmitting
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11196458A
Other languages
English (en)
Other versions
JP4413321B2 (ja
Inventor
Koji Takahashi
功次 高橋
Yuichi Goto
祐一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Information Systems Japan Corp
Original Assignee
Toshiba Corp
Toshiba Information Systems Japan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Information Systems Japan Corp filed Critical Toshiba Corp
Priority to JP19645899A priority Critical patent/JP4413321B2/ja
Publication of JP2001022900A publication Critical patent/JP2001022900A/ja
Application granted granted Critical
Publication of JP4413321B2 publication Critical patent/JP4413321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 この発明は、ＰＣ１と無線カード４との間で
データのやり取りを行い、様々な通信方式に対応できる
インターフェースとしてのＬＳＩ６と全体を制御するＭ
ＰＵ５とからなるリーダライタユニット２において、Ｍ
ＰＵ５とＬＳＩ６を接続するための線を少なくでき、Ｌ
ＳＩ６のピン数を少なくすることができ、ＭＰＵ５側で
このＬＳＩ６のために使用するポートも減少でき、ポー
トの少ないＭＰＵ５でも使用することができる。 【解決手段】 この発明は、ＭＰＵ５側からの１パルス
のコントロール信号ＣＯＮＴに基づいて、ＬＳＩ６が８
ビットのシリアルクロックＣＬＫをＭＰＵ５へ出力し、
ＭＰＵ５側はシリアルクロックＣＬＫに基づいて、種々
のモード設定を示す８ビットのデータとしてＬＳＩ６へ
出力するようにしたものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、上位装置と無線
カードとの間でデータのやり取りを行い、様々な通信方
式に対応できるインターフェースと全体を制御するＭＰ
Ｕとからなるリーダライタユニットに関する。
【０００２】
【従来の技術】従来、無線カード用の無線カード処理シ
ステムは、ホスト（上位装置、ＰＣ）とリーダライタユ
ニット（ＲＷＵ）と無線カードとからなる。上記リーダ
ライタユニットは、ホスト（ＰＣ）と無線カードとを接
続するものである。このリーダライタユニットは、この
ユニットを制御するＭＰＵと様々な通信方式に対応でき
る汎用的なＬＳＩからなるインターフェースと送受信回
路とにより構成されている。このインターフェースは、
様々な通信方式に対応できるように、内部にレジスタを
有している。このため、インターフェースでは、レジス
タを設定するために、バスでＭＰＵと接続する必要があ
り、また、各制御端子を制御するために多くのピンを必
要としていた。さらに、ＭＰＵとインターフェースを接
続するための多くの線が必要であった。
【０００３】たとえば、シリアルインプットデータ（Ｓ
Ｉ）用の信号線、シリアルアウトプットデータ（ＳＯ）
用の信号線、送受信モード用の信号線、リセット信号用
の信号線、変調モード１用の信号線、変調モード２用の
信号線、変調モード３用の信号線、復調モード１用の信
号線、復調モード２用の信号線、復調モード３用の信号
線、分周比１用の信号線、分周比２用の信号線の１２本
の信号線が必要であった。
【０００４】このように、上述したような接続が必要な
ため、ＭＰＵ側に多くのＩ／Ｏポートが要求され、Ｉ／
Ｏポートが少ないＭＰＵの場合には使用できないという
問題があった。
【０００５】さらに、上記ＬＳＩをＩＰ（開発資産（Ｉ
Ｐ：Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ））
化し、ＭＰＵを含むシステムＬＳＩにする場合に外部と
の接続端子が多いため仕様が複雑となるという問題があ
った。
【０００６】したがって、上位装置と無線カードとの間
でデータのやり取りを行い、様々な通信方式に対応でき
るインターフェースと全体を制御するＭＰＵとからなる
ものにおいて、ＭＰＵとインターフェースを接続するた
めの線を少なくでき、インターフェースのピン（端子）
数を少なくすることができ、ＭＰＵ側でこのインターフ
ェースのために使用するポートも減少でき、ポートの少
ないＭＰＵでも使用することができるものが要望されて
いる。
【０００７】
【発明が解決しようとする課題】この発明は、上位装置
と無線カードとの間でデータのやり取りを行い、様々な
通信方式に対応できるインターフェースと全体を制御す
る制御素子とからなるものにおいて、制御素子とインタ
ーフェースを接続するための線を少なくでき、インター
フェースのピン数を少なくすることができ、制御素子側
でこのインターフェースのために使用するポートも減少
でき、ポートの少ない制御素子でも使用することができ
るものが要望されているもので、制御素子とインターフ
ェースを接続するための線を少なくでき、インターフェ
ースのピン数を少なくすることができ、制御素子側でこ
のインターフェースのために使用するポートも減少で
き、ポートの少ない制御素子でも使用することができる
リーダライタユニットを提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】この発明のリーダライタ
ユニットは、無線カードとの間でデータのやり取りを行
い、様々な通信方式に対応できるインターフェースと全
体を制御する制御素子とからなるものにおいて、上記制
御素子と上記インターフェースとの間に設けられ、上記
制御素子からのシリアルデータが上記インターフェース
に伝送される第１の信号線と、上記制御素子と上記イン
ターフェースとの間に設けられ、上記インターフェース
からの同期クロックが上記制御素子に伝送される第２の
信号線と、上記制御素子と上記インターフェースとの間
に設けられ、上記制御素子からのコントロール信号が上
記インターフェースに伝送される第３の信号線とを具備
し、上記インターフェースが、上記制御素子から上記第
３の信号線を介して供給されるコントロール信号に基づ
いて、上記第２の信号線を介して上記制御素子へ同期ク
ロックを送信する送信手段と、この送信手段により送信
される同期クロックに基づいて、上記制御素子から上記
第１の信号線を介して供給される通信方式などを示すデ
ータを受付ける受付手段と、この受付手段により受付け
た通信方式などを示すデータにより、上記無線カードと
の通信を行うための通信方式などを設定する設定手段
と、この設定手段により設定される通信方式などに基づ
いて、上記無線カードとの通信を行う処理手段とからな
る。
【０００９】この発明のリーダライタユニットは、送信
データを無線カードに送信し、様々な通信方式に対応で
きるインターフェースと全体を制御する制御素子とから
なるものおいて、上記制御素子と上記インターフェース
との間に設けられ、上記制御素子からのシリアルデータ
が上記インターフェースに伝送される第１の信号線と、
上記制御素子と上記インターフェースとの間に設けら
れ、上記インターフェースからの同期クロックが上記制
御素子に伝送される第２の信号線と、上記制御素子と上
記インターフェースとの間に設けられ、上記制御素子か
らのコントロール信号が上記インターフェースに伝送さ
れる第３の信号線とを具備し、上記制御素子が、コント
ロール信号を上記第３の信号線を介して上記インターフ
ェースへ送信する第１の送信手段と、この第１の送信手
段による送信に応答して、上記インターフェースから上
記第２の信号線を介して供給される同期クロックに同期
して、通信方式などを示すデータを上記第１の信号線を
介して送信する第２の送信手段と、上記第１の送信手段
による送信に応答して、上記インターフェースから上記
第２の信号線を介して供給される同期クロックに同期し
て、上記送信データを上記第１の信号線を介して送信す
る第３の送信手段とからなり、上記インターフェース
が、上記制御素子から上記第３の信号線を介して供給さ
れるコントロール信号に基づいて、上記第２の信号線を
介して上記制御素子へ同期クロックを送信する第４の送
信手段と、この第４の送信手段により送信される同期ク
ロックに基づいて、上記制御素子から上記第１の信号線
を介して供給される通信方式などを示すデータを受付け
る受付手段と、この受付手段により受付けた通信方式な
どを示すデータにより、上記無線カードとの通信を行う
ための通信方式などを設定する設定手段と、この設定手
段により設定される通信方式などに基づいて、上記制御
素子から上記第１の信号線を介して供給される送信デー
タを上記無線カードへ送信する第５の送信手段とからな
る。
【００１０】この発明のリーダライタユニットは、無線
カードから受信データを受信し、様々な通信方式に対応
できるインターフェースと全体を制御する制御素子とか
らなるものにおいて、上記制御素子と上記インターフェ
ースとの間に設けられ、上記制御素子からのシリアルデ
ータが上記インターフェースに伝送される第１の信号線
と、上記制御素子と上記インターフェースとの間に設け
られ、上記インターフェースからの同期クロックが上記
制御素子に伝送される第２の信号線と、上記制御素子と
上記インターフェースとの間に設けられ、上記制御素子
からのコントロール信号が上記インターフェースに伝送
される第３の信号線と、上記制御素子と上記インターフ
ェースとの間に設けられ、上記インターフェースからの
シリアルデータが上記制御素子に伝送される第４の信号
線とを具備し、上記制御素子が、コントロール信号を上
記第３の信号線を介して上記インターフェースへ送信す
る第１の送信手段と、この第１の送信手段による送信に
応答して、上記インターフェースから上記第２の信号線
を介して供給される同期クロックに同期して、通信方式
などを示すデータを上記第１の信号線を介して送信する
第２の送信手段とからなり、上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給される
コントロール信号に基づいて、上記第２の信号線を介し
て上記制御素子へ同期クロックを送信する第３の送信手
段と、この第３の送信手段により送信される同期クロッ
クに基づいて、上記制御素子から上記第１の信号線を介
して供給される通信方式などを示すデータを受付ける受
付手段と、この受付手段により受付けた通信方式などを
示すデータにより、上記無線カードとの通信を行うため
の通信方式などを設定する設定手段と、この設定手段に
より設定される通信方式などに基づいて上記無線カード
から受信した受信データを、上記第３の送信手段により
送信される同期クロックに基づいて、上記第１の信号線
を介して上記制御素子へ送信する第４の送信手段とから
なる。
【００１１】この発明のリーダライタユニットは、無線
カードから受信データを受信し、様々な通信方式に対応
できるインターフェースと全体を制御する制御素子とか
らなるものにおいて、上記制御素子と上記インターフェ
ースとの間に設けられ、上記制御素子からのシリアルデ
ータが上記インターフェースに伝送される第１の信号線
と、上記制御素子と上記インターフェースとの間に設け
られ、上記インターフェースからの同期クロックが上記
制御素子に伝送される第２の信号線と、上記制御素子と
上記インターフェースとの間に設けられ、上記制御素子
からのコントロール信号が上記インターフェースに伝送
される第３の信号線と、上記制御素子と上記インターフ
ェースとの間に設けられ、上記インターフェースからの
シリアルデータが上記制御素子に伝送される第４の信号
線とを具備し、上記制御素子が、コントロール信号を上
記第３の信号線を介して上記インターフェースへ送信す
る第１の送信手段と、この第１の送信手段による送信に
応答して、上記インターフェースから上記第２の信号線
を介して供給される同期クロックに同期して、通信方式
などを示すデータを上記第１の信号線を介して送信する
第２の送信手段とからなり、上記インターフェースが、
上記制御素子から上記第３の信号線を介して供給される
コントロール信号に基づいて、上記第２の信号線を介し
て上記制御素子へ同期クロックを送信する第３の送信手
段と、この第３の送信手段により送信される同期クロッ
クに基づいて、上記制御素子から上記第１の信号線を介
して供給される通信方式などを示すデータを受付ける受
付手段と、この受付手段により受付けた通信方式などを
示すデータにより、上記無線カードとの通信を行うため
の通信方式などを設定する設定手段と、この設定手段に
より設定される通信方式などに基づいて上記無線カード
から受信した受信データを、上記第３の送信手段により
送信される同期クロックに基づいて、上記第１の信号線
を介して上記制御素子へ送信する第４の送信手段と、こ
の第４の送信手段の送信に応答して上記制御素子から上
記第３の信号線を介してコントロール信号が供給された
際に、上記第３の送信手段により送信される同期クロッ
クに基づいて、上記無線カードから受信した受信データ
のステータスデータを上記第４の信号線を介して上記制
御素子へ送信する第５の送信手段とからなる。
【００１２】この発明のリーダライタユニットは、無線
カードから受信データを受信し、様々な通信方式に対応
できるインターフェースと全体を制御する制御素子とか
らなるものにおいて、上記制御素子と上記インターフェ
ースとの間に設けられ、上記制御素子からのシリアルデ
ータが上記インターフェースに伝送される第１の信号線
と、上記制御素子と上記インターフェースとの間に設け
られ、上記インターフェースからの同期クロックが上記
制御素子に伝送される第２の信号線と、上記制御素子と
上記インターフェースとの間に設けられ、上記制御素子
からのコントロール信号が上記インターフェースに伝送
される第３の信号線と、上記制御素子と上記インターフ
ェースとの間に設けられ、上記インターフェースからの
シリアルデータが上記制御素子に伝送される第４の信号
線と、上記制御素子と上記インターフェースとの間に設
けられ、上記インターフェースからのエラーを示す信号
が上記制御素子に伝送される第５の信号線とを具備し、
上記制御素子が、コントロール信号を上記第３の信号線
を介して上記インターフェースへ送信する第１の送信手
段と、この第１の送信手段による送信に応答して、上記
インターフェースから上記第２の信号線を介して供給さ
れる同期クロックに同期して、通信方式などを示すデー
タを上記第１の信号線を介して送信する第２の送信手段
とからなり、上記インターフェースが、上記制御素子か
ら上記第３の信号線を介して供給されるコントロール信
号に基づいて、上記第２の信号線を介して上記制御素子
へ同期クロックを送信する第３の送信手段と、この第３
の送信手段により送信される同期クロックに基づいて、
上記制御素子から上記第１の信号線を介して供給される
通信方式などを示すデータを受付ける受付手段と、この
受付手段により受付けた通信方式などを示すデータによ
り、上記無線カードとの通信を行うための通信方式など
を設定する設定手段と、この設定手段により設定される
通信方式などに基づいて上記無線カードから受信した受
信データを、上記第３の送信手段により送信される同期
クロックに基づいて、上記第１の信号線を介して上記制
御素子へ送信する第４の送信手段と、上記無線カードか
ら受信した受信データによるエラーを判断する判断手段
と、この判断手段によりエラーを判断した際に、エラー
を示す信号を上記第５の信号線を介して上記制御素子へ
送信する第５の送信手段とからなる。
【００１３】この発明のリーダライタユニットは、送信
データを無線カードに送信するとともに、無線カードか
ら受信データを受信し、様々な通信方式に対応できるイ
ンターフェースと全体を制御する制御素子とからなるも
のにおいて、上記制御素子と上記インターフェースとの
間に設けられ、上記制御素子からのシリアルデータが上
記インターフェースに伝送される第１の信号線と、上記
制御素子と上記インターフェースとの間に設けられ、上
記インターフェースからの同期クロックが上記制御素子
に伝送される第２の信号線と、上記制御素子と上記イン
ターフェースとの間に設けられ、上記制御素子からのコ
ントロール信号が上記インターフェースに伝送される第
３の信号線と、上記制御素子と上記インターフェースと
の間に設けられ、上記インターフェースからのシリアル
データが上記制御素子に伝送される第４の信号線とを具
備し、上記制御素子が、コントロール信号を上記第３の
信号線を介して上記インターフェースへ送信する第１の
送信手段と、この第１の送信手段による送信に応答し
て、上記インターフェースから上記第２の信号線を介し
て供給される同期クロックに同期して、通信方式などを
示すデータを上記第１の信号線を介して送信する第２の
送信手段と、上記第１の送信手段による送信に応答し
て、上記インターフェースから上記第２の信号線を介し
て供給される同期クロックに同期して、上記送信データ
を上記第１の信号線を介して送信する第３の送信手段と
からなり、上記インターフェースが、上記制御素子から
上記第３の信号線を介して供給されるコントロール信号
に基づいて、上記第２の信号線を介して上記制御素子へ
同期クロックを送信する第３の送信手段と、この第３の
送信手段により送信される同期クロックに基づいて、上
記制御素子から上記第１の信号線を介して供給される通
信方式などを示すデータを受付ける受付手段と、この受
付手段により受付けた通信方式などを示すデータによ
り、上記無線カードとの通信を行うための通信方式など
を設定する設定手段と、この設定手段により設定される
通信方式などに基づいて、上記制御素子から上記第１の
信号線を介して供給される送信データを上記無線カード
へ送信する第４の送信手段と、上記設定手段により設定
される通信方式などに基づいて上記無線カードから受信
した受信データを、上記第３の送信手段により送信され
る同期クロックに基づいて、上記第１の信号線を介して
上記制御素子へ送信する第５の送信手段とからなる。
【００１４】この発明のリーダライタユニットは、無線
カードとの間でデータのやり取りを行い、様々な通信方
式に対応できるインターフェースと全体を制御する制御
素子とからなるものにおいて、上記制御素子と上記イン
ターフェースとの間に設けられ、上記制御素子からのシ
リアルデータが上記インターフェースに伝送される第１
の信号線と、上記制御素子と上記インターフェースとの
間に設けられ、上記インターフェースからの同期クロッ
クが上記制御素子に伝送される第２の信号線と、上記制
御素子と上記インターフェースとの間に設けられ、上記
制御素子からのコントロール信号が上記インターフェー
スに伝送される第３の信号線とを具備し、上記インター
フェースが、上記制御素子から上記第３の信号線を介し
て供給されるコントロール信号に基づいて、上記第２の
信号線を介して上記制御素子へ同期クロックを送信する
送信手段と、この送信手段により送信される同期クロッ
クに基づいて、第１の通信速度で通信される上記制御素
子から上記第１の信号線を介して供給される通信方式な
どを示すデータを受付ける受付手段と、この受付手段に
より受付けた通信方式などを示すデータにより、上記無
線カードとの通信を行うための通信方式などを設定する
設定手段と、この設定手段により設定される通信方式な
どに基づいて、上記無線カードとの通信を上記第１の通
信速度よりも遅い速度で行う処理手段とからなる。
【００１５】この発明のリーダライタユニットは、無線
カードとの間でデータのやり取りを行い、様々な通信方
式に対応できるインターフェースと全体を制御する制御
素子とからなるものにおいて、上記制御素子と上記イン
ターフェースとの間に設けられ、上記制御素子からのシ
リアルデータが上記インターフェースに伝送される第１
の信号線と、上記制御素子と上記インターフェースとの
間に設けられ、上記インターフェースからの同期クロッ
クが上記制御素子に伝送される第２の信号線と、上記制
御素子と上記インターフェースとの間に設けられ、上記
制御素子からのコントロール信号が上記インターフェー
スに伝送される第３の信号線とを具備し、上記インター
フェースが、上記制御素子から上記第３の信号線を介し
て供給されるコントロール信号に基づいて、上記第２の
信号線を介して上記制御素子へ同期クロックを送信する
送信手段と、この送信手段により送信される同期クロッ
クに基づいて、上記制御素子から上記第１の信号線を介
して供給される通信方式などを示すデータを受付ける受
付手段と、この受付手段により受付けた通信方式などを
示すデータにより、上記無線カードとの通信を行うため
の通信方式などを設定する設定手段と、この設定手段に
より設定される通信方式などと上記同期クロックよりも
低い周波数のクロックとに基づいて、上記無線カードと
の通信を行う処理手段とからなる。
【００１６】この発明は、無線カードとの間でデータの
やり取りをリーダライタユニットにより行い、このリー
ダライタユニットが様々な通信方式に対応できるインタ
ーフェースと全体を制御する制御素子とからなるものに
おいて、上記制御素子から上記インターフェースにコン
トロール信号を送信するステップと、このコントロール
信号に基づいて、上記制御素子から上記インターフェー
スに同期クロックを送信するステップと、この同期クロ
ックに基づいて、上記インターフェースから上記制御素
子に通信方式などを示すデータを送信するステップと、
この通信方式などを示すデータにより、上記無線カード
との通信を行うための通信方式などを設定するステップ
とからなる。
【００１７】この発明は、無線カードとの間でデータの
やり取りをリーダライタユニットにより行い、このリー
ダライタユニットが様々な通信方式に対応できるインタ
ーフェースと全体を制御する制御素子とからなるものに
おいて、上記制御素子から上記インターフェースに同期
クロックを送信するステップと、上記無線カードから受
信したデータを上記同期クロックに合わせて上記インタ
ーフェースから上記制御素子に送信するステップと、上
記無線カードから受信したデータのエラーを判定するス
テップと、この判定によりエラーがある場合に、上記イ
ンターフェースから上記制御素子にエラー信号を送信す
るステップとからなる。
【００１８】この発明は、無線カードとの間でデータの
やり取りをリーダライタユニットにより行い、このリー
ダライタユニットが様々な通信方式に対応できるインタ
ーフェースと全体を制御する制御素子とからなるものに
おいて、上記制御素子から上記インターフェースにコン
トロール信号を送信するステップと、このコントロール
信号に基づいて、上記制御素子から上記インターフェー
スに同期クロックを送信するステップと、この同期クロ
ックに基づいて、上記インターフェースから上記制御素
子に通信方式などを示すデータを送信するステップと、
この通信方式などを示すデータにより、上記無線カード
との通信を行うための通信方式などを設定するステップ
と、この設定される通信方式などに基づいて上記無線カ
ードから受信した受信データを、上記同期クロックに基
づいて、上記インターフェースから上記制御素子へ送信
するステップと、上記無線カードから受信した受信デー
タによるエラーを判断するステップと、このエラーを判
断した際に、エラーを示す信号を上記インターフェース
から上記制御素子へ送信するステップとからなる。
【００１９】
【発明の実施の形態】以下、この発明の第１の実施形態
について図面を参照して説明する。
【００２０】図１は、この発明の無線カード処理システ
ムの概略構成を示すものである。
【００２１】すなわち、無線カード処理システムは、上
位装置としてのパーソナルコンピュータ（ＰＣ）１と、
このＰＣ１に接続されるリーダライタユニット（ＲＷ
Ｕ）２とこのリーダライタユニット２のアンテナ部３と
の間で無線通信を行う無線カード４、…とにより構成さ
れている。
【００２２】ＰＣ１は、図示しない制御部、操作部、表
示部、リーダライタユニット２の接続部により構成され
ている。
【００２３】リーダライタユニット２は、リーダライタ
ユニット２の全体を制御する制御回路（制御素子）とし
てのＭＰＵ５、様々な通信方式に対応できるインターフ
ェースとしての無線カードリーダライタ用のＬＳＩ６、
送受信回路７、アンテナ部３とにより構成されている。
【００２４】ＭＰＵ５は、ＭＰＵ５の全体を制御するＣ
ＰＵ１１、制御プログラム、各種情報を記憶し、ＲＡ
Ｍ、ＲＯＭからなるメモリ１２、ＬＳＩ６との通信用の
シリアルデータのインプット、アウトプット用のＳＩＯ
１３により構成されている。
【００２５】ＣＰＵ１１は、上記ＰＣ１に接続され、デ
ータのやり取りが行われるものであり、たとえばデータ
リードコマンドの受信に対して、ＬＳＩ６にデータリー
ドコマンドの送信を行うようになっている。
【００２６】上記ＳＩＯ１３には、シリアルインプット
データ（ＳＩ）用のＩ／Ｏポート、シリアルアウトプッ
トデータ（ＳＯ）用のＩ／Ｏポート、シリアルクロック
（ＳＣＫ）用のＩ／Ｏポート、コントロール信号（ＣＯ
ＮＴ）用のＩ／Ｏポートが設けられている。
【００２７】上記ＳＩＯ１３は、無線カード４のデータ
リードコマンドをＳＩ用のＩ／ＯポートからＬＳＩ６へ
出力するものである。
【００２８】アンテナ部３は、送信アンテナ１４、受信
アンテナ１５により構成されている。
【００２９】上記送受信回路７は、送信回路１６、受信
回路１７により構成されている。
【００３０】送信回路１６は、送信アンテナ１４に接続
され、ＬＳＩ６からの無線カード４に対する送信データ
（ＴＸＤ）を送信アンテナ１４を用いて送信するもので
ある。
【００３１】受信回路１７は、受信アンテナ１５に接続
され、受信アンテナ１５にて受信した無線カード４から
の受信データ（ＲＸＤ）をＬＳＩ６へ出力するものであ
る。
【００３２】無線カード４は、全体を制御する制御回
路、制御プログラム、乱数、ＩＤ（認識番号）データ等
の各種情報を記憶するメモリ、変調復調回路、電源発生
回路、送受信アンテナにより構成されている。
【００３３】上記ＬＳＩ６は、図２に示すように、ＭＰ
Ｕ５との通信用のシリアルデータのインプット、アウト
プット用のＳＩＯ２１、モード設定用のレジスタ２２、
分周比設定用のレジスタ２３、タイミング設定用のレジ
スタ２４、送信モード、受信モード、停止モードの３つ
のモード状態に切換わるモード切換器２５、基準クロッ
クを分周したクロックを出力する分周器２６、タイミン
グ信号を生成するタイミング生成器２７、ＰＣ１からの
送信データを変調した送信データ（ＴＸＤ）を送信回路
１６へ出力する変調回路２８、受信回路１７からの受信
データ（ＲＸＤ）を復調する復調回路２９により構成さ
れている。変調回路２８、復調回路２９は、アナログ回
路も含んでいる。
【００３４】上記レジスタ２２、２３、２４は、無線カ
ード４との通信を行うための、通信方式、分周比等の各
種設定可能なレジスタである。
【００３５】上記ＳＩＯ２１には、シリアルインプット
データ（ＳＩ、シリアルデータ受信信号）端子（ピ
ン）、シリアルアウトプットデータ（ＳＯ、シリアルデ
ータ送信信号）端子、シリアルクロック（ＳＣＫ、クロ
ック送信信号）端子、コントロール信号（ＣＯＮＴ）端
子が設けられ、それぞれ上記ＭＰＵ５のＳＩＯ１３の、
シリアルインプットデータ（ＳＩ）用のＩ／Ｏポート、
シリアルアウトプットデータ（ＳＯ）用のＩ／Ｏポー
ト、シリアルクロック（ＳＣＫ）用のＩ／Ｏポート、コ
ントロール信号（ＣＯＮＴ）用のＩ／Ｏポートと、信号
線（４本）により接続されている。この信号線は、ＳＩ
用の信号線、ＳＯ用の信号線、ＳＣＫ用の信号線、ＣＯ
ＮＴ用の信号線となっている。ＳＩ用の信号線は、レジ
スタを設定するためと無線カード４へデータを送信する
ための共通なシリアルデータ受信信号線となっている。
ＳＯ用の信号線は、無線カード４から受信した信号を送
信するためのシリアルデータ送信信号線となっている。
ＳＣＫ用の信号線は、２つのシリアルデータと同期を取
ることができるように同期クロックを送信するクロック
送信信号線となっている。ＣＯＮＴ用の信号線は、送信
データとレジスタ設定データとを区別するためのコント
ロール信号を送信するコントロール信号線となってい
る。
【００３６】上記ＳＩＯ２１は、上記ＭＰＵ５のＳＩＯ
１３からＣＯＮＴ端子に供給される図３の（ｃ）あるい
は（ｄ）に示す、コントロール信号（ＣＯＮＴ）に基づ
いて、図３の（ｂ）に示す、８ビット（１バイト）分の
同期クロックとしてのシリアルクロック（ＳＣＫ）をＳ
ＣＫ端子から上記ＭＰＵ５のＳＩＯ１３へ出力するもの
である。上記コントロール信号（ＣＯＮＴ）がＬレベル
となっている期間は、図３の（ｃ）に示すように、長い
ものであっても、図３の（ｄ）に示すように、短いもの
であっても良い。コントロール信号（ＣＯＮＴ）は、シ
リアルインプットデータ（ＳＩ）におけるシリアルデー
タが、レジスタ設定データか送信データかを区別するた
めのものとなっている。
【００３７】これにより、ＳＩＯ２１は、コントロール
信号（ＣＯＮＴ）がＬレベルの際（Ｌレベルとなった
後）、クロック同期方式に基づいて、上記ＭＰＵ５のＳ
ＩＯ１３からＳＩ端子に供給される８ビット構成のシリ
アルデータであるレジスタ設定データ（後半の４クロッ
クの４ビットがレジスタアドレス、前半の４クロックの
４ビットがレジスタの値）を受信するものである。
【００３８】すなわち、図３の（ａ）（ｂ）に示すよう
に、シリアルクロック（ＳＣＫ）の立ち下がり時、上記
ＭＰＵ５のＳＩＯ１３が１ビット分ずつの信号を出力
し、シリアルクロック（ＳＣＫ）の立ち上がり時、上記
ＳＩＯ２１がそのＭＰＵ５のＳＩＯ１３からの１ビット
分ずつの信号を受信するようになっている。
【００３９】上記レジスタ設定データは、４ビットのレ
ジスタ値と４ビットのレジスタアドレスとからなり、こ
のレジスタアドレスはレジスタ２２、２３、２４のいず
れかを示すものである。
【００４０】上記ＳＩＯ２１は、上記ＭＰＵ５のＳＩＯ
１３から受信したレジスタ設定データ内のアドレスに基
づいたレジスタ２２、２３、２４に、上記ＭＰＵ５のＳ
ＩＯ１３から受信したレジスタ設定データ内のレジスタ
値を出力するものである。
【００４１】上記ＳＩＯ２１は、上記モード切換器２５
に設定されている送信モードが供給されている際に、上
記ＭＰＵ５のＳＩＯ１３からＳＩ端子に供給される送信
データを変調回路２８へ出力するものである。
【００４２】上記ＳＩＯ２１は、上記モード切換器２５
に設定されている受信モードが供給されている際に、上
記復調回路２９から供給される復調済みの受信データを
ＳＯ端子から上記ＭＰＵ５のＳＩＯ１３へ出力するもの
である。
【００４３】モード設定用のレジスタ２２は、上記ＳＩ
Ｏ２１から供給されるレジスタ値を記憶し、この記憶し
たレジスタ値をモード切換器２５へ出力するものであ
る。
【００４４】分周比設定用のレジスタ２３は、上記ＳＩ
Ｏ２１から供給されるレジスタ値を記憶し、この記憶し
たレジスタ値を分周器２６へ出力するものである。
【００４５】タイミング設定用のレジスタ２４は、上記
ＳＩＯ２１から供給されるレジスタ値を記憶し、この記
憶したレジスタ値をタイミング生成器２７へ出力するも
のである。
【００４６】モード切換器２５は、レジスタ２２のレジ
スタ値に基づいて、変調モード、復調モード、送受信モ
ードの３つのモード状態が設定されるものであり、この
設定されているモードはＳＩＯ２１、変調回路２８、復
調回路２９へ出力される。上記変調モードとしては振幅
変調、周波数変調、位相変調の３つのモードがある。上
記復調モードとしては振幅変調に対する復調、周波数変
調に対する復調、位相変調に対する復調の３つのモード
がある。上記送受信モードとしては、送信モード、受信
モード、停止モードの３つのモードがある。
【００４７】分周器２６は、レジスタ２３のレジスタ値
に基づく分周比で図示しない発振回路から供給される基
準クロックを分周したクロックを出力するものであり、
このクロックは変調回路２８、復調回路２９へ出力され
る。
【００４８】タイミング生成器２７は、レジスタ２２の
レジスタ値と図示しない発振回路から供給される基準ク
ロックとに基づいて、第１、第２のタイミング信号を生
成するものであり、この第１のタイミング信号は変調回
路２８、復調回路２９へ出力され、上記第２のタイミン
グ信号はシリアルクロックとしてＳＩＯ２１へ出力され
る。第１のタイミング信号によるクロック周波数は、第
２のタイミング信号（シリアルクロック）によるクロッ
ク周波数の半分（１／２）となっている。
【００４９】変調回路２８は、上記モード切換器２５で
送信モードが設定されている際に、ＰＣ１からＭＰＵ
５、ＳＩＯ２１を介して供給される送信データを、分周
器２６からのクロックに基づいて、上記モード切換器２
５で設定されている変調モードで変調するものであり、
この変調された変調データ（ＴＸＤ）はタイミング生成
器２７からの第１のタイミング信号に基づいて送信回路
１６へ出力される。
【００５０】復調回路２９は、上記モード切換器２５で
受信モードが設定されている際に、受信回路１７からの
受信データ（ＲＸＤ）を、分周器２６からのクロックと
タイミング生成器２７からの第１のタイミング信号に基
づいて、上記モード切換器２５で設定されている復調モ
ードで復調するものであり、この復調された復調データ
はＳＩＯ２１、ＭＰＵ５を介してＰＣ１へ出力される。
【００５１】次に、上記構成において、リーダライタユ
ニット２を介して行われるＰＣ１とと無線カード４との
データの送受信処理として、無線カード４のデータをリ
ードする際の動作を、図４に示すフローチャートと、図
５の（ａ）から（ｄ）と図６の（ａ）から（ｅ）に示す
信号波形図を参照しつつ説明する。
【００５２】たとえば今、図示しない電源スイッチによ
りリーダライタユニット２の電源をオンする（ＳＴ
１）。すると、ＭＰＵ５の初期設定を行う（ＳＴ２）。
この初期設定としては、ＳＩＯ２１の通信方法（速度）
の設定等であり、あらかじめ決まっている複数の内の１
つを選択する。ＭＰＵ５はＬＳＩ６の初期設定を送信す
る（ＳＴ３）（図５の（１）参照）。これにより、ＬＳ
Ｉ６の各レジスタ２２、２３、２４にレジスタ値が設定
される（ＳＴ４）。レジスタ２２に変調モードを示すレ
ジスタ値と復調モードを示すレジスタ値とが設定され、
レジスタ２３に分周比を示すレジスタ値が設定され、レ
ジスタ２４にタイミングを示すレジスタ値が設定され
る。
【００５３】すなわち、図３の（ｃ）に示すように、Ｍ
ＰＵ５からのコントロール信号ＣＯＮＴがＬレベルとな
った際に、ＳＩＯ２１は、図３の（ｂ）に示すように、
同期クロックとしてのシリアルクロック（ＳＣＫ）をＳ
ＣＫ端子からＭＰＵ５へ出力する。
【００５４】これにより、ＳＩＯ２１は、クロック同期
方式に基づいて、上記ＭＰＵ５のＳＩＯ１３からＳＩ端
子に供給される８ビット構成のシリアルデータであるレ
ジスタ設定データ（後半の４クロックの４ビットがレジ
スタアドレス、前半の４クロックの４ビットがレジスタ
の値）を受信する。
【００５５】すなわち、図３の（ａ）（ｂ）に示すよう
に、シリアルクロック（ＳＣＫ）の立ち下がり時、上記
ＭＰＵ５のＳＩＯ１３が１ビット分ずつの信号を出力
し、シリアルクロック（ＳＣＫ）の立ち上がり時、上記
ＳＩＯ２１がそのＭＰＵ５のＳＩＯ１３からの１ビット
分ずつの信号を受信する。
【００５６】この結果、ＳＩＯ２１は、まず１バイト目
に、変調モードを示すレジスタ値とレジスタ２２の変調
モードを示すアドレス値の受信を判断し、レジスタ２２
に変調モードを設定する。ついで、ＳＩＯ２１は、２バ
イト目に、復調モードを示すレジスタ値とレジスタ２２
の復調モードを示すアドレス値の受信を判断し、レジス
タ２２に復調モードを設定する。ついで、ＳＩＯ２１
は、３バイト目に、分周比を示すレジスタ値とレジスタ
２３のアドレス値の受信を判断し、レジスタ２３に分周
比を設定する。ついで、ＳＩＯ２１は、４バイト目に、
タイミングを示すレジスタ値とレジスタ２４のアドレス
値の受信を判断し、レジスタ２４にタイミングを設定す
る。
【００５７】したがって、モード切換器２５の変調モー
ド、復調モードが設定され、分周器２６がレジスタ２３
のレジスタ値に基づく分周比で図示しない発振回路から
供給される基準クロックを分周したクロックを出力し、
タイミング生成器２７がレジスタ２２のレジスタ値と図
示しない発振回路から供給される基準クロックとに基づ
いて、第１、第２のタイミング信号を出力する。
【００５８】上記ステップ４によりＬＳＩ６の各レジス
タ２２、２３、２４にレジスタ値を設定した際に、すべ
ての準備が終了後、ＭＰＵ５はＰＣ１からのコマンド受
信待ち状態となる（ＳＴ５）。
【００５９】この状態において、ＰＣ１が、無線カード
４のデータリードコマンドをリーダライタユニット２の
ＭＰＵ５へ送信する（ＳＴ６）。ＭＰＵ５は、ＬＳＩ６
に無線カード送信用のレジスタ設定データを送信する
（ＳＴ７）（図５の（ｂ）から（ｄ）、図５の（１）参
照）。これにより、ＬＳＩ６のレジスタ２４に送信モー
ドを示すレジスタ値が設定される（ＳＴ８）。
【００６０】この際、上述したように、ＭＰＵ５からの
コントロール信号ＣＯＮＴのＬレベルにより、ＬＳＩ６
のＳＩＯ２１から出力されるシリアルクロック（ＳＣ
Ｋ）（第２のタイミング信号より生成）に基づいて、レ
ジスタ設定データをＬＳＩ６のＳＩＯ２１に送信する
（図５の（ｂ）から（ｄ）、図５の（１）参照）。ＬＳ
Ｉ６のＳＩＯ２１は、レジスタ２４の送受信モードを送
信モードに設定する。この結果、モード切換器２５が送
信モードに設定される。
【００６１】この設定後、ＭＰＵ５はＬＳＩ６へ送信デ
ータ（リードコマンド）を送信する（ＳＴ９）。すなわ
ち、ＭＰＵ５はＳＩＯ２１から出力されるシリアルクロ
ック（ＳＣＫ）に基づいて、シリアルインプットデータ
ＳＩとして８ビット（１バイト）単位の送信データを順
次ＬＳＩ６のＳＩＯ２１に送信する（図５の（ｂ）
（ｃ）、図５の（２）参照）。
【００６２】また、ＬＳＩ６のＳＩＯ２１はＭＰＵ５か
らの１バイト単位の送信データを順次、変調回路２８に
出力する。これにより、変調回路２８はモード切換器２
５からの変調モードと分周器２６からのクロックとタイ
ミング生成器２７からの第１のタイミング信号とに基づ
いて送信データを変調し、この変調した送信データ（Ｔ
ＸＤ）が、図５の（ａ）に示すように、連続データとし
て、送信回路１６を介して送信アンテナ１４に出力され
る（図５の（３）参照）。これにより、送信アンテナ１
により送信データが無線カード４へ送信される（ＳＴ１
０）。この結果、無線カード４が送信データを受信する
（ＳＴ１１）。
【００６３】上記シリアルインプットデータＳＩとして
の送信データ（ＭＰＵ５からＳＩＯ２１）の通信速度
が、変調回路２８から出力される送信データＴＸＤ（変
調回路２８から送信回路１６）の通信速度の２倍となっ
ている。
【００６４】上記ステップ９による送信データの送信が
終了した際に、ＭＰＵ５はコントロール信号をＬレベル
にする（ＳＴ１２）（図５の（ｄ）、図５の（４）参
照）（図６の（ｅ）、図６の（４）参照）。これによ
り、ＬＳＩ６（ＳＩＯ２１）はＭＰＵ５からの送信デー
タの送信を停止する（ＳＴ１３）。
【００６５】ついで、ＭＰＵ５は、ＬＳＩ６に無線カー
ド受信用のレジスタ設定データを送信する（ＳＴ１４）
（図５の（ｂ）から（ｄ）、図５の（１）参照）。これ
により、ＬＳＩ６のレジスタ２４に受信モードを示すレ
ジスタ値が設定される（ＳＴ１５）。
【００６６】この際、上述したように、ＭＰＵ５からの
コントロール信号ＣＯＮＴのＬレベルにより、ＬＳＩ６
のＳＩＯ２１から出力されるシリアルクロック（ＳＣ
Ｋ）（第２のタイミング信号より生成）に基づいて、レ
ジスタ設定データをＳＩＯ２１に送信する（図５の
（ｂ）から（ｄ）、図５の（５）参照）（図６の（ｂ）
（ｃ）（ｅ）、図６の（５）参照）。ＳＩＯ２１は、レ
ジスタ２４の送受信モードを受信モードに設定する。こ
の結果、モード切換器２５が受信モードに設定される。
【００６７】この後、ＭＰＵ５はコントロール信号をＨ
レベルとし（ＳＴ１６）、受信待ち状態となる（ＳＴ１
７）（図６の（ｅ）、図６の（６）参照）。
【００６８】また、ＬＳＩ６は、コントロール信号のＨ
レベルにより、無線カード４からのデータ受信待ちとな
る（ＳＴ１８）。
【００６９】このような状態において、無線カード４か
らデータが送信される（レスポンスデータ、受信デー
タ）（ＳＴ１９）。
【００７０】これにより、受信アンテナ１５、受信回路
１７を介して連続データとして受信した無線カード４か
らの受信データ（ＲＸＤ）（図６の（ａ）、図６の
（７）参照）が復調回路２９に供給される。復調回路２
９は、上記モード切換器２５が受信モードに設定されて
いるため、受信回路１７からの受信データ（ＲＸＤ）
を、分周器２６からのクロックとタイミング生成器２７
からの第１のタイミング信号に基づいて、上記モード切
換器２５で設定されている復調モードで復調され、この
復調された復調データはＳＩＯ２１を介してＭＰＵ５へ
出力される（ＳＴ２０）。
【００７１】これにより、ＭＰＵ５はＳＩＯ２１から出
力されるシリアルクロック（ＳＣＫ）に基づいて、ＳＩ
Ｏ２１からのシリアルアウトプットデータＳＯとして８
ビット（１バイト）単位の受信データを順次、受信する
（図６の（ｃ）（ｄ）、図６の（８）参照）（ＳＴ２
１）。この受信データは一旦メモリ１２に記憶される。
【００７２】そして、ＭＰＵ５は無線カード４からの受
信データを全て受信した際、コントロール信号をＬレベ
ルにする（ＳＴ２２）（図６の（ｅ）、図６の（９）参
照）。これにより、ＬＳＩ６（ＳＩＯ２１）はＭＰＵ５
の無線カード４からの受信を停止する（ＳＴ２３）。こ
の停止動作はステータスデータをＭＰＵ５へ送信するき
っかけであり、ステータスデータの中身（内容）とは関
係ないものとなっている。
【００７３】この際、上述したように、ＭＰＵ５からの
コントロール信号ＣＯＮＴのＬレベルにより、ＬＳＩ６
のＳＩＯ２１から出力されるシリアルクロック（ＳＣ
Ｋ）（第２のタイミング信号より生成）に基づいて、レ
ジスタ設定データをＳＩＯ２１に送信する（ＳＴ２４）
（図６の（ｂ）（ｄ）、図６の（１０）参照）。ＳＩＯ
２１は、レジスタ２４の送受信モードを停止モードに設
定する（ＳＴ２５）。この結果、モード切換器２５が停
止モードに設定される。
【００７４】また、ＬＳＩ６のＳＩＯ２１はシリアルク
ロック（ＳＣＫ）に基づいて、受信ステータスデータを
シリアルアウトプットデータＳＯにより送信する。
【００７５】また、ＭＰＵ５は、ＬＳＩ６のＳＩＯ２１
から出力されるシリアルクロック（ＳＣＫ）に基づい
て、ＳＩＯ２１からのシリアルアウトプットデータＳＯ
として受信ステータスデータを受信する（図６の（ｃ）
（ｄ）、図６の（１０）参照）（ＳＴ２４）。この受信
ステータスデータは、受信データＲＸＤから受信した受
信データのステータス（パリティエラー、ストップビッ
ト無しによるフレーミングエラーなど）である。また、
受信ステータスデータは、ＭＰＵ５がシリアルアウトプ
ットデータＳＯの受信データが正しいデータかを判断で
き、さらに動作シーケンスも正しいと判断できるための
ステータスである。この受信ステータスデータは、受信
データＲＸＤの状態（パリティエラーなどの伝送エラ
ー）やコントロール信号ＣＯＮＴがシリアルアウトプッ
トデータＳＯ、シリアルクロックＳＣＫが出力されてい
ない時にＬレベルにされている（動作エラー、シーケン
スエラーを示すデータとなる）。
【００７６】この後、ＭＰＵ５はコントロール信号をＨ
レベルとし（ＳＴ２６）、無線カード４からの受信デー
タと、ＬＳＩ６からの受信ステータスデータをＰＣ１に
送信する（ＳＴ２７）。
【００７７】この結果、ＰＣ１は無線カード４からのデ
ータを受信する（ＳＴ２８）。これにより、ＰＣ１はリ
ードコマンドに基づいて無線カード４からデータのリー
ドを行うことができる。
【００７８】また、ＰＣ１はステータスデータにより無
線カード４からの受信データの正当性を判断することが
できる。
【００７９】上述したように、ＭＰＵ５がコントロール
信号（ＣＯＮＴ）端子をＬレベルにすると、ＬＳＩ６
は、シリアルクロック（ＳＣＫ）端子から１バイト分
（８クロック）またはそれ以上の同期クロックＳＣＫを
出力し、その出力された同期クロックＳＣＫにあわせて
ＭＰＵ５側からシリアルデータ（後半の４クロックの４
ビットがレジスタアドレス、前半の４クロックの４ビッ
トがレジスタの値）をＬＳＩ６へ送信することにより、
ＬＳＩ６の各レジスタ２２、２３、２４の設定を、シリ
アルインプットデータ（ＳＩ）端子、シリアルクロック
（ＳＣＫ）端子、コントロール信号（ＣＯＮＴ）端子の
３つの端子のみで設定できる機能を有する。
【００８０】また、リーダライタユニット２が無線カー
ド４へ送信データ（ＴＸＤ）の送信を行う方法として、
まずＭＰＵ５がコントロール信号ＣＯＮＴをＬレベルに
し、ＬＳＩ６のレジスタ２２の送受信モードを送信用モ
ードに設定にし、コントロール信号ＣＯＮＴをＨレベル
にした後、ＬＳＩ６は送信用クロックとしてのシリアル
クロックＳＣＫをＭＰＵ５に対し出力し、このシリアル
クロックＳＣＫに合わせてＬＳＩ６への送信データの送
信を開始する。１バイト目の送信データＡをＬＳＩ６は
受け取りその送信データＡを変調し送信データＴＸＤと
して無線カード４へ送信する。シリアルクロックＳＣＫ
は、送信データＴＸＤの出力タイミングに合わせて出力
が開始される。このため、送信データＴＸＤの送信が停
止されるまで繰り返され、送信データＡ、Ｂ、Ｃはリー
ダライタユニット２から無線カード４に送信される。
【００８１】次に、送信データＴＸＤの送信を停止する
場合に、ＬＳＩ６から送信回路１６への送信データＴＸ
Ｄの送信速度より速い通信速度で、ＭＰＵ５とＬＳＩ６
が送信データの送信を行うものである。これにより、送
信データＴＸＤとシリアルインプットデータＳＩとの通
信速度の差のために、シリアルインプットデータＳＩと
シリアルクロックＳＣＫには空き時間ができ、この空き
時間内にコントロール信号ＣＯＮＴをＬレベルにし、送
信を停止するものである。
【００８２】この空き時間のコントロール信号ＣＯＮＴ
の状態により、ＬＳＩ６はＭＰＵ５から次の必要の無い
データを受信すること無く送信を終了させることが可能
となっている。
【００８３】さらに、このコントロール信号ＣＯＮＴを
Ｌレベルにした際に、次の動作を行うため、ＭＰＵ５に
対してシリアルクロックＳＣＫを出力しＭＰＵ５からレ
ジスタ設定用データを出力させ、レジスタ設定を行うこ
とが可能である。
【００８４】さらに、このシリアルインプットデータＳ
Ｉの通信速度を送信データＴＸＤの２倍にしたものであ
る。さらに、シリアルインプットデータＳＩの一本にレ
ジスタ設定用データと送信データをのせ、コントロール
信号ＣＯＮＴのレベルによりレジスタの設定かまたは、
送信データかを区別することができる。
【００８５】さらに、無線カード４からの受信データ
（ＲＸＤ）の受信を行う方法として、まずＭＰＵ５がコ
ントロール信号ＣＯＮＴをＬレベルにし、ＬＳＩ６のレ
ジスタ２２の送受信モードを受信用モードに設定にし、
コントロール信号ＣＯＮＴをＨレベルにした後、無線カ
ード４の送信データの受信待ちになる。
【００８６】次に、無線カード４から送信データを受信
すると、ＬＳＩ６は受信データを復調し、シリアルアウ
トプットデータＳＯからシリアルクロックＳＣＫを使用
してＭＰＵ５にクロックに同期して送信する。
【００８７】この送信方法により、受信データＲＸＤの
受信速度より速い通信速度でＭＰＵ５にデータの送信を
行う。
【００８８】次に、ＭＰＵ５への無線カード４からの受
信データＲＸＤの送信を停止する場合に、この受信デー
タＲＸＤとシリアルアウトプットデータＳＯとの通信速
度の差のために、シリアルアウトプットデータＳＯとシ
リアルクロックＳＣＫには空き時間ができ、この空き時
間内にコントロール信号ＣＯＮＴをＬレベルにし、受信
を停止するものである。
【００８９】さらに、このコントロール信号ＣＯＮＴを
Ｌレベルにした際に、次の動作を行うためにシリアルク
ロックＳＣＫを出力しＭＰＵ５がレジスタ設定データを
送信しレジスタ設定を行うことが可能である。
【００９０】さらに、上記シリアルアウトプットデータ
ＳＯの通信速度を受信データＲＸＤの２倍にしたもので
ある。
【００９１】また、受信データＲＸＤの受信中に停止し
た際に、受信データＲＸＤから受信した受信データのス
テータス（パリティエラーなど）を、ＭＰＵ５からシリ
アルアウトプットデータＳＩに送信したデータでＬＳＩ
６のレジスタの設定を同時にシリアルアウトプットデー
タＳＯでＭＰＵ５に送信することができる。
【００９２】また、ＬＳＩ６において、シリアルインプ
ットデータ（ＳＩ）の信号線とシリアルアウトプットデ
ータ（ＳＯ）の信号線による通信の通信速度が、無線カ
ード４との通信速度（ＴＸＤ、ＲＸＤの通信速度）より
速い速度で行い、ＳＩの信号線とＳＯの信号線による通
信データに隙間を作ることができる。
【００９３】また、ＬＳＩ６において、同期クロックの
クロック周期以上の隙間が空くものである。
【００９４】また、ＬＳＩ６において、無線カード４と
の通信速度（ＴＸＤ、ＲＸＤの通信速度）を、シリアル
インプットデータ（ＳＩ）の信号線とシリアルアウトプ
ットデータ（ＳＯ）の信号線による通信の通信速度の、
２倍またはそれ以上の整数倍にしたものである。
【００９５】また、ＬＳＩ６において、同期クロックが
ない期間に、コントロール信号ＣＯＮＴによる信号の変
化により、ＬＳＩ６の各レジスタ２２、２３、２４の状
態を変化させるようにしたものである。
【００９６】また、コントロール信号ＣＯＮＴによる信
号変化により無線カード４への送信、無線カード４から
の受信状態をリセットするようにしたものである。
【００９７】また、ＬＳＩ６において、受信を完了する
際にコントロール信号ＣＯＮＴによる信号を変化させ受
信を終了し、次のレジスタを設定するための同期クロッ
クが出力され、レジスタ設定データ受信する際に同時に
このクロックと同期したステータスデータを出力するよ
うにしたものである。
【００９８】また、ＬＳＩ６において、コントロール信
号ＣＯＮＴがシリアルクロック（同期クロック）ＳＣＫ
が出力されている期間（タイミング）で変化し（Ｌレベ
ルとなる）、受信データＲＸＤの受信中（受信を完了す
る前）に停止した際に、シーケンスエラーを表すステー
タスデータをシリアルアウトプットデータＳＯでＭＰＵ
５に送信する。（図６の（ｃ）（ｄ）（ｆ）、図６の
（１１）（１０）参照）次に、上記第１の実施形態で
は、ＭＰＵ５とＬＳＩ６のＳＩＯ２１とが、シリアルイ
ンプットデータ（ＳＩ）、シリアルアウトプットデータ
（ＳＯ）、シリアルクロック（ＳＣＫ）、コントロール
信号（ＣＯＮＴ）の４つの信号線により接続され、ＳＩ
Ｏ２１に、シリアルインプットデータ（ＳＩ）端子（ピ
ン）、シリアルアウトプットデータ（ＳＯ）端子、シリ
アルクロック（ＳＣＫ）端子、コントロール信号（ＣＯ
ＮＴ）端子が設けられている場合について説明したが、
これに限らず、第２の実施形態として、図７に示すよう
に、ＭＰＵ５とＬＳＩ６のＳＩＯ２１との信号線とし
て、シリアルインプットアウトプットエラー信号ＳＩＯ
ＥＲＲの信号線を追加し、ＳＩＯ２１に、ＳＩＯエラー
信号ＳＩＯＥＲＲ端子を設けるようにしても良い。この
場合、ＬＳＩ６内に復調回路２９からの復調データの伝
送エラーを判定する判定回路３０が設けられ、この判定
回路３０により復調データの伝送エラーを判定した際に
出力される信号がＳＩＯエラー信号ＳＩＯＥＲＲとし
て、ＭＰＵ５へ送信されるようになっている。上記伝送
エラーの判定は、パリティビットによる判定あるいは最
終ビットにストップビットが無いことによるフレーミン
グエラーの判定等である。また、判定回路３０は、ＳＩ
Ｏ２１に接続され、伝送エラーの判定結果をＳＩＯ２１
に出力するようになっている。
【００９９】この第２の実施形態では、受信データＲＸ
Ｄにエラーがあった場合に、エラー個所を特定でき、エ
ラーが発生した直後に受信を終了することができる。
【０１００】この第２の実施形態の要部の説明を、図４
のフローチャートと、図８の（ａ）から（ｆ）の信号波
形図を用いて説明する。この場合、上記第１の実施形態
のステップ１から１８までは、同一のため、ステップ１
９から説明する。
【０１０１】まず、無線カード４からデータが連続して
送信される（レスポンスデータ、受信データ）（ＳＴ１
９）。
【０１０２】これにより、受信アンテナ１５、受信回路
１７を介して連続データとして受信した無線カード４か
らの受信データ（ＲＸＤ）（図８の（ａ）、図８の
（７）参照）が復調回路２９に供給される。復調回路２
９は、上記モード切換器２５が受信モードに設定されて
いるため、受信回路１７からの受信データ（ＲＸＤ）
を、分周器２６からのクロックとタイミング生成器２７
からの第１のタイミング信号に基づいて、上記モード切
換器２５で設定されている復調モードで復調され、この
復調された復調データはＳＩＯ２１を介してＭＰＵ５へ
出力される（ＳＴ２０）。
【０１０３】これにより、ＭＰＵ５はＳＩＯ２１から出
力されるシリアルクロック（ＳＣＫ）に基づいて、ＳＩ
Ｏ２１からのシリアルアウトプットデータＳＯとして８
ビット（１バイト）単位の受信データを順次、受信する
（図８の（ｃ）（ｄ）、図８の（８）参照）（ＳＴ２
１）。この受信データは一旦メモリ１２に記憶される。
【０１０４】そして、ＭＰＵ５が無線カード４からの受
信データを全て受信する前、つまりＬＳＩ６の判定回路
３０により復調データの伝送エラーを判定しており、こ
の判定回路３０は受信データＣによるエラーを判断した
際に、ＳＩＯエラー信号（ＳＩＯＥＲＲ）をＨレベルす
る。このＳＩＯエラー信号（ＳＩＯＥＲＲ）により、Ｍ
ＰＵ５はコントロール信号ＣＯＮＴをＬレベルにする
（ＳＴ２２）（図８の（ｆ）（ｅ）、図８の（９）参
照）。これにより、ＭＰＵ５の無線カード４からの受信
を停止する（ＳＴ２３）。ＬＳＩ６（ＳＩＯ２１）はエ
ラー発生のデータで受信を止めて、受信回路１７からの
受信データＲＸＤの受信データＣまでをＭＰＵ５に送信
する。
【０１０５】また、ＭＰＵ５からのコントロール信号Ｃ
ＯＮＴのＬレベルにより、ＬＳＩ６のＳＩＯ２１から出
力されるシリアルクロック（ＳＣＫ）（第２のタイミン
グ信号より生成）に基づいて、レジスタ設定データをＳ
ＩＯ２１に送信する（ＳＴ２４）（図８の（ｂ）
（ｄ）、図８の（１０）参照）。ＳＩＯ２１は、レジス
タ２４の送受信モードを停止モードに設定する（ＳＴ２
５）。この結果、モード切換器２５が停止モードに設定
される。
【０１０６】また、ＬＳＩ６のＳＩＯ２１はシリアルク
ロック（ＳＣＫ）に基づいて、受信ステータスデータを
シリアルアウトプットデータＳＯにより送信する。
【０１０７】また、ＭＰＵ５はＬＳＩ６のＳＩＯ２１か
ら出力されるシリアルクロック（ＳＣＫ）に基づいて、
ＳＩＯ２１からのシリアルアウトプットデータＳＯとし
て受信ステータスデータ（エラー）を受信する（図８の
（ｃ）（ｄ）、図８の（１０）参照）（ＳＴ２４）。
【０１０８】この後、ＭＰＵ５はコントロール信号をＨ
レベルとし（ＳＴ２６）、無線カード４からの受信デー
タと、ＬＳＩ６からの受信ステータスデータ（エラー）
をＰＣ１に送信する（ＳＴ２７）。
【０１０９】この結果、ＰＣ１は無線カード４からのエ
ラーが発生するまでのデータを受信する（ＳＴ２８）。
これにより、ＰＣ１はリードコマンドに基づいて無線カ
ード４からエラーが発生するまでのデータのリードを行
うことができる。
【０１１０】また、上記第１、第２の実施形態では、Ｐ
Ｃとリーダライタユニットと無線カードからなる無線カ
ード処理システムについて説明したが、これに限らず、
第３の実施形態として、図９に示すように、リーダライ
タユニット（ＲＷＵ）と無線カードからなる無線カード
処理システムを、たとえば入退ゲートに用いるようにし
ても良い。この入退ゲートとしては、無線カード４とリ
ーダライタユニット（ＲＷＵ）とのデータの送受信（無
線カード４からの送信だけでも良い）により、無線カー
ド４の保持者の入出、退出、通過等を許可（ドアの開
閉）するものである。
【０１１１】この第３の実施形態の処理を、図９に示す
フローチャートを参照して説明する。ただし、図４に示
すフローチャートと同一部分には、同じステップを付与
し、説明を省略する。まず、ステップ５、６、２７、２
８を削除し、ステップ７、９を、ステップ３１、３２に
変更し、ステップ１７と２１の間にステップ３３を追加
し、ステップ２６の後にステップ３４、３５を追加す
る。
【０１１２】すなわち、上記ステップ４によりＬＳＩ６
の各レジスタ２２、２３、２４にレジスタ値を設定した
際に、すべての準備が終了後、ＭＰＵ５は、ＬＳＩ６に
無線カード送信用のレジスタ設定データを準備後、送信
する（ＳＴ３１）。これにより、ＬＳＩ６のレジスタ２
４に送信モードを示すレジスタ値が設定される（ＳＴ
８）。この設定後、ＭＰＵ５はＬＳＩ６への送信データ
（リードコマンド）を準備後、送信する（ＳＴ３２）。
【０１１３】また、ステップ１８によるデータ受信待ち
後、ＭＰＵ５は、所定時間経過（タイムアップ）した際
（ＳＴ３３）、ステップ２２に進む。
【０１１４】また、ステップ２６によるコントロール信
号をＨレベルとした後、ＭＰＵ５は、データが正しいか
否かをチェックし（ＳＴ３４）、正しい場合に、ドアを
オープンし（ＳＴ３５）、正しくない場合およびドアの
オープン後に、ステップ３１に戻る。
【０１１５】上記したように、ＰＣと無線カードとの間
でデータのやり取りを行い、様々な通信方式に対応でき
るインターフェースとしてのＬＳＩと全体を制御するＭ
ＰＵとからなるリーダライタユニット（ＲＷＵ）におい
て、ＭＰＵとＬＳＩを接続するための線を少なくでき、
ＬＳＩのピン数を少なくすることができ、ＭＰＵ側でこ
のＬＳＩのために使用するポートも減少でき、ポートの
少ないＭＰＵでも使用することができる。
【０１１６】また、ＬＳＩのレジスタの設定も容易にで
きるようになり、さらに外部との接続が少ないため通信
部分のＬＳＩとしての独立性が高くなり、より汎用性が
高くなるという利点を持ったものである。
【０１１７】
【発明の効果】以上詳述したように、この発明によれ
ば、上位装置と無線カードとの間でデータのやり取りを
行い、様々な通信方式に対応できるインターフェースと
全体を制御する制御素子とからなるものにおいて、制御
素子とインターフェースを接続するための線を少なくで
き、インターフェースのピン数を少なくすることがで
き、ＭＰＵ側でこのインターフェースのために使用する
ポートも減少でき、ポートの少ないＭＰＵでも使用する
ことができるリーダライタユニットを提供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態の無線カード処理シ
ステムの概略構成を示すブロック図。
【図２】リーダライタユニットの概略構成を示すブロッ
ク図。
【図３】ＭＰＵとＬＳＩ間の信号を説明するための信号
波形図。
【図４】無線カードのデータをリードする際の動作を説
明するためのフローチャート。
【図５】ＭＰＵとＬＳＩ間の信号を説明するための信号
波形図。
【図６】ＭＰＵとＬＳＩ間の信号を説明するための信号
波形図。
【図７】この発明の第２の実施形態のリーダライタユニ
ットの概略構成を示すブロック図。
【図８】ＭＰＵとＬＳＩ間の信号を説明するための信号
波形図。
【図９】無線カードのデータをリードする際の動作を説
明するためのフローチャート。
【符号の説明】
１…ＰＣ ２…リーダライタユニット ４…無線カード ５…ＭＰＵ ６…ＬＳＩ ２１…ＳＩＯ ２２、２３、２４…レジスタ ２５…モード切換器 ２６…分周器 ２７…タイミング生成器 ２８…変調回路 ２９…復調回路
フロントページの続き (72)発明者 後藤 祐一 神奈川県川崎市幸区柳町70番地 株式会社 東芝柳町工場内 Ｆターム(参考） 5B058 CA17 CA22 CA23

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 無線カードとの間でデータのやり取りを
    行い、様々な通信方式に対応できるインターフェースと
    全体を制御する制御素子とからなるリーダライタユニッ
    トにおいて、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線とを具備し、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する送信手段と、 この送信手段により送信される同期クロックに基づい
    て、上記制御素子から上記第１の信号線を介して供給さ
    れる通信方式などを示すデータを受付ける受付手段と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などに基づい
    て、上記無線カードとの通信を行う処理手段とからな
    る、 ことを特徴とするリーダライタユニット。
  2. 【請求項２】 送信データを無線カードに送信し、様々
    な通信方式に対応できるインターフェースと全体を制御
    する制御素子とからなるリーダライタユニットにおい
    て、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線とを具備し、 上記制御素子が、 コントロール信号を上記第３の信号線を介して上記イン
    ターフェースへ送信する第１の送信手段と、 この第１の送信手段による送信に応答して、上記インタ
    ーフェースから上記第２の信号線を介して供給される同
    期クロックに同期して、通信方式などを示すデータを上
    記第１の信号線を介して送信する第２の送信手段と、 上記第１の送信手段による送信に応答して、上記インタ
    ーフェースから上記第２の信号線を介して供給される同
    期クロックに同期して、上記送信データを上記第１の信
    号線を介して送信する第３の送信手段とからなり、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する第４の送信手
    段と、 この第４の送信手段により送信される同期クロックに基
    づいて、上記制御素子から上記第１の信号線を介して供
    給される通信方式などを示すデータを受付ける受付手段
    と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などに基づい
    て、上記制御素子から上記第１の信号線を介して供給さ
    れる送信データを上記無線カードへ送信する第５の送信
    手段とからなる、 ことを特徴とするリーダライタユニット。
  3. 【請求項３】 無線カードから受信データを受信し、様
    々な通信方式に対応できるインターフェースと全体を制
    御する制御素子とからなるリーダライタユニットにおい
    て、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからのシリアルデータが上記
    制御素子に伝送される第４の信号線と、を具備し、 上記制御素子が、 コントロール信号を上記第３の信号線を介して上記イン
    ターフェースへ送信する第１の送信手段と、 この第１の送信手段による送信に応答して、上記インタ
    ーフェースから上記第２の信号線を介して供給される同
    期クロックに同期して、通信方式などを示すデータを上
    記第１の信号線を介して送信する第２の送信手段とから
    なり、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する第３の送信手
    段と、 この第３の送信手段により送信される同期クロックに基
    づいて、上記制御素子から上記第１の信号線を介して供
    給される通信方式などを示すデータを受付ける受付手段
    と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などに基づいて
    上記無線カードから受信した受信データを、上記第３の
    送信手段により送信される同期クロックに基づいて、上
    記第１の信号線を介して上記制御素子へ送信する第４の
    送信手段とからなる、 ことを特徴とするリーダライタユニット。
  4. 【請求項４】 無線カードから受信データを受信し、様
    々な通信方式に対応できるインターフェースと全体を制
    御する制御素子とからなるリーダライタユニットにおい
    て、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからのシリアルデータが上記
    制御素子に伝送される第４の信号線と、を具備し、 上記制御素子が、 コントロール信号を上記第３の信号線を介して上記イン
    ターフェースへ送信する第１の送信手段と、 この第１の送信手段による送信に応答して、上記インタ
    ーフェースから上記第２の信号線を介して供給される同
    期クロックに同期して、通信方式などを示すデータを上
    記第１の信号線を介して送信する第２の送信手段とから
    なり、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する第３の送信手
    段と、 この第３の送信手段により送信される同期クロックに基
    づいて、上記制御素子から上記第１の信号線を介して供
    給される通信方式などを示すデータを受付ける受付手段
    と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などに基づいて
    上記無線カードから受信した受信データを、上記第３の
    送信手段により送信される同期クロックに基づいて、上
    記第１の信号線を介して上記制御素子へ送信する第４の
    送信手段と、 この第４の送信手段の送信に応答して上記制御素子から
    上記第３の信号線を介してコントロール信号が供給され
    た際に、上記第３の送信手段により送信される同期クロ
    ックに基づいて、上記無線カードから受信した受信デー
    タのステータスデータを上記第４の信号線を介して上記
    制御素子へ送信する第５の送信手段とからなる、 ことを特徴とするリーダライタユニット。
  5. 【請求項５】 無線カードから受信データを受信し、様
    々な通信方式に対応できるインターフェースと全体を制
    御する制御素子とからなるリーダライタユニットにおい
    て、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからのシリアルデータが上記
    制御素子に伝送される第４の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからのエラーを示す信号が上
    記制御素子に伝送される第５の信号線と、を具備し、 上記制御素子が、 コントロール信号を上記第３の信号線を介して上記イン
    ターフェースへ送信する第１の送信手段と、 この第１の送信手段による送信に応答して、上記インタ
    ーフェースから上記第２の信号線を介して供給される同
    期クロックに同期して、通信方式などを示すデータを上
    記第１の信号線を介して送信する第２の送信手段とから
    なり、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する第３の送信手
    段と、 この第３の送信手段により送信される同期クロックに基
    づいて、上記制御素子から上記第１の信号線を介して供
    給される通信方式などを示すデータを受付ける受付手段
    と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などに基づいて
    上記無線カードから受信した受信データを、上記第３の
    送信手段により送信される同期クロックに基づいて、上
    記第１の信号線を介して上記制御素子へ送信する第４の
    送信手段と、 上記無線カードから受信した受信データによるエラーを
    判断する判断手段と、 この判断手段によりエラーを判断した際に、エラーを示
    す信号を上記第５の信号線を介して上記制御素子へ送信
    する第５の送信手段とからなる、ことを特徴とするリー
    ダライタユニット。
  6. 【請求項６】 上記インターフェースが、エラーを示す
    信号を送信した後に、上記制御素子から供給されるコン
    トロール信号に基づいて、上記無線カードからのデータ
    の受信を終了する処理手段を有することを特徴とする請
    求項５に記載のリーダライタユニット。
  7. 【請求項７】 送信データを無線カードに送信するとと
    もに、無線カードから受信データを受信し、様々な通信
    方式に対応できるインターフェースと全体を制御する制
    御素子とからなるリーダライタユニットにおいて、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからのシリアルデータが上記
    制御素子に伝送される第４の信号線と、を具備し、 上記制御素子が、 コントロール信号を上記第３の信号線を介して上記イン
    ターフェースへ送信する第１の送信手段と、 この第１の送信手段による送信に応答して、上記インタ
    ーフェースから上記第２の信号線を介して供給される同
    期クロックに同期して、通信方式などを示すデータを上
    記第１の信号線を介して送信する第２の送信手段と、 上記第１の送信手段による送信に応答して、上記インタ
    ーフェースから上記第２の信号線を介して供給される同
    期クロックに同期して、送信データを上記第１の信号線
    を介して送信する第３の送信手段とからなり、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する第３の送信手
    段と、 この第３の送信手段により送信される同期クロックに基
    づいて、上記制御素子から上記第１の信号線を介して供
    給される通信方式などを示すデータを受付ける受付手段
    と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などに基づい
    て、上記制御素子から上記第１の信号線を介して供給さ
    れる送信データを上記無線カードへ送信する第４の送信
    手段と、 上記設定手段により設定される通信方式などに基づいて
    上記無線カードから受信した受信データを、上記第３の
    送信手段により送信される同期クロックに基づいて、上
    記第１の信号線を介して上記制御素子へ送信する第５の
    送信手段とからなる、 ことを特徴とするリーダライタユニット。
  8. 【請求項８】 無線カードとの間でデータのやり取りを
    行い、様々な通信方式に対応できるインターフェースと
    全体を制御する制御素子とからなるリーダライタユニッ
    トにおいて、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線とを具備し、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する送信手段と、 この送信手段により送信される同期クロックに基づい
    て、第１の通信速度で通信される上記制御素子から上記
    第１の信号線を介して供給される通信方式などを示すデ
    ータを受付ける受付手段と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などに基づい
    て、上記無線カードとの通信を上記第１の通信速度より
    も遅い速度で行う処理手段とからなる、 ことを特徴とするリーダライタユニット。
  9. 【請求項９】 無線カードとの間でデータのやり取りを
    行い、様々な通信方式に対応できるインターフェースと
    全体を制御する制御素子とからなるリーダライタユニッ
    トにおいて、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのシリアルデータが上記インター
    フェースに伝送される第１の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記インターフェースからの同期クロックが上記制
    御素子に伝送される第２の信号線と、 上記制御素子と上記インターフェースとの間に設けら
    れ、上記制御素子からのコントロール信号が上記インタ
    ーフェースに伝送される第３の信号線とを具備し、 上記インターフェースが、 上記制御素子から上記第３の信号線を介して供給される
    コントロール信号に基づいて、上記第２の信号線を介し
    て上記制御素子へ同期クロックを送信する送信手段と、 この送信手段により送信される同期クロックに基づい
    て、上記制御素子から上記第１の信号線を介して供給さ
    れる通信方式などを示すデータを受付ける受付手段と、 この受付手段により受付けた通信方式などを示すデータ
    により、上記無線カードとの通信を行うための通信方式
    などを設定する設定手段と、 この設定手段により設定される通信方式などと上記同期
    クロックよりも低い周波数のクロックとに基づいて、上
    記無線カードとの通信を行う処理手段とからなる、 ことを特徴とするリーダライタユニット。
  10. 【請求項１０】 無線カードとの間でデータのやり取り
    をリーダライタユニットにより行い、このリーダライタ
    ユニットが様々な通信方式に対応できるインターフェー
    スと全体を制御する制御素子とからなるものにおいて、 上記制御素子から上記インターフェースにコントロール
    信号を送信するステップと、 このコントロール信号に基づいて、上記制御素子から上
    記インターフェースに同期クロックを送信するステップ
    と、 この同期クロックに基づいて、上記インターフェースか
    ら上記制御素子に通信方式などを示すデータを送信する
    ステップと、 この通信方式などを示すデータにより、上記無線カード
    との通信を行うための通信方式などを設定するステップ
    と、 からなることを特徴とするリーダライタユニットの送信
    方法。
  11. 【請求項１１】 上記同期クロックに基づいて、上記イ
    ンターフェースから上記制御素子にステータスを送信す
    るステップを有することを特徴とする請求項１０に記載
    のリーダライタユニットの送信方法。
  12. 【請求項１２】 無線カードとの間でデータのやり取り
    をリーダライタユニットにより行い、このリーダライタ
    ユニットが様々な通信方式に対応できるインターフェー
    スと全体を制御する制御素子とからなるものにおいて、 上記制御素子から上記インターフェースに同期クロック
    を送信するステップと、 上記無線カードから受信したデータを上記同期クロック
    に合わせて上記インターフェースから上記制御素子に送
    信するステップと、 上記無線カードから受信したデータのエラーを判定する
    ステップと、 この判定によりエラーがある場合に、上記インターフェ
    ースから上記制御素子にエラー信号を送信するステップ
    と、 からなることを特徴とするリーダライタユニットの送信
    方法。
  13. 【請求項１３】 上記エラー信号に応じてコントロール
    信号を上記制御素子から上記インターフェースに送信す
    るステップと、 このコントロール信号に応じて上記無線カードからのデ
    ータの受信を終了するステップと、 を有することを特徴とする請求項１２に記載のリーダラ
    イタユニットの送信方法。
  14. 【請求項１４】 無線カードとの間でデータのやり取り
    をリーダライタユニットにより行い、このリーダライタ
    ユニットが様々な通信方式に対応できるインターフェー
    スと全体を制御する制御素子とからなるものにおいて、 上記制御素子から上記インターフェースにコントロール
    信号を送信するステップと、 このコントロール信号に基づいて、上記制御素子から上
    記インターフェースに同期クロックを送信するステップ
    と、 この同期クロックに基づいて、上記インターフェースか
    ら上記制御素子に通信方式などを示すデータを送信する
    ステップと、 この通信方式などを示すデータにより、上記無線カード
    との通信を行うための通信方式などを設定するステップ
    と、 この設定される通信方式などに基づいて上記無線カード
    から受信した受信データを、上記同期クロックに基づい
    て、上記インターフェースから上記制御素子へ送信する
    ステップと、 上記無線カードから受信した受信データによるエラーを
    判断するステップと、 このエラーを判断した際に、エラーを示す信号を上記イ
    ンターフェースから上記制御素子へ送信するステップ
    と、 からなることを特徴とするリーダライタユニットの送信
    方法。
  15. 【請求項１５】 上記インターフェースが、エラーを示
    す信号を送信した後に、上記制御素子から供給されるコ
    ントロール信号に基づいて、上記無線カードからのデー
    タの受信を終了する処理手段を有することを特徴とする
    請求項１４に記載のリーダライタユニットの送信方法。
JP19645899A 1999-07-09 1999-07-09 リーダライタユニット Expired - Fee Related JP4413321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19645899A JP4413321B2 (ja) 1999-07-09 1999-07-09 リーダライタユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19645899A JP4413321B2 (ja) 1999-07-09 1999-07-09 リーダライタユニット

Publications (2)

Publication Number Publication Date
JP2001022900A true JP2001022900A (ja) 2001-01-26
JP4413321B2 JP4413321B2 (ja) 2010-02-10

Family

ID=16358153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19645899A Expired - Fee Related JP4413321B2 (ja) 1999-07-09 1999-07-09 リーダライタユニット

Country Status (1)

Country Link
JP (1) JP4413321B2 (ja)

Also Published As

Publication number Publication date
JP4413321B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
US5862354A (en) Universal asynchronous receiver/transmitter (UART) slave device containing an identifier for communication on a one-wire bus
JP3540414B2 (ja) Ｉｃカードリーダライタ
US5126548A (en) Ic card with additional terminals and method of controlling the ic card
US5778195A (en) PC card
JP2863771B2 (ja) 同期直列インターフェイスの再同期化方法及び回路
JPH09503610A (ja) データストリームモード切換機能を備えたメモリ装置
US7366815B2 (en) Method and apparatus for serial communication system capable of identifying slave apparatus using half-duplex channel communication method
CA1147865A (en) Message interchange system among microprocessors connected by a synchronous transmitting means
CN115941102B (zh) 一种采用spi连接mcu和fpga的控制器间同步通信的方法
JPH1173479A (ja) 高速通信プロトコルを備えるチップカード読取り装置
JPH03104459A (ja) データ通信装置
US6496879B2 (en) Data processing apparatus, external storage apparatus, data processing system and data transmitting method
US6665757B1 (en) Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal
JP2001022900A (ja) リーダライタユニット
JP2022547679A (ja) 二線式ホストインターフェース
JP3826004B2 (ja) 数値制御装置及び制御方法
JPH03276383A (ja) Ｉｃカードの通信システム
KR100295683B1 (ko) 인터아이씨의 제너럴콜 어크날리지장치및 방법
KR930004948B1 (ko) 마이컴간 데이타 통신방법
JPH09223203A (ja) 非接触ｉｃカード
JP3189746B2 (ja) Ｉｃカードリーダライタ
JP2006031235A (ja) 情報処理装置、外部装置、ホスト装置、及び通信方法
US6822949B1 (en) Register control apparatus for W-CDMA WLL separation type terminal
JPH08249017A (ja) データ通信システム及びデータ通信方法
JPH0483443A (ja) Ｒｓ２３２ｃインターフェースユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees