JP2001021914A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP2001021914A JP2001021914A JP11189720A JP18972099A JP2001021914A JP 2001021914 A JP2001021914 A JP 2001021914A JP 11189720 A JP11189720 A JP 11189720A JP 18972099 A JP18972099 A JP 18972099A JP 2001021914 A JP2001021914 A JP 2001021914A
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- data
- data line
- pixel
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Abstract
(57)【要約】
【課題】 シールド用に新たに金属層を設けることな
く、データ線間で電圧変動に伴い発生する飛び込みノイ
ズを低減し、画質の向上を図る。 【解決手段】 画素マトリクスと、データ線を駆動する
データドライバ回路と、ゲート線を駆動するゲートドラ
イバ回路とを同一基板６０上に作製し、データドライバ
回路及びゲートドライバ回路が前記画素マトリクスの外
側に位置するシール領域の外側に形成されてなるアクテ
ィブマトリクス型液晶表示装置において、データドライ
バ回路と画素マトリクスとの間に形成されたデータ線７
０全体を、シールド以外の用途で形成されるデータ線７
０とは異なる金属層６６、７２を用いて包囲する。
く、データ線間で電圧変動に伴い発生する飛び込みノイ
ズを低減し、画質の向上を図る。 【解決手段】 画素マトリクスと、データ線を駆動する
データドライバ回路と、ゲート線を駆動するゲートドラ
イバ回路とを同一基板６０上に作製し、データドライバ
回路及びゲートドライバ回路が前記画素マトリクスの外
側に位置するシール領域の外側に形成されてなるアクテ
ィブマトリクス型液晶表示装置において、データドライ
バ回路と画素マトリクスとの間に形成されたデータ線７
０全体を、シールド以外の用途で形成されるデータ線７
０とは異なる金属層６６、７２を用いて包囲する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に係り、特にアクティブマトリクス
型液晶表示装置の配線構造に関する。
クス型液晶表示装置に係り、特にアクティブマトリクス
型液晶表示装置の配線構造に関する。
【０００２】
【従来の技術】従来のアクティブマトリクス型液晶表示
装置の回路構成の一例を図１２に示す。同図において、
アクティブマトリクス型液晶表示装置は、縦横に配置さ
れたデータ線Ｋ１〜Ｋｎとゲート線Ｇ１〜Ｇｍの各交点
に画素が配置され、これらの画素から構成される画素マ
トリクスと、データ線を駆動するデータドライバ回路２
００と、ゲート線を駆動するゲートドライバ回路２０２
とを有している。各画素は、例えばゲート線Ｇｉとデー
タ線Ｋｊの交点に形成されている画素２１０を例にとる
と、ゲートがゲート線Ｇｉに接続され、ソースがデータ
線Ｋｊに接続される画素トランジスタ２１２と、画素ト
ランジスタ２１２を介して接続される液晶容量２１４及
び蓄積容量２１６とから構成されている。
装置の回路構成の一例を図１２に示す。同図において、
アクティブマトリクス型液晶表示装置は、縦横に配置さ
れたデータ線Ｋ１〜Ｋｎとゲート線Ｇ１〜Ｇｍの各交点
に画素が配置され、これらの画素から構成される画素マ
トリクスと、データ線を駆動するデータドライバ回路２
００と、ゲート線を駆動するゲートドライバ回路２０２
とを有している。各画素は、例えばゲート線Ｇｉとデー
タ線Ｋｊの交点に形成されている画素２１０を例にとる
と、ゲートがゲート線Ｇｉに接続され、ソースがデータ
線Ｋｊに接続される画素トランジスタ２１２と、画素ト
ランジスタ２１２を介して接続される液晶容量２１４及
び蓄積容量２１６とから構成されている。
【０００３】また図１２に示すアクティブマトリクス型
液晶表示装置では画素トランジスタとしてポリシリコン
薄膜トランジスタを用い、データドライバ回路２００
と、ゲートドライバ回路２０２とが、画素マトリクスと
同一のガラス基板上に一体に形成されている。データド
ライバ回路２００は、走査回路２２２とアナログスイッ
チアレイ２２４とから構成されている。
液晶表示装置では画素トランジスタとしてポリシリコン
薄膜トランジスタを用い、データドライバ回路２００
と、ゲートドライバ回路２０２とが、画素マトリクスと
同一のガラス基板上に一体に形成されている。データド
ライバ回路２００は、走査回路２２２とアナログスイッ
チアレイ２２４とから構成されている。
【０００４】上述した駆動回路一体型のアクティブマト
リクス型液晶表示装置では、一般にデータドライバ回路
の構成を簡単化できることから、ブロック分割駆動方式
が採用されている。これは図１２に示すようにデータ線
を複数本（図示した例では４本）単位にブロックに分割
し、各ブロック内の各データ線と同数の映像信号を、ビ
デオ信号配線を介して各ブロックのデータ線に並列展開
して、供給するデータ線の駆動方式である。
リクス型液晶表示装置では、一般にデータドライバ回路
の構成を簡単化できることから、ブロック分割駆動方式
が採用されている。これは図１２に示すようにデータ線
を複数本（図示した例では４本）単位にブロックに分割
し、各ブロック内の各データ線と同数の映像信号を、ビ
デオ信号配線を介して各ブロックのデータ線に並列展開
して、供給するデータ線の駆動方式である。
【０００５】図１２では、例えば、データ線Ｋ１〜Ｋ４
がブロック１、データ線Ｋ５〜Ｋ８がブロック２、…と
いうようにブロック化されており、データ線Ｋ１〜Ｋ４
は、アナログスイッチアレイ２２４のスイッチトランジ
スタＱ１〜Ｑ４を介して、またデータ線Ｋ５〜Ｋ８は、
アナログスイッチアレイ２２４のスイッチトランジスタ
Ｑ５〜Ｑ８を介して、それぞれ、映像信号が供給される
ビデオ信号線ＢＬ１〜ＢＬ４に接続されている。他のブ
ロックについても同様である。各ブロックにおいて、各
データ線が接続されるアナログスイッチアレイ２２４に
おけるすべてのスイッチトランジスタは、ゲートが共通
接続され、各ゲートは走査回路２２２の一つの出力端子
ＳＰｉ（ｉ＝１〜ｋ）に接続されている。
がブロック１、データ線Ｋ５〜Ｋ８がブロック２、…と
いうようにブロック化されており、データ線Ｋ１〜Ｋ４
は、アナログスイッチアレイ２２４のスイッチトランジ
スタＱ１〜Ｑ４を介して、またデータ線Ｋ５〜Ｋ８は、
アナログスイッチアレイ２２４のスイッチトランジスタ
Ｑ５〜Ｑ８を介して、それぞれ、映像信号が供給される
ビデオ信号線ＢＬ１〜ＢＬ４に接続されている。他のブ
ロックについても同様である。各ブロックにおいて、各
データ線が接続されるアナログスイッチアレイ２２４に
おけるすべてのスイッチトランジスタは、ゲートが共通
接続され、各ゲートは走査回路２２２の一つの出力端子
ＳＰｉ（ｉ＝１〜ｋ）に接続されている。
【０００６】上記構成からなるアクティブマトリクス型
液晶表示装置のブロック分割駆動時の動作について図１
３のタイミングチャートを参照して説明する。液晶表示
装置に表示される１ライン分の映像信号が各データ線Ｋ
１〜Ｋｎに供給される期間を１水平走査期間ＴＨとす
る。１水平走査期間ＴＨにおいて、データドライバ回路
２００内の走査回路２２２は、その出力端子ＳＰ１〜Ｓ
Ｐｋから、走査回路２２２を制御するクロック信号ＤＣ
ＬＫ１、ＤＣＬＫ２に同期して順次、走査パルスを出力
する。この走査パルスによりアナログスイッチアレイ２
２４の各スイッチトランジスタは、ブロック単位でオ
ン、オフ動作を行う。
液晶表示装置のブロック分割駆動時の動作について図１
３のタイミングチャートを参照して説明する。液晶表示
装置に表示される１ライン分の映像信号が各データ線Ｋ
１〜Ｋｎに供給される期間を１水平走査期間ＴＨとす
る。１水平走査期間ＴＨにおいて、データドライバ回路
２００内の走査回路２２２は、その出力端子ＳＰ１〜Ｓ
Ｐｋから、走査回路２２２を制御するクロック信号ＤＣ
ＬＫ１、ＤＣＬＫ２に同期して順次、走査パルスを出力
する。この走査パルスによりアナログスイッチアレイ２
２４の各スイッチトランジスタは、ブロック単位でオ
ン、オフ動作を行う。
【０００７】ここで、映像信号Ｖsigを１ブロック内の
データ線の数（図１２の例では４本）だけ並列に展開
し、入力端子Ｖ１〜Ｖ４より入力すると、アナログスイ
ッチアレイ２２４の各スイッチトランジスタがブロック
単位でオン、オフすることにより映像信号がブロック単
位でデータ線に入力されることとなる。この動作をすべ
てのブロックに対して行い、かつ１水平走査期間ＴＨに
おいてゲートドライバ回路２０２があるゲート線Ｇｘ
（ｘ＝１〜ｍ）を画素トランジスタがオン状態となる電
圧（図１２の例ではハイレベル）に駆動することによ
り、１ライン分の映像信号が画素に書き込まれる。更
に、この動作をすべてのゲート線に対して、順次行うこ
とにより２次元の映像を液晶表示装置に表示させること
が可能となる。尚、図１３において、信号ＤＳＴは、１
水平走査期間を規定する基準信号である。
データ線の数（図１２の例では４本）だけ並列に展開
し、入力端子Ｖ１〜Ｖ４より入力すると、アナログスイ
ッチアレイ２２４の各スイッチトランジスタがブロック
単位でオン、オフすることにより映像信号がブロック単
位でデータ線に入力されることとなる。この動作をすべ
てのブロックに対して行い、かつ１水平走査期間ＴＨに
おいてゲートドライバ回路２０２があるゲート線Ｇｘ
（ｘ＝１〜ｍ）を画素トランジスタがオン状態となる電
圧（図１２の例ではハイレベル）に駆動することによ
り、１ライン分の映像信号が画素に書き込まれる。更
に、この動作をすべてのゲート線に対して、順次行うこ
とにより２次元の映像を液晶表示装置に表示させること
が可能となる。尚、図１３において、信号ＤＳＴは、１
水平走査期間を規定する基準信号である。
【０００８】図１４は、図１２において画素マトリクス
を挟んでデータドライバ回路２００の反対側に各データ
線Ｋ１〜Ｋｎを映像信号が書き込まれる前にリセット状
態にするためのプリチャージ回路２０４を設けたアクテ
ィブマトリクス型液晶表示装置の従来例の構成を示して
いる。プリチャージ回路２０４は、各データ線Ｋ１〜Ｋ
ｎの端部にソースが接続され、かつゲートが共通接続さ
れたスイッチトランジスタＮ１〜Ｎｎにより構成されて
いる。またスイッチトランジスタＮ１〜Ｎｎのドレイン
は共通接続されており、ゲートにはプリチャージ信号Ｐ
ＣＧが入力されるようになっている。
を挟んでデータドライバ回路２００の反対側に各データ
線Ｋ１〜Ｋｎを映像信号が書き込まれる前にリセット状
態にするためのプリチャージ回路２０４を設けたアクテ
ィブマトリクス型液晶表示装置の従来例の構成を示して
いる。プリチャージ回路２０４は、各データ線Ｋ１〜Ｋ
ｎの端部にソースが接続され、かつゲートが共通接続さ
れたスイッチトランジスタＮ１〜Ｎｎにより構成されて
いる。またスイッチトランジスタＮ１〜Ｎｎのドレイン
は共通接続されており、ゲートにはプリチャージ信号Ｐ
ＣＧが入力されるようになっている。
【０００９】図１４に示したアクティブマトリクス型液
晶表示装置が、図１２に示したアクティブマトリクス型
液晶表示装置と動作上、異なるのは、ゲートドライバ回
路２０２の出力が１水平走査期間のうち映像信号が出力
されていない期間である、水平ブランキング期間におい
てすべての画素トランジスタがオフ状態になる電位に戻
るように動作し、かつこの各画素トランジスタがオフ状
態となっている期間に、プリチャージ回路２０４を構成
するスイッチトランジスタＮ１〜Ｎｎを同時にオン状態
とするプリチャージ信号ＰＣＧがスイッチトランジスタ
Ｎ１〜Ｎｎのゲートに印加され、すべてのデータ線Ｋ１
〜Ｋｎが所定電位に充電される点であり、その他の動作
は図１２に示したアクティブマトリクス型液晶表示装置
と同一でああるので重複する説明は省略する。
晶表示装置が、図１２に示したアクティブマトリクス型
液晶表示装置と動作上、異なるのは、ゲートドライバ回
路２０２の出力が１水平走査期間のうち映像信号が出力
されていない期間である、水平ブランキング期間におい
てすべての画素トランジスタがオフ状態になる電位に戻
るように動作し、かつこの各画素トランジスタがオフ状
態となっている期間に、プリチャージ回路２０４を構成
するスイッチトランジスタＮ１〜Ｎｎを同時にオン状態
とするプリチャージ信号ＰＣＧがスイッチトランジスタ
Ｎ１〜Ｎｎのゲートに印加され、すべてのデータ線Ｋ１
〜Ｋｎが所定電位に充電される点であり、その他の動作
は図１２に示したアクティブマトリクス型液晶表示装置
と同一でああるので重複する説明は省略する。
【００１０】
【発明が解決しようとする課題】上述したように従来の
アクティブマトリクス型液晶表示装置では、ブロック分
割駆動を行うが、このブロック分割駆動では、液晶マト
リクス部分において隣接するデータ線のブロックの境界
部分に、データドライバ回路のアナログスイッチアレイ
におけるスイッチング時に生ずるノイズ（ブロックノイ
ズ）に起因する輝度変化が生じ、筋状のむらが現れると
いう問題が有った。
アクティブマトリクス型液晶表示装置では、ブロック分
割駆動を行うが、このブロック分割駆動では、液晶マト
リクス部分において隣接するデータ線のブロックの境界
部分に、データドライバ回路のアナログスイッチアレイ
におけるスイッチング時に生ずるノイズ（ブロックノイ
ズ）に起因する輝度変化が生じ、筋状のむらが現れると
いう問題が有った。
【００１１】これは例えば、図１２において、ブロック
１の各データ線を介してこの各データ線に接続されてい
る画素に映像信号が書き込まれた、次のタイミングでブ
ロック１に隣接するブロック２に属するデータ線に接続
された各画素に映像信号が書き込まれる。当然ブロック
２のデータ線に接続されている各画素に映像信号が書き
込まれる際には、ブロック１の各データ線に接続されて
いるアナログスイッチアレイを構成するスイッチトラン
ジスタＱ１〜Ｑ４はオフ状態にあり、ブロック１に属す
るデータ線Ｋ１〜Ｋ４は電位的にフローティング状態に
ある。
１の各データ線を介してこの各データ線に接続されてい
る画素に映像信号が書き込まれた、次のタイミングでブ
ロック１に隣接するブロック２に属するデータ線に接続
された各画素に映像信号が書き込まれる。当然ブロック
２のデータ線に接続されている各画素に映像信号が書き
込まれる際には、ブロック１の各データ線に接続されて
いるアナログスイッチアレイを構成するスイッチトラン
ジスタＱ１〜Ｑ４はオフ状態にあり、ブロック１に属す
るデータ線Ｋ１〜Ｋ４は電位的にフローティング状態に
ある。
【００１２】ここで、ブロック２の各データ線に接続さ
れているスイッチトランジスタＱ５〜Ｑ８をオン状態と
し、ブロック２に属するデータ線Ｋ５〜Ｋ８を介してこ
れらのデータ線Ｋ５〜Ｋ８に接続された画素に映像信号
が書き込まれると、データ線Ｋ５〜Ｋ８の電位が変動
し、これに伴いブロック１に属するデータ線Ｋ１〜Ｋ４
もブロック２に属するデータ線Ｋ５〜Ｋ８との空間的な
容量結合により電位変動を受ける。これが上述したブロ
ックノイズの原因となる。
れているスイッチトランジスタＱ５〜Ｑ８をオン状態と
し、ブロック２に属するデータ線Ｋ５〜Ｋ８を介してこ
れらのデータ線Ｋ５〜Ｋ８に接続された画素に映像信号
が書き込まれると、データ線Ｋ５〜Ｋ８の電位が変動
し、これに伴いブロック１に属するデータ線Ｋ１〜Ｋ４
もブロック２に属するデータ線Ｋ５〜Ｋ８との空間的な
容量結合により電位変動を受ける。これが上述したブロ
ックノイズの原因となる。
【００１３】また従来のアクティブマトリクス型液晶表
示装置では各ドライバ回路と画素マトリクスとの間の配
線距離が長くなるという問題が有る。従来のアクティブ
マトリクス型液晶表示装置の概略構造を図１５に示す。
同図において、アクティブマトリクス型液晶表示装置
は、画素トランジスタとしての薄膜トランジスタ（ＴＦ
Ｔ）が形成されたＴＦＴ基板２５０と、画素マトリクス
の各画素に共通の対向電極を形成した対向基板２５２と
をシール材により貼りあわせ、両基板の隙間に液晶を充
填して封止することにより作製される。
示装置では各ドライバ回路と画素マトリクスとの間の配
線距離が長くなるという問題が有る。従来のアクティブ
マトリクス型液晶表示装置の概略構造を図１５に示す。
同図において、アクティブマトリクス型液晶表示装置
は、画素トランジスタとしての薄膜トランジスタ（ＴＦ
Ｔ）が形成されたＴＦＴ基板２５０と、画素マトリクス
の各画素に共通の対向電極を形成した対向基板２５２と
をシール材により貼りあわせ、両基板の隙間に液晶を充
填して封止することにより作製される。
【００１４】ところで、データドライバ回路２００、ゲ
ートドライバ回路２０２、２０６をガラス基板（ＴＦＴ
基板）上に形成した駆動回路一体型液晶表示装置の場
合、各駆動回路、すなわち、図１５におけるデータドラ
イバ回路２００、ゲートドライバ回路２０２、２０６
は、一般的にはシール領域２５４の外側に設けられる。
これは、各ドライバ回路をシール領域より内側に形成し
た場合に、各ドライバ回路に供給される電圧により、液
晶分子が電気分解され、不純物イオンが発生し、表示画
像の劣化が生じるのを防ぐためである。
ートドライバ回路２０２、２０６をガラス基板（ＴＦＴ
基板）上に形成した駆動回路一体型液晶表示装置の場
合、各駆動回路、すなわち、図１５におけるデータドラ
イバ回路２００、ゲートドライバ回路２０２、２０６
は、一般的にはシール領域２５４の外側に設けられる。
これは、各ドライバ回路をシール領域より内側に形成し
た場合に、各ドライバ回路に供給される電圧により、液
晶分子が電気分解され、不純物イオンが発生し、表示画
像の劣化が生じるのを防ぐためである。
【００１５】またデータドライバ回路２００、ゲートド
ライバ回路２０２、２０６をシール領域２５４の外側に
設けるのは、次の理由からでもある。すなわち、シール
領域の内側の液晶を充填するＴＦＴ基板２５０と対向基
板２５２との隙間を制御するためにＴＦＴ基板２５０と
対向基板２５２の間にスペーサーと称するビーズを散布
するが、そのスペーサーがドライバ回路上に乗った場
合、対向基板２５２をＴＦＴ基板２５０の上に重ね合わ
せ圧力をかけて接着する際にスペーサーの有る部分だけ
に大きな圧力がかかり、ドライバ回路内で金属層間のシ
ョートが発生し、歩留まりが低下するのを防止するため
でもある。
ライバ回路２０２、２０６をシール領域２５４の外側に
設けるのは、次の理由からでもある。すなわち、シール
領域の内側の液晶を充填するＴＦＴ基板２５０と対向基
板２５２との隙間を制御するためにＴＦＴ基板２５０と
対向基板２５２の間にスペーサーと称するビーズを散布
するが、そのスペーサーがドライバ回路上に乗った場
合、対向基板２５２をＴＦＴ基板２５０の上に重ね合わ
せ圧力をかけて接着する際にスペーサーの有る部分だけ
に大きな圧力がかかり、ドライバ回路内で金属層間のシ
ョートが発生し、歩留まりが低下するのを防止するため
でもある。
【００１６】上述した理由からデータドライバ回路２０
０から画素マトリクス２５６、あるいはゲートドライバ
回路２０２、２０６から画素マトリクス２５６までの配
線距離が、シール領域２５４のシール幅に制限され、長
くなる。したがって、データ線間の静電結合容量が大き
くなり、ブロック分割駆動時においてデータ線間で他の
データ線の電圧変動に伴って発生するノイズが静電結合
容量を介して飛び込み、画質が劣化するという問題があ
った。
０から画素マトリクス２５６、あるいはゲートドライバ
回路２０２、２０６から画素マトリクス２５６までの配
線距離が、シール領域２５４のシール幅に制限され、長
くなる。したがって、データ線間の静電結合容量が大き
くなり、ブロック分割駆動時においてデータ線間で他の
データ線の電圧変動に伴って発生するノイズが静電結合
容量を介して飛び込み、画質が劣化するという問題があ
った。
【００１７】そこでデータドライバ回路から画素マトリ
クスに至るデータ線をシールドすることによりデータ線
間における静電結合容量を小さくすることが考えられ
る。しかしながら、データ線をシールドするために新た
に金属層を設けることは、製造工程が増加すると共に、
デバイス構造が複雑化するという問題が有る。
クスに至るデータ線をシールドすることによりデータ線
間における静電結合容量を小さくすることが考えられ
る。しかしながら、データ線をシールドするために新た
に金属層を設けることは、製造工程が増加すると共に、
デバイス構造が複雑化するという問題が有る。
【００１８】本発明は、このような事情に鑑みてなされ
たものであり、シールド用に新たに金属層を設けること
なく、データ線間で電圧変動に伴い発生する飛び込みノ
イズを低減し、画質の向上を図ることができるアクティ
ブマトリクス液晶表示装置を提供することを目的とす
る。
たものであり、シールド用に新たに金属層を設けること
なく、データ線間で電圧変動に伴い発生する飛び込みノ
イズを低減し、画質の向上を図ることができるアクティ
ブマトリクス液晶表示装置を提供することを目的とす
る。
【００１９】
【課題を解決するための手段】本発明の適用対象となる
プロジェクタ用アクティブマトリクス液晶表示装置のデ
バイス構造を図１６に示す。プロジェクタ用アクティブ
マトリクス液晶表示装置には、高輝度化の目的から強力
な光が照射される。強力な光が画素薄膜トランジスタ
（ＴＦＴ）に照射された場合、光リーク電流によりコン
トラストの低下、縦クロストークの発生等の問題が生ず
る。そのため画素薄膜トランジスタに光が照射されない
ように画素薄膜トランジスタ（ゲート金属膜３１０によ
りゲートが、またゲート金属膜の下部に位置するポリシ
リコン層３０６にドレイン領域、ソース領域が形成され
ている。）の上部と下部に、それぞれ上部遮光金属膜３
１８と、下部遮光金属膜３０２とを設ける場合がある。
因みに、３００はガラス基板、３０４は絶縁膜、３０８
はゲート絶縁膜、３１２は第１層間絶縁膜、３１４はデ
ータ線を形成する金属膜、３１６は第２層間絶縁膜、３
２０は絶縁膜、３２２は透明電極膜である。
プロジェクタ用アクティブマトリクス液晶表示装置のデ
バイス構造を図１６に示す。プロジェクタ用アクティブ
マトリクス液晶表示装置には、高輝度化の目的から強力
な光が照射される。強力な光が画素薄膜トランジスタ
（ＴＦＴ）に照射された場合、光リーク電流によりコン
トラストの低下、縦クロストークの発生等の問題が生ず
る。そのため画素薄膜トランジスタに光が照射されない
ように画素薄膜トランジスタ（ゲート金属膜３１０によ
りゲートが、またゲート金属膜の下部に位置するポリシ
リコン層３０６にドレイン領域、ソース領域が形成され
ている。）の上部と下部に、それぞれ上部遮光金属膜３
１８と、下部遮光金属膜３０２とを設ける場合がある。
因みに、３００はガラス基板、３０４は絶縁膜、３０８
はゲート絶縁膜、３１２は第１層間絶縁膜、３１４はデ
ータ線を形成する金属膜、３１６は第２層間絶縁膜、３
２０は絶縁膜、３２２は透明電極膜である。
【００２０】本発明では、下部遮光金属膜３０２と、上
部遮光金属膜３１８のような、配線のシールド以外の用
途でデバイスの構成上、必要な金属層を用いてデータ線
のシールドを行うことによりデータ線間の静電結合容量
を小さくするようにしている。
部遮光金属膜３１８のような、配線のシールド以外の用
途でデバイスの構成上、必要な金属層を用いてデータ線
のシールドを行うことによりデータ線間の静電結合容量
を小さくするようにしている。
【００２１】すなわち、上記目的を達成するために請求
項１に記載の発明は、縦横に配置されたデータ線とゲー
ト線との各交点に、画素トランジスタと、該画素トラン
ジスタを介して前記データ線と接続される液晶容量及び
蓄積容量からなる画素が配置されてなる画素マトリクス
と、データ線を駆動するデータドライバ回路と、ゲート
線を駆動するゲートドライバ回路とを同一基板上に作製
し、前記データドライバ回路及びゲートドライバ回路が
前記画素マトリクスの外側に位置するシール領域の外側
に形成されてなるアクティブマトリクス型液晶表示装置
において、前記データドライバ回路と画素マトリクスと
の間に形成されたデータ線全体を、シールド以外の用途
で形成されるデータ線とは異なる金属層を用いて包囲す
るように被覆したことを特徴とする。
項１に記載の発明は、縦横に配置されたデータ線とゲー
ト線との各交点に、画素トランジスタと、該画素トラン
ジスタを介して前記データ線と接続される液晶容量及び
蓄積容量からなる画素が配置されてなる画素マトリクス
と、データ線を駆動するデータドライバ回路と、ゲート
線を駆動するゲートドライバ回路とを同一基板上に作製
し、前記データドライバ回路及びゲートドライバ回路が
前記画素マトリクスの外側に位置するシール領域の外側
に形成されてなるアクティブマトリクス型液晶表示装置
において、前記データドライバ回路と画素マトリクスと
の間に形成されたデータ線全体を、シールド以外の用途
で形成されるデータ線とは異なる金属層を用いて包囲す
るように被覆したことを特徴とする。
【００２２】請求項１に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路とを同一基板上に作製し、前記データドライバ回路及
びゲートドライバ回路が前記画素マトリクスの外側に位
置するシール領域の外側に形成されてなるアクティブマ
トリクス型液晶表示装置において、前記データドライバ
回路と画素マトリクスとの間に形成されたデータ線全体
を、シールド以外の用途で形成されるデータ線とは異な
る金属層を用いて包囲するように被覆したので、シール
ド用に新たに金属層を設けることなく、データ線間にお
ける静電結合容量を小さくすることができ、それ故デー
タ線間で電圧変動に伴い発生する飛び込みノイズを低減
し、画質の向上を図ることができる。またシールド用に
新たに金属層を設ける必要がないので、製造工程を増加
する必要がなく、またデバイス構造が複雑化するのを回
避することができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路とを同一基板上に作製し、前記データドライバ回路及
びゲートドライバ回路が前記画素マトリクスの外側に位
置するシール領域の外側に形成されてなるアクティブマ
トリクス型液晶表示装置において、前記データドライバ
回路と画素マトリクスとの間に形成されたデータ線全体
を、シールド以外の用途で形成されるデータ線とは異な
る金属層を用いて包囲するように被覆したので、シール
ド用に新たに金属層を設けることなく、データ線間にお
ける静電結合容量を小さくすることができ、それ故デー
タ線間で電圧変動に伴い発生する飛び込みノイズを低減
し、画質の向上を図ることができる。またシールド用に
新たに金属層を設ける必要がないので、製造工程を増加
する必要がなく、またデバイス構造が複雑化するのを回
避することができる。
【００２３】また請求項２に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間に
該データ線とは異なる、シールド以外の用途で形成され
る金属層によるシールド配線を前記各データ線と重なら
ないように設けたことを特徴とする。
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間に
該データ線とは異なる、シールド以外の用途で形成され
る金属層によるシールド配線を前記各データ線と重なら
ないように設けたことを特徴とする。
【００２４】請求項２に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路とを同一基板上に作製し、前記データドライバ回路及
びゲートドライバ回路が前記画素マトリクスの外側に位
置するシール領域の外側に形成されてなるアクティブマ
トリクス型液晶表示装置において、前記データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線とは異なる、シールド以外の用途で形成さ
れる金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路とを同一基板上に作製し、前記データドライバ回路及
びゲートドライバ回路が前記画素マトリクスの外側に位
置するシール領域の外側に形成されてなるアクティブマ
トリクス型液晶表示装置において、前記データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線とは異なる、シールド以外の用途で形成さ
れる金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
【００２５】また請求項３に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間に
該データ線と同一の金属層によるシールド配線を前記各
データ線と重ならないように設けたことを特徴とする。
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間に
該データ線と同一の金属層によるシールド配線を前記各
データ線と重ならないように設けたことを特徴とする。
【００２６】請求項３に記載の発明によれば、データ線
とゲート線との各交点に、画素トランジスタと、該画素
トランジスタを介して前記データ線と接続される液晶容
量及び蓄積容量からなる画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路とを同一基板上
に作製し、前記データドライバ回路及びゲートドライバ
回路が前記画素マトリクスの外側に位置するシール領域
の外側に形成されてなるアクティブマトリクス型液晶表
示装置において、前記データドライバ回路と画素マトリ
クスとの間に形成された各データ線間に該データ線と同
一の金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
とゲート線との各交点に、画素トランジスタと、該画素
トランジスタを介して前記データ線と接続される液晶容
量及び蓄積容量からなる画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路とを同一基板上
に作製し、前記データドライバ回路及びゲートドライバ
回路が前記画素マトリクスの外側に位置するシール領域
の外側に形成されてなるアクティブマトリクス型液晶表
示装置において、前記データドライバ回路と画素マトリ
クスとの間に形成された各データ線間に該データ線と同
一の金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
【００２７】また請求項４に記載の発明は、請求項１乃
至３のいずれかに記載のアクティブマトリクス型液晶表
示装置において、前記ゲートドライバ回路と前記画素マ
トリクスとの間に形成されたゲート線のシールド構造を
前記データ線と同一にしたことを特徴とする。
至３のいずれかに記載のアクティブマトリクス型液晶表
示装置において、前記ゲートドライバ回路と前記画素マ
トリクスとの間に形成されたゲート線のシールド構造を
前記データ線と同一にしたことを特徴とする。
【００２８】請求項４に記載の発明によれば、請求項１
乃至３のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
乃至３のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
【００２９】また請求項５に記載の発明は、請求項４に
記載のアクティブマトリクス型液晶表示装置において、
前記画素マトリクスの前記データドライバ回路と反対側
に前記データ線と同一のシールド構造の擬似配線を画素
マトリクスより前記基板周縁部側に延設したことを特徴
とする。
記載のアクティブマトリクス型液晶表示装置において、
前記画素マトリクスの前記データドライバ回路と反対側
に前記データ線と同一のシールド構造の擬似配線を画素
マトリクスより前記基板周縁部側に延設したことを特徴
とする。
【００３０】請求項５に記載の発明によれば、請求項４
に記載のアクティブマトリクス型液晶表示装置におい
て、前記画素マトリクスの前記データドライバ回路と反
対側に前記データ線と同一のシールド構造の擬似配線を
画素マトリクスより前記基板周縁部側に延設するように
したので、画素トランジスタが形成される基板とその対
向基板とを貼りあわせる際にシール領域を請求項４に記
載のアクティブマトリクス液晶表示装置に比して、より
均等に加圧することができ、液晶を充填する隙間を均一
にすることができる。
に記載のアクティブマトリクス型液晶表示装置におい
て、前記画素マトリクスの前記データドライバ回路と反
対側に前記データ線と同一のシールド構造の擬似配線を
画素マトリクスより前記基板周縁部側に延設するように
したので、画素トランジスタが形成される基板とその対
向基板とを貼りあわせる際にシール領域を請求項４に記
載のアクティブマトリクス液晶表示装置に比して、より
均等に加圧することができ、液晶を充填する隙間を均一
にすることができる。
【００３１】請求項６に記載の発明は、縦横に配置され
たデータ線とゲート線との各交点に、画素トランジスタ
と、該画素トランジスタを介して前記データ線と接続さ
れる液晶容量及び蓄積容量からなる画素が配置されてな
る画素マトリクスと、データ線を駆動するデータドライ
バ回路と、ゲート線を駆動するゲートドライバ回路と、
データ線のプリチャージを行うプリチャージ回路とを同
一基板上に作製し、前記データドライバ回路及びゲート
ドライバ回路が前記画素マトリクスの外側に位置するシ
ール領域の外側に形成されてなるアクティブマトリクス
型液晶表示装置において、前記データドライバ回路と画
素マトリクスとの間に形成されたデータ線全体と、前記
プリチャージ回路と画素マトリクスとの間に形成された
データ線全体と、前記プリチャージ回路から前記基板の
周縁部方向に配設された前記データ線と同一の金属層の
擬似配線全体とを、それぞれシールド以外の用途で形成
される前記データ線または擬似配線とは異なる金属層を
用いて包囲するように被覆したことを特徴とする。
たデータ線とゲート線との各交点に、画素トランジスタ
と、該画素トランジスタを介して前記データ線と接続さ
れる液晶容量及び蓄積容量からなる画素が配置されてな
る画素マトリクスと、データ線を駆動するデータドライ
バ回路と、ゲート線を駆動するゲートドライバ回路と、
データ線のプリチャージを行うプリチャージ回路とを同
一基板上に作製し、前記データドライバ回路及びゲート
ドライバ回路が前記画素マトリクスの外側に位置するシ
ール領域の外側に形成されてなるアクティブマトリクス
型液晶表示装置において、前記データドライバ回路と画
素マトリクスとの間に形成されたデータ線全体と、前記
プリチャージ回路と画素マトリクスとの間に形成された
データ線全体と、前記プリチャージ回路から前記基板の
周縁部方向に配設された前記データ線と同一の金属層の
擬似配線全体とを、それぞれシールド以外の用途で形成
される前記データ線または擬似配線とは異なる金属層を
用いて包囲するように被覆したことを特徴とする。
【００３２】請求項６に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成されたデータ線全体
と、前記プリチャージ回路と画素マトリクスとの間に形
成されたデータ線全体と、前記プリチャージ回路から前
記基板の周縁部方向に配設された前記データ線と同一の
金属層の擬似配線全体とを、それぞれシールド以外の用
途で形成される前記データ線または擬似配線とは異なる
金属層を用いて包囲するように被覆したので、シールド
用に新たに金属層を設けることなく、データ線間におけ
る静電結合容量を小さくすることができ、それ故データ
線間で電圧変動に伴い発生する飛び込みノイズを低減
し、画質の向上を図ることができる。またシールド用に
新たに金属層を設ける必要がないので、製造工程を増加
する必要がなく、またデバイス構造が複雑化するのを回
避することができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成されたデータ線全体
と、前記プリチャージ回路と画素マトリクスとの間に形
成されたデータ線全体と、前記プリチャージ回路から前
記基板の周縁部方向に配設された前記データ線と同一の
金属層の擬似配線全体とを、それぞれシールド以外の用
途で形成される前記データ線または擬似配線とは異なる
金属層を用いて包囲するように被覆したので、シールド
用に新たに金属層を設けることなく、データ線間におけ
る静電結合容量を小さくすることができ、それ故データ
線間で電圧変動に伴い発生する飛び込みノイズを低減
し、画質の向上を図ることができる。またシールド用に
新たに金属層を設ける必要がないので、製造工程を増加
する必要がなく、またデバイス構造が複雑化するのを回
避することができる。
【００３３】また請求項７に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
と、データ線のプリチャージを行うプリチャージ回路と
を同一基板上に作製し、前記データドライバ回路及びゲ
ートドライバ回路が前記画素マトリクスの外側に位置す
るシール領域の外側に形成されてなるアクティブマトリ
クス型液晶表示装置において、前記データドライバ回路
と画素マトリクスとの間に形成された各データ線間、前
記プリチャージ回路と画素マトリクスとの間に形成され
た各データ線間、及び前記プリチャージ回路から前記基
板の周縁部方向に配設された前記データ線と同一の金属
層の各擬似配線間に、それぞれ前記データ線または擬似
配線とは異なる、シールド以外の用途で形成される金属
層によるシールド配線を前記各データ線と重ならないよ
うに設けたことを特徴とする。
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
と、データ線のプリチャージを行うプリチャージ回路と
を同一基板上に作製し、前記データドライバ回路及びゲ
ートドライバ回路が前記画素マトリクスの外側に位置す
るシール領域の外側に形成されてなるアクティブマトリ
クス型液晶表示装置において、前記データドライバ回路
と画素マトリクスとの間に形成された各データ線間、前
記プリチャージ回路と画素マトリクスとの間に形成され
た各データ線間、及び前記プリチャージ回路から前記基
板の周縁部方向に配設された前記データ線と同一の金属
層の各擬似配線間に、それぞれ前記データ線または擬似
配線とは異なる、シールド以外の用途で形成される金属
層によるシールド配線を前記各データ線と重ならないよ
うに設けたことを特徴とする。
【００３４】請求項７に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線または擬
似配線とは異なる、シールド以外の用途で形成される金
属層によるシールド配線を前記各データ線と重ならない
ように設けたので、シールド用に新たに金属層を設ける
ことなく、データ線間における静電結合容量を小さくす
ることができ、それ故データ線間で電圧変動に伴い発生
する飛び込みノイズを低減し、画質の向上を図ることが
できる。またシールド用に新たに金属層を設ける必要が
ないので、製造工程を増加する必要がなく、またデバイ
ス構造が複雑化するのを回避することができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線または擬
似配線とは異なる、シールド以外の用途で形成される金
属層によるシールド配線を前記各データ線と重ならない
ように設けたので、シールド用に新たに金属層を設ける
ことなく、データ線間における静電結合容量を小さくす
ることができ、それ故データ線間で電圧変動に伴い発生
する飛び込みノイズを低減し、画質の向上を図ることが
できる。またシールド用に新たに金属層を設ける必要が
ないので、製造工程を増加する必要がなく、またデバイ
ス構造が複雑化するのを回避することができる。
【００３５】また請求項８に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
と、データ線のプリチャージを行うプリチャージ回路と
を同一基板上に作製し、前記データドライバ回路及びゲ
ートドライバ回路が前記画素マトリクスの外側に位置す
るシール領域の外側に形成されてなるアクティブマトリ
クス型液晶表示装置において、前記データドライバ回路
と画素マトリクスとの間に形成された各データ線間、前
記プリチャージ回路と画素マトリクスとの間に形成され
た各データ線間、及び前記プリチャージ回路から前記基
板の周縁部方向に配設された前記データ線と同一の金属
層の各擬似配線間に、それぞれ前記データ線と同一の金
属層によるシールド配線を前記各データ線及び各擬似配
線と重ならないように設けたことを特徴とする。
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタを介して前記データ線と接
続される液晶容量及び蓄積容量からなる画素が配置され
てなる画素マトリクスと、データ線を駆動するデータド
ライバ回路と、ゲート線を駆動するゲートドライバ回路
と、データ線のプリチャージを行うプリチャージ回路と
を同一基板上に作製し、前記データドライバ回路及びゲ
ートドライバ回路が前記画素マトリクスの外側に位置す
るシール領域の外側に形成されてなるアクティブマトリ
クス型液晶表示装置において、前記データドライバ回路
と画素マトリクスとの間に形成された各データ線間、前
記プリチャージ回路と画素マトリクスとの間に形成され
た各データ線間、及び前記プリチャージ回路から前記基
板の周縁部方向に配設された前記データ線と同一の金属
層の各擬似配線間に、それぞれ前記データ線と同一の金
属層によるシールド配線を前記各データ線及び各擬似配
線と重ならないように設けたことを特徴とする。
【００３６】請求項８に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線と同一の
金属層によるシールド配線を前記各データ線及び各擬似
配線と重ならないように設けたので、シールド用に新た
に金属層を設けることなく、データ線間における静電結
合容量を小さくすることができ、それ故データ線間で電
圧変動に伴い発生する飛び込みノイズを低減し、画質の
向上を図ることができる。またシールド用に新たに金属
層を設ける必要がないので、製造工程を増加する必要が
なく、またデバイス構造が複雑化するのを回避すること
ができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線と同一の
金属層によるシールド配線を前記各データ線及び各擬似
配線と重ならないように設けたので、シールド用に新た
に金属層を設けることなく、データ線間における静電結
合容量を小さくすることができ、それ故データ線間で電
圧変動に伴い発生する飛び込みノイズを低減し、画質の
向上を図ることができる。またシールド用に新たに金属
層を設ける必要がないので、製造工程を増加する必要が
なく、またデバイス構造が複雑化するのを回避すること
ができる。
【００３７】また請求項９に記載の発明は、請求項６乃
至８のいずれかに記載のアクティブマトリクス型液晶表
示装置において、前記ゲートドライバ回路と前記画素マ
トリクスとの間に形成されたゲート線のシールド構造を
前記データ線と同一にしたことを特徴とする。
至８のいずれかに記載のアクティブマトリクス型液晶表
示装置において、前記ゲートドライバ回路と前記画素マ
トリクスとの間に形成されたゲート線のシールド構造を
前記データ線と同一にしたことを特徴とする。
【００３８】請求項９に記載の発明によれば、請求項６
乃至８のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、局部的に加圧さ
れることによりデータ線とシールド配線とがショートす
るのを回避することができる。
乃至８のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、局部的に加圧さ
れることによりデータ線とシールド配線とがショートす
るのを回避することができる。
【００３９】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して詳細に説明する。図１には本発明の第１
の実施の形態に係るアクティブマトリクス液晶表示装置
の回路構成が示されている。同図において、アクティブ
マトリクス液晶表示装置は、縦横に配置されたデータ線
Ｄ１〜Ｄｎとゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎ
との各交点に配置された、画素トランジスタ、液晶容量
及び蓄積容量からなる各画素で構成される画素マトリク
ス１と、データ線Ｄ１〜Ｄｎを駆動するデータドライバ
回路２０と、ゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎ
を駆動するゲートドライバ回路３０、３２とを有してい
る。
図面を参照して詳細に説明する。図１には本発明の第１
の実施の形態に係るアクティブマトリクス液晶表示装置
の回路構成が示されている。同図において、アクティブ
マトリクス液晶表示装置は、縦横に配置されたデータ線
Ｄ１〜Ｄｎとゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎ
との各交点に配置された、画素トランジスタ、液晶容量
及び蓄積容量からなる各画素で構成される画素マトリク
ス１と、データ線Ｄ１〜Ｄｎを駆動するデータドライバ
回路２０と、ゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎ
を駆動するゲートドライバ回路３０、３２とを有してい
る。
【００４０】各画素は、例えば、図１においてデータ線
Ｄｊとゲート線Ｇｉとの交点に形成される画素１０を例
にとれば、そのゲートがゲート線Ｇｉに接続され、ソー
スがデータ線Ｄｊに接続された画素薄膜トランジスタ
（ＴＦＴ）１２と、画素薄膜トランジスタ１２のドレイ
ンに接続された液晶容量１４及び蓄積容量１６から構成
されている。またデータドライバ回路２０は、走査回路
２２と、アナログスイッチアレイ２４とを有している。
データ線Ｄ１〜Ｄｎは本実施の形態では６本単位でブロ
ック化され、ブロック１〜ブロックｎに分けられてい
る。
Ｄｊとゲート線Ｇｉとの交点に形成される画素１０を例
にとれば、そのゲートがゲート線Ｇｉに接続され、ソー
スがデータ線Ｄｊに接続された画素薄膜トランジスタ
（ＴＦＴ）１２と、画素薄膜トランジスタ１２のドレイ
ンに接続された液晶容量１４及び蓄積容量１６から構成
されている。またデータドライバ回路２０は、走査回路
２２と、アナログスイッチアレイ２４とを有している。
データ線Ｄ１〜Ｄｎは本実施の形態では６本単位でブロ
ック化され、ブロック１〜ブロックｎに分けられてい
る。
【００４１】データ線Ｄ１〜Ｄｎは、ブロック単位でア
ナログスイッチアレイ２４を構成するスイッチトランジ
スタを介して映像信号が供給されるビデオ信号線ＢＬ１
〜ＢＬ６に接続されている。具体的にはブロック１を例
にとると、データ線Ｄ１〜Ｄ６がゲートが共通接続され
たスイッチトランジスタＱ１〜Ｑ６を介してビデオ信号
線ＢＬ１〜ＢＬ６に接続されている。アナログスイッチ
アレイ２４を構成するスイッチトランジスタＱ１〜Ｑｎ
はブロック毎にゲートが共通接続され、走査回路２２の
出力端子ＳＰ１〜ＳＰｎよりデータ線をブロック分割駆
動するための走査パルスが入力されるようになってい
る。
ナログスイッチアレイ２４を構成するスイッチトランジ
スタを介して映像信号が供給されるビデオ信号線ＢＬ１
〜ＢＬ６に接続されている。具体的にはブロック１を例
にとると、データ線Ｄ１〜Ｄ６がゲートが共通接続され
たスイッチトランジスタＱ１〜Ｑ６を介してビデオ信号
線ＢＬ１〜ＢＬ６に接続されている。アナログスイッチ
アレイ２４を構成するスイッチトランジスタＱ１〜Ｑｎ
はブロック毎にゲートが共通接続され、走査回路２２の
出力端子ＳＰ１〜ＳＰｎよりデータ線をブロック分割駆
動するための走査パルスが入力されるようになってい
る。
【００４２】上記画素マトリクス１と、データドライバ
回路２０と、ゲートドライバ回路３０、３２は、同一基
板上に作製されている。このうちデータドライバ回路２
０と、ゲートドライバ回路３０、３２の各ドライバ回路
は、従来技術の項で説明した理由により、画素マトリク
ス１の外側に位置する図示していない、シール領域の外
側に形成されている。データドライバ回路２０における
アナログスイッチアレイ２４と画素マトリクス１との間
に形成されたデータ線Ｄ１〜Ｄｎの全体が、シールド以
外の用途で形成されるデータ線とは異なる金属層を用い
て被覆されている。この状態を図２に示す。
回路２０と、ゲートドライバ回路３０、３２は、同一基
板上に作製されている。このうちデータドライバ回路２
０と、ゲートドライバ回路３０、３２の各ドライバ回路
は、従来技術の項で説明した理由により、画素マトリク
ス１の外側に位置する図示していない、シール領域の外
側に形成されている。データドライバ回路２０における
アナログスイッチアレイ２４と画素マトリクス１との間
に形成されたデータ線Ｄ１〜Ｄｎの全体が、シールド以
外の用途で形成されるデータ線とは異なる金属層を用い
て被覆されている。この状態を図２に示す。
【００４３】図２はデータドライバ回路２０におけるア
ナログスイッチアレイ２４から画素マトリクス１に至る
配線のレイアウト図である。同図では図１におけるデー
タ線のうちブロック２、ブロック３の部分について示し
ている。同図において中央部分はデータドライバ回路２
０におけるアナログスイッチアレイ２４であり、この部
分にデータ線Ｄ７〜Ｄ１２（ブロック２）、Ｄ１３〜Ｄ
１８（ブロック３）をブロック分割駆動するためのスイ
ッチトランジスタＱ７〜Ｑ１２、Ｑ１３〜Ｑ１８が形成
されている。データ線Ｄ７〜Ｄ１８の長さ方向の大部分
は、それらの上方及び下方の層に位置する、データ線と
は異なる金属層５０により包囲されるように被覆されて
いる。ここで、データ線Ｄ７〜Ｄ１８の長さ方向につい
て図２においては説明の便宜上、一部しか示しておら
ず、またデータ線Ｄ７〜Ｄ１８の長さは、少なくとも、
シール材が塗布されるシール領域の幅以上の長さであ
る。更にアナログスイッチアレイ２４から画素マトリク
スに至るデータ線Ｄ１〜Ｄｎ全体が金属層５０により被
覆されているが、図２では説明の便宜上、一部しか示し
ていない。またこの金属層５０は、実際には２種類の金
属層（上部遮光金属膜、及び下部遮光金属膜）から構成
されている。
ナログスイッチアレイ２４から画素マトリクス１に至る
配線のレイアウト図である。同図では図１におけるデー
タ線のうちブロック２、ブロック３の部分について示し
ている。同図において中央部分はデータドライバ回路２
０におけるアナログスイッチアレイ２４であり、この部
分にデータ線Ｄ７〜Ｄ１２（ブロック２）、Ｄ１３〜Ｄ
１８（ブロック３）をブロック分割駆動するためのスイ
ッチトランジスタＱ７〜Ｑ１２、Ｑ１３〜Ｑ１８が形成
されている。データ線Ｄ７〜Ｄ１８の長さ方向の大部分
は、それらの上方及び下方の層に位置する、データ線と
は異なる金属層５０により包囲されるように被覆されて
いる。ここで、データ線Ｄ７〜Ｄ１８の長さ方向につい
て図２においては説明の便宜上、一部しか示しておら
ず、またデータ線Ｄ７〜Ｄ１８の長さは、少なくとも、
シール材が塗布されるシール領域の幅以上の長さであ
る。更にアナログスイッチアレイ２４から画素マトリク
スに至るデータ線Ｄ１〜Ｄｎ全体が金属層５０により被
覆されているが、図２では説明の便宜上、一部しか示し
ていない。またこの金属層５０は、実際には２種類の金
属層（上部遮光金属膜、及び下部遮光金属膜）から構成
されている。
【００４４】次に図２においてデータ線が金属層５０に
より被覆された部分のデータ線と直交する方向に切断し
たシール領域における断面構造を図３に示す。同図にお
いて６０は薄膜トランジスタ基板であり、薄膜トランジ
スタ基板６０上にはアンダコート膜６４が形成されてお
り、その上に下部遮光金属膜として使用される、データ
線とは異なる金属層がシール領域にまで延設され、下部
シールド金属膜６６をを形成している。また下部シール
ド金属膜６６上に堆積された層間絶縁膜６８中にはデー
タ線７０が一定間隔で形成されている。下部シールド金
属膜６６は、薄膜トランジスタを作製するプロセスで高
温の環境下に晒されるので、高温に耐え得る材料、例え
ば、タングステンシリサイド（ＷＳｉ）が使用される。
図３における上部シールド金属膜７２及び下部シールド
金属膜６６は、図２における金属層５０に相当する。
より被覆された部分のデータ線と直交する方向に切断し
たシール領域における断面構造を図３に示す。同図にお
いて６０は薄膜トランジスタ基板であり、薄膜トランジ
スタ基板６０上にはアンダコート膜６４が形成されてお
り、その上に下部遮光金属膜として使用される、データ
線とは異なる金属層がシール領域にまで延設され、下部
シールド金属膜６６をを形成している。また下部シール
ド金属膜６６上に堆積された層間絶縁膜６８中にはデー
タ線７０が一定間隔で形成されている。下部シールド金
属膜６６は、薄膜トランジスタを作製するプロセスで高
温の環境下に晒されるので、高温に耐え得る材料、例え
ば、タングステンシリサイド（ＷＳｉ）が使用される。
図３における上部シールド金属膜７２及び下部シールド
金属膜６６は、図２における金属層５０に相当する。
【００４５】またデータ線７０の上方には上部遮光金属
膜として使用される、データ線７０とは異なる金属層が
シール領域まで延設され、データ線７０を包囲するよう
に上部シールド金属膜７２を形成している。更に上部シ
ールド金属膜７２の上部には絶縁膜７３が堆積されてい
る。データ線７０、上部シールド金属膜７２は、例え
ば、アルミニウムにより形成されている。
膜として使用される、データ線７０とは異なる金属層が
シール領域まで延設され、データ線７０を包囲するよう
に上部シールド金属膜７２を形成している。更に上部シ
ールド金属膜７２の上部には絶縁膜７３が堆積されてい
る。データ線７０、上部シールド金属膜７２は、例え
ば、アルミニウムにより形成されている。
【００４６】他方、対向ガラス基板６２の表面にはアン
ダコート膜としての絶縁膜７４が形成されている。薄膜
トランジスタ基板６０と対向ガラス基板６２とはシール
材７８と、液晶を充填する隙間の間隔を制御するための
スペーサ７６を介して重ね合わせられている。上部シー
ルド金属膜７２は、その上部遮光金属膜部分に隣接する
画素の液晶層に不要な電界が印加されないように一定電
位に保持されており、また下部シールド金属膜６６は、
その下部遮光金属膜部分がフローティング状態にしてお
くと、薄膜トランジスタのゲートとして作用するので、
これを回避するために一定電位に保持されるように構成
されている。上部シールド金属膜７２、下部シールド金
属膜６６は、それぞれ上部遮光金属膜、下部遮光金属膜
を形成する際にパターニングにより同時に形成される。
ダコート膜としての絶縁膜７４が形成されている。薄膜
トランジスタ基板６０と対向ガラス基板６２とはシール
材７８と、液晶を充填する隙間の間隔を制御するための
スペーサ７６を介して重ね合わせられている。上部シー
ルド金属膜７２は、その上部遮光金属膜部分に隣接する
画素の液晶層に不要な電界が印加されないように一定電
位に保持されており、また下部シールド金属膜６６は、
その下部遮光金属膜部分がフローティング状態にしてお
くと、薄膜トランジスタのゲートとして作用するので、
これを回避するために一定電位に保持されるように構成
されている。上部シールド金属膜７２、下部シールド金
属膜６６は、それぞれ上部遮光金属膜、下部遮光金属膜
を形成する際にパターニングにより同時に形成される。
【００４７】本発明の第１の実施の形態に係るアクティ
ブマトリクス型液晶表示装置によれば、データドライバ
回路と画素マトリクスとの間に形成されたデータ線全体
の長さ方向の大部分を、シールド以外の用途で形成され
るデータ線とは異なる金属層を用いて包囲するように被
覆したので、シールド用に新たに金属層を設けることな
く、データ線間における静電結合容量を小さくすること
ができ、それ故データ線間で電圧変動に伴い発生する飛
び込みノイズを低減し、画質の向上を図ることができ
る。またシールド用に新たに金属層を設ける必要がない
ので、製造工程を増加する必要がなく、またデバイス構
造が複雑化するのを回避することができる。
ブマトリクス型液晶表示装置によれば、データドライバ
回路と画素マトリクスとの間に形成されたデータ線全体
の長さ方向の大部分を、シールド以外の用途で形成され
るデータ線とは異なる金属層を用いて包囲するように被
覆したので、シールド用に新たに金属層を設けることな
く、データ線間における静電結合容量を小さくすること
ができ、それ故データ線間で電圧変動に伴い発生する飛
び込みノイズを低減し、画質の向上を図ることができ
る。またシールド用に新たに金属層を設ける必要がない
ので、製造工程を増加する必要がなく、またデバイス構
造が複雑化するのを回避することができる。
【００４８】次に本発明の第２の実施の形態に係るアク
ティブマトリクス型液晶表示装置について説明する。本
実施の形態に係るアクティブマトリクス型液晶表示装置
の回路構成はデータ線のシールド構造を除き、図１と同
様であるので、重複する説明は、省略し、説明上、回路
構成の必要部分については図１を参照して説明する。図
４は、データドライバ回路２０におけるアナログスイッ
チアレイ２４から画素マトリクス１に至る配線のレイア
ウト図である。
ティブマトリクス型液晶表示装置について説明する。本
実施の形態に係るアクティブマトリクス型液晶表示装置
の回路構成はデータ線のシールド構造を除き、図１と同
様であるので、重複する説明は、省略し、説明上、回路
構成の必要部分については図１を参照して説明する。図
４は、データドライバ回路２０におけるアナログスイッ
チアレイ２４から画素マトリクス１に至る配線のレイア
ウト図である。
【００４９】図４では図１におけるデータ線のうちブロ
ック２、ブロック３の部分について本発明の第２の実施
の形態のシールド構造について示している。同図におい
て中央部分はデータドライバ回路２０におけるアナログ
スイッチアレイ２４であり、この部分にデータ線Ｄ７〜
Ｄ１２（ブロック２）、Ｄ１３〜Ｄ１８（ブロック３）
をブロック分割駆動するためのスイッチトランジスタＱ
７〜Ｑ１２、Ｑ１３〜Ｑ１８が形成されている。データ
線Ｄ７〜Ｄ１８は、データ線とは異なる、シールド以外
の用途で形成される金属層６６Ａ，７２Ａをシール領域
までデータ線と重ならないように延設することによりシ
ールドされている。
ック２、ブロック３の部分について本発明の第２の実施
の形態のシールド構造について示している。同図におい
て中央部分はデータドライバ回路２０におけるアナログ
スイッチアレイ２４であり、この部分にデータ線Ｄ７〜
Ｄ１２（ブロック２）、Ｄ１３〜Ｄ１８（ブロック３）
をブロック分割駆動するためのスイッチトランジスタＱ
７〜Ｑ１２、Ｑ１３〜Ｑ１８が形成されている。データ
線Ｄ７〜Ｄ１８は、データ線とは異なる、シールド以外
の用途で形成される金属層６６Ａ，７２Ａをシール領域
までデータ線と重ならないように延設することによりシ
ールドされている。
【００５０】次に図４においてデータ線が金属層６６
Ａ，７２Ａによりシールドされた部分のデータ線と直交
する方向に切断したシール領域における断面構造を図５
に示す。同図において６０は薄膜トランジスタ基板であ
り、薄膜トランジスタ基板６０上にはアンダコート膜６
４が形成されており、その上に下部遮光金属膜として使
用される、データ線とは異なる金属層がシール領域にま
でデータ線と重ならないように延設され、下部シールド
金属膜６６Ａを形成している。また下部シールド金属膜
６６Ａ上に堆積された層間絶縁膜６８Ａ中にはデータ線
７０が一定間隔で形成されている。下部シールド金属膜
６６Ａは、第１の実施の形態と同様に、高温に耐え得る
材料、例えば、タングステンシリサイド（ＷＳｉ）が使
用される。
Ａ，７２Ａによりシールドされた部分のデータ線と直交
する方向に切断したシール領域における断面構造を図５
に示す。同図において６０は薄膜トランジスタ基板であ
り、薄膜トランジスタ基板６０上にはアンダコート膜６
４が形成されており、その上に下部遮光金属膜として使
用される、データ線とは異なる金属層がシール領域にま
でデータ線と重ならないように延設され、下部シールド
金属膜６６Ａを形成している。また下部シールド金属膜
６６Ａ上に堆積された層間絶縁膜６８Ａ中にはデータ線
７０が一定間隔で形成されている。下部シールド金属膜
６６Ａは、第１の実施の形態と同様に、高温に耐え得る
材料、例えば、タングステンシリサイド（ＷＳｉ）が使
用される。
【００５１】またデータ線７０の上方には上部遮光金属
膜として使用される、データ線７０とは異なる金属層が
シール領域までデータ線７０に重ならないように延設さ
れ、上部シールド金属膜７２Ａを形成している。更に上
部シールド金属膜７２Ａの上部には絶縁膜７３が堆積さ
れている。データ線７０、上部シールド金属膜７２Ａ
は、例えば、アルミニウムにより形成されている。上部
シールド金属膜７２Ａ、下部シールド金属膜６６Ａは、
それぞれ上部遮光金属膜、下部遮光金属膜の形成時にパ
ターニングすることにより同時に形成される。
膜として使用される、データ線７０とは異なる金属層が
シール領域までデータ線７０に重ならないように延設さ
れ、上部シールド金属膜７２Ａを形成している。更に上
部シールド金属膜７２Ａの上部には絶縁膜７３が堆積さ
れている。データ線７０、上部シールド金属膜７２Ａ
は、例えば、アルミニウムにより形成されている。上部
シールド金属膜７２Ａ、下部シールド金属膜６６Ａは、
それぞれ上部遮光金属膜、下部遮光金属膜の形成時にパ
ターニングすることにより同時に形成される。
【００５２】他方、対向ガラス基板６２の表面にはアン
ダコート膜としての絶縁膜７４が形成されている。薄膜
トランジスタ基板６０と対向ガラス基板６２とはシール
材７８と、液晶を充填する隙間の間隔を制御するための
スペーサ７６を介して重ね合わせられている。上部シー
ルド金属膜７２Ａ、下部シールド金属膜６６Ａは、第１
の実施の形態と同様の理由により、それぞれ一定電位に
保持されるように構成されている。
ダコート膜としての絶縁膜７４が形成されている。薄膜
トランジスタ基板６０と対向ガラス基板６２とはシール
材７８と、液晶を充填する隙間の間隔を制御するための
スペーサ７６を介して重ね合わせられている。上部シー
ルド金属膜７２Ａ、下部シールド金属膜６６Ａは、第１
の実施の形態と同様の理由により、それぞれ一定電位に
保持されるように構成されている。
【００５３】本発明の第２の実施の形態に係るアクティ
ブマトリクス型液晶表示装置によれば、データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線とは異なる、シールド以外の用途で形成さ
れる金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
ブマトリクス型液晶表示装置によれば、データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線とは異なる、シールド以外の用途で形成さ
れる金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
【００５４】本発明の第３の実施の形態に係るアクティ
ブマトリクス型液晶表示装置について説明する。本実施
の形態に係るアクティブマトリクス型液晶表示装置の回
路構成はデータ線のシールド構造を除き、図１に示した
ものと同一であるので、重複する説明は省略する。ま
た、データドライバ回路２０におけるアナログスイッチ
アレイ２４から画素マトリクス１に至る配線のレイアウ
トは図４と同様であるので、省略する。
ブマトリクス型液晶表示装置について説明する。本実施
の形態に係るアクティブマトリクス型液晶表示装置の回
路構成はデータ線のシールド構造を除き、図１に示した
ものと同一であるので、重複する説明は省略する。ま
た、データドライバ回路２０におけるアナログスイッチ
アレイ２４から画素マトリクス１に至る配線のレイアウ
トは図４と同様であるので、省略する。
【００５５】図６は、第２の実施の形態に係るアクティ
ブマトリクス型液晶表示装置のデータ線のシールド構
造、すなわちデータ線と直交する方向に切断したシール
領域における断面構造を示している。同図に示すように
図５に示すデータ線のシールド構造と異なるのは、各デ
ータ線７０間にデータ線７０と同一の金属層によるシー
ルド配線７０Ａをデータ線７０と重ならないように設け
た点である。図５に示した要素と同一の要素については
同一の符号を付し、重複する説明は省略する。尚、図６
において、６５は絶縁層であり、シールド配線７０Ａ
は、一定電位に保持されている。シールド配線７０Ａ
は、データ線７０を形成する際にパターニングすること
にりデータ線７０と共に同時に形成される。
ブマトリクス型液晶表示装置のデータ線のシールド構
造、すなわちデータ線と直交する方向に切断したシール
領域における断面構造を示している。同図に示すように
図５に示すデータ線のシールド構造と異なるのは、各デ
ータ線７０間にデータ線７０と同一の金属層によるシー
ルド配線７０Ａをデータ線７０と重ならないように設け
た点である。図５に示した要素と同一の要素については
同一の符号を付し、重複する説明は省略する。尚、図６
において、６５は絶縁層であり、シールド配線７０Ａ
は、一定電位に保持されている。シールド配線７０Ａ
は、データ線７０を形成する際にパターニングすること
にりデータ線７０と共に同時に形成される。
【００５６】本発明の第３の実施の形態に係るアクティ
ブマトリクス型液晶表示装置によれば、データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線と同一の金属層によるシールド配線を前記
各データ線と重ならないように設けたので、シールド用
に新たに金属層を設けることなく、データ線間における
静電結合容量を小さくすることができ、それ故データ線
間で電圧変動に伴い発生する飛び込みノイズを低減し、
画質の向上を図ることができる。またシールド用に新た
に金属層を設ける必要がないので、製造工程を増加する
必要がなく、またデバイス構造が複雑化するのを回避す
ることができる。
ブマトリクス型液晶表示装置によれば、データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線と同一の金属層によるシールド配線を前記
各データ線と重ならないように設けたので、シールド用
に新たに金属層を設けることなく、データ線間における
静電結合容量を小さくすることができ、それ故データ線
間で電圧変動に伴い発生する飛び込みノイズを低減し、
画質の向上を図ることができる。またシールド用に新た
に金属層を設ける必要がないので、製造工程を増加する
必要がなく、またデバイス構造が複雑化するのを回避す
ることができる。
【００５７】本発明の第４の実施の形態に係るアクティ
ブマトリクス型液晶表示装置について説明する。本実施
の形態に係るアクティブマトリクス型液晶表示装置の回
路構成自体は図１に示した第１の実施の形態に係るアク
ティブマトリクス型液晶表示装置と基本的に同一である
のでその説明は省略する。本実施の形態に係るアクティ
ブマトリクス型液晶表示装置の配線構造を示す平面図を
図７に、図７における各部の断面図を図９〜図１１に示
す。図９は図７におけるＡ−Ａ切断線による断面図、図
１０は図７におけるＢ−Ｂ切断線による断面図、図１１
は図７におけるＣ−Ｃ切断線による断面図である。
ブマトリクス型液晶表示装置について説明する。本実施
の形態に係るアクティブマトリクス型液晶表示装置の回
路構成自体は図１に示した第１の実施の形態に係るアク
ティブマトリクス型液晶表示装置と基本的に同一である
のでその説明は省略する。本実施の形態に係るアクティ
ブマトリクス型液晶表示装置の配線構造を示す平面図を
図７に、図７における各部の断面図を図９〜図１１に示
す。図９は図７におけるＡ−Ａ切断線による断面図、図
１０は図７におけるＢ−Ｂ切断線による断面図、図１１
は図７におけるＣ−Ｃ切断線による断面図である。
【００５８】本実施の形態に係るアクティブマトリクス
型液晶表示装置が、他の実施の形態と配線構造で異なる
のは、図７においてゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜
Ｇ２ｎのシールド構造をデータ線Ｄ１〜Ｄｎと同一にし
た点と、画素マトリクス１に対しデータドライバ回路２
０の反対側にデータと同一のシールド構造の擬似配線Ｍ
１〜Ｍｎを画素マトリクス１より薄膜トランジスタ基板
６０（対向ガラス基板６２）周縁部側に設けた点であ
る。尚、図７において、９２は薄膜トランジスタ基板６
０と対向ガラス基板６２を貼り合せた際に形成されるシ
ール領域、９０は接続パッド、９６は液晶注入口であ
る。
型液晶表示装置が、他の実施の形態と配線構造で異なる
のは、図７においてゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜
Ｇ２ｎのシールド構造をデータ線Ｄ１〜Ｄｎと同一にし
た点と、画素マトリクス１に対しデータドライバ回路２
０の反対側にデータと同一のシールド構造の擬似配線Ｍ
１〜Ｍｎを画素マトリクス１より薄膜トランジスタ基板
６０（対向ガラス基板６２）周縁部側に設けた点であ
る。尚、図７において、９２は薄膜トランジスタ基板６
０と対向ガラス基板６２を貼り合せた際に形成されるシ
ール領域、９０は接続パッド、９６は液晶注入口であ
る。
【００５９】図９に示すようにデータドライバ回路２０
から画素マトリクス１に至るデータ線のシールド構造
は、図２、図３に示した第１の実施の形態に係るアクテ
ィブマトリクス型液晶表示装置と同一である。すなわち
データ線全体の長さ方向の大部分を上部シールド金属膜
７２、下部シールド金属膜６６により包囲するように形
成されている。図９はデータ線の縦断面のシールド構造
を示している。同図において、データ線７０、薄膜トラ
ンジスタ基板６０と対向ガラス基板６２とがスペーサ７
６により一定の間隙を保持した状態でシール材７８によ
り貼り合わされ、その間隙には液晶が充填され、液晶層
１０５を形成している。１０４は透明電極であり、例え
ば、ＩＴＯ膜により形成されている。また１０３はアン
ダコート膜、１１０、１２０は絶縁層である。
から画素マトリクス１に至るデータ線のシールド構造
は、図２、図３に示した第１の実施の形態に係るアクテ
ィブマトリクス型液晶表示装置と同一である。すなわち
データ線全体の長さ方向の大部分を上部シールド金属膜
７２、下部シールド金属膜６６により包囲するように形
成されている。図９はデータ線の縦断面のシールド構造
を示している。同図において、データ線７０、薄膜トラ
ンジスタ基板６０と対向ガラス基板６２とがスペーサ７
６により一定の間隙を保持した状態でシール材７８によ
り貼り合わされ、その間隙には液晶が充填され、液晶層
１０５を形成している。１０４は透明電極であり、例え
ば、ＩＴＯ膜により形成されている。また１０３はアン
ダコート膜、１１０、１２０は絶縁層である。
【００６０】薄膜トランジスタ基板６０上には、データ
線７０を挟んで上下に上部遮光金属層、下部遮光金属層
を、それぞれシール領域まで延設して形成した上部シー
ルド金属膜７２、下部シールド金属膜６６により包囲す
るように形成されている。また１００はゲート金属膜、
１０１はポリシリコン膜であり。ゲート金属膜１００直
下に形成されたポリシリコン膜１０１には不純物注入に
よりドレイン領域、ソース領域が形成され、画素薄膜ト
ランジスタが形成されている。この画素薄膜トランジス
タとアナログスイッチアレイを構成するスイッチトラン
ジスタ１０２は、画素薄膜トランジスタを、ポリシリコ
ン膜を用いて形成しているので、同一工程で作製され
る。
線７０を挟んで上下に上部遮光金属層、下部遮光金属層
を、それぞれシール領域まで延設して形成した上部シー
ルド金属膜７２、下部シールド金属膜６６により包囲す
るように形成されている。また１００はゲート金属膜、
１０１はポリシリコン膜であり。ゲート金属膜１００直
下に形成されたポリシリコン膜１０１には不純物注入に
よりドレイン領域、ソース領域が形成され、画素薄膜ト
ランジスタが形成されている。この画素薄膜トランジス
タとアナログスイッチアレイを構成するスイッチトラン
ジスタ１０２は、画素薄膜トランジスタを、ポリシリコ
ン膜を用いて形成しているので、同一工程で作製され
る。
【００６１】尚、薄膜トランジスタ基板６０上で金属
膜、金属層、ポリシリコン膜以外の部分は絶縁層である
が、便宜上、その詳細は説明を省略してある。本実施の
形態に係るアクティブマトリクス型液晶表示装置では、
図１０に示すようにゲート線（Ｇ１１〜Ｇ１ｎ、Ｇ２１
〜Ｇ２ｎ）のシールド構造をデータ線（Ｄ１〜Ｄｎ）と
同一にしている。図１０ではゲート線を符号１３０で示
している。図１０において、ゲート金属膜１００と接続
されているゲート線１３０を、ゲート線１３０を挟んで
上下に上部遮光金属層、下部遮光金属層を、それぞれシ
ール領域まで延設して形成した上部シールド金属膜７
２、下部シールド金属膜６６により包囲するように形成
されている。また１４０はゲートドライバ回路３０内の
バッファゲートである。その他の構成は図９と同様であ
る。
膜、金属層、ポリシリコン膜以外の部分は絶縁層である
が、便宜上、その詳細は説明を省略してある。本実施の
形態に係るアクティブマトリクス型液晶表示装置では、
図１０に示すようにゲート線（Ｇ１１〜Ｇ１ｎ、Ｇ２１
〜Ｇ２ｎ）のシールド構造をデータ線（Ｄ１〜Ｄｎ）と
同一にしている。図１０ではゲート線を符号１３０で示
している。図１０において、ゲート金属膜１００と接続
されているゲート線１３０を、ゲート線１３０を挟んで
上下に上部遮光金属層、下部遮光金属層を、それぞれシ
ール領域まで延設して形成した上部シールド金属膜７
２、下部シールド金属膜６６により包囲するように形成
されている。また１４０はゲートドライバ回路３０内の
バッファゲートである。その他の構成は図９と同様であ
る。
【００６２】図１１は、図７における擬似配線のシール
ド構造の縦断面を示している。同図では擬似配線を符号
１５０として示している。このシールド構造は図９に示
すものと同一であるので、同一の要素には同一の符号を
付し、説明を省略する。
ド構造の縦断面を示している。同図では擬似配線を符号
１５０として示している。このシールド構造は図９に示
すものと同一であるので、同一の要素には同一の符号を
付し、説明を省略する。
【００６３】本発明の実施の形態に係るアクティブマト
リクス型液晶表示装置によれば、ゲートドライバ回路と
画素マトリクスとの間に形成されたゲート線のシールド
構造をデータ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
リクス型液晶表示装置によれば、ゲートドライバ回路と
画素マトリクスとの間に形成されたゲート線のシールド
構造をデータ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
【００６４】また本発明の実施の形態に係るアクティブ
マトリクス型液晶表示装置によれば、ゲートドライバ回
路と画素マトリクスとの間に形成されたゲート線のシー
ルド構造をデータ線と同一にし、かつ画素マトリクスに
対してデータドライバ回路と反対側にデータ線と同一の
シールド構造の擬似配線を画素マトリクスより基板周縁
部側に延設するようにしたので、画素トランジスタが形
成される基板とその対向基板とを貼りあわせる際にシー
ル領域を、より均等に加圧することができ、液晶を充填
する隙間を均一にすることができる。
マトリクス型液晶表示装置によれば、ゲートドライバ回
路と画素マトリクスとの間に形成されたゲート線のシー
ルド構造をデータ線と同一にし、かつ画素マトリクスに
対してデータドライバ回路と反対側にデータ線と同一の
シールド構造の擬似配線を画素マトリクスより基板周縁
部側に延設するようにしたので、画素トランジスタが形
成される基板とその対向基板とを貼りあわせる際にシー
ル領域を、より均等に加圧することができ、液晶を充填
する隙間を均一にすることができる。
【００６５】尚、本実施の形態ではデータ線、ゲート線
及び擬似配線のシールド構造を第１の実施の形態におけ
るデータ線のシールド構造と同一にしたが、第２、第３
の実施の形態と同様のシールド構造にしてもよい。
及び擬似配線のシールド構造を第１の実施の形態におけ
るデータ線のシールド構造と同一にしたが、第２、第３
の実施の形態と同様のシールド構造にしてもよい。
【００６６】次に本発明の第５の実施の形態に係るアク
ティブマトリクス型液晶表示装置について説明する。本
実施の形態に係るアクティブマトリクス型液晶表示装置
の回路構成自体は図１に示した第１の実施の形態に係る
アクティブマトリクス型液晶表示装置と基本的に同一で
あるのでその説明は省略する。本実施の形態に係るアク
ティブマトリクス型液晶表示装置の配線構造を示す平面
図を図８に示す。本実施の形態に係るアクティブマトリ
クス型液晶表示装置は、縦横に配置されたデータ線Ｄ１
〜Ｄｎとゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎとの
各交点に、画素トランジスタと、この画素トランジスタ
を介してデータ線と接続される液晶容量及び蓄積容量か
らなる画素が配置されてなる画素マトリクス１と、デー
タ線Ｄ１〜Ｄｎを駆動するデータドライバ回路２０と、
ゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎを駆動するゲ
ートドライバ回路３０、３２と、データ線Ｄ１〜Ｄｎの
プリチャージを行うプリチャージ回路９８とを同一基板
６０上に作製し、データドライバ回路２０及びゲートド
ライバ回路３０が画素マトリクス１の外側に位置するシ
ール領域９２の外側に形成されている。
ティブマトリクス型液晶表示装置について説明する。本
実施の形態に係るアクティブマトリクス型液晶表示装置
の回路構成自体は図１に示した第１の実施の形態に係る
アクティブマトリクス型液晶表示装置と基本的に同一で
あるのでその説明は省略する。本実施の形態に係るアク
ティブマトリクス型液晶表示装置の配線構造を示す平面
図を図８に示す。本実施の形態に係るアクティブマトリ
クス型液晶表示装置は、縦横に配置されたデータ線Ｄ１
〜Ｄｎとゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎとの
各交点に、画素トランジスタと、この画素トランジスタ
を介してデータ線と接続される液晶容量及び蓄積容量か
らなる画素が配置されてなる画素マトリクス１と、デー
タ線Ｄ１〜Ｄｎを駆動するデータドライバ回路２０と、
ゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎを駆動するゲ
ートドライバ回路３０、３２と、データ線Ｄ１〜Ｄｎの
プリチャージを行うプリチャージ回路９８とを同一基板
６０上に作製し、データドライバ回路２０及びゲートド
ライバ回路３０が画素マトリクス１の外側に位置するシ
ール領域９２の外側に形成されている。
【００６７】本実施の形態に係るアクティブマトリクス
型液晶表示装置では、データドライバ回路２０と画素マ
トリクス１との間に形成されたデータ線Ｄ１〜Ｄｎ、プ
リチャージ回路９８と画素マトリクス１との間に形成さ
れたデータ線Ｄ１‘〜Ｄｎ’、プリチャージ回路９８か
ら基板６０の周縁部方向に配設されたデータ線Ｄ１〜Ｄ
ｎと同一の金属層で形成された擬似配線Ｍ１〜Ｍｎ、及
びゲートドライバ回路３０、３２と画素マトリクス１と
の間に形成されたゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ
２ｎのシールド構造をすべて、同一にしたものである。
型液晶表示装置では、データドライバ回路２０と画素マ
トリクス１との間に形成されたデータ線Ｄ１〜Ｄｎ、プ
リチャージ回路９８と画素マトリクス１との間に形成さ
れたデータ線Ｄ１‘〜Ｄｎ’、プリチャージ回路９８か
ら基板６０の周縁部方向に配設されたデータ線Ｄ１〜Ｄ
ｎと同一の金属層で形成された擬似配線Ｍ１〜Ｍｎ、及
びゲートドライバ回路３０、３２と画素マトリクス１と
の間に形成されたゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ
２ｎのシールド構造をすべて、同一にしたものである。
【００６８】ここでデータ線Ｄ１〜Ｄｎ、その他の配線
のシールド構造を、第１、第２、第３の実施の形態に係
るアクティブマトリクス型液晶表示装置と同一構造とす
ることにより第１、第２、第３の実施の形態に係るアク
ティブマトリクス型液晶表示装置と同様の効果が得られ
る。
のシールド構造を、第１、第２、第３の実施の形態に係
るアクティブマトリクス型液晶表示装置と同一構造とす
ることにより第１、第２、第３の実施の形態に係るアク
ティブマトリクス型液晶表示装置と同様の効果が得られ
る。
【００６９】本発明の第５の実施の形態に係るアクティ
ブマトリクス型液晶表示装置によれば、縦横に配置され
たデータ線とゲート線との各交点に、画素トランジスタ
と、該画素トランジスタを介して前記データ線と接続さ
れる液晶容量及び蓄積容量からなる画素が配置されてな
る画素マトリクスと、データ線を駆動するデータドライ
バ回路と、ゲート線を駆動するゲートドライバ回路と、
データ線のプリチャージを行うプリチャージ回路とを同
一基板上に作製し、データドライバ回路及びゲートドラ
イバ回路が画素マトリクスの外側に位置するシール領域
の外側に形成されてなるアクティブマトリクス型液晶表
示装置において、データドライバ回路２０と画素マトリ
クス１との間に形成されたデータ線Ｄ１〜Ｄｎ、プリチ
ャージ回路９８と画素マトリクス１との間に形成された
データ線Ｄ１‘〜Ｄｎ’、プリチャージ回路９８から基
板６０の周縁部方向に配設されたデータ線Ｄ１〜Ｄｎと
同一の金属層で形成された擬似配線Ｍ１〜Ｍｎ、及びゲ
ートドライバ回路３０、３２と画素マトリクス１との間
に形成されたゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎ
のシールド構造をすべて、同一にしたので、画素トラン
ジスタが形成される基板とその対向基板とを貼りあわせ
る際にシール領域を均等に加圧することができ、液晶を
充填する隙間を均一にすることができる。
ブマトリクス型液晶表示装置によれば、縦横に配置され
たデータ線とゲート線との各交点に、画素トランジスタ
と、該画素トランジスタを介して前記データ線と接続さ
れる液晶容量及び蓄積容量からなる画素が配置されてな
る画素マトリクスと、データ線を駆動するデータドライ
バ回路と、ゲート線を駆動するゲートドライバ回路と、
データ線のプリチャージを行うプリチャージ回路とを同
一基板上に作製し、データドライバ回路及びゲートドラ
イバ回路が画素マトリクスの外側に位置するシール領域
の外側に形成されてなるアクティブマトリクス型液晶表
示装置において、データドライバ回路２０と画素マトリ
クス１との間に形成されたデータ線Ｄ１〜Ｄｎ、プリチ
ャージ回路９８と画素マトリクス１との間に形成された
データ線Ｄ１‘〜Ｄｎ’、プリチャージ回路９８から基
板６０の周縁部方向に配設されたデータ線Ｄ１〜Ｄｎと
同一の金属層で形成された擬似配線Ｍ１〜Ｍｎ、及びゲ
ートドライバ回路３０、３２と画素マトリクス１との間
に形成されたゲート線Ｇ１１〜Ｇ１ｎ、Ｇ２１〜Ｇ２ｎ
のシールド構造をすべて、同一にしたので、画素トラン
ジスタが形成される基板とその対向基板とを貼りあわせ
る際にシール領域を均等に加圧することができ、液晶を
充填する隙間を均一にすることができる。
【００７０】
【発明の効果】以上に説明したように、請求項１に記載
の発明によれば、請求項１に記載の発明によれば、縦横
に配置されたデータ線とゲート線との各交点に、画素ト
ランジスタと、該画素トランジスタを介して前記データ
線と接続される液晶容量及び蓄積容量からなる画素が配
置されてなる画素マトリクスと、データ線を駆動するデ
ータドライバ回路と、ゲート線を駆動するゲートドライ
バ回路とを同一基板上に作製し、前記データドライバ回
路及びゲートドライバ回路が前記画素マトリクスの外側
に位置するシール領域の外側に形成されてなるアクティ
ブマトリクス型液晶表示装置において、前記データドラ
イバ回路と画素マトリクスとの間に形成されたデータ線
全体を、シールド以外の用途で形成されるデータ線とは
異なる金属層を用いて包囲するように被覆したので、シ
ールド用に新たに金属層を設けることなく、データ線間
における静電結合容量を小さくすることができ、それ故
データ線間で電圧変動に伴い発生する飛び込みノイズを
低減し、画質の向上を図ることができる。またシールド
用に新たに金属層を設ける必要がないので、製造工程を
増加する必要がなく、またデバイス構造が複雑化するの
を回避することができる。
の発明によれば、請求項１に記載の発明によれば、縦横
に配置されたデータ線とゲート線との各交点に、画素ト
ランジスタと、該画素トランジスタを介して前記データ
線と接続される液晶容量及び蓄積容量からなる画素が配
置されてなる画素マトリクスと、データ線を駆動するデ
ータドライバ回路と、ゲート線を駆動するゲートドライ
バ回路とを同一基板上に作製し、前記データドライバ回
路及びゲートドライバ回路が前記画素マトリクスの外側
に位置するシール領域の外側に形成されてなるアクティ
ブマトリクス型液晶表示装置において、前記データドラ
イバ回路と画素マトリクスとの間に形成されたデータ線
全体を、シールド以外の用途で形成されるデータ線とは
異なる金属層を用いて包囲するように被覆したので、シ
ールド用に新たに金属層を設けることなく、データ線間
における静電結合容量を小さくすることができ、それ故
データ線間で電圧変動に伴い発生する飛び込みノイズを
低減し、画質の向上を図ることができる。またシールド
用に新たに金属層を設ける必要がないので、製造工程を
増加する必要がなく、またデバイス構造が複雑化するの
を回避することができる。
【００７１】請求項２に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路とを同一基板上に作製し、前記データドライバ回路及
びゲートドライバ回路が前記画素マトリクスの外側に位
置するシール領域の外側に形成されてなるアクティブマ
トリクス型液晶表示装置において、前記データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線とは異なる、シールド以外の用途で形成さ
れる金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路とを同一基板上に作製し、前記データドライバ回路及
びゲートドライバ回路が前記画素マトリクスの外側に位
置するシール領域の外側に形成されてなるアクティブマ
トリクス型液晶表示装置において、前記データドライバ
回路と画素マトリクスとの間に形成された各データ線間
に該データ線とは異なる、シールド以外の用途で形成さ
れる金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
【００７２】請求項３に記載の発明によれば、データ線
とゲート線との各交点に、画素トランジスタと、該画素
トランジスタを介して前記データ線と接続される液晶容
量及び蓄積容量からなる画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路とを同一基板上
に作製し、前記データドライバ回路及びゲートドライバ
回路が前記画素マトリクスの外側に位置するシール領域
の外側に形成されてなるアクティブマトリクス型液晶表
示装置において、前記データドライバ回路と画素マトリ
クスとの間に形成された各データ線間に該データ線と同
一の金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
とゲート線との各交点に、画素トランジスタと、該画素
トランジスタを介して前記データ線と接続される液晶容
量及び蓄積容量からなる画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路とを同一基板上
に作製し、前記データドライバ回路及びゲートドライバ
回路が前記画素マトリクスの外側に位置するシール領域
の外側に形成されてなるアクティブマトリクス型液晶表
示装置において、前記データドライバ回路と画素マトリ
クスとの間に形成された各データ線間に該データ線と同
一の金属層によるシールド配線を前記各データ線と重な
らないように設けたので、シールド用に新たに金属層を
設けることなく、データ線間における静電結合容量を小
さくすることができ、それ故データ線間で電圧変動に伴
い発生する飛び込みノイズを低減し、画質の向上を図る
ことができる。またシールド用に新たに金属層を設ける
必要がないので、製造工程を増加する必要がなく、また
デバイス構造が複雑化するのを回避することができる。
【００７３】請求項４に記載の発明によれば、請求項１
乃至３のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
乃至３のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
【００７４】請求項５に記載の発明によれば、請求項４
に記載のアクティブマトリクス型液晶表示装置におい
て、前記画素マトリクスの前記データドライバ回路と反
対側に前記データ線と同一のシールド構造の擬似配線を
画素マトリクスより前記基板周縁部側に延設するように
したので、画素トランジスタが形成される基板とその対
向基板とを貼りあわせる際にシール領域を請求項４に記
載のアクティブマトリクス液晶表示装置に比して、より
均等に加圧することができ、液晶を充填する隙間を均一
にすることができる。
に記載のアクティブマトリクス型液晶表示装置におい
て、前記画素マトリクスの前記データドライバ回路と反
対側に前記データ線と同一のシールド構造の擬似配線を
画素マトリクスより前記基板周縁部側に延設するように
したので、画素トランジスタが形成される基板とその対
向基板とを貼りあわせる際にシール領域を請求項４に記
載のアクティブマトリクス液晶表示装置に比して、より
均等に加圧することができ、液晶を充填する隙間を均一
にすることができる。
【００７５】請求項６に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成されたデータ線全体
と、前記プリチャージ回路と画素マトリクスとの間に形
成されたデータ線全体と、前記プリチャージ回路から前
記基板の周縁部方向に配設された前記データ線と同一の
金属層の擬似配線全体とを、それぞれシールド以外の用
途で形成される前記データ線または擬似配線とは異なる
金属層を用いて包囲するように被覆したので、シールド
用に新たに金属層を設けることなく、データ線間におけ
る静電結合容量を小さくすることができ、それ故データ
線間で電圧変動に伴い発生する飛び込みノイズを低減
し、画質の向上を図ることができる。またシールド用に
新たに金属層を設ける必要がないので、製造工程を増加
する必要がなく、またデバイス構造が複雑化するのを回
避することができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成されたデータ線全体
と、前記プリチャージ回路と画素マトリクスとの間に形
成されたデータ線全体と、前記プリチャージ回路から前
記基板の周縁部方向に配設された前記データ線と同一の
金属層の擬似配線全体とを、それぞれシールド以外の用
途で形成される前記データ線または擬似配線とは異なる
金属層を用いて包囲するように被覆したので、シールド
用に新たに金属層を設けることなく、データ線間におけ
る静電結合容量を小さくすることができ、それ故データ
線間で電圧変動に伴い発生する飛び込みノイズを低減
し、画質の向上を図ることができる。またシールド用に
新たに金属層を設ける必要がないので、製造工程を増加
する必要がなく、またデバイス構造が複雑化するのを回
避することができる。
【００７６】請求項７に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線または擬
似配線とは異なる、シールド以外の用途で形成される金
属層によるシールド配線を前記各データ線と重ならない
ように設けたので、シールド用に新たに金属層を設ける
ことなく、データ線間における静電結合容量を小さくす
ることができ、それ故データ線間で電圧変動に伴い発生
する飛び込みノイズを低減し、画質の向上を図ることが
できる。またシールド用に新たに金属層を設ける必要が
ないので、製造工程を増加する必要がなく、またデバイ
ス構造が複雑化するのを回避することができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線または擬
似配線とは異なる、シールド以外の用途で形成される金
属層によるシールド配線を前記各データ線と重ならない
ように設けたので、シールド用に新たに金属層を設ける
ことなく、データ線間における静電結合容量を小さくす
ることができ、それ故データ線間で電圧変動に伴い発生
する飛び込みノイズを低減し、画質の向上を図ることが
できる。またシールド用に新たに金属層を設ける必要が
ないので、製造工程を増加する必要がなく、またデバイ
ス構造が複雑化するのを回避することができる。
【００７７】請求項８に記載の発明によれば、縦横に配
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線と同一の
金属層によるシールド配線を前記各データ線及び各擬似
配線と重ならないように設けたので、シールド用に新た
に金属層を設けることなく、データ線間における静電結
合容量を小さくすることができ、それ故データ線間で電
圧変動に伴い発生する飛び込みノイズを低減し、画質の
向上を図ることができる。またシールド用に新たに金属
層を設ける必要がないので、製造工程を増加する必要が
なく、またデバイス構造が複雑化するのを回避すること
ができる。
置されたデータ線とゲート線との各交点に、画素トラン
ジスタと、該画素トランジスタを介して前記データ線と
接続される液晶容量及び蓄積容量からなる画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、データ線のプリチャージを行うプリチャージ回路
とを同一基板上に作製し、前記データドライバ回路及び
ゲートドライバ回路が前記画素マトリクスの外側に位置
するシール領域の外側に形成されてなるアクティブマト
リクス型液晶表示装置において、前記データドライバ回
路と画素マトリクスとの間に形成された各データ線間、
前記プリチャージ回路と画素マトリクスとの間に形成さ
れた各データ線間、及び前記プリチャージ回路から前記
基板の周縁部方向に配設された前記データ線と同一の金
属層の各擬似配線間に、それぞれ前記データ線と同一の
金属層によるシールド配線を前記各データ線及び各擬似
配線と重ならないように設けたので、シールド用に新た
に金属層を設けることなく、データ線間における静電結
合容量を小さくすることができ、それ故データ線間で電
圧変動に伴い発生する飛び込みノイズを低減し、画質の
向上を図ることができる。またシールド用に新たに金属
層を設ける必要がないので、製造工程を増加する必要が
なく、またデバイス構造が複雑化するのを回避すること
ができる。
【００７８】請求項９に記載の発明によれば、請求項６
乃至８のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
乃至８のいずれかに記載のアクティブマトリクス型液晶
表示装置において、前記ゲートドライバ回路と前記画素
マトリクスとの間に形成されたゲート線のシールド構造
を前記データ線と同一にしたので、画素トランジスタが
形成される基板とその対向基板とを貼りあわせる際にシ
ール領域を均等に加圧することができ、液晶を充填する
隙間を均一にすることができる。
【図１】 本発明の第１の実施の形態に係るアクティブ
マトリクス型液晶表示装置の回路構成を示す回路図。
マトリクス型液晶表示装置の回路構成を示す回路図。
【図２】 図１におけるデータドライバ回路におけるア
ナログスイッチアレイから画素マトリクスに至る配線の
レイアウト図。
ナログスイッチアレイから画素マトリクスに至る配線の
レイアウト図。
【図３】 図２においてデータ線が金属層により被覆さ
れた部分のデータ線と直交する方向に切断したシール領
域における断面構造を示す断面図。
れた部分のデータ線と直交する方向に切断したシール領
域における断面構造を示す断面図。
【図４】 本発明の第２の実施の形態に係るアクティブ
マトリクス型液晶表示装置におけるデータ線のシールド
構造を示すレイアウト図。
マトリクス型液晶表示装置におけるデータ線のシールド
構造を示すレイアウト図。
【図５】 図４においてデータ線が金属層によりシール
ドされた部分のデータ線と直交する方向に切断したシー
ル領域における断面構造を示す断面図。
ドされた部分のデータ線と直交する方向に切断したシー
ル領域における断面構造を示す断面図。
【図６】 本発明の第３の実施の形態に係るアクティブ
マトリクス型液晶表示装置においてデータ線と直交する
方向に切断したシール領域における断面構造を示す断面
図。
マトリクス型液晶表示装置においてデータ線と直交する
方向に切断したシール領域における断面構造を示す断面
図。
【図７】 本発明の第４の実施の形態に係るアクティブ
マトリクス型液晶表示装置の配線構造を示す平面図。
マトリクス型液晶表示装置の配線構造を示す平面図。
【図８】 本発明の第５の実施の形態に係るアクティブ
マトリクス型液晶表示装置の配線構造を示す平面図。
マトリクス型液晶表示装置の配線構造を示す平面図。
【図９】 図７におけるＡ−Ａ切断線による断面図。
【図１０】 図７におけるＢ−Ｂ切断線による断面図。
【図１１】 図７におけるＣ−Ｃ切断線による断面図。
【図１２】 従来のアクティブマトリクス型液晶表示装
置の回路構成の一例を示す回路図。
置の回路構成の一例を示す回路図。
【図１３】 図１２に示す従来のアクティブマトリクス
型液晶表示装置のブロック分割駆動時の動作を示すタイ
ミングチャート。
型液晶表示装置のブロック分割駆動時の動作を示すタイ
ミングチャート。
【図１４】 画素マトリクスを挟んでデータドライバ回
路の反対側にプリチャージ回路を設けたアクティブマト
リクス型液晶表示装置の従来例の構成を示す回路図。
路の反対側にプリチャージ回路を設けたアクティブマト
リクス型液晶表示装置の従来例の構成を示す回路図。
【図１５】 従来のアクティブマトリクス型液晶表示装
置の概略構造を示す説明図。
置の概略構造を示す説明図。
【図１６】 本発明の適用対象となるプロジェクタ用ア
クティブマトリクス液晶表示装置のデバイス構造を示す
断面図。
クティブマトリクス液晶表示装置のデバイス構造を示す
断面図。
１ 画素マトリクス １０ 画素 １２ 画素薄膜トランジスタ １４ 液晶容量 １６ 蓄積容量 ２０ データドライバ回路 ２２ 走査回路 ２４ アナログスイッチアレイ ３０、３２ ゲートドライバ回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA59 GA64 HA11 JA25 JA29 JA38 JA42 JB13 JB23 JB32 JB38 JB51 JB56 JB63 JB69 JB79 KA04 KA07 MA13 MA17 MA35 NA25 PA06 5F110 AA21 BB01 BB20 CC02 DD02 EE02 GG02 GG13 NN42 NN47
Claims (9)
- 【請求項１】 縦横に配置されたデータ線とゲート線と
の各交点に、画素トランジスタと、該画素トランジスタ
を介して前記データ線と接続される液晶容量及び蓄積容
量からなる画素が配置されてなる画素マトリクスと、デ
ータ線を駆動するデータドライバ回路と、ゲート線を駆
動するゲートドライバ回路とを同一基板上に作製し、前
記データドライバ回路及びゲートドライバ回路が前記画
素マトリクスの外側に位置するシール領域の外側に形成
されてなるアクティブマトリクス型液晶表示装置におい
て、 前記データドライバ回路と画素マトリクスとの間に形成
されたデータ線全体を、シールド以外の用途で形成され
るデータ線とは異なる金属層を用いて包囲するように被
覆したことを特徴とするアクティブマトリクス型液晶表
示装置。 - 【請求項２】 縦横に配置されたデータ線とゲート線と
の各交点に、画素トランジスタと、該画素トランジスタ
を介して前記データ線と接続される液晶容量及び蓄積容
量からなる画素が配置されてなる画素マトリクスと、デ
ータ線を駆動するデータドライバ回路と、ゲート線を駆
動するゲートドライバ回路とを同一基板上に作製し、前
記データドライバ回路及びゲートドライバ回路が前記画
素マトリクスの外側に位置するシール領域の外側に形成
されてなるアクティブマトリクス型液晶表示装置におい
て、前記データドライバ回路と画素マトリクスとの間に
形成された各データ線間に該データ線とは異なる、シー
ルド以外の用途で形成される金属層によるシールド配線
を前記各データ線と重ならないように設けたことを特徴
とするアクティブマトリクス型液晶表示装置。 - 【請求項３】 縦横に配置されたデータ線とゲート線と
の各交点に、画素トランジスタと、該画素トランジスタ
を介して前記データ線と接続される液晶容量及び蓄積容
量からなる画素が配置されてなる画素マトリクスと、デ
ータ線を駆動するデータドライバ回路と、ゲート線を駆
動するゲートドライバ回路とを同一基板上に作製し、前
記データドライバ回路及びゲートドライバ回路が前記画
素マトリクスの外側に位置するシール領域の外側に形成
されてなるアクティブマトリクス型液晶表示装置におい
て、 前記データドライバ回路と画素マトリクスとの間に形成
された各データ線間に該データ線と同一の金属層による
シールド配線を前記各データ線と重ならないように設け
たことを特徴とするアクティブマトリクス型液晶表示装
置。 - 【請求項４】 前記ゲートドライバ回路と前記画素マト
リクスとの間に形成されたゲート線のシールド構造を前
記データ線と同一にしたことを特徴とする請求項１乃至
３のいずれかに記載のアクティブマトリクス型液晶表示
装置。 - 【請求項５】 前記画素マトリクスの前記データドライ
バ回路と反対側に前記データ線と同一のシールド構造の
擬似配線を画素マトリクスより前記基板周縁部側に延設
したことを特徴とする請求項４に記載のアクティブマト
リクス型液晶表示装置。 - 【請求項６】 縦横に配置されたデータ線とゲート線と
の各交点に、画素トランジスタと、該画素トランジスタ
を介して前記データ線と接続される液晶容量及び蓄積容
量からなる画素が配置されてなる画素マトリクスと、デ
ータ線を駆動するデータドライバ回路と、ゲート線を駆
動するゲートドライバ回路と、データ線のプリチャージ
を行うプリチャージ回路とを同一基板上に作製し、前記
データドライバ回路及びゲートドライバ回路が前記画素
マトリクスの外側に位置するシール領域の外側に形成さ
れてなるアクティブマトリクス型液晶表示装置におい
て、 前記データドライバ回路と画素マトリクスとの間に形成
されたデータ線全体と、前記プリチャージ回路と画素マ
トリクスとの間に形成されたデータ線全体と、前記プリ
チャージ回路から前記基板の周縁部方向に配設された前
記データ線と同一の金属層の擬似配線全体とを、それぞ
れシールド以外の用途で形成される前記データ線または
擬似配線とは異なる金属層を用いて包囲するように被覆
したことを特徴とするアクティブマトリクス型液晶表示
装置。 - 【請求項７】 縦横に配置されたデータ線とゲート線と
の各交点に、画素トランジスタと、該画素トランジスタ
を介して前記データ線と接続される液晶容量及び蓄積容
量からなる画素が配置されてなる画素マトリクスと、デ
ータ線を駆動するデータドライバ回路と、ゲート線を駆
動するゲートドライバ回路と、データ線のプリチャージ
を行うプリチャージ回路とを同一基板上に作製し、前記
データドライバ回路及びゲートドライバ回路が前記画素
マトリクスの外側に位置するシール領域の外側に形成さ
れてなるアクティブマトリクス型液晶表示装置におい
て、 前記データドライバ回路と画素マトリクスとの間に形成
された各データ線間、前記プリチャージ回路と画素マト
リクスとの間に形成された各データ線間、及び前記プリ
チャージ回路から前記基板の周縁部方向に配設された前
記データ線と同一の金属層の各擬似配線間に、それぞれ
前記データ線または擬似配線とは異なる、シールド以外
の用途で形成される金属層によるシールド配線を前記各
データ線と重ならないように設けたことを特徴とするア
クティブマトリクス型液晶表示装置。 - 【請求項８】 縦横に配置されたデータ線とゲート線と
の各交点に、画素トランジスタと、該画素トランジスタ
を介して前記データ線と接続される液晶容量及び蓄積容
量からなる画素が配置されてなる画素マトリクスと、デ
ータ線を駆動するデータドライバ回路と、ゲート線を駆
動するゲートドライバ回路と、データ線のプリチャージ
を行うプリチャージ回路とを同一基板上に作製し、前記
データドライバ回路及びゲートドライバ回路が前記画素
マトリクスの外側に位置するシール領域の外側に形成さ
れてなるアクティブマトリクス型液晶表示装置におい
て、 前記データドライバ回路と画素マトリクスとの間に形成
された各データ線間、前記プリチャージ回路と画素マト
リクスとの間に形成された各データ線間、及び前記プリ
チャージ回路から前記基板の周縁部方向に配設された前
記データ線と同一の金属層の各擬似配線間に、それぞれ
前記データ線と同一の金属層によるシールド配線を前記
各データ線及び各擬似配線と重ならないように設けたこ
とを特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項９】 前記ゲートドライバ回路と前記画素マト
リクスとの間に形成されたゲート線のシールド構造を前
記データ線と同一にしたことを特徴とする請求項６乃至
８のいずれかに記載のアクティブマトリクス型液晶表示
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18972099A JP3428511B2 (ja) | 1999-07-02 | 1999-07-02 | アクティブマトリクス型液晶表示装置 |
| TW089112511A TW525130B (en) | 1999-07-02 | 2000-06-26 | Active matrix type liquid crystal display device |
| KR10-2000-0035281A KR100403934B1 (ko) | 1999-07-02 | 2000-06-26 | 능동매트릭스형 액정표시장치 |
| US09/604,610 US6580486B1 (en) | 1999-07-02 | 2000-06-27 | Active matrix liquid crystal display device having electrostatic shielding layer between data lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18972099A JP3428511B2 (ja) | 1999-07-02 | 1999-07-02 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001021914A true JP2001021914A (ja) | 2001-01-26 |
| JP3428511B2 JP3428511B2 (ja) | 2003-07-22 |
Family
ID=16246071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18972099A Expired - Fee Related JP3428511B2 (ja) | 1999-07-02 | 1999-07-02 | アクティブマトリクス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6580486B1 (ja) |
| JP (1) | JP3428511B2 (ja) |
| KR (1) | KR100403934B1 (ja) |
| TW (1) | TW525130B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463871B1 (ko) * | 2002-11-27 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| US7502007B2 (en) | 2003-08-28 | 2009-03-10 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and electro-optical shielding device |
| CN104166282A (zh) * | 2014-08-18 | 2014-11-26 | 昆山龙腾光电有限公司 | 液晶显示装置 |
| JP2016224465A (ja) * | 2016-09-15 | 2016-12-28 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| WO2018008065A1 (ja) * | 2016-07-04 | 2018-01-11 | 堺ディスプレイプロダクト株式会社 | 液晶表示パネル及び液晶表示装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
| JP4083977B2 (ja) * | 2000-12-20 | 2008-04-30 | 富士通株式会社 | 半導体集積回路及び配線決定方法 |
| KR100771516B1 (ko) * | 2001-01-20 | 2007-10-30 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| US7508479B2 (en) * | 2001-11-15 | 2009-03-24 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| TW559748B (en) * | 2002-10-25 | 2003-11-01 | Toppoly Optoelectronics Corp | Liquid crystal display with data line diving circuit arrangement |
| TWI265348B (en) * | 2003-09-24 | 2006-11-01 | Chunghwa Picture Tubes Ltd | Liquid crystal display device and the fabricating method thereof |
| US20060071243A1 (en) * | 2004-09-30 | 2006-04-06 | Han-Tung Hsu | Thin film transistor array substrate and manufacturing method thereof |
| US20070103421A1 (en) * | 2004-11-05 | 2007-05-10 | Nec Corporation | Liquid-crystal display, projector system, portable terminal unit, and method of driving liquid-crystal display |
| JP5055744B2 (ja) * | 2004-11-05 | 2012-10-24 | 日本電気株式会社 | 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法 |
| JP2007148348A (ja) * | 2005-11-02 | 2007-06-14 | Seiko Epson Corp | 電気光学装置、その駆動方法および電子機器 |
| JP5101161B2 (ja) * | 2006-06-21 | 2012-12-19 | 三菱電機株式会社 | 表示装置 |
| US7442830B1 (en) * | 2007-08-06 | 2008-10-28 | Millenium Pharmaceuticals, Inc. | Proteasome inhibitors |
| JP4466710B2 (ja) * | 2007-10-04 | 2010-05-26 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| US20100182295A1 (en) * | 2009-01-20 | 2010-07-22 | Chen Ping-Po | Lcd driving circuit and driving method thereof |
| KR101340670B1 (ko) * | 2009-06-15 | 2013-12-12 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP6014978B2 (ja) * | 2011-09-22 | 2016-10-26 | ソニー株式会社 | 液晶表示素子および液晶表示装置 |
| CN114706242B (zh) * | 2022-04-07 | 2024-03-08 | 友达光电（昆山）有限公司 | 显示面板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2815264B2 (ja) * | 1992-06-25 | 1998-10-27 | シャープ株式会社 | 液晶表示装置 |
| KR950001367A (ko) * | 1993-06-08 | 1995-01-03 | 이헌조 | 액정표시장치 |
| KR950003898A (ko) * | 1993-07-23 | 1995-02-17 | 이헌조 | 더블게이트 구조를 갖는 티에프티 엘시디(tft lcd)패널의 화소구조 |
| KR950003899A (ko) * | 1993-07-24 | 1995-02-17 | 이헌조 | 멀티플 게이트 티에프티(tft)를 갖는 티에프티 엘시디(tft-lcd)패널의 화소구조 |
| TW293093B (ja) * | 1994-09-08 | 1996-12-11 | Hitachi Ltd | |
| JPH09138390A (ja) * | 1995-09-14 | 1997-05-27 | Canon Inc | 液晶表示装置 |
| JP3737176B2 (ja) * | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TW375689B (en) * | 1997-03-27 | 1999-12-01 | Toshiba Corp | Liquid crystal display device and method for manufacturing the same |
| JP4054102B2 (ja) * | 1997-03-27 | 2008-02-27 | 東芝電子エンジニアリング株式会社 | 液晶表示装置及びその製造方法 |
| JP3639416B2 (ja) | 1997-10-03 | 2005-04-20 | 三洋電機株式会社 | 駆動回路内蔵型液晶表示装置 |
| JP2000155329A (ja) * | 1998-11-19 | 2000-06-06 | Hitachi Ltd | 液晶表示装置 |
-
1999
- 1999-07-02 JP JP18972099A patent/JP3428511B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-26 KR KR10-2000-0035281A patent/KR100403934B1/ko not_active IP Right Cessation
- 2000-06-26 TW TW089112511A patent/TW525130B/zh not_active IP Right Cessation
- 2000-06-27 US US09/604,610 patent/US6580486B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463871B1 (ko) * | 2002-11-27 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| US7502007B2 (en) | 2003-08-28 | 2009-03-10 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and electro-optical shielding device |
| CN104166282A (zh) * | 2014-08-18 | 2014-11-26 | 昆山龙腾光电有限公司 | 液晶显示装置 |
| WO2018008065A1 (ja) * | 2016-07-04 | 2018-01-11 | 堺ディスプレイプロダクト株式会社 | 液晶表示パネル及び液晶表示装置 |
| JP2016224465A (ja) * | 2016-09-15 | 2016-12-28 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100403934B1 (ko) | 2003-11-01 |
| KR20010015062A (ko) | 2001-02-26 |
| JP3428511B2 (ja) | 2003-07-22 |
| TW525130B (en) | 2003-03-21 |
| US6580486B1 (en) | 2003-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428511B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3300638B2 (ja) | 液晶表示装置 | |
| JPH0862582A (ja) | 液晶表示パネル | |
| JP2004170915A (ja) | 電気光学装置及び電子機器 | |
| JPH0996839A (ja) | トランジスタマトリクス装置及びその駆動方法 | |
| JP2006030960A (ja) | 電気光学装置及び電子機器 | |
| KR20050074369A (ko) | 표시 장치 | |
| JP3858572B2 (ja) | 電気光学装置 | |
| JPH10104664A (ja) | 液晶表示装置 | |
| JP3512675B2 (ja) | 薄膜トランジスタアレイ | |
| JP2009053660A (ja) | 電気光学装置及び電子機器 | |
| JP3845763B2 (ja) | 液晶表示装置 | |
| TWI248594B (en) | Image display element and image display device | |
| JP6087956B2 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
| JP3476212B2 (ja) | 液晶表示装置 | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| JPH10311988A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPH05210112A (ja) | 液晶表示装置 | |
| JP5534655B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4163203B2 (ja) | 液晶表示装置 | |
| JP3221628B2 (ja) | 液晶表示装置 | |
| KR100831304B1 (ko) | 액정표시장치 | |
| JPH04195024A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |