JP2001015039A - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル

Info

Publication number
JP2001015039A
JP2001015039A JP18578499A JP18578499A JP2001015039A JP 2001015039 A JP2001015039 A JP 2001015039A JP 18578499 A JP18578499 A JP 18578499A JP 18578499 A JP18578499 A JP 18578499A JP 2001015039 A JP2001015039 A JP 2001015039A
Authority
JP
Japan
Prior art keywords
barrier
sub
pixel
pixels
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18578499A
Other languages
English (en)
Inventor
Kazuki Takagi
一樹 高木
Katsuya Irie
克哉 入江
Fumihiro Namiki
文博 並木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18578499A priority Critical patent/JP2001015039A/ja
Publication of JP2001015039A publication Critical patent/JP2001015039A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 PDPに関し、放電セルを複数に分割するこ
とで、アドレス期間を増加させることなく、サブフィー
ルド数を減少させて、高輝度、高階調の表示を行う。 【解決手段】 プラズマディスプレイパネルの一対の基
板間にマトリクス状に画素を配列し、一対の基板のいず
れか一方の基板に設けた隔壁によって画素を区画すると
ともに各画素を複数のサブピクセルに分割し、分割した
各サブピクセルの領域をさらに一対の基板のいずれか一
方の基板に設けた障壁によって複数に分割し、その分割
サブピクセルの領域内で放電を発生させる電極を設け
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、プラズマディス
プレイパネル(PDP)に関し、さらに詳しくは、放電
セルをマトリクス状に配置し、任意の放電セルを点灯す
ることで様々な内容を表示するマトリクス表示方式のP
DPに関する。
【0002】
【従来の技術】PDPは視認性に優れ、高速表示が可能
であり、しかも比較的大画面化の容易な薄型表示デバイ
スである。マトリクス表示方式の、なかでも面放電型の
PDPは、駆動電圧の印加に際して対となる表示電極を
同一の基板上に配列したPDPであり、蛍光体によるカ
ラー表示に適している。
【0003】従来、例えばAC駆動方式の3電極面放電
型のカラーPDPは、以下のような構成となっている。
すなわち、図12に示すように、PDP10はガラスか
らなる前面側の基板11と背面側の基板21から構成さ
れている。前面側の基板11には、行L毎に一対ずつ面
放電(表示用の主放電であるため表示放電と呼ばれた
り、アドレス後の維持放電であるためサステイン放電と
呼ばれたりする)発生用のサステイン電極(表示電極)
X,Yが水平方向にほぼ平行に配置されている。行Lは
画面における水平方向のセル列である。サステイン電極
X,Yは、それぞれが透明電極12と金属電極(バス電
極)13で形成され、低融点ガラスからなる誘電体層1
7で被覆されている。誘電体層17の表面にはMgOか
らなる保護層18が設けられている。
【0004】背面側の基板21上には、下地層22が形
成され、その上にアドレス放電発生用の複数のアドレス
電極(信号電極とも呼ばれる)Aが形成されている。ア
ドレス電極Aは誘電体層24によって被覆されている。
誘電体層24の上には、アドレス電極Aを挟むように放
電を物理的に区分するためのストライプ状の多数のリブ
(隔壁)29が垂直方向(サステイン電極と交差する方
向)にほぼ平行に設けられている。これらのリブ29に
よって放電空間30が行方向にサブピクセル(単位発光
領域)毎に区画され、かつ放電空間30の間隙寸法が規
定されている。そして、リブ間の細長い溝内にはカラー
表示のためのR,G,Bの3色の蛍光体層28R,28
G,28Bが形成されている。3色の配置パターンは、
1列のセルの発光色が同一でかつ隣接する列どうしの発
光色が異なるストライプパターンである。
【0005】放電空間30には主成分のネオンにキセノ
ンを混合した放電ガスが充填されており、蛍光体層28
R,28G,28Bは放電時のキセノンが放つ紫外線に
よって局部的に励起されて発光する。表示の1画素(ピ
クセル)は行方向に並ぶ3個のサブピクセルで構成され
る。各サブピクセル内の構造体が放電セル(表示素子)
である。
【0006】隔壁29の配置パターンがストライプパタ
ーンであることから、放電空間30のうちの各列に対応
した部分は全ての行Lに跨がって列方向に連続してい
る。そのため、隣接する行Lどうしの電極間隔(逆スリ
ット)の寸法と各行Lの面放電ギャップとの比は、列方
向の放電結合を防ぐことのできる値に選定されている。
【0007】なお、前記隔壁は表示電極対間の逆スリッ
トに対応する部分で隔壁間間隔を狭くするための突起部
を付属させたり、当該部位の隔壁間底部に隔壁よりも背
の低い障壁を付属させることができ、本発明ではこれら
の形状を含めて帯状と定義する。
【0008】表示は、サステイン電極Yとアドレス電極
Aとの間で放電を発生させて点灯すべき放電セルを選択
した後、サステイン電極X,Y間に維持放電電圧を交互
に印加して維持放電を発生させることにより行う。
【0009】図13は従来の3電極面放電型のPDPの
平面図である。PDP10の基本となる最小の発光単位
は、上述したように、サブピクセル(通常この最小のセ
ルを単に「放電セル」という)Cであり、行方向に並ぶ
R用のサブピクセルC(R)と、G用のサブピクセルC
(G)と、B用のサブピクセルC(B)との3個のサブ
ピクセルで1つの画素Pが構成される。
【0010】図14は1つの画素Pを模式的に示した図
であり、このように隔壁29で区分けされたR,G,B
の3個のサブピクセルで1つの画素Pが構成される。図
中、P0は画素ピッチである。
【0011】PDPのカラー表示は、1画素P内のR,
G,Bの各色の階調を変化させることにより行う。
【0012】図15は従来のPDPのフィールド構成お
よび駆動電圧波形の一例を示す説明図である。PDPの
階調表現は、2値の点灯制御によって行うため、入力画
像である時系列のフレームFが奇数フィールドfと偶数
フィールドfからなる場合、各フィールドf(符号の添
字は表示順位を表す)を、点灯時間の異なる例えば8個
のサブフィールドsf1,…,sf8に分割することに
よって行う。言い換えれば、フィールドfを8個のサブ
フィールドsf1〜sf8の集合に置き換え、これらサ
ブフィールドsf1〜sf8における輝度の相対比率が
1:2:4:16:32:64:128となるように重
み付けをして各サブフィールドsf1〜sf8の発光回
数を設定する。サブフィールド単位の点灯/非点灯の組
み合わせで、R,G,Bの各色毎に256段階の輝度設
定を行うことができるので、表示可能な色の数(発色
数)は2563 となる。
【0013】各サブフィールドsf1〜sf8に割り当
てるサブフィールド時間Tsfは、画面全体の放電セル
の電荷を消去するリセット期間TRと、例えば書き込み
形式でアドレッシングを行う場合であれば点灯すべき放
電セルを選択するアドレス期間TAと、階調レベルに応
じた輝度を確保するために点灯状態を維持するサステイ
ン期間TSからなる。各サブフィールド期間Tsfにお
いて、サステイン期間TSの長さは輝度の重みが大きい
ほど長いが、リセット期間TRおよびアドレス期間TA
の長さは輝度の重みに関わらず一定である。つまり、1
つのフィールドfに対応する8つのサブフィールド期間
Tsfの長さは互いに異なり、輝度の重みが小さいほ
ど、サブフィールド期間Tsfに対するサステイン準備
期間(=リセット期間TR+アドレス期間TA)の長さ
の割合が大きくなる。
【0014】
【発明が解決しようとする課題】このように、従来のP
DPにおいては、1画素を3つのサブピクセルで構成
し、階調表現はサブフィールド単位の点灯/非点灯の組
み合わせによって行っていた。このため、フルカラー
(発色数2563 )を表示するためには、フィールドf
を8つ以上のサブフィールドに分割する必要があった。
【0015】しかし、ハイビジョン用のPDPなど、行
のライン数が増加し、各フィールドf内を8サブフィー
ルド以上で構成した場合、アドレス期間TAが大きくな
ってしまい、その分各サブフィールドにおける発光回数
が減ってしまい暗くなってしまう。また、サブフィール
ド数を少なくした場合には、階調数が低下してしまうと
いう不具合がある。
【0016】この発明は、このような事情を考慮してな
されたもので、放電セルを複数に分割することにより、
アドレス期間を増加させることなく、サブフィールド数
を減少させて、高輝度、高階調の表示ができるようにし
たプラズマディスプレイパネルを提供するものである。
【0017】
【課題を解決するための手段】この発明は、対向して配
置された一対の基板間にマトリクス状に画素を配列し、
一対の基板のいずれか一方の基板に設けた隔壁によって
画素を区画するとともに各画素を複数のサブピクセルに
分割し、分割した各サブピクセルの領域をさらに一対の
基板のいずれか一方の基板に設けた障壁によって複数に
分割し、その分割サブピクセルの領域内で放電を発生さ
せる電極を設けてなるプラズマディスプレイパネルであ
る。
【0018】すなわち、この発明は、入力画像である時
系列の各フレーム(フィールド)を複数のサブフィール
ドに分割し、サブフィールドの点灯/非点灯によって階
調表現を行うプラズマディスプレイパネルに適用可能で
あり、障壁で各サブピクセルを隔壁と平行に複数に分割
したプラズマディスプレイパネルである。
【0019】この発明によれば、サブフレーム単位の点
灯/非点灯で階調表現をするだけでなく、複数に分割さ
れた分割サブピクセルの点灯/非点灯によっても階調表
現ができる。
【0020】よって、サブフレーム数を一定とした場
合、従来構造のPDPよりも高階調な表示を行うことが
できる。また、階調数を一定とした場合には、サブフレ
ーム数を減少させ、サステイン発光回数を増加させるこ
とができるため、高輝度な表示を行うことができる。
【0021】
【発明の実施の形態】この発明において、一対の基板と
しては、ガラス、石英、シリコン等の基板や、これらの
基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の
構成物を形成した基板が含まれる。
【0022】隔壁は、画素を区画するとともに各画素を
複数のサブピクセルに分割できるものであればよく、こ
の隔壁としては、例えば低融点ガラス粉末と樹脂と溶媒
を混合したペースト状の公知の隔壁材料を用い、スクリ
ーン印刷、サンドブラスト法、埋込み法、転写法等の公
知の方法により形成したものが含まれる。低融点ガラス
としては、例えばPbO−B22−SiO2 系ガラスな
どを用いることができる。
【0023】この発明においては、一対の基板のいずれ
か一方の基板に設けた障壁によって、各サブピクセルの
領域を複数に分割する。この分割においては、現状の技
術における極小分割に限界がある。例えば、障壁を設け
ない場合の隔壁間距離が300μm程度である場合、隔
壁間に障壁を2つ設けてサブピクセルを3つに分割する
とすれば、障壁自身の幅を考慮すると障壁間距離は隔壁
間距離の1/3以下のの約70〜90μmとなる。この
微細な分割が可能な限界点を考慮した場合、この発明は
比較的大画面のPDPに適用することが望ましい。
【0024】この発明のPDPを、例えば3電極面放電
型のPDPに適用した場合には、隔壁は、複数の平行な
帯状隔壁として形成され、障壁は、隣接する隔壁間に隔
壁と平行に形成された帯状障壁として形成される。
【0025】障壁は、各サブピクセルの領域を、例えば
隔壁と平行に複数に分割できるものであればよく、隔壁
と同じ材料で形成されてもよいし、隔壁とは異なる材料
で形成されてもよい。また、隔壁と同じ形成方法で形成
されてもよいし、隔壁とは異なる形成方法で形成されて
もよい。さらに、障壁の形成の時期については、隔壁と
同じ工程で隔壁と同時に形成されてもよいし、隔壁とは
異なる工程で形成されてもよい。
【0026】障壁を、隔壁と同じ材料を用いて、同じ形
成方法で形成する場合には、上述した隔壁と同様に、例
えば低融点ガラス粉末と樹脂と溶媒を混合したペースト
状の公知の隔壁材料と同じ材料を用い、スクリーン印
刷、サンドブラスト法、埋込み法、転写法等の公知の隔
壁と同じ形成方法により形成することができる。低融点
ガラスとしては、隔壁と同様に、例えばPbO−B22
−SiO2 系ガラスなどを用いることができる。
【0027】この障壁を隔壁間に形成して、例えばサブ
ピクセルを3分割する場合、例えば、ストライプ状の隔
壁を持つ3電極面放電型の40〜42インチのカラーP
DPで、画素数640×480のものであれば、高さ約
100μm、幅約50μm、間隔約300μm程度の隔
壁の間に、高さ約100μm、幅約50μm、間隔約5
0μm程度の障壁を2つ形成すればよい。
【0028】電極は、障壁で分割された各領域内で放電
を発生させることができるものであればよく、当該分野
で通常用いられる公知の材料及び方法を用いて形成した
ものを適用することができる。例えばITOのような透
明導電膜をフォトリソグラフィの手法でパターニングし
た透明電極と、Cr/Cu/Crのような金属導電膜を
フォトリソグラフィの手法でパターニングした金属電極
(バス電極)とで構成することができる。
【0029】この発明において、障壁によって分割され
た領域の幅は、同じであっても、異なっていてもよい。
また、障壁によって分割された領域は、異なる発光輝度
比を有するように構成してもよい。その場合、発光輝度
比が、1:2:3:,…,:n−2:n−1:n(nは
分割数)と整数倍比になるように分割幅を設定すること
が望ましい。
【0030】列方向に分割された各色蛍光体の配列にお
いては、同色蛍光体が列方向に連続して配列されていて
もよく、また、連続して配列されていなくてもよい。
【0031】障壁は、可視光透過率の高い絶縁材にて形
成されていてもよい。この場合、可視光透過率は、前面
側の誘電体層の可視光透過率以上の可視光透過率、つま
り約70%以上であることが望ましい。
【0032】障壁は、反射率の低い絶縁材で形成又は被
覆してもよい。また、反射防止絶縁材で形成又は被覆し
てもよい。あるいは、高反射絶縁材で形成又は被覆して
もよい。さらに、2つ以上の多層構造にし、前面側の基
板側を反射防止絶縁材で形成又は被覆し、背面側の基板
側を高反射絶縁材で形成又は被覆するようにしてもよ
い。
【0033】隔壁と障壁との形成位置に関しては、隔壁
と障壁を全て一方の基板の内側面上に形成してもよい
し、あるいは、隔壁を一方の基板の内側面上に形成し、
障壁を他方の基板の内側面上に形成するようにしてもよ
い。
【0034】障壁は、その高さが隔壁の高さ以下である
ことが望ましい。障壁の高さは、各色間で異なっていて
もよい。
【0035】障壁の間隔は、各色間で等しくすることが
望ましいが、障壁によるサブピクセルの分割数は、各色
間で異なっていてもよい。
【0036】以下、図面に示す実施例に基づいてこの発
明を詳述する。なお、これによってこの発明が限定され
るものではない。 [実施例1]図1はこの発明の実施例1のプラズマディ
スプレイパネルの画素の構成を示す説明図である。この
実施例においては、PDPの基本的な構成は図12で示
した構成と同じである。ただ従来と異なるのは、図14
で示したR,G,Bの各サブピクセルを障壁2でそれぞ
れ複数に分割している点である。この例では、R,G,
Bの各色蛍光体のサブピクセルを3分割した例を示し
た。
【0037】図中、29は図11で示した従来の隔壁2
9と同じものであり、当該分野で通常用いられる材料と
形成方法を用いて形成している。例えば、この隔壁29
は、低融点ガラスペーストを、スクリーン印刷法などの
手法を用いて基板上に平面膜として形成し、その平面膜
上に感光性ドライフィルムを貼り付け、フォトリソグラ
フィの手法を用いて平面膜上に隔壁のマスクパターンを
形成して、平面膜をサンドブラストで切削した後、焼成
するとにより、形成することができる。
【0038】2は隔壁29と同じ材料及び同じ方法で形
成された障壁であり、この障壁2で1つのサブピクセル
Cを3分割している。この障壁2は隔壁29と平行に隔
壁29と同じ長さだけ形成している。この障壁2は、隔
壁29と同時に形成してもよいし、別工程で形成しても
よい。
【0039】P0は画素Pのピッチを表わしている。ア
ドレス電極は、図示していないが、分割サブピクセル数
に対応する数だけ設けてある。
【0040】図1に示す如く、1つのサブピクセルを3
分割した場合には、各分割サブピクセルの点灯/非点灯
によって、3ビット制御ができるようになる。この3ビ
ット制御とサブフィールド単位の点灯/非点灯の組み合
わせによって高階調表現ができ、しかもアドレス時間が
変わらない。
【0041】[実施例2]図2はこの発明の実施例2の
プラズマディスプレイパネルの画素の構成を示す説明図
である。
【0042】この実施例において、隔壁29及び障壁2
の材料及び形成方法は実施例1と同じである。本実施例
では、各色蛍光体のサブピクセルを3分割し、3分割し
たサブピクセルの発光輝度比が1:2:3となるように
分割幅を設定している。
【0043】このように、3分割したサブピクセルから
発光する輝度比が1:2:3となるようにそれぞれの分
割幅を設定した場合には、サブフィールド数を4とし、
各サブフィールドに対応する輝度重みを1,4,16,
64としたとき、分割幅比1の分割サブピクセルにて
1,4,16,64の輝度レベルが、分割幅比2の分割
サブピクセルにて2,8,32,128の輝度レベル
が、分割幅比3の分割サブピクセルにて3,12,4
8,192の輝度レベルが表示できる。
【0044】この時、階調数は3+12+48+192
=255と全消灯(黒)階調と合わせた256階調とな
る。256階調内の任意の階調表現は、分割幅比1,
2,3のいずれか1つの分割サブピクセルを点灯し、サ
ブフィールドの輝度重みで駆動することによってでき
る。このように、サブピクセルを分割することにより、
従来と比較して、サブフレーム数を半減させることがで
きる。
【0045】このサブフィールドの点灯の手法には、例
えば輝度レベル4を得るために、分割幅比1と3の分割
サブピクセルをサブフィールド1(重み1)で点灯させ
る方法と、分割幅比1の分割サブピクセルをサブフィー
ルド2(重み4)で点灯させる方法がある。言い換えれ
ば、ある輝度レベルを表示させる手法として、ある同一
のサブフィールド内で分割幅比が異なる複数の分割サブ
ピクセルを組み合わせて点灯する方法と、いずれか一つ
の分割サブピクセルを異なるサブフィールド内で点灯さ
せる方法の2通りがあるが、いずれの手法を用いてもよ
い。
【0046】上述した実施例1及び実施例2において
は、サブピクセルを分割する障壁2を反射防止絶縁材で
形成するか、あるいは障壁2の表面を反射防止絶縁材で
被覆するようにしてもよい。このように、障壁2を反射
防止絶縁材で形成又は被覆した場合には、従来構造に比
較し、表示コントラストを向上させることができる。
【0047】[実施例3]図3(a)及び図3(b)は
この発明の実施例3のプラズマディスプレイパネルの画
素の構成を示す説明図である。この実施例においても、
隔壁29及び障壁2の材料及び形成方法は実施例1と同
じである。
【0048】これらの図は、R,G,Bの各色蛍光体の
サブピクセルを4分割した例を示しているが、同じ4分
割であっても、蛍光体の並び方が異なっている。図3
(a)は1つの画素中にR,G,B,R,G,Bの順に
4つの分割サブピクセルを設定した例であり、図3
(b)は1つの画素中にR,R,G,G,B,Bの順に
4つの分割サブピクセルを設定した例である。本実施例
においても、実施例1と同様の効果を得ることができ
る。
【0049】本実施例においては、サブピクセルを4分
割するので、画面の開口率(有効発光面積/表示画面面
積)が低下し、発光効率が低下してしまう。このため、
障壁を可視光透過率の高い絶縁材で形成することが望ま
しい。
【0050】[実施例4]図4(a)及び図4(b)は
この発明の実施例4のプラズマディスプレイパネルの画
素の構成を示す説明図である。図4(a)は障壁2を可
視光透過率の高い絶縁材で形成した場合の画素の平面状
態を示し、図4(b)は側面状態を示している。このよ
うに障壁2を可視光透過率の高い絶縁材で形成したした
場合には、表示コントラストおよび発光効率は従来のま
まで、高輝度、高階調表示を行うことができる。
【0051】この時用いる絶縁材の可視光透過率は、サ
ステイン電極X,Yを覆う誘電体層17の可視光透過率
以上の可視光透過率、つまり70%以上であることが望
ましい。
【0052】図5は同じ4分割でも図3(b)で示した
ような異なるタイプの画素の障壁に可視光透過率の高い
絶縁材を適用した例を示す説明図である。この図に示す
ように、1つの画素中にR,R,G,G,B,Bの順に
4つの分割サブピクセルを設けた場合でも、障壁に可視
光透過率の高い絶縁材を適用することができる。
【0053】以上では、障壁を可視光透過率の高い絶縁
材で形成する例を説明したが、障壁を高反射絶縁材で形
成するか、あるいは高反射絶縁材で被覆するようにして
もよい。このようにしても、障壁を可視光透過率の高い
絶縁材で形成した場合と同様の効果が得られる。この場
合可視光が障壁を透過することはないが、障壁によって
反射された反射光が障壁間の開口部を通過するので発光
効率の低下はない。
【0054】また、障壁を深さ方向に2層構造にし、前
面側の基板側を反射防止絶縁材で形成し、背面側の基板
側を高反射絶縁材で形成するようにしてもよい。このよ
うにした場合には、表示コントラストと発光効率の向上
を両立させることができ、高階調表示も可能となる。こ
の場合、障壁を2層構造にするのではなく、障壁に反射
防止絶縁材と高反射絶縁材とを塗り分けて被覆しても同
様の効果を得ることができる。
【0055】以上の実施例においては、図4(b)のよ
うに、隔壁と障壁を同一基板上に設けた例、つまり障壁
を背面側の基板に設けた例を示したが、障壁を前面側の
基板に設けるようにしてもよい。
【0056】図6は障壁を前面側の基板に設けた例を示
す説明図である。図4(b)のように、障壁2を背面側
の基板21に設けた場合には、各障壁2の高さのばらつ
きが大きく(障壁2と隔壁29の材料が異なる時な
ど)、対向基板との間に隙間がある場合、サステイン期
間中、行方向で放電の干渉をおこし、所望の分割サブピ
クセルを点灯させることができなくなってしまう。
【0057】そこで、図に示すように、障壁2をサステ
イン電極X,Yが形成されている前面側の基板11に形
成することで、行方向の放電の干渉を確実に防止するこ
とができる。この時、障壁2の高さは、隔壁29の高さ
よりも、少なくとも蛍光体層の厚さ分低くする。
【0058】図7は低い障壁を前面側の基板に設けた例
を示す説明図である。障壁2を前面側の基板11に設け
た場合、障壁2を可視光透過率の小さい材料、あるいは
高反射絶縁材で形成すると、例えば分割サブピクセルの
点灯数が1の時、隣接セルが全くの非点灯(黒)状態と
なるために、表示画質(粗さ、ザラツキ感など)が悪く
なってしまう。
【0059】そこで、図に示すように、障壁2の高さ
を、行方向の隣接セルとの放電の干渉はしないものの、
蛍光体を励起する真空紫外光UVが1サブピクセル空間
内に平均化するような高さまで低くする。これによっ
て、分割サブピクセルの点灯数が少ないときの表示の画
質を向上させることができる。
【0060】図8は画素を平面的に見た場合のサステイ
ン電極の電極構造の一例を示す説明図である。本例は、
サステイン電極X,Yを透明電極12と金属電極(バス
電極)13からなる櫛型の電極構造としている。この櫛
型の電極構造は、上述した実施例のいずれにも適用する
ことができるが、特に、前述の低い障壁を前面側の基板
に設けた構造と、この櫛型の電極構造とを組み合わせた
場合には、行方向の放電の干渉が小さくなることから、
障壁2の高さをより低くすることができ、真空紫外光U
Vを1サブピクセル空間内に平均化させるときの平均化
の効果が大きくなる。
【0061】図9は障壁の高さが異なる例を示す説明図
である。従来のPDPでは、色調調整のために各色蛍光
体の充填量を変えていたり、また各色蛍光体の粒径が異
なることによって、蛍光体層の膜の厚さが各色で異なっ
ている。また、これに起因して放電電圧も各色間で異な
る。よって、障壁2の高さが等しい場合、放電電圧や、
前述した発光平均化の効果等が各色で異なってしまう。
これに対応するため、図に示すように、障壁2の高さを
異ならせることで、各色間の特性ばらつきを低減するこ
とができる。
【0062】図10はサブピクセルの分割幅を変化させ
た例を示す説明図である。サブピクセルを所望の数に等
分に分割して障壁2を設けた場合、例えば隔壁29に近
い放電部と画素中央の放電部とでは、各障壁2の反射率
等の違いから、分割サブピクセル点灯数に対応する輝度
レベルが1,2,3,…の整数倍にならない場合があ
る。この時には、サブピクセルを分割する分割幅を変化
させることによって、点灯数に対応する輝度レベルを整
数倍に調整することが可能となる。図示の例では、隔壁
29に近い放電部を広くし、画素中央部の放電部を狭く
している。なお、図では、障壁2を前面側の基板11に
形成しているが、背面側の基板21に形成しても同様の
効果を得ることができる。
【0063】図11はサブピクセルの分割数を変化させ
た例を示す説明図である。従来のPDPでは、人間の好
みに応じて、色調調整のために各色の階調特性(入力信
号に対する出力信号の大きさの関数)を信号部で変化さ
せている。しかし、図に示すように、各色に対するサブ
ピクセルの分割数を変化させることで、各色の階調特性
をパネル側で変化させることができる。なお、図では、
障壁2を前面側の基板11に形成しているが、背面側の
基板21に形成しても同様の効果を得ることができる。
【0064】このようにして、1サブピクセルを列方向
に複数に分割することにより、高階調なプラズマディス
プレイパネルとすることができる。例えば1サブピクセ
ルを3分割した場合には、1フィールドを4サブフィー
ルドに分割(それぞれの輝度重みは1,5,25)する
だけで、R,G,Bの各色について256階調の階調表
示を行うことができる。
【0065】
【発明の効果】この発明によれば、隔壁と隔壁との間に
サブピクセルを分割する障壁を形成して、1サブピクセ
ルを複数に分割するようにしたので、この分割したサブ
ピクセルで階調表示を行うことができる。したがって、
サブフレーム数を一定とした場合には、従来よりも高階
調な表示を行うことができる。また、階調数を一定とし
た場合には、従来よりもサブフレーム数を減少させ、サ
ステイン発光回数を増加させることができるため、高輝
度な表示を行うことができる。
【図面の簡単な説明】
【図1】この発明の実施例1のプラズマディスプレイパ
ネルの画素の構成を示す説明図である。
【図2】この発明の実施例2のプラズマディスプレイパ
ネルの画素の構成を示す説明図である。
【図3】この発明の実施例3のプラズマディスプレイパ
ネルの画素の構成を示す説明図である。
【図4】この発明の実施例4のプラズマディスプレイパ
ネルの画素の構成を示す説明図である。
【図5】図3(b)で示した画素の障壁に可視光透過率
の高い絶縁材を適用した例を示す説明図である。
【図6】障壁を前面側の基板に設けた例を示す説明図で
ある。
【図7】低い障壁を前面側の基板に設けた例を示す説明
図である。
【図8】画素を平面的に見た場合のサステイン電極の電
極構造の一例を示す説明図である。
【図9】障壁の高さが異なる例を示す説明図である。
【図10】サブピクセルの分割幅を変化させた例を示す
説明図である。
【図11】サブピクセルの分割数を変化させた例を示す
説明図である。
【図12】従来のAC駆動方式の3電極面放電型のカラ
ーPDPの構造を示す説明図である。
【図13】従来の3電極面放電型のPDPの平面図であ
る。
【図14】従来の3電極面放電型のPDPの1つの画素
を模式的に示した図である。
【図15】従来のPDPのフィールド構成および駆動電
圧波形の一例を示す説明図である。
【符号の説明】
2 障壁 11 前面側の基板 17 誘電体層 12 透明電極 13 金属電極(バス電極) 21 背面側の基板 29 隔壁 A アドレス電極 C 放電セル X,Y サステイン電極
フロントページの続き (72)発明者 並木 文博 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5C040 FA01 FA04 GB03 GB14 GC02 GF02 LA02 LA12 MA03 5C094 AA02 AA10 BA31 CA19 CA24 EA04 EA10 ED20 FA10

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 対向して配置された一対の基板間にマト
    リクス状に画素を配列し、一対の基板のいずれか一方の
    基板に設けた隔壁によって画素を区画するとともに各画
    素を複数のサブピクセルに分割し、分割した各サブピク
    セルの領域をさらに一対の基板のいずれか一方の基板に
    設けた障壁によって複数に分割し、その分割サブピクセ
    ルの領域内で放電を発生させる電極を設けてなるプラズ
    マディスプレイパネル。
  2. 【請求項2】 隔壁が複数の平行な帯状隔壁からなり、
    障壁が隣接する隔壁間にそれと平行に形成された帯状障
    壁からなる請求項1記載のプラズマディスプレイパネ
    ル。
  3. 【請求項3】 障壁によって分割された領域が、異なる
    発光輝度比を有することを特徴とする請求項1記載のプ
    ラズマディスプレイパネル。
  4. 【請求項4】 障壁が光透過性の材料で形成されている
    ことを特徴とする請求項1〜3のいずれか1つに記載の
    プラズマディスプレイパネル。
  5. 【請求項5】 隔壁が一対の基板の一方の基板の内側面
    上に形成され、障壁が他方の基板の内側面上に形成され
    ていることを特徴とする請求項1記載のプラズマディス
    プレイパネル。
JP18578499A 1999-06-30 1999-06-30 プラズマディスプレイパネル Pending JP2001015039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18578499A JP2001015039A (ja) 1999-06-30 1999-06-30 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18578499A JP2001015039A (ja) 1999-06-30 1999-06-30 プラズマディスプレイパネル

Publications (1)

Publication Number Publication Date
JP2001015039A true JP2001015039A (ja) 2001-01-19

Family

ID=16176846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18578499A Pending JP2001015039A (ja) 1999-06-30 1999-06-30 プラズマディスプレイパネル

Country Status (1)

Country Link
JP (1) JP2001015039A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030038022A (ko) * 2001-11-08 2003-05-16 엘지전자 주식회사 플라즈마 디스플레이 패널과 그 구동방법
EP1355338A2 (en) * 2002-04-15 2003-10-22 Fujitsu Hitachi Plasma Display Limited Display device and plasma display apparatus
WO2005043577A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
KR100511522B1 (ko) * 2001-10-30 2005-08-31 샤프 가부시키가이샤 플라즈마 표시장치 및 그 구동방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511522B1 (ko) * 2001-10-30 2005-08-31 샤프 가부시키가이샤 플라즈마 표시장치 및 그 구동방법
US7068243B2 (en) 2001-10-30 2006-06-27 Sharp Kabushiki Kaisha Plasma display device and driving method thereof
KR20030038022A (ko) * 2001-11-08 2003-05-16 엘지전자 주식회사 플라즈마 디스플레이 패널과 그 구동방법
EP1355338A2 (en) * 2002-04-15 2003-10-22 Fujitsu Hitachi Plasma Display Limited Display device and plasma display apparatus
EP1355338A3 (en) * 2002-04-15 2006-07-12 Fujitsu Hitachi Plasma Display Limited Display device and plasma display apparatus
KR100825344B1 (ko) * 2002-04-15 2008-04-28 후지츠 히다찌 플라즈마 디스플레이 리미티드 표시 디바이스 및 플라즈마 표시 장치
WO2005043577A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル

Similar Documents

Publication Publication Date Title
KR100657384B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US8120549B2 (en) Method for driving a plasma display panel
JP3318497B2 (ja) Ac型pdpの駆動方法
JP2005285771A5 (ja)
JP2000260330A (ja) プラズマディスプレイパネル及びその蛍光体層形成方法
JP3501498B2 (ja) プラズマディスプレイパネル
JP2000223034A (ja) プラズマディスプレイパネル
JP3476234B2 (ja) プラズマディスプレイパネル及び駆動方法
JP4212184B2 (ja) プラズマディスプレイ装置
JP2001015039A (ja) プラズマディスプレイパネル
JP4670990B2 (ja) プラズマディスプレイパネル
JP3005020B2 (ja) プラズマディスプレイパネル
JP4111359B2 (ja) プラズマディスプレイパネルの階調表示方法
JP3182280B2 (ja) Ac面放電型プラズマディスプレイパネル及びその駆動方法
JP3272335B2 (ja) プラズマディスプレイパネル
JP2004205655A (ja) プラズマ表示装置およびその駆動方法
JP3710117B2 (ja) プラズマディスプレイパネル
JP2003288846A (ja) プラズマディスプレイパネル
KR100543588B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
US20060113920A1 (en) Plasma display panel and drive method thereof
KR100862563B1 (ko) 플라즈마 디스플레이 패널
KR100692042B1 (ko) 플라즈마 디스플레이 패널
KR100542220B1 (ko) 플라즈마 디스플레이 패널
JP2002134036A (ja) プラズマディスプレイパネル
KR20080049538A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20050720

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050720

A711 Notification of change in applicant

Effective date: 20050915

Free format text: JAPANESE INTERMEDIATE CODE: A711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051207