JP2001005685A - システムリセット回路およびテスト方法 - Google Patents
システムリセット回路およびテスト方法Info
- Publication number
- JP2001005685A JP2001005685A JP11173473A JP17347399A JP2001005685A JP 2001005685 A JP2001005685 A JP 2001005685A JP 11173473 A JP11173473 A JP 11173473A JP 17347399 A JP17347399 A JP 17347399A JP 2001005685 A JP2001005685 A JP 2001005685A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- predetermined
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 端子数を増加することなく、回路テストを適
切に遂行できるようにしたシステムリセット回路および
テスト方法を得る。 【解決手段】 電源電圧が第１の所定値に達すると所定
の出力を導出する第１の電圧比較器１と、第１の電圧比
較器１の出力を受け所定周波数の出力を分周回路３に印
加する発振回路２と、電源電圧が前記第１の所定値より
大きい第２の所定値に達すると所定の出力を導出する第
２の電圧比較器４とを備え、分周回路３の出力により電
源電圧が第１の所定値に達してから所定時間後に出力端
子Ｔ３から出力を導出するようにするとともに、第２の
電圧比較器４の出力を分周回路３に印加して電源電圧が
前記第１の所定値より大きい第２の所定値に達したとき
テストモードに移行するようにした。
切に遂行できるようにしたシステムリセット回路および
テスト方法を得る。 【解決手段】 電源電圧が第１の所定値に達すると所定
の出力を導出する第１の電圧比較器１と、第１の電圧比
較器１の出力を受け所定周波数の出力を分周回路３に印
加する発振回路２と、電源電圧が前記第１の所定値より
大きい第２の所定値に達すると所定の出力を導出する第
２の電圧比較器４とを備え、分周回路３の出力により電
源電圧が第１の所定値に達してから所定時間後に出力端
子Ｔ３から出力を導出するようにするとともに、第２の
電圧比較器４の出力を分周回路３に印加して電源電圧が
前記第１の所定値より大きい第２の所定値に達したとき
テストモードに移行するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、電源の立ち上が
り時あるいは立下り時に、電源電圧が安定するまでの
間、マイコンにリセット信号を供給し、システムの安定
化を図るためのシステムリセット回路に関する。
り時あるいは立下り時に、電源電圧が安定するまでの
間、マイコンにリセット信号を供給し、システムの安定
化を図るためのシステムリセット回路に関する。
【０００２】
【従来の技術】図２は従来のシステムリセットを示す図
であり、反転入力・非反転入力を持つ電圧比較器１，電
源電圧を分圧するための抵抗Ｒ１およびＲ２，基準電圧
源Ｖｒｅｆ，電源端子Ｔ１，ＧＮＤ端子Ｔ２，出力端子
Ｔ３により構成される。
であり、反転入力・非反転入力を持つ電圧比較器１，電
源電圧を分圧するための抵抗Ｒ１およびＲ２，基準電圧
源Ｖｒｅｆ，電源端子Ｔ１，ＧＮＤ端子Ｔ２，出力端子
Ｔ３により構成される。
【０００３】次に、動作について説明する。電源オン直
後で電源電圧が低い場合、抵抗Ｒ１・Ｒ２により分圧さ
れた電圧は、基準電圧Ｖｒｅｆより低くなるため、電圧
比較器１の出力は「ロー」となり、この時マイコンはリ
セット状態となり動作しない。電源電圧が上がり、抵抗
Ｒ１・Ｒ２により分圧された電圧が、基準電圧Ｖｒｅｆ
より高くなると、電圧比較器１の出力は「ハイ」とな
り、この時マイコンはリセットが解除され動作モードと
なる。
後で電源電圧が低い場合、抵抗Ｒ１・Ｒ２により分圧さ
れた電圧は、基準電圧Ｖｒｅｆより低くなるため、電圧
比較器１の出力は「ロー」となり、この時マイコンはリ
セット状態となり動作しない。電源電圧が上がり、抵抗
Ｒ１・Ｒ２により分圧された電圧が、基準電圧Ｖｒｅｆ
より高くなると、電圧比較器１の出力は「ハイ」とな
り、この時マイコンはリセットが解除され動作モードと
なる。
【０００４】しかしながら、プリンタやＣＤ−ＲＯＭな
どのシステムによっては、電源電圧がある設定値を超え
てもシステム全体の動作が安定状態にならず、システム
リセットからのリセット解除信号が早すぎることにより
誤動作を起すという問題点があった。
どのシステムによっては、電源電圧がある設定値を超え
てもシステム全体の動作が安定状態にならず、システム
リセットからのリセット解除信号が早すぎることにより
誤動作を起すという問題点があった。
【０００５】図３はシステムリセットの他の従来例であ
る。この例においては、電圧比較器１の出力の発振回路
２と、分周回路３を接続している。
る。この例においては、電圧比較器１の出力の発振回路
２と、分周回路３を接続している。
【０００６】動作について説明する。電源オン直後で電
源電圧が低い場合、抵抗Ｒ１・Ｒ２により分圧された電
圧は、基準電圧Ｖｒｅｆより低くなるため、電圧比較器
１の出力は「ロー」となり、この時マイコンはリセット
状態となり動作しない。電源電圧が上がり、抵抗Ｒ１・
Ｒ２により分圧された電圧が基準電圧Ｖｒｅｆより高く
なると、電圧比較器１の出力は「ハイ」となり、発振回
路２および分周回路３が動作を開始し、電源電圧が設定
電圧になってから一定時間後に「ハイ」が出力され、マ
イコンはリセットが解除され動作モードとなる。従っ
て、システムリセットからのリセット解除信号が早すぎ
ることによる誤動作は回避することができる。
源電圧が低い場合、抵抗Ｒ１・Ｒ２により分圧された電
圧は、基準電圧Ｖｒｅｆより低くなるため、電圧比較器
１の出力は「ロー」となり、この時マイコンはリセット
状態となり動作しない。電源電圧が上がり、抵抗Ｒ１・
Ｒ２により分圧された電圧が基準電圧Ｖｒｅｆより高く
なると、電圧比較器１の出力は「ハイ」となり、発振回
路２および分周回路３が動作を開始し、電源電圧が設定
電圧になってから一定時間後に「ハイ」が出力され、マ
イコンはリセットが解除され動作モードとなる。従っ
て、システムリセットからのリセット解除信号が早すぎ
ることによる誤動作は回避することができる。
【０００７】しかしながら、この例においては、発振回
路２および分周回路３が新たに追加されており、回路が
複雑になっていることから、発振回路２および分周回路
３を出荷検査においてテストする必要が生じていた。特
に、分周回路３については、バイポーラプロセスではＩ
ＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌ
ｏｇｉｃ）回路が多く用いられ、低温における動作マー
ジン不足品を常温テストで如何にスクリーニングするか
が問題になっていた。
路２および分周回路３が新たに追加されており、回路が
複雑になっていることから、発振回路２および分周回路
３を出荷検査においてテストする必要が生じていた。特
に、分周回路３については、バイポーラプロセスではＩ
ＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌ
ｏｇｉｃ）回路が多く用いられ、低温における動作マー
ジン不足品を常温テストで如何にスクリーニングするか
が問題になっていた。
【０００８】
【発明が解決しようとする課題】従来のシステムリセッ
トは以上のように構成されており、電源端子Ｔ１とＧＮ
Ｄ端子Ｔ２と出力端子Ｔ３の３端子しか持たないため、
出荷検査において、遅延を発生するための分周回路３の
低温における動作マージン不足品を、常温においてスク
リーニングすることができないという問題があった。
トは以上のように構成されており、電源端子Ｔ１とＧＮ
Ｄ端子Ｔ２と出力端子Ｔ３の３端子しか持たないため、
出荷検査において、遅延を発生するための分周回路３の
低温における動作マージン不足品を、常温においてスク
リーニングすることができないという問題があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、端子数を増加することなく、回
路テストを適切に遂行できるようにしたシステムリセッ
ト回路およびテスト方法を得ることを目的とする。
ためになされたもので、端子数を増加することなく、回
路テストを適切に遂行できるようにしたシステムリセッ
ト回路およびテスト方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】第１の発明に係るシステ
ムリセット回路では、分周回路を含む遅延回路を備え、
電源電圧が第１の所定値に達してから所定時間後に所定
の出力を導出するシステムリセット回路において、電源
電圧が前記第１の所定値より大きい第２の所定値に達し
たときテストモードに移行するものである。
ムリセット回路では、分周回路を含む遅延回路を備え、
電源電圧が第１の所定値に達してから所定時間後に所定
の出力を導出するシステムリセット回路において、電源
電圧が前記第１の所定値より大きい第２の所定値に達し
たときテストモードに移行するものである。
【００１１】第２の発明に係るシステムリセット回路で
は、分周回路を含む遅延回路を備え、電源電圧が第１の
所定値に達してから所定時間後に所定の出力を導出する
システムリセット回路において、電源電圧が第１の所定
値に達すると所定の出力を導出する第１の電圧比較器
と、前記第１の電圧比較器の出力を受け所定周波数の出
力を前記分周回路に印加する発振回路と、電源電圧が前
記第１の所定値より大きい第２の所定値に達すると所定
の出力を導出する第２の電圧比較器とを備え、前記分周
回路の出力により電源電圧が第１の所定値に達してから
所定時間後に出力端子から出力を導出するようにすると
ともに、前記第２の電圧比較器の出力を分周回路に印加
して電源電圧が前記第１の所定値より大きい第２の所定
値に達したときテストモードに移行するようにしたもの
である。
は、分周回路を含む遅延回路を備え、電源電圧が第１の
所定値に達してから所定時間後に所定の出力を導出する
システムリセット回路において、電源電圧が第１の所定
値に達すると所定の出力を導出する第１の電圧比較器
と、前記第１の電圧比較器の出力を受け所定周波数の出
力を前記分周回路に印加する発振回路と、電源電圧が前
記第１の所定値より大きい第２の所定値に達すると所定
の出力を導出する第２の電圧比較器とを備え、前記分周
回路の出力により電源電圧が第１の所定値に達してから
所定時間後に出力端子から出力を導出するようにすると
ともに、前記第２の電圧比較器の出力を分周回路に印加
して電源電圧が前記第１の所定値より大きい第２の所定
値に達したときテストモードに移行するようにしたもの
である。
【００１２】第３の発明に係るシステムリセット回路で
は、テストモードへの移行に応じて分周回路の回路電流
を減少するものである。
は、テストモードへの移行に応じて分周回路の回路電流
を減少するものである。
【００１３】第４の発明に係るテスト方法では、電源電
圧が第１の所定値に達してから所定時間後に所定の出力
を導出するシステムリセット回路をテストするものにお
いて、電源電圧が前記第１の所定値より大きい第２の所
定値に達したときテストモードに移行するようにしたも
のである。
圧が第１の所定値に達してから所定時間後に所定の出力
を導出するシステムリセット回路をテストするものにお
いて、電源電圧が前記第１の所定値より大きい第２の所
定値に達したときテストモードに移行するようにしたも
のである。
【００１４】第５の発明に係るテスト方法では、分周回
路を含む遅延回路を備え、電源電圧が第１の所定値に達
してから所定時間後に所定の出力を導出するシステムリ
セット回路をテストするものにおいて、テストモードへ
の移行に応じて分周回路の回路電流を減少するようにし
たものである。
路を含む遅延回路を備え、電源電圧が第１の所定値に達
してから所定時間後に所定の出力を導出するシステムリ
セット回路をテストするものにおいて、テストモードへ
の移行に応じて分周回路の回路電流を減少するようにし
たものである。
【００１５】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施形態を図について説明する。図１において、１は
第１の電圧比較器、２は発振回路、３は分周回路、４は
第２の電圧比較器、Ｒ１・Ｒ２・Ｒ３・Ｒ４は電源電圧
を分圧する抵抗、Ｔ１は電源端子、Ｔ２はＧＮＤ端子、
Ｔ３は出力端子である。
一実施形態を図について説明する。図１において、１は
第１の電圧比較器、２は発振回路、３は分周回路、４は
第２の電圧比較器、Ｒ１・Ｒ２・Ｒ３・Ｒ４は電源電圧
を分圧する抵抗、Ｔ１は電源端子、Ｔ２はＧＮＤ端子、
Ｔ３は出力端子である。
【００１６】次に、動作について説明する。システムリ
セット回路が通常動作を行う場合には、図３に示す従来
技術のものと同様に、電源端子Ｔ１に通常動作に応じた
電圧が印加される。電源オン直後で電源電圧が低い場
合、抵抗Ｒ１・Ｒ２により分圧された電圧は、基準電圧
Ｖｒｅｆより低くなるため、電圧比較器１の出力は「ロ
ー」となり、発振回路２および分周回路３の出力は「ロ
ー」であって、システムリセット回路の出力端子Ｔ３に
接続されたマイコンは、このときリセット状態となり動
作しない。
セット回路が通常動作を行う場合には、図３に示す従来
技術のものと同様に、電源端子Ｔ１に通常動作に応じた
電圧が印加される。電源オン直後で電源電圧が低い場
合、抵抗Ｒ１・Ｒ２により分圧された電圧は、基準電圧
Ｖｒｅｆより低くなるため、電圧比較器１の出力は「ロ
ー」となり、発振回路２および分周回路３の出力は「ロ
ー」であって、システムリセット回路の出力端子Ｔ３に
接続されたマイコンは、このときリセット状態となり動
作しない。
【００１７】電源電圧が上がり、抵抗Ｒ１・Ｒ２により
分圧された電圧が基準電圧Ｖｒｅｆより高くなると、電
圧比較器１の出力は「ハイ」となり、発振回路２および
分周回路３が動作を開始し、電源電圧が設定電圧になっ
てから一定時間後に「ハイ」が出力され、マイコンはリ
セットが解除され動作モードとなる。
分圧された電圧が基準電圧Ｖｒｅｆより高くなると、電
圧比較器１の出力は「ハイ」となり、発振回路２および
分周回路３が動作を開始し、電源電圧が設定電圧になっ
てから一定時間後に「ハイ」が出力され、マイコンはリ
セットが解除され動作モードとなる。
【００１８】第２の電圧比較器４は、システムリセット
回路が通常動作として作動する電源電圧範囲において
は、「ロー」を出力し、分周回路３は通常の動作を行
う。
回路が通常動作として作動する電源電圧範囲において
は、「ロー」を出力し、分周回路３は通常の動作を行
う。
【００１９】分周回路３を含む遅延回路をテストする場
合には、システムリセット回路が通常動作を行うときの
電源電圧以上の電圧が電源端子Ｔ１に印加される。シス
テムリセット回路が動作する電源電圧以上の電圧が印加
された時に、第２の電圧比較器４から「ハイ」の信号が
出力されることにより、分周回路３はテストモードに移
行する。
合には、システムリセット回路が通常動作を行うときの
電源電圧以上の電圧が電源端子Ｔ１に印加される。シス
テムリセット回路が動作する電源電圧以上の電圧が印加
された時に、第２の電圧比較器４から「ハイ」の信号が
出力されることにより、分周回路３はテストモードに移
行する。
【００２０】分周回路３を構成するＩＩＬ回路における
低温不具合を常温にてスクリーニングするためには、Ｉ
ＩＬ回路に流れる回路電流を減らすことによりスクリー
ニング可能である。すなわち、電圧比較器４より「ハ
イ」が出力された時に、分周回路３におけるＩＩＬ回路
に流れる電流を減らすことにより、常温テストにおける
スクリーニングが可能となる。
低温不具合を常温にてスクリーニングするためには、Ｉ
ＩＬ回路に流れる回路電流を減らすことによりスクリー
ニング可能である。すなわち、電圧比較器４より「ハ
イ」が出力された時に、分周回路３におけるＩＩＬ回路
に流れる電流を減らすことにより、常温テストにおける
スクリーニングが可能となる。
【００２１】このように、第２の電圧比較器４を設け、
その出力により分周回路３の電流を抑制するようにした
ため、電源端子Ｔ１とＧＮＤ端子Ｔ２と出力端子Ｔ３の
３端子しか持たないＩＣであっても、ピン数を増やすこ
となく、常温テストにおいて低温不具合品のスクリーニ
ングが可能になる。
その出力により分周回路３の電流を抑制するようにした
ため、電源端子Ｔ１とＧＮＤ端子Ｔ２と出力端子Ｔ３の
３端子しか持たないＩＣであっても、ピン数を増やすこ
となく、常温テストにおいて低温不具合品のスクリーニ
ングが可能になる。
【００２２】この発明による実施の形態によれば、分周
回路３を含む遅延回路を備え、電源電圧が第１の所定値
に達してから所定時間後に所定の出力を導出するシステ
ムリセット回路において、電源電圧が第１の所定値に達
すると所定の出力を導出する第１の電圧比較器１と、第
１の電圧比較器１の出力を受け所定周波数の出力を前記
分周回路３に印加する発振回路２と、電源電圧が前記第
１の所定値より大きい第２の所定値に達すると所定の出
力を導出する第２の電圧比較器４とを備え、分周回路３
の出力により電源電圧が第１の所定値に達してから所定
時間後に出力端子Ｔ３から出力を導出するようにすると
ともに、第２の電圧比較器４の出力を分周回路３に印加
して電源電圧が前記第１の所定値より大きい第２の所定
値に達したときテストモードに移行するようにしたの
で、端子数を増加することなく、回路テストを適切に遂
行できるようにしたシステムリセット回路を得ることが
できる。
回路３を含む遅延回路を備え、電源電圧が第１の所定値
に達してから所定時間後に所定の出力を導出するシステ
ムリセット回路において、電源電圧が第１の所定値に達
すると所定の出力を導出する第１の電圧比較器１と、第
１の電圧比較器１の出力を受け所定周波数の出力を前記
分周回路３に印加する発振回路２と、電源電圧が前記第
１の所定値より大きい第２の所定値に達すると所定の出
力を導出する第２の電圧比較器４とを備え、分周回路３
の出力により電源電圧が第１の所定値に達してから所定
時間後に出力端子Ｔ３から出力を導出するようにすると
ともに、第２の電圧比較器４の出力を分周回路３に印加
して電源電圧が前記第１の所定値より大きい第２の所定
値に達したときテストモードに移行するようにしたの
で、端子数を増加することなく、回路テストを適切に遂
行できるようにしたシステムリセット回路を得ることが
できる。
【００２３】また、テストモードへの移行に応じて分周
回路３の回路電流を減少するようにしたので、低温にお
ける動作マージン不足品を常温で的確にテストできるシ
ステムリセット回路を得ることができる。
回路３の回路電流を減少するようにしたので、低温にお
ける動作マージン不足品を常温で的確にテストできるシ
ステムリセット回路を得ることができる。
【００２４】更に、電源電圧が第１の所定値に達してか
ら所定時間後に所定の出力を導出するシステムリセット
回路をテストするものにおいて、電源電圧が前記第１の
所定値より大きい第２の所定値に達したときテストモー
ドに移行するようにしたので、端子数を増加することな
く、回路テストを適切に遂行できるようにしたシステム
リセット回路のテスト方法を得ることができる。
ら所定時間後に所定の出力を導出するシステムリセット
回路をテストするものにおいて、電源電圧が前記第１の
所定値より大きい第２の所定値に達したときテストモー
ドに移行するようにしたので、端子数を増加することな
く、回路テストを適切に遂行できるようにしたシステム
リセット回路のテスト方法を得ることができる。
【００２５】そして、分周回路３を含む遅延回路を備
え、電源電圧が第１の所定値に達してから所定時間後に
所定の出力を導出するシステムリセット回路をテストす
るものにおいて、テストモードへの移行に応じて分周回
路３の回路電流を減少するようにしたので、低温におけ
る動作マージン不足品を常温で的確にテストできるシス
テムリセット回路のテスト方法を得ることができる。
え、電源電圧が第１の所定値に達してから所定時間後に
所定の出力を導出するシステムリセット回路をテストす
るものにおいて、テストモードへの移行に応じて分周回
路３の回路電流を減少するようにしたので、低温におけ
る動作マージン不足品を常温で的確にテストできるシス
テムリセット回路のテスト方法を得ることができる。
【００２６】
【発明の効果】第１の発明によれば、分周回路を含む遅
延回路を備え、電源電圧が第１の所定値に達してから所
定時間後に所定の出力を導出するシステムリセット回路
において、電源電圧が前記第１の所定値より大きい第２
の所定値に達したときテストモードに移行するようにし
たので、端子数を増加することなく、回路テストを適切
に遂行できるようにしたシステムリセット回路を得るこ
とができる。
延回路を備え、電源電圧が第１の所定値に達してから所
定時間後に所定の出力を導出するシステムリセット回路
において、電源電圧が前記第１の所定値より大きい第２
の所定値に達したときテストモードに移行するようにし
たので、端子数を増加することなく、回路テストを適切
に遂行できるようにしたシステムリセット回路を得るこ
とができる。
【００２７】第２の発明によれば、分周回路を含む遅延
回路を備え、電源電圧が第１の所定値に達してから所定
時間後に所定の出力を導出するシステムリセット回路に
おいて、電源電圧が第１の所定値に達すると所定の出力
を導出する第１の電圧比較器と、前記第１の電圧比較器
の出力を受け所定周波数の出力を前記分周回路に印加す
る発振回路と、電源電圧が前記第１の所定値より大きい
第２の所定値に達すると所定の出力を導出する第２の電
圧比較器とを備え、前記分周回路の出力により電源電圧
が第１の所定値に達してから所定時間後に出力端子から
出力を導出するようにするとともに、前記第２の電圧比
較器の出力を分周回路に印加して電源電圧が前記第１の
所定値より大きい第２の所定値に達したときテストモー
ドに移行するようにしたので、端子数を増加することな
く、回路テストを更に適切に遂行できるようにしたシス
テムリセット回路を得ることができる。
回路を備え、電源電圧が第１の所定値に達してから所定
時間後に所定の出力を導出するシステムリセット回路に
おいて、電源電圧が第１の所定値に達すると所定の出力
を導出する第１の電圧比較器と、前記第１の電圧比較器
の出力を受け所定周波数の出力を前記分周回路に印加す
る発振回路と、電源電圧が前記第１の所定値より大きい
第２の所定値に達すると所定の出力を導出する第２の電
圧比較器とを備え、前記分周回路の出力により電源電圧
が第１の所定値に達してから所定時間後に出力端子から
出力を導出するようにするとともに、前記第２の電圧比
較器の出力を分周回路に印加して電源電圧が前記第１の
所定値より大きい第２の所定値に達したときテストモー
ドに移行するようにしたので、端子数を増加することな
く、回路テストを更に適切に遂行できるようにしたシス
テムリセット回路を得ることができる。
【００２８】第３の発明によれば、テストモードへの移
行に応じて分周回路の回路電流を減少するようにしたの
で、低温における動作マージン不足品を常温で的確にテ
ストできるシステムリセット回路を得ることができる。
行に応じて分周回路の回路電流を減少するようにしたの
で、低温における動作マージン不足品を常温で的確にテ
ストできるシステムリセット回路を得ることができる。
【００２９】第４の発明によれば、電源電圧が第１の所
定値に達してから所定時間後に所定の出力を導出するシ
ステムリセット回路をテストするものにおいて、電源電
圧が前記第１の所定値より大きい第２の所定値に達した
ときテストモードに移行するようにしたので、端子数を
増加することなく、回路テストを適切に遂行できるよう
にしたシステムリセット回路のテスト方法を得ることが
できる。
定値に達してから所定時間後に所定の出力を導出するシ
ステムリセット回路をテストするものにおいて、電源電
圧が前記第１の所定値より大きい第２の所定値に達した
ときテストモードに移行するようにしたので、端子数を
増加することなく、回路テストを適切に遂行できるよう
にしたシステムリセット回路のテスト方法を得ることが
できる。
【００３０】第５の発明によれば、分周回路を含む遅延
回路を備え、電源電圧が第１の所定値に達してから所定
時間後に所定の出力を導出するシステムリセット回路を
テストするものにおいて、テストモードへの移行に応じ
て分周回路の回路電流を減少するようにしたので、低温
における動作マージン不足品を常温で的確にテストでき
るシステムリセット回路のテスト方法を得ることができ
る。
回路を備え、電源電圧が第１の所定値に達してから所定
時間後に所定の出力を導出するシステムリセット回路を
テストするものにおいて、テストモードへの移行に応じ
て分周回路の回路電流を減少するようにしたので、低温
における動作マージン不足品を常温で的確にテストでき
るシステムリセット回路のテスト方法を得ることができ
る。
【図１】 この発明の実施の形態によるシステムリセッ
ト回路を示す接続図である。
ト回路を示す接続図である。
【図２】 従来技術におけるシステムリセット回路を示
す接続図である。
す接続図である。
【図３】 従来技術における他のシステムリセット回路
を示す接続図である。
を示す接続図である。
１ 電圧比較器、２ 発振回路、３ 分周回路、４ 電
圧比較器、Ｒ１〜Ｒ４抵抗、Ｖｒｅｆ 基準電源、Ｔ１
電源端子、Ｔ２ ＧＮＤ端子、Ｔ３ 出力端子。
圧比較器、Ｒ１〜Ｒ４抵抗、Ｖｒｅｆ 基準電源、Ｔ１
電源端子、Ｔ２ ＧＮＤ端子、Ｔ３ 出力端子。
Claims (5)
- 【請求項１】 分周回路を含む遅延回路を備え、電源電
圧が第１の所定値に達してから所定時間後に所定の出力
を導出するシステムリセット回路において、電源電圧が
前記第１の所定値より大きい第２の所定値に達したとき
テストモードに移行することを特徴とするシステムリセ
ット回路。 - 【請求項２】 分周回路を含む遅延回路を備え、電源電
圧が第１の所定値に達してから所定時間後に所定の出力
を導出するシステムリセット回路において、電源電圧が
第１の所定値に達すると所定の出力を導出する第１の電
圧比較器と、前記第１の電圧比較器の出力を受け所定周
波数の出力を前記分周回路に印加する発振回路と、電源
電圧が前記第１の所定値より大きい第２の所定値に達す
ると所定の出力を導出する第２の電圧比較器とを備え、
前記分周回路の出力により電源電圧が第１の所定値に達
してから所定時間後に出力端子から出力を導出するよう
にするとともに、前記第２の電圧比較器の出力を分周回
路に印加して電源電圧が前記第１の所定値より大きい第
２の所定値に達したときテストモードに移行するように
したことを特徴とするシステムリセット回路。 - 【請求項３】 テストモードへの移行に応じて分周回路
の回路電流を減少することを特徴とする請求項１または
請求項２に記載のシステムリセット回路。 - 【請求項４】 電源電圧が第１の所定値に達してから所
定時間後に所定の出力を導出するシステムリセット回路
をテストするものにおいて、電源電圧が前記第１の所定
値より大きい第２の所定値に達したときテストモードに
移行するようにしたことを特徴とするテスト方法。 - 【請求項５】 分周回路を含む遅延回路を備え、電源電
圧が第１の所定値に達してから所定時間後に所定の出力
を導出するシステムリセット回路をテストするものにお
いて、テストモードへの移行に応じて分周回路の回路電
流を減少するようにしたことを特徴とする請求項４に記
載のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11173473A JP2001005685A (ja) | 1999-06-21 | 1999-06-21 | システムリセット回路およびテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11173473A JP2001005685A (ja) | 1999-06-21 | 1999-06-21 | システムリセット回路およびテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001005685A true JP2001005685A (ja) | 2001-01-12 |
Family
ID=15961146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11173473A Pending JP2001005685A (ja) | 1999-06-21 | 1999-06-21 | システムリセット回路およびテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001005685A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009257897A (ja) * | 2008-04-16 | 2009-11-05 | Mitsumi Electric Co Ltd | タイマーを内蔵した半導体集積回路 |
| JP2014153260A (ja) * | 2013-02-12 | 2014-08-25 | Seiko Epson Corp | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
-
1999
- 1999-06-21 JP JP11173473A patent/JP2001005685A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009257897A (ja) * | 2008-04-16 | 2009-11-05 | Mitsumi Electric Co Ltd | タイマーを内蔵した半導体集積回路 |
| JP2014153260A (ja) * | 2013-02-12 | 2014-08-25 | Seiko Epson Corp | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007071622A (ja) | 試験装置および試験方法 | |
| US8686798B2 (en) | Method and system for testing oscillator circuit | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| US6433567B1 (en) | CMOS integrated circuit and timing signal generator using same | |
| US6590405B2 (en) | CMOS integrated circuit and timing signal generator using same | |
| JP2001005685A (ja) | システムリセット回路およびテスト方法 | |
| JP2952131B2 (ja) | 半導体集積回路の試験装置 | |
| JP2006229622A (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
| US6949946B1 (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
| JP2017072543A (ja) | 電子機器および電子機器のテスト方法 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| TW201525497A (zh) | 誤差補償方法與應用此方法的自動測試設備 | |
| JP2546066Y2 (ja) | 波形発生装置 | |
| US7072821B1 (en) | Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit | |
| JPH05107307A (ja) | Ｌｓｉテスタ | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JP3160185B2 (ja) | コンパレータ回路のヒステリシス検査方法 | |
| CN116909850A (zh) | 用于主机板的异常显示方法以及异常显示装置 | |
| JPH10239395A (ja) | 半導体試験装置 | |
| JPH06109809A (ja) | 半導体集積回路の試験装置 | |
| JPH11190765A (ja) | 半導体試験装置 | |
| JPH09214296A (ja) | 半導体装置のシュミット入力バッファ回路とその検査方法 | |
| JP2000097996A (ja) | 半導体試験装置 | |
| JP2002014140A (ja) | 動作周波数測定装置および画像形成装置 | |
| JP2001141794A (ja) | 半導体集積回路 |