JP2001005014A - マトリクスアレイ基板、平面表示装置およびマトリクスアレイ基板の製造方法 - Google Patents
マトリクスアレイ基板、平面表示装置およびマトリクスアレイ基板の製造方法Info
- Publication number
- JP2001005014A JP2001005014A JP17189399A JP17189399A JP2001005014A JP 2001005014 A JP2001005014 A JP 2001005014A JP 17189399 A JP17189399 A JP 17189399A JP 17189399 A JP17189399 A JP 17189399A JP 2001005014 A JP2001005014 A JP 2001005014A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- array substrate
- substrate
- matrix array
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 本発明は、表示品位の良好なマトリクスアレ
イ基板、平面表示装置およびマトリクスアレイ基板の製
造方法を提供する。 【解決手段】 第１露光によってなる第１露光領域と、
第２露光によりなる第２露光領域と、前記第１および第
２露光によりなる二重露光領域とを含む複数本の電極配
線Ｘi と、複数の画素電極４７０とを備えた第１の基板
２００と、前記第１の基板２００に所定の間隙をもって
対向配置される第２の基板３００と、前記第１及び第２
の基板の間隙に保持される光変調層４００と、を備えた
平面表示装置１００であって、前記電極配線Ｘi は、電
気的に第１及び第２配線に分離部４０１により分離さ
れ、前記分離部４０１と前記二重露光領域とが平面的に
異なる位置にある。
イ基板、平面表示装置およびマトリクスアレイ基板の製
造方法を提供する。 【解決手段】 第１露光によってなる第１露光領域と、
第２露光によりなる第２露光領域と、前記第１および第
２露光によりなる二重露光領域とを含む複数本の電極配
線Ｘi と、複数の画素電極４７０とを備えた第１の基板
２００と、前記第１の基板２００に所定の間隙をもって
対向配置される第２の基板３００と、前記第１及び第２
の基板の間隙に保持される光変調層４００と、を備えた
平面表示装置１００であって、前記電極配線Ｘi は、電
気的に第１及び第２配線に分離部４０１により分離さ
れ、前記分離部４０１と前記二重露光領域とが平面的に
異なる位置にある。
Description
【０００１】
【発明の属する技術分野】本発明は、微細な電極配線を
含む電極基板に係り、特に複数の領域に区画されて露光
されてなるマトリクスアレイ基板およびその製造方法、
平面表示装置に関する。
含む電極基板に係り、特に複数の領域に区画されて露光
されてなるマトリクスアレイ基板およびその製造方法、
平面表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置に代表される平面表
示装置は、軽量・薄型・低消費電力の特徴をいかして各
種分野で利用され、特に高精細な大型パネルを実現する
ことが課題となっている。
示装置は、軽量・薄型・低消費電力の特徴をいかして各
種分野で利用され、特に高精細な大型パネルを実現する
ことが課題となっている。
【０００３】従来、液晶表示装置は、信号線と走査線が
ＴＦＴを介して画素電極に接続されたアレイ基板と、対
向電極が形成された対向基板と、この２枚の基板間に光
変調層となる液晶層を挟持して構成され、基本的には走
査線に走査信号を印加し、信号線には対応する表示信号
を送ることにより、画素容量は対応する電荷保持動作に
より高画質を実現している。
ＴＦＴを介して画素電極に接続されたアレイ基板と、対
向電極が形成された対向基板と、この２枚の基板間に光
変調層となる液晶層を挟持して構成され、基本的には走
査線に走査信号を印加し、信号線には対応する表示信号
を送ることにより、画素容量は対応する電荷保持動作に
より高画質を実現している。
【０００４】通常、走査線の走査信号により、ある水平
方向の画素列を選択し、その列に対して表示信号を印加
する。この動作を例えば観測者から見て画面の上の画素
列から下に順次行って駆動する。画面のチラツキを防止
するためには、１秒間に３０フレーム以上の画面を発生
させることが望ましく、高精細で特に大型パネルの画面
のチラツキを抑えるために、種々の工夫がなされてき
た。その一例に、信号線をその長さ方向で２分割し、両
側から並列的に駆動させることで、所定期間内に１画面
を発生させる方法がある。
方向の画素列を選択し、その列に対して表示信号を印加
する。この動作を例えば観測者から見て画面の上の画素
列から下に順次行って駆動する。画面のチラツキを防止
するためには、１秒間に３０フレーム以上の画面を発生
させることが望ましく、高精細で特に大型パネルの画面
のチラツキを抑えるために、種々の工夫がなされてき
た。その一例に、信号線をその長さ方向で２分割し、両
側から並列的に駆動させることで、所定期間内に１画面
を発生させる方法がある。
【０００５】
【発明が解決しようとする課題】ところで、液晶表示装
置のアレイ基板は、絶縁膜、導電膜、あるいは誘電体膜
等が成膜され、レジストの塗布、露光、現像、更にエッ
チングを繰り返してパターニングし、製造される。
置のアレイ基板は、絶縁膜、導電膜、あるいは誘電体膜
等が成膜され、レジストの塗布、露光、現像、更にエッ
チングを繰り返してパターニングし、製造される。
【０００６】大型で、高精細な表示画面の実現の要求に
答えるため、高精度の露光技術が必要となり、基板上の
レジストを一括して露光するのではなく、複数の領域に
区画し、各領域毎にそれぞれ順次露光する分割露光が知
られている。
答えるため、高精度の露光技術が必要となり、基板上の
レジストを一括して露光するのではなく、複数の領域に
区画し、各領域毎にそれぞれ順次露光する分割露光が知
られている。
【０００７】しかしながら、分割露光を行うと、各領域
毎のショットずれ等により各露光領域毎に画質に差が生
じ、特に各露光領域の境が視認され、表示上問題となる
ことがある。さらに、上記のようにパネルを２分割して
駆動させるような場合においては、上下の信号線に別々
に表示信号を印加するためパネル内の２分割位置を境に
上下で画質差が視認されることもある。
毎のショットずれ等により各露光領域毎に画質に差が生
じ、特に各露光領域の境が視認され、表示上問題となる
ことがある。さらに、上記のようにパネルを２分割して
駆動させるような場合においては、上下の信号線に別々
に表示信号を印加するためパネル内の２分割位置を境に
上下で画質差が視認されることもある。
【０００８】本発明は、上記技術課題に対処して成され
たものであって、大型で高精細であって表示品位の良好
な平面表示装置、アレイ基板およびその製造方法を提供
することを目的としている。また、分割露光および分割
駆動の各分割が引き起こす表示視差を軽減する平面表示
装置、アレイ基板およびその製造方法を提供することを
目的としている。
たものであって、大型で高精細であって表示品位の良好
な平面表示装置、アレイ基板およびその製造方法を提供
することを目的としている。また、分割露光および分割
駆動の各分割が引き起こす表示視差を軽減する平面表示
装置、アレイ基板およびその製造方法を提供することを
目的としている。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
第１露光によってなる第１露光領域と、第２露光により
なる第２露光領域と、前記第１および第２露光によりな
る二重露光領域とを含む複数本の電極配線と、複数の画
素電極とを備えたマトリクスアレイ基板であって、前記
電極配線は、電気的に第１及び第２配線に分離部により
分離され、前記分離部と前記二重露光領域とが平面的に
異なる位置にあることを特徴としている。
第１露光によってなる第１露光領域と、第２露光により
なる第２露光領域と、前記第１および第２露光によりな
る二重露光領域とを含む複数本の電極配線と、複数の画
素電極とを備えたマトリクスアレイ基板であって、前記
電極配線は、電気的に第１及び第２配線に分離部により
分離され、前記分離部と前記二重露光領域とが平面的に
異なる位置にあることを特徴としている。
【００１０】また、請求項７記載の発明は、第１露光に
よってなる第１露光領域と、第２露光によりなる第２露
光領域と、前記第１および第２露光によりなる二重露光
領域とを含む複数本の電極配線と、複数の画素電極とを
備えた第１の基板と、前記第１の基板に所定の間隙をも
って対向配置される第２の基板と、前記第１及び第２の
基板の間隙に保持される光変調層と、を備えた平面表示
装置であって、前記電極配線は、電気的に第１及び第２
配線に分離部により分離され、前記分離部と前記二重露
光領域とが平面的に異なる位置にあることを特徴として
いる。これらの発明によれば、各水平走査期間を十分長
く設定でき、画素電極に十分な電圧印加が可能となり、
さらに表示画像の境が視認されるのを軽減する。
よってなる第１露光領域と、第２露光によりなる第２露
光領域と、前記第１および第２露光によりなる二重露光
領域とを含む複数本の電極配線と、複数の画素電極とを
備えた第１の基板と、前記第１の基板に所定の間隙をも
って対向配置される第２の基板と、前記第１及び第２の
基板の間隙に保持される光変調層と、を備えた平面表示
装置であって、前記電極配線は、電気的に第１及び第２
配線に分離部により分離され、前記分離部と前記二重露
光領域とが平面的に異なる位置にあることを特徴として
いる。これらの発明によれば、各水平走査期間を十分長
く設定でき、画素電極に十分な電圧印加が可能となり、
さらに表示画像の境が視認されるのを軽減する。
【００１１】
【発明の実施の形態】以下に、この発明に係るアクティ
ブマトリクス型液晶表示装置について図面を参照して説
明する。図１は、本発明の一実施例を示す液晶表示装置
の概略分解図である。図２は図１中Ａ−Ａ線で切断した
ときの概略断面図である。また、図３は、アレイ基板の
概略平面図である。同図中点線で示すのは、分割露光の
際の分割位置の一例である。また、図４はアレイ基板の
一部拡大図で、同図（ａ）は図３中Ｂの概略拡大図であ
り、図４（ｂ）は同図（ａ）中Ｃ−Ｃ線で切ったときの
断面図、同図（ｃ）は同図（ａ）中Ｄ−Ｄ線で切ったと
きの断面図、同図（ｄ）は同図（ａ）中Ｅ−Ｅ線で切っ
たときの断面図である。
ブマトリクス型液晶表示装置について図面を参照して説
明する。図１は、本発明の一実施例を示す液晶表示装置
の概略分解図である。図２は図１中Ａ−Ａ線で切断した
ときの概略断面図である。また、図３は、アレイ基板の
概略平面図である。同図中点線で示すのは、分割露光の
際の分割位置の一例である。また、図４はアレイ基板の
一部拡大図で、同図（ａ）は図３中Ｂの概略拡大図であ
り、図４（ｂ）は同図（ａ）中Ｃ−Ｃ線で切ったときの
断面図、同図（ｃ）は同図（ａ）中Ｄ−Ｄ線で切ったと
きの断面図、同図（ｄ）は同図（ａ）中Ｅ−Ｅ線で切っ
たときの断面図である。
【００１２】この実施例の液晶表示装置は、図１に示す
ように有効表示領域が対角２０．８型の大画面表示の表
示パネル１００と、表示パネル１００に接続される信号
線用ＴＣＰ（tape carrier package）１７１、１７２、
１８１、１８２と、信号線用ＦＰＣ（flexible printed
circuit）１７３、１７４、１８３、１８４と、信号線
用ＰＣＢ（printed circuit boad）１７５、１８５、走
査線用ＴＣＰ１９１、走査線用ＦＰＣ１９３，走査線用
ＰＣＢ１９５と、表示パネルの裏面に配置される面光源
装置２００と、表示パネル１００および面光源装置２０
０を保持するベゼル部３００とを備えて構成される。
ように有効表示領域が対角２０．８型の大画面表示の表
示パネル１００と、表示パネル１００に接続される信号
線用ＴＣＰ（tape carrier package）１７１、１７２、
１８１、１８２と、信号線用ＦＰＣ（flexible printed
circuit）１７３、１７４、１８３、１８４と、信号線
用ＰＣＢ（printed circuit boad）１７５、１８５、走
査線用ＴＣＰ１９１、走査線用ＦＰＣ１９３，走査線用
ＰＣＢ１９５と、表示パネルの裏面に配置される面光源
装置２００と、表示パネル１００および面光源装置２０
０を保持するベゼル部３００とを備えて構成される。
【００１３】表示パネル１００は、アレイ基板４００
と、アレイ基板４００に対向配置される対向基板５００
と、それら２枚の基板間に配向膜１４０、１５０を介し
て挟持されるＴＮ（Twisted Nematic ）液晶からなる液
晶層１６０と、を備えて構成される。
と、アレイ基板４００に対向配置される対向基板５００
と、それら２枚の基板間に配向膜１４０、１５０を介し
て挟持されるＴＮ（Twisted Nematic ）液晶からなる液
晶層１６０と、を備えて構成される。
【００１４】本実施例のアレイ基板４００は、ガラスか
らなる透明絶縁基板４１０上に略平行に等間隔に配置さ
れた３２００×３本の信号線Ｘi （ｉ＝１、２、・・・・、
９６００）と、それに絶縁膜４３０を介して略直交して
配置された２４００本の走査線Ｙｊ （ｊ＝１、２、・・
・・、2400）と、それらの各交点毎に配置された薄膜トラ
ンジスタ（ＴＦＴ；Thin Film Transistor）及びこれに
接続する画素電極４７０から構成されている。
らなる透明絶縁基板４１０上に略平行に等間隔に配置さ
れた３２００×３本の信号線Ｘi （ｉ＝１、２、・・・・、
９６００）と、それに絶縁膜４３０を介して略直交して
配置された２４００本の走査線Ｙｊ （ｊ＝１、２、・・
・・、2400）と、それらの各交点毎に配置された薄膜トラ
ンジスタ（ＴＦＴ；Thin Film Transistor）及びこれに
接続する画素電極４７０から構成されている。
【００１５】ＴＦＴは、走査線Ｙj を兼ねるゲート電極
４２０と、この上にＳｉＯ2 からなる絶縁膜４３０を介
して形成される非晶質シリコンからなる半導体膜４５０
と、この半導体膜４５０上に走査線Ｙj に自己整合され
たチャネル保護膜４４０と、低抵抗半導体膜４６０介し
て半導体膜４５０と電気的に接続されるドレイン電極４
８１およびソース電極４８２とを備えて構成され、ソー
ス電極４８２は、画素電極４７０と電気的に接続してい
る。
４２０と、この上にＳｉＯ2 からなる絶縁膜４３０を介
して形成される非晶質シリコンからなる半導体膜４５０
と、この半導体膜４５０上に走査線Ｙj に自己整合され
たチャネル保護膜４４０と、低抵抗半導体膜４６０介し
て半導体膜４５０と電気的に接続されるドレイン電極４
８１およびソース電極４８２とを備えて構成され、ソー
ス電極４８２は、画素電極４７０と電気的に接続してい
る。
【００１６】また、画素電極４７０に絶縁膜４３０を介
して重複し、かつ走査線Ｙj と略平行して補助容量線Ｃ
k が（ｋ＝１、２、…・２４００）が配置され、画素電
極４７０と補助容量線Ｃk との間で補助容量が形成され
ている。
して重複し、かつ走査線Ｙj と略平行して補助容量線Ｃ
k が（ｋ＝１、２、…・２４００）が配置され、画素電
極４７０と補助容量線Ｃk との間で補助容量が形成され
ている。
【００１７】アレイ基板４００は、図３に示すように信
号線Ｘi を電気的に第１および第２配線Ｘai、Ｘbiに分
離部４０１により２分割し、基板の両側から信号を印加
し駆動する。このため、第１および第２配線Ｘai、Ｘbi
はそれぞれ独立して駆動するので、つまり１画面を２方
向から同時に駆動するので、各水平走査期間を長く設定
でき、画素電極に十分な電圧の印加が可能となる。
号線Ｘi を電気的に第１および第２配線Ｘai、Ｘbiに分
離部４０１により２分割し、基板の両側から信号を印加
し駆動する。このため、第１および第２配線Ｘai、Ｘbi
はそれぞれ独立して駆動するので、つまり１画面を２方
向から同時に駆動するので、各水平走査期間を長く設定
でき、画素電極に十分な電圧の印加が可能となる。
【００１８】表示パネル１００の各基板４００、５００
は、成膜、レジスト塗布・乾燥、露光、現像、エッチン
グによるパターニングを繰り返して形成される。露光に
際しては、高精度に露光するため、基板を一括露光する
のではなく、所定の領域、ここでは図３に示すように２
４の露光領域Ｓlm（ｌ＝１、２、…６、ｍ＝１、２、…
４）に区画し、各露光領域毎に順次露光する。各露光領
域の境は、隣りあう領域と重なっており、２重に露光さ
れ、露光残りを防止する。
は、成膜、レジスト塗布・乾燥、露光、現像、エッチン
グによるパターニングを繰り返して形成される。露光に
際しては、高精度に露光するため、基板を一括露光する
のではなく、所定の領域、ここでは図３に示すように２
４の露光領域Ｓlm（ｌ＝１、２、…６、ｍ＝１、２、…
４）に区画し、各露光領域毎に順次露光する。各露光領
域の境は、隣りあう領域と重なっており、２重に露光さ
れ、露光残りを防止する。
【００１９】分割露光の露光領域は固定されるのではな
く、例えば導電膜が積層される場合は、各層毎に露光領
域をずらしてもよい。つまり、隣りあう露光領域の境で
ある二重露光領域は、導電膜が積層される場合には、下
の導電膜の二重露光領域と上の導電膜の２重領域は平面
的に異なる位置に配置される。これにより、どちらかの
層が二重露光領域において断線しても、もう１方の層が
冗長的に作用し、配線が断線することはない。
く、例えば導電膜が積層される場合は、各層毎に露光領
域をずらしてもよい。つまり、隣りあう露光領域の境で
ある二重露光領域は、導電膜が積層される場合には、下
の導電膜の二重露光領域と上の導電膜の２重領域は平面
的に異なる位置に配置される。これにより、どちらかの
層が二重露光領域において断線しても、もう１方の層が
冗長的に作用し、配線が断線することはない。
【００２０】いずれの場合も、二重露光領域Ｓlm,lm+1
Ｓ' l'm,lm+1 と信号線の分離部４０１は平面的に異な
る位置に配置される。つまり、ある一列の露光領域を横
断するように信号線の分離部４０１が形成される。これ
により、分割露光による領域間の表示状態の境と、分割
駆動による表示状態の境とが、強調して視認されるのを
抑制することができる。
Ｓ' l'm,lm+1 と信号線の分離部４０１は平面的に異な
る位置に配置される。つまり、ある一列の露光領域を横
断するように信号線の分離部４０１が形成される。これ
により、分割露光による領域間の表示状態の境と、分割
駆動による表示状態の境とが、強調して視認されるのを
抑制することができる。
【００２１】図４に信号線の分離部４０１が形成された
付近の分割露光の区画位置の例を示す。図４（ｄ）は、
同図中Ｅ−Ｅ線で切った断面図で、半導体膜、低抵抗半
導体膜４６０の上に画素電極４７０と同一工程で形成さ
れるＩＴＯ膜４７１、Ｍｏ／Ａｌ／Ｍｏ膜４８３からな
る信号線Ｘi が配置される。下の導電膜のＩＴＯ膜４７
１の露光は、区画を露光領域Ｓ12，Ｓ13に分けて行い、
二重露光領域Ｓ12,13を有する。また、上の導電膜のＭ
ｏ／Ａｌ／Ｍｏ膜４８３は、露光領域Ｓ' 12,Ｓ' 13に
区画され、二重露光領域Ｓ' 12,13を有する。積層され
た上下の導電膜の二重露光領域Ｓ12,l3，Ｓ' l2,13は平
面的に異なる位置に配置してもよく、どちらかの層が断
線しても一方の層が冗長的に作用し、信号線Ｘi が断線
することはない。
付近の分割露光の区画位置の例を示す。図４（ｄ）は、
同図中Ｅ−Ｅ線で切った断面図で、半導体膜、低抵抗半
導体膜４６０の上に画素電極４７０と同一工程で形成さ
れるＩＴＯ膜４７１、Ｍｏ／Ａｌ／Ｍｏ膜４８３からな
る信号線Ｘi が配置される。下の導電膜のＩＴＯ膜４７
１の露光は、区画を露光領域Ｓ12，Ｓ13に分けて行い、
二重露光領域Ｓ12,13を有する。また、上の導電膜のＭ
ｏ／Ａｌ／Ｍｏ膜４８３は、露光領域Ｓ' 12,Ｓ' 13に
区画され、二重露光領域Ｓ' 12,13を有する。積層され
た上下の導電膜の二重露光領域Ｓ12,l3，Ｓ' l2,13は平
面的に異なる位置に配置してもよく、どちらかの層が断
線しても一方の層が冗長的に作用し、信号線Ｘi が断線
することはない。
【００２２】また、二重露光領域Ｓ12,l3，Ｓ' l2,13と
信号線の分離部４０１は異なる位置に配置されているの
で二重露光領域つまり分割露光による境と分割駆動によ
る境とが強調されない。
信号線の分離部４０１は異なる位置に配置されているの
で二重露光領域つまり分割露光による境と分割駆動によ
る境とが強調されない。
【００２３】また、周辺領域の信号線用パッド部ＸＰ
は、千鳥状に形成される。この実施例では、隣りあう信
号線Ｘi ，Ｘi +1との間隔が４４μｍと狭いので、パッ
ド部ＸＰを１列に形成すると後に接続する信号線用ＴＣ
Ｐの取り付けが困難となるためである。パネルの両側に
配置される信号線用ＴＣＰ（Ｘ１−ＴＣＰ１７１、１７
２，Ｘ２−ＴＣＰ１８１、１８２）は、それぞれ２段重
ねで形成される。
は、千鳥状に形成される。この実施例では、隣りあう信
号線Ｘi ，Ｘi +1との間隔が４４μｍと狭いので、パッ
ド部ＸＰを１列に形成すると後に接続する信号線用ＴＣ
Ｐの取り付けが困難となるためである。パネルの両側に
配置される信号線用ＴＣＰ（Ｘ１−ＴＣＰ１７１、１７
２，Ｘ２−ＴＣＰ１８１、１８２）は、それぞれ２段重
ねで形成される。
【００２４】また、アレイ基板４００に対向配置される
対向基板５００は、透明絶縁基板５１０上に対向電極５
４０と、アレイ基板４００の画素電極４７０と１対１に
対応する基板５１０上にＲ，Ｇ，Ｂの着色層５３０と、
ＴＦＴおよび信号線Ｘi 、走査線んＹj に対応する位置
に配置された遮光膜５２０から構成されている。
対向基板５００は、透明絶縁基板５１０上に対向電極５
４０と、アレイ基板４００の画素電極４７０と１対１に
対応する基板５１０上にＲ，Ｇ，Ｂの着色層５３０と、
ＴＦＴおよび信号線Ｘi 、走査線んＹj に対応する位置
に配置された遮光膜５２０から構成されている。
【００２５】以下に、図を参照して、本発明の一実施例
にかかる表示パネルの製造方法について詳細に説明す
る。まず、ガラスからなる透明絶縁基板４１０上に、ス
パッタ法等によりＡｌ−Ｎｄ膜を堆積し、走査線Ｙj
（ｉ＝１、２、３、…９６００）、補助容量線ＣK （ｋ
＝１、２、…２４００）をフォトリソグラフィー技術を
用いてパターニングする。Ａｌ−Ｎｄ膜のパターニング
は、フォトレジストを塗布し、乾燥させたあと、基板の
露光領域Ｓlm（ｌ＝１、２、…６、ｍ＝１、２、…４）
を順次露光する分割露光、現像、エッチングした後、フ
ォトレジストを除去してゲート電極４２０を兼ねる走査
線Ｙj および補助容量線ＣK を得る（図５（ａ））。
にかかる表示パネルの製造方法について詳細に説明す
る。まず、ガラスからなる透明絶縁基板４１０上に、ス
パッタ法等によりＡｌ−Ｎｄ膜を堆積し、走査線Ｙj
（ｉ＝１、２、３、…９６００）、補助容量線ＣK （ｋ
＝１、２、…２４００）をフォトリソグラフィー技術を
用いてパターニングする。Ａｌ−Ｎｄ膜のパターニング
は、フォトレジストを塗布し、乾燥させたあと、基板の
露光領域Ｓlm（ｌ＝１、２、…６、ｍ＝１、２、…４）
を順次露光する分割露光、現像、エッチングした後、フ
ォトレジストを除去してゲート電極４２０を兼ねる走査
線Ｙj および補助容量線ＣK を得る（図５（ａ））。
【００２６】次に、絶縁膜４３０としてシリコン酸化
膜、アモルファスシリコン膜４５１、シリコン窒化膜を
大気に曝すことなく連続して堆積する。この後、走査線
Ｙj をマスクとして基板４１０の裏面から露光すること
により、シリコン窒化膜をパターニングして、走査線Ｙ
j に自己整合されたチャネル保護膜４４０を形成する
（図５（ｂ））。
膜、アモルファスシリコン膜４５１、シリコン窒化膜を
大気に曝すことなく連続して堆積する。この後、走査線
Ｙj をマスクとして基板４１０の裏面から露光すること
により、シリコン窒化膜をパターニングして、走査線Ｙ
j に自己整合されたチャネル保護膜４４０を形成する
（図５（ｂ））。
【００２７】次に、ｎ+ 型非晶質シリコン膜を堆積し、
アモルファスシリコン膜４５１とｎ+ 型非晶質シリコン
膜とをパターニングして、半導体膜４５０及びｎ+ 型非
晶質シリコン膜４６１を形成する。この半導体膜４５０
及びｎ+ 型非晶質シリコン膜４６１のパターニングは、
基板の露光領域Ｓlmを順次露光して行った（図５
（ｃ））。
アモルファスシリコン膜４５１とｎ+ 型非晶質シリコン
膜とをパターニングして、半導体膜４５０及びｎ+ 型非
晶質シリコン膜４６１を形成する。この半導体膜４５０
及びｎ+ 型非晶質シリコン膜４６１のパターニングは、
基板の露光領域Ｓlmを順次露光して行った（図５
（ｃ））。
【００２８】次に、ＩＴＯ膜を堆積し、パターニングし
て、画素電極４７０および信号線Ｘi の下層配線４７１
を形成する（図５（ｄ））。ＩＴＯ膜のパターニング
は、基板の露光領域Ｓlmを順次露光したのち、レチクル
を変更し、所定の４つの露光領域Ｓ12，Ｓ22，Ｓ32，Ｓ
42を順次再露光する。この所定の４つの露光領域とはあ
との工程で信号線Ｘi の分離部４０１となる部分を含む
領域をいい、ここではＳ12，Ｓ22，Ｓ32，Ｓ42であっ
て、この露光では信号線の下層配線４７１を分割する分
離部４０１の形成を行う。分離部のない信号線パターン
を露光した後、信号線パターンに分離部を形成するの
で、露光領域毎に均一な分離部が形成され、画質が安定
する。
て、画素電極４７０および信号線Ｘi の下層配線４７１
を形成する（図５（ｄ））。ＩＴＯ膜のパターニング
は、基板の露光領域Ｓlmを順次露光したのち、レチクル
を変更し、所定の４つの露光領域Ｓ12，Ｓ22，Ｓ32，Ｓ
42を順次再露光する。この所定の４つの露光領域とはあ
との工程で信号線Ｘi の分離部４０１となる部分を含む
領域をいい、ここではＳ12，Ｓ22，Ｓ32，Ｓ42であっ
て、この露光では信号線の下層配線４７１を分割する分
離部４０１の形成を行う。分離部のない信号線パターン
を露光した後、信号線パターンに分離部を形成するの
で、露光領域毎に均一な分離部が形成され、画質が安定
する。
【００２９】このとき、信号線Ｘi の下層配線４７１と
なるパターニングの分割露光では、隣り合う分割露光領
域の二重露光領域Ｓ11,12，Ｓ21,22，Ｓ31,32，
Ｓ41,42，Ｓ12,13，Ｓ22,23，Ｓ32,33，Ｓ42,43と下層
配線４７１の表示領域中の端部は平面的に異なる位置に
配置される。ある露光領域の二重露光領域を含まない位
置に下層配線４７１の表示領域中の端部、分離部４０１
が形成されている。
なるパターニングの分割露光では、隣り合う分割露光領
域の二重露光領域Ｓ11,12，Ｓ21,22，Ｓ31,32，
Ｓ41,42，Ｓ12,13，Ｓ22,23，Ｓ32,33，Ｓ42,43と下層
配線４７１の表示領域中の端部は平面的に異なる位置に
配置される。ある露光領域の二重露光領域を含まない位
置に下層配線４７１の表示領域中の端部、分離部４０１
が形成されている。
【００３０】次に、基板の周辺部のシリコン酸化膜をパ
ターニングし、パッド部にコンタクトホールを形成す
る。次に、Ｍｏ膜、Ａｌ膜、Ｍｏ膜をスパッタ法により
積層した後パターニングし、信号線Ｘi の上層配線４８
３、信号線が延在して形成されるドレイン電極４８１
と、ソース電極４８２を形成する。この上層配線４８
３、ドレイン電極４８１およびソース電極４８２のパタ
ーニングは、基板の露光領域Ｓlmをそれぞれ順次露光し
て信号線パターンを形成したのち、分割しようとする箇
所を含む４つの露光領域Ｓ12，Ｓ22，Ｓ32，Ｓ42を順次
露光して信号線パターンに分離部４０１を形成し、２分
割された上層配線４８３を得る。この上層配線４８３お
よび下層配線４７１とから信号線Ｘi が形成される。こ
こで、ショットの二重露光領域Ｓ11 ,12，Ｓ21,22，Ｓ
31,32，Ｓ41,42，Ｓ12,13，Ｓ22,23，Ｓ32,33，Ｓ
42,,43と信号線Ｘi の分離部４０１は平面的に異なる位
置に形成する。
ターニングし、パッド部にコンタクトホールを形成す
る。次に、Ｍｏ膜、Ａｌ膜、Ｍｏ膜をスパッタ法により
積層した後パターニングし、信号線Ｘi の上層配線４８
３、信号線が延在して形成されるドレイン電極４８１
と、ソース電極４８２を形成する。この上層配線４８
３、ドレイン電極４８１およびソース電極４８２のパタ
ーニングは、基板の露光領域Ｓlmをそれぞれ順次露光し
て信号線パターンを形成したのち、分割しようとする箇
所を含む４つの露光領域Ｓ12，Ｓ22，Ｓ32，Ｓ42を順次
露光して信号線パターンに分離部４０１を形成し、２分
割された上層配線４８３を得る。この上層配線４８３お
よび下層配線４７１とから信号線Ｘi が形成される。こ
こで、ショットの二重露光領域Ｓ11 ,12，Ｓ21,22，Ｓ
31,32，Ｓ41,42，Ｓ12,13，Ｓ22,23，Ｓ32,33，Ｓ
42,,43と信号線Ｘi の分離部４０１は平面的に異なる位
置に形成する。
【００３１】このように、分割駆動のための信号線の分
離部は、あらかじめ形成した信号線のパターンを後から
分断して形成する。また、二重露光領域と信号線の分離
部を異なる位置に形成するので、各露光領域の２重領域
と、信号線の分離部が重なって、境界が視認されるのを
軽減する。
離部は、あらかじめ形成した信号線のパターンを後から
分断して形成する。また、二重露光領域と信号線の分離
部を異なる位置に形成するので、各露光領域の２重領域
と、信号線の分離部が重なって、境界が視認されるのを
軽減する。
【００３２】また、この工程で、チャネル保護膜上のｎ
+ 型非晶質シリコン膜４６１も同時にパターニングし、
低抵抗半導体膜４６０を形成する（図５（ｅ））。次
に、シリコン窒化膜を成膜し、パターニングして、保護
膜４９０を形成する。保護膜４９０のパターニングに
は、基板の露光領域Ｓlmをそれぞれ順次露光して行った
（図５（ｆ））。
+ 型非晶質シリコン膜４６１も同時にパターニングし、
低抵抗半導体膜４６０を形成する（図５（ｅ））。次
に、シリコン窒化膜を成膜し、パターニングして、保護
膜４９０を形成する。保護膜４９０のパターニングに
は、基板の露光領域Ｓlmをそれぞれ順次露光して行った
（図５（ｆ））。
【００３３】次に基板の全面に配向膜１４０を塗布し
て、アレイ基板４００を形成する。また、対向基板５０
０は、透明絶縁基板５１０に遮光膜５２０、着色層５３
０、対向電極５４０、配向膜１５０を順次形成してな
る。
て、アレイ基板４００を形成する。また、対向基板５０
０は、透明絶縁基板５１０に遮光膜５２０、着色層５３
０、対向電極５４０、配向膜１５０を順次形成してな
る。
【００３４】このようにして作成されたアレイ基板４０
０と対向基板５００との間に液晶層１６０を挟持し、偏
光板１４１、１５２を取り付けて表示パネル１００が形
成される。
０と対向基板５００との間に液晶層１６０を挟持し、偏
光板１４１、１５２を取り付けて表示パネル１００が形
成される。
【００３５】以上説明したように、信号線の分離部と露
光領域の境が平面的に異なる位置になるので、露光によ
るショットずれ等の影響、分割駆動による表示画面の画
像の境界が視認されるのを軽減できる。
光領域の境が平面的に異なる位置になるので、露光によ
るショットずれ等の影響、分割駆動による表示画面の画
像の境界が視認されるのを軽減できる。
【００３６】また、本実施例のように、電極配線を複数
の導電膜の積層で形成する場合において、上の導電膜を
露光する露光領域の二重露光領域と、下の導電膜を露光
する露光領域の二重露光領域とを、平面的に異なる位置
に形成すると、各導電膜に断線が生じても他の導電膜が
冗長的に作用するので、電極配線の断線等の欠陥が軽減
される。
の導電膜の積層で形成する場合において、上の導電膜を
露光する露光領域の二重露光領域と、下の導電膜を露光
する露光領域の二重露光領域とを、平面的に異なる位置
に形成すると、各導電膜に断線が生じても他の導電膜が
冗長的に作用するので、電極配線の断線等の欠陥が軽減
される。
【００３７】また、各露光領域をこの実施例では長方形
としているが、この形状を凸凹にしてもよい。露光領域
の境界が隣りあう表示画素にわたって設置されるため、
両隣りの画素の中間の表示状態を呈する領域となり、境
界をさらに視認されにくくすることができる。
としているが、この形状を凸凹にしてもよい。露光領域
の境界が隣りあう表示画素にわたって設置されるため、
両隣りの画素の中間の表示状態を呈する領域となり、境
界をさらに視認されにくくすることができる。
【００３８】また、電極配線を分離部により第１および
第２配線に分離し、それぞれ独立して駆動させるので、
大型・高精細の平面表示装置であっても高速に画面を形
成することができる。
第２配線に分離し、それぞれ独立して駆動させるので、
大型・高精細の平面表示装置であっても高速に画面を形
成することができる。
【００３９】また、本実施例では、信号線がその駆動方
向で切断されるものについて説明したが、信号線に限定
されるものではなく、走査線あるいは補助容量線であっ
てもよい。
向で切断されるものについて説明したが、信号線に限定
されるものではなく、走査線あるいは補助容量線であっ
てもよい。
【００４０】また、本実施例では、信号線の分離部の露
光は分離部のない信号線パターンの露光を行い、レチク
ルを変更したのち、分離部のパターンの露光を行うもの
について説明したが、これに限定されず、予め分離部を
含む信号線パターンのレチクルを使用して、露光するも
のであっても良い。
光は分離部のない信号線パターンの露光を行い、レチク
ルを変更したのち、分離部のパターンの露光を行うもの
について説明したが、これに限定されず、予め分離部を
含む信号線パターンのレチクルを使用して、露光するも
のであっても良い。
【００４１】
【発明の効果】この発明によれば、表示品位の良好な平
面表示装置、およびマトリクスアレイ基板が得られる。
面表示装置、およびマトリクスアレイ基板が得られる。
【図１】図１は、本発明の一実施例である平面表示装置
の概略分解図である。
の概略分解図である。
【図２】図２は、本発明の一実施例の平面表示装置の概
略断面図である。
略断面図である。
【図３】図３は、本発明の一実施例の平面表示装置用ア
レイ基板の概略平面図である。
レイ基板の概略平面図である。
【図４】図４は、本発明の一実施例の平面表示装置用ア
レイ基板の概略図で、同図（ａ）は図３中Ｅの拡大図、
図４（ｂ）は同図（ａ）中Ｂ−Ｂ線に沿って切断したと
きの断面図、同図（ｃ）は同図（ａ）中Ｃ−Ｃ線に沿っ
て切断したときの断面図、同図（ｄ）は同図（ａ）中Ｄ
−Ｄ線に沿って切断したときの断面図である。
レイ基板の概略図で、同図（ａ）は図３中Ｅの拡大図、
図４（ｂ）は同図（ａ）中Ｂ−Ｂ線に沿って切断したと
きの断面図、同図（ｃ）は同図（ａ）中Ｃ−Ｃ線に沿っ
て切断したときの断面図、同図（ｄ）は同図（ａ）中Ｄ
−Ｄ線に沿って切断したときの断面図である。
【図５】図５は、本発明の一実施例の平面表示装置の製
造方法を説明する断面図である。
造方法を説明する断面図である。
100 …表示装置 400 …アレイ基板 401 …分離部 470 …画素電極 500 …対向基板 160 …液晶層 Ｓlm…露光領域 Ｓlm,l+1m，Slm,lm+1…二重露光領域 Ｘi …信号線
Claims (8)
- 【請求項１】 第１露光によってなる第１露光領域と、
第２露光によりなる第２露光領域と、前記第１および第
２露光によりなる二重露光領域とを含む複数本の電極配
線と、複数の画素電極とを備えたマトリクスアレイ基板
であって、 前記電極配線は、電気的に第１及び第２配線に分離部に
より分離され、前記分離部と前記二重露光領域とが平面
的に異なる位置にあることを特徴としたマトリクスアレ
イ基板。 - 【請求項２】 電極配線は、第１露光によってなる第１
露光領域と、第２露光によりなる第２露光領域と、前記
第１および第２露光によりなる第１二重露光領域とを含
む第１導電膜と、 前記第１導電膜に積層され、第３露光によりなる第３露
光領域と、第４露光によりなる第４露光領域と、前記第
３および第４露光によりなる第２二重露光領域とを含
み、かつ第１二重露光領域と、前記第２二重露光領域は
平面的に異なる位置にあるような前記第２導電膜と、を
備えて構成される複数本の電極配線と、複数の画素電極
とを備えるマトリクスアレイ基板であって、 前記電極配線は、電気的に第１及び第２配線に分離部に
より分離され、前記分離部と前記二重露光領域とが平面
的に異なる位置にあることを特徴としたマトリクスアレ
イ基板。 - 【請求項３】 前記第１及び第２配線がそれぞれ独立し
て駆動することを特徴とする請求項１または２記載のマ
トリクスアレイ基板。 - 【請求項４】 前記電極配線は、信号線であることを特
徴とする請求項１または２記載のマトリクスアレイ基
板。 - 【請求項５】 前記マトリクスアレイ基板は、前記電極
配線の端部に配されるパッド部を含み、前記パッド部は
千鳥状に配されることを特徴とする請求項１または２記
載のマトリクスアレイ基板。 - 【請求項６】 分離部により第１及び第２配線に電気的
に分離された複数本の電極配線と、複数の画素電極とを
備えた第１の基板を形成するマトリクスアレイ基板の製
造方法において、 基板上に導電膜を形成する工程と、 前記導電膜上にレジストを塗布する工程と、 前記レジストを前記電極配線に対応するマスクパターン
に基づいて露光する第１露光工程と、 前記レジストを前記分離部に対応するマスクパターンに
基づいて露光する第２露光工程と、 前記レジストをマスクとして、前記導電膜をパターニン
グして前記第１及び第２配線に分離された前記電極配線
を形成する工程とを含むことを特徴とするマトリクスア
レイ基板の製造方法。 - 【請求項７】 前記第１露光工程は、前記レジストを複
数の領域に区分して順次露光するものであり、前記領域
の境界と、前記分離部とは平面的に異なる位置に配され
ることを特徴とする請求項６記載のマトリクスアレイ基
板の製造方法。 - 【請求項８】 第１露光によってなる第１露光領域と、
第２露光によりなる第２露光領域と、前記第１および第
２露光によりなる二重露光領域とを含む複数本の電極配
線と、複数の画素電極とを備えた第１の基板と、 前記第１の基板に所定の間隙をもって対向配置される第
２の基板と、 前記第１及び第２の基板の間隙に保持される光変調層
と、を備えた平面表示装置であって、 前記電極配線は、電気的に第１及び第２配線に分離部に
より分離され、前記分離部と前記二重露光領域とが平面
的に異なる位置にあることを特徴とした平面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17189399A JP2001005014A (ja) | 1999-06-18 | 1999-06-18 | マトリクスアレイ基板、平面表示装置およびマトリクスアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17189399A JP2001005014A (ja) | 1999-06-18 | 1999-06-18 | マトリクスアレイ基板、平面表示装置およびマトリクスアレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001005014A true JP2001005014A (ja) | 2001-01-12 |
Family
ID=15931772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17189399A Pending JP2001005014A (ja) | 1999-06-18 | 1999-06-18 | マトリクスアレイ基板、平面表示装置およびマトリクスアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001005014A (ja) |
-
1999
- 1999-06-18 JP JP17189399A patent/JP2001005014A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| KR101167312B1 (ko) | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 | |
| KR20110016242A (ko) | 액정표시장치 | |
| JP3998317B2 (ja) | 液晶表示装置の製造方法 | |
| US5956104A (en) | Active matrix-type liquid crystal display device and method of making the same | |
| US20080207077A1 (en) | Fabrication of backplanes allowing relaxed alignment tolerance | |
| JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP2003029269A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| US20080205010A1 (en) | Active matrix backplanes allowing relaxed alignment tolerance | |
| JP3102819B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2001005014A (ja) | マトリクスアレイ基板、平面表示装置およびマトリクスアレイ基板の製造方法 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2893924B2 (ja) | 薄膜トランジスタマトリックスの製造方法および表示装置 | |
| JP2002182242A (ja) | 液晶表示装置の製造方法 | |
| JPH11271808A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 | |
| KR101028996B1 (ko) | 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| JP2760458B2 (ja) | アクティブマトリクス基板 | |
| KR100949498B1 (ko) | 액정표시장치용 마스크 및 이를 이용한 액정표시장치의노광 방법 | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| KR101080133B1 (ko) | 플라스틱 기판을 이용한 씨오티구조 액정표시장치 및 그제조 방법 | |
| KR101380228B1 (ko) | 씨오지 타입 액정표시장치용 어레이 기판 | |
| JPH09101542A (ja) | 表示装置用アレイ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |