JP2000510673A

JP2000510673A - 差動対利得制御段

Info

Publication number: JP2000510673A
Application number: JP10547383A
Authority: JP
Inventors: チェン、リッキー・ワイ; リンダー、ロイド・エフ; デベンドルフ、ドン・シー; ゴーダー、マシュー・エス
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1997-05-01
Filing date: 1998-04-30
Publication date: 2000-08-15
Anticipated expiration: 2018-04-30
Also published as: EP0909479A1; US6040731A; EP0909479B1; ATE265103T1; DE69823301D1; WO1998049770A1; JP3288723B2

Abstract

(57)【要約】利得制御差動対（ＧＣＤＰ）10は差動駆動信号に応じて電流を流し、信号路の利得は駆動信号により制御されるトランジスタの１つの電流回路を介して形成される。ＧＣＤＰは駆動回路20によって駆動されることが好ましく、この駆動回路20は対称の入力信号を受信し、オフセット差動駆動信号を生成し、それはＧＣＤＰのトランジスタの１つを対称の入力信号電圧範囲の広い部分にわたってオフに維持し、それによってＧＣＤＰで生じる雑音を減少させる。１以上のＧＣＤＰはギルバートミキサ30の一部として構成され、ミキサの入力段と出力段との間を流れるＲＦ電流の量を調整し、それはミキサにより供給される他の回路における利得制御を行う必要をなくす。オフセット駆動信号により駆動されたとき、ギルバートミキサは利得制御と、低い歪みと、低い電力消費と、優れたＬＯ／ＲＦ分離とを同時に与える。

Description

【発明の詳細な説明】差動対利得制御段発明の背景発明の分野本発明は、利得制御段の分野に関し、特に、差動対により実現される利得制御段に関する。関連技術の説明自動利得制御（ＡＧＣ）回路は、ラジオ、マイクロ波トランシーバおよびセルラー電話機を含む多数の無線通信デバイスに認められる。ＩＦ増幅器およびアナログデジタル変換器のようなこれらのデバイスの中に認められる機能ブロックのいくつかは、ほぼ一定の信号強度を有する入力を与えられたときに最も良好に動作する。しかしながら、デバイスによって受信されたＲＦ信号の強度の変りやすさのために、通常、これらの入力の強度が変化させられる。ＡＧＣ回路は、一般に、それが必要とされる機能ブロックのフロントエンドに、あるいはそれ自身の離散ブロック中に位置され、これらの入力の信号強度を等化するように機能する。この回路によって提供される性能上の利点は、多くは、それが当デバイスまたはブロックに付加する複雑さより重要である。たとえば、文献（Rohde氏による Communications receivers:principles and design, McGraw-Hill,Inc.(1988)， pp.238-246）には、ＡＧＣ回路の従来の適用が記載されている。差動対は、ＡＧＣの素子として使用可能である。この差動対は、バイポーラトランジスタ対のエミッタまたはＦＥＴ対のソースを結合することによって形成された共通の接続部で接続されている２個のトランジスタから構成され、ときには、縮退(degeneration)抵抗がそれらの各エミッタ（またはソース）端子と共通の接続部との間に位置される。図１に示されているように、１つの利得制御段10は、ｎｐｎトランジスタＱＡおよびＱＢの差動対により構成される。入力電流信号Ｉ_inは、差動対の共通のエミッタ接続部に接続され、差動制御信号Ｃ＋およびＣ −がこの対の各ベースに接続される。段の電流出力Ｉ_outは、トランジスタＱＡのコレクタで得られ、トランジスタＱＢのコレクタが固定された供給電圧Ｖ_supp _ly に接続されている。差動制御信号Ｃ＋が信号Ｃ−より大きいとき、トランジスタＱＡが導く電流はトランジスタＱＢより多く、この段の利得、すなわちＩ_out ／Ｉ_inは０．５より大きい。差動制御信号Ｃ−が信号Ｃ＋より大きい場合には、トランジスタＱＢが導く電流はトランジスタＱＡより多く、段の利得は０．５より小さい。ここで使用されるように、“利得”とは、信号の増幅（利得＞１）および減衰（利得＜１）の両方を示す。図１の利得制御段により、電流出力Ｉ_out はＩ_inを越えるはずがないので、減衰または１の利得だけがあり得る。利得は、約０．０１乃至約１の範囲で変化する可能性が高い。トランジスタＱＡおよびＱＢを通るベース電流のために、正確に０または１の利得は実際には達成不可能である。バイポーラトランジスタ差動対のコレクタ電流は、８Ｖ_T（２５℃でＶ_T〜２６ｍｖ）、すなわち約２０８ｍｖを越えるこの対の差動入力電圧と共に変化する。これを越えると、差動対の伝達関数は、飽和された応答特性を示し、さらに、入力差動電圧の増加はコレクタ電流をそれほど変化させない。差動入力電圧信号Ｃ＋は、一般に、Ｃ−より約４Ｖ_Tだけ上または下に対称にスイングされる。この信号Ｃ＋がＣ−より４Ｖ_T上の場合、ほとんど全ての電流Ｉ_inがトランジスタＱＡを通って流れ、この段の利得はほぼ１に等しくなる。信号Ｃ＋がＣ−より４Ｖ_T 下の場合、ほぼ全ての電流Ｉ_inがトランジスタＱＢを通って流れ、利得はほぼ０に等しくなる。これらの極値の間において、すなわち差動入力電圧信号の範囲のほとんどにわたって、トランジスタＱＡおよびＱＢの両者が電流を流している。利得制御のために差動対を使用する場合の欠点は、この差動対が、主としてトランジスタＱＡのベースショット雑音、ベース熱雑音およびコレクタショット雑音のために生じた雑音を信号路中に導入することである。これらの原因による雑音の影響は、トランジスタＱＡのエミッタからみたインピーダンスが低いときに増加し、この低インピーダンスは、トランジスタＱＢが電流を流しているときに与えられる。したがって、利得制御段は、対称的な制御信号によって駆動された場合に雑音指数を劣化させる。たとえば、文献（Gray氏およびMeyer氏によるAna 1ysis and Design of Analog Integrated Circuits,John Wiley and Sons, Inc.(1984),pp.679-681）には、差動対の雑音性能が記載されている。大部分の無線通信装置において見られる別の機能ブロックは、入来した高周波ＲＦ信号を中間周波数（ＩＦ）に下方変換するミキサであり、この中間周波数は下流信号処理回路によって処理されることができる。たとえば、文献（Gray氏およびMeyer氏による supra,pp.590-605）には、ギルバート(Gilbert)乗算器セルが記載されており、それらはしばしばこの機能を実行するように構成される。そのように構成された場合、このギルバート乗算器セルはギルバートミキサと呼ばれる。図２には、下方変換器として構成された基本的なギルバートミキサ回路が示されている。入来したＲＦ信号の差動電圧成分ＲＦ＋およびＲＦ−は、トランジスタＱ1およびＱ2の差動対の各ベースに接続され、それらがミキサのＲＦ入力段12 を形成し、それらの線形領域において動作するようにバイアスされ、電流源Ｉ１がそれらの共通のエミッタ接続部に接続されている。トランジスタＱ1およびＱ2 のコレクタ電流Ｉ_ref+およびＩ_ref-は、ＲＦ＋およびＲＦ−の組合せにしたがって変化する。ミキサは、２つの差動対からなる出力段14を有し、差動対Ｑ3／Ｑ4の各コレクタが差動対Ｑ5／Ｑ6の各コレクタに接続されている。相補的な差動電圧成分ＬＯ＋およびＬＯ−からなる局部発振器信号（ＬＯ）が２つの対に供給され、ＬＯ＋がトランジスタＱ3およびＱ6のベースに接続され、ＬＯ−がトランジスタＱ4およびＱ5のベースに接続される。トランジスタＱ3およびＱ4の共通のエミッタ接続部は電流Ｉ_ref+を流し、トランジスタＱ5およびＱ6の共通のエミッタ接続部は電流Ｉ_ref-を流す。局部発振器信号ＬＯは、デューティサイクルが５０％の方形波であることが好ましく、信号ＬＯによって制御されるトランジスタＱ3乃至Ｑ6はスイッチとして機能する。ＬＯ＋が高い（かつ、ＬＯ−が低い）場合、トランジスタＱ3およびＱ6はオンにされ、Ｑ4およびＱ5はオフにされる。また、ＬＯ＋が低い場合、トランジスタＱ4およびＱ5はオンにされ、Ｑ3およびＱ6はオフにされる。それによって、信号ＬＯの状態にしたがって、電流Ｉ_ref+がスイッチＱ3とＱ4との間で交互に流れ、電流Ｉ_ref-がスイッチＱ5とＱ6との間で交互に流れる。ミキサの電流出力は、Ｑ3／Ｑ5およびＱ4／Ｑ6のコレクタでそれぞれとられた差動電流成分ＩＦ１＋およびＩＦ１−からなる信号ＩＦ１である。出力信号の周波数スペクトルは、和および差周波数、すなわちＲＦ＋ＬＯおよびＲＦ−ＬＯ（しかし、これらに限定されない）を含み、一般に、ＲＦ−ＬＯが重要な下方変換された信号である（ミキサが下方変換器として構成された場合）。ミキサの出力は一般に信号処理回路に接続され、この信号処理回路は、上述のように、処理信号がほぼ一定の信号強度を有するときに最適な性能を提供するように設計されている。しかしながら、図２に示されているギルバートミキサの出力信号強度は、入来したＲＦ信号の強度と共に変化する。この一定の強度の信号を出力できないことは欠点であり、結果的に、通信デバイスの全体的な性能を劣化させる。図２に示されているギルバートミキサの別の問題は、トランジスタＱ1およびＱ2のコレクタとベースの接合部の間に本質的に認められる接合キャパシタンスによって発生する。高レベルから低レベルへおよびその逆のＬＯ信号の転移のために、雑音および電圧スパイクが差動対Ｑ3／Ｑ4およびＱ5／Ｑ6の各共通の接続部において生じる。トランジスタＱ1およびＱ2の接合キャパシタンスは、スパイクをＲＦ＋およびＲＦ−入力信号にそれぞれ結合する。また、これらの入力歪みのスパイクは出力スイッチを通過して、ミキサの信号ＩＦ１の出力中に現れる。図３には、この接続部キャパシタンスにより誘発される問題の１つの解決方法が示されている。トランジスタＱ7およびＱ8は、ＲＦ入力トランジスタＱ1およびＱ2と、差動対Ｑ3／Ｑ4およびＱ5／Ｑ6との間にカスコード構造でそれぞれ接続され、ＬＯ／ＲＦ分離段を形成している。トランジスタＱ7およびＱ8は共に一定のベースバイアス電圧Ｖ_BIASを受取り、この電圧Ｖ_BIASが両者を約１の利得で線形的に動作させる。ＲＦ入力に従来のものでは結合された電圧スパイクは、こんどはバイアス回路に短絡される。しかしながら、トランジスタＱ7およびＱ8によって約０．５乃至０．９ボルトの電圧降下が信号路に導入されるために、分離段を使用するには、もっと大きい供給電圧ヘッドルームが必要である。高電圧電源は、付加的なヘッドルームを提供できるが、デバイスの電力消費量を増加させ、それは特にほとんど電池で給電されるデバイスにとって望ましくない。発明の概要低雑音で低電力の利得制御段を提供し、ギルバートミキサの一部として構成された場合に特に有効な差動対および駆動回路が提供される。利得制御段は、過度の雑音を導入せずに効率的に利得制御を行ない、またほぼ一定の強度の信号を出力し、またそのＲＦ入力段を出力段の雑音および電圧スパイクから効率的に分離するミキサとして構成されることができる。利得制御段は“利得制御差動対”（ＧＣＤＰ）を含んでおり、それは、各トランジスタベースに接続された差動駆動信号に応答して電流を流すｎｐｎトランジスタを含んでいることが好ましい。対の共通接続部は、段の電流入力として機能し、対のトランジスタの一方のコレクタは、段の出力として機能し、そのトランジスタの電流回路を通る信号路を形成する。差動駆動信号は、各トランジスタによって流された電流を制御し、それによって信号路の利得を制御する。信号路中に導入されるＧＣＤＰ誘発雑音を減少させるために、利得制御段は、たとえばＡＧＣ回路のエラー増幅器素子によって生成された対称的な入力信号を受信する駆動回路によって駆動されることが好ましく、応答的に、ＧＣＤＰに対してオフセットされた差動駆動信号、すなわちＧＣＤＰトランジスタが入力信号の対称的なスイングに対して電流を非対称的に流すようにする駆動信号を発生する。オフセット駆動信号は、ＧＣＤＰトランジスタの一方（無信号路トランジスタ）をオフの状態に維持しておき、それによって対称的な駆動信号の場合より広い対称的な入力信号の電圧範囲にわたって、信号路トランジスタに高インピーダンスを提供し、信号路中に導入されるＧＣＤＰ誘発雑音の量を効果的な減少させるという効果を有する。ギルバートミキサの一部として構成された場合、ＧＣＤＰは各ＲＦ入力トランジスタとその対応した出力段スイッチ対との間に接続され、出力段と入力段との間を流れるＩ_rf電流の量を調整する。ＧＣＤＰは、対称的なまたはオフセットされた駆動信号のいずれでも駆動され、Ｉ_rf信号上に与えられた利得を０．０１乃至１の間で変化させることができる。ミキサ内で利得制御を行うことによって、従来より行われてきたように、ミキサにより供給される回路中でそれを行う必要がなくなる。それによって、これらの下流回路の設計が簡単なものになる。また、ギルバートミキサに利得制御段を付加することによって、分離段を入力および出力段の間に本質的に配置して、出力段雑音がＲＦ入力信号中に結合することを阻止することができる。このようにして、ヘッドルームコストを追加することなく、利得制御およびＬＯ／ＲＦ分離の両方が達成される。利得制御段は、差動ミキサの利得制御段に対して２個のＧＣＤＰを使用して、シングルエンドおよび差動ギルバートミキサの両構造に対して適用可能である。雑音を減少させるためにオフセットされた駆動信号で駆動された場合、ギルバートミキサは、利得制御と、歪が少なく電力消費量が少ない優れたＬＯ／ＲＦ分離とを同時に行う。以下の詳細な説明および添付図面から、本発明の別の特徴および利点が当業者に明らかになるであろう。図面の簡単な説明図１は、既知の差動対利得制御段の概略図である。図２および３は、既知のギルバートミキサ回路の概略図である。図４は、本発明による利得制御段および駆動回路の概略図である。図５は、本発明による差動ギルバートミキサ回路の概略図である。図６は、本発明によるシングルエンドギルバートミキサ回路の概略図である。図７は、ＩＦ増幅器用の本発明による利得制御段の概略図である。発明の詳細な説明図４には、本発明による利得制御段および駆動回路が示されている。図１に示されている従来技術の回路のように、利得制御段10は、差動対トランジスタＱＡおよびＱＢを含み、ここではそれらを“ＧＣＤＰ”と呼んでいる。このトランジスタＱＡの電流回路は電流入力Ｉ_inと電流出力Ｉ_outとの間に信号路を提供する。利得制御段10は、ここではＶ_drive+およびＶ_drive-で示されている差動駆動信号によって制御される利得を有し、これらの信号は、トランジスタＱＡおよびＱＢの制御（ベース）入力にそれぞれ接続されている。信号Ｉ_inは一般に、トランジスタＱＣのベースに入力電圧Ｖ_inを接続することによって得られ、このトランジスタＱＣがそのコレクタで電流出力Ｉ_outを発生する。駆動回路20は、利得制御段10を制御する差動信号Ｖ_drive+およびＶ_drive-を生成することが好ましい。駆動回路20は、対称的な差動利得制御信号ＧＣ＋およびＧＣ−を入力として受信する。これらの信号ＧＣ＋およびＧＣ−は一般に、ＡＧＣ回路（以下に説明する）によって生成される。このＡＧＣ回路が、利得制御段の出力信号強度と基準信号強度との間のエラーを検出し、エラーを減少させるために必要なＧＣ信号を生成する。“対称的な”差動信号は、特定の正の差動電圧から、大きさが等しく、符号が逆の負の差動電圧まで及ぶ範囲または“スイング ”を有する信号を示す。ＧＣ＋およびＧＣ−は、ｎｐｎトランジスタであることが好ましいトランジスタＱ9およびＱ10のベースにそれぞれ接続される。縮退抵抗Ｒ_e1およびＲ_e2は、トランジスタＱ9およびＱ10の各エミッタとバイアス電流源Ｉ2との間に接続されることが好ましく、Ｖ_driveＧＣの伝達関数に対する所望のスケーリングを行うように選択されることができる。差動対Ｑ9／Ｑ10は、トランジスタＱ9およびＱ10のコレクタで利得制御信号ＧＣ＋およびＧＣ−を差動電流Ｉ_gc+およびＩ_gc-にそれぞれ変換し、これらの信号は、各負荷22および24を通ってＶ_supplyに接続されることが好ましい。負荷22は、ダイオード接続されたトランジスタＱ11のエミッタに接続されている補償抵抗Ｒ_c1を含んでいることが好ましく、また、負荷24は、ダイオード接続されたトランジスタＱ12のエミッタに接続されている補償抵抗Ｒ_c2を含んでいることが好ましい。補償抵抗Ｒ_c1およびＲ_c2の、トランジスタＱ11およびＱ12とは反対側は、エミッタ・フォロワ・バッファ・トランジスタＱ13およびＱ14のベースにそれぞれ接続されており、これらトランジスタＱ13およびＱ14のコレクタは共に供給電源Ｖ_supplyに接続されている。トランジスタＱ13およびＱ14のエミッタは、差動電圧信号Ｖ_drive+およびＶ_drive-をそれぞれ生成する。トランジスタＱ13およびＱ14のエミッタには、等価で独立したバイアス電流源Ｉ3およびＩ4がそれぞれ接続されている。Ｖ_driveはＧＣ＋の増加が結果的にＶ_drive+を増加させるようにＧＣと共に変化する。負荷22と24は、抵抗、（ダイオード接続されたトランジスタを含む）ダイオード、またはその両者の組合わせで構成されてもよい。ダイオード接続されたトランジスタＱ11、Ｑ12と差動対Ｑ9／Ｑ10の両者はＶ_T（＝ｋＴ／ｑ）で変化するため、トランジスタは温度にわたって優秀な性能をもたらすので、ダイオード接続されたトランジスタＱ11、Ｑ12は純粋の抵抗負荷よりも好ましい。エミッタ面積は抵抗シートの抵抗よりも良好に制御されたパラメータであるので、ダイオード接続されたトランジスタはまた駆動回路20のＩ．Ｃ．構造においても好ましい。補償抵抗Ｒ_c1とＲ_c2は負荷トランジスタＱ11とＱ12の電流回路と直列であり、それによってエミッタフォロアバッファトランジスタＱ13、Ｑ14へのベース電流に対して補償し、利得制御段トランジスタＱＡとＱＢへの差動電圧スイングを僅かに増加し、これはスイングのどちらかの端部で１つのＧＣＤＰトランジスタをハードにオンに切換えし、１つのＧＣＤＰトランジスタをハードにオフに切換える。エミッタフォロアバッファトランジスタＱ13とＱ14がｎｐｎトランジスタであるとき、約１０Ωの値はＲ_c1とＲ_c2に適切である。Ｑ13とＱ14がＭＯＳＦＥＴであるならば、ＭＯＳＦＥＴのゲート電流は無視できる程度であるので、Ｒ_c1とＲ_c2は必要とされない。利得制御段10は、主にＱＡのベースショット雑音と、ベース熱雑音とコレクタショット雑音からなる雑音を信号路に導入する。トランジスタＱＢが完全にオフであるときの場合のようにＱＡのエミッタから見た高いインピーダンスならば、これらの雑音源は最小にされる。したがってできる限り多くのＧＤ信号のスイングにわたってＱＢをオフに保持することが有効である。これはオフセットをＩ_ou _t に対するＧＣ伝達関数へ導入することにより実現される。オフセットなしで、ＧＣ-の上と下へ約４Ｖ_Tだけ対称的にスイングするＧＣ+信号は、Ｖ_drive-の上と下へ約４Ｖ_Tだけ対称的にスイングするＶ_drive+を発生し（駆動回路は１利得で動作すると仮定する）、これは一方の極値でＱＡをほぼ十分にオンに切換え、ＱＢをほぼ十分にオフに切換え、他方の極値ではその逆が行われる。オフセットが導入され、これはＧＣ信号の同一の±４Ｖ_Tスイングに対して、例えば、Ｖ_dri _ve+ をＶ_drive-よりも約６Ｖ_T上にＶ_drive-よりも約２Ｖ_T下にスイングさせる。これはＩ_outに対するＧＣ伝達関数にシフトする効果をもち、それによってＱＡはＧＣ信号の範囲全体にわたって少なくとも部分的に動作される。より重要なことは、Ｖ_drive+がＶ_drive-よりも約４Ｖ_Tと６Ｖ_Tの範囲だけ上、即ちオフセットのないときに比べてＧＣ入力電圧範囲の約２５％以上にわたるときＱＢがオフであることである。ＱＢがオフであるこの付加された範囲は、ＱＡのエミッタから見た高ィンピーダンスの時間量を増加し、したがって利得制御段により信号路に導入される雑音量を減少する。オフセット量は幾つかの競合する要素を平衡することによって決定される。１つは回路により満たされる雑音指数であり、オフセットが大きい程、雑音指数は低くなる。しかしながら、ＱＡが動作する範囲の増加は幾らかの減衰範囲の損失を生じる。この損失はＧＣをＶ_drive電圧利得まで増加することによって補償されてもよく、これは幾つかの方法によって実現される。例えば、ＱＡとＱＢに関するＱ11とＱ12のエミッタ面積の比率の増加はＩ_outの所定のインパクトを達成するのに必要なＧＣの変化量を減少する。また、エミッタ縮退抵抗Ｒ_e1とＲ_e2の値の減少により、差動対Ｑ９／Ｑ10を通じてトランスコンダクタンスが増加し、それによって全体的なＧＣとＶ_drive利得を増加する。しかしながら、利得の増加はＧＣ信号中の雑音に対する利得制御段の感度を増加するマイナスの効果を有する。約ＧＣ-に対して対称的にスイングするＧＣ+で、Ｖ_drive+をＶ_drive-よりも約６Ｖ_T上にスイングさせＶ_drive-よりも約２Ｖ_T下にスイングさせるオフセットが好ましく、その理由はこの量のオフセットが、少量の減衰範囲の損失でより大きな範囲のＧＣにわたってＱＢをオフに保持する要求を平衡するからである。０．０１と１の間で可変の利得はこのオフセットで達成可能であり、これは約１０ｄＢから約１４ｄＢまでのＳＳＢ雑音指数を減少する効果を有する。オフセットがＩ_outに対するＧＣ伝達関数中に導入されることができる方法が幾つか存在する。好ましい方法は異なったエミッタ面積を有するダイオード接続された負荷トランジスタＱ11とＱ12を製造することである。Ｑ12のエミッタ面積よりもＱ11のエミッタ面積を大きくすることは、所定の電流に対するＱ12の両端の電圧降下よりも、Ｑ11の両端の電圧降下を少なくし、２つの負荷を横切るこの不均等な電圧低下はＩ_outに対するＧＣの伝達関数にオフセットをもたらす。所定のエミッタ面積の比率で導入されたオフセット量はほぼＶ_offset＝Ｖ_T ｌｎＡにより与えられ、ここでＡはＱ11のエミッタ面積とＱ12のエミッタ面積の比率である。したがって、Ｑ11のエミッタ面積がＱ12のエミッタ面積の４倍であるとき、Ｖ_offsetは約１．４Ｖ_Tであり、それによってＶ_drive+はＶ_drive-の約５．４Ｖ_T上と、約２．６Ｖ_Tの範囲でスイングする。Ｑ９とＱ10のエミッタ面積はほぼ等しくＱＡとＱＢのエミッタ面積もほぼ等しく、それによって各対の２つのトランジスタがほぼ同等に動作することが好ましい。またＱ11とＱ12のエミッタ面積がＱＡとＱＢのエミッタ面積より少なく、ＱＡとＱＢの制御に必要とされるバイアス電流を減少することも好ましい。オフセットをＩ_outに対するＧＣの伝達関数に導入する別の方法は、Ｑ11とＱ1 2のエミッタ面積をほぼ等しく維持しながら、Ｒ_c1とＲ_c2の非対称値を使用することによる方法である。例えば、Ｒ_c1の抵抗値をＲ_c2の抵抗値の約２倍にすることによって、約１．４Ｖ_TのＶ_offsetが実現される。しかしながら、この方法により生じるオフセット量は温度によって変化する。前述したように、Ｑ11とＱ12 の特性は温度にわたってＱ９とＱ10の特性と共に変化し、抵抗Ｒ_c1とＲ_c2の特性は変化しない。この理由で、エミッタ比率方法によるオフセットの導入は非対称抵抗方法よりも好ましい。ＱＢのエミッタ面積に関してＱＡのエミッタ面積を増加することによりオフセットを導入することも可能である。しかしながら、この方法はＱＡとＱＢのエミッタ面積が等しい場合よりも高いエミッタ電流密度とさらに高いＶ_beを有するＱＢにおいて可能である。高い電流密度のＱＢはＶ_be変調により信号路に歪みを導入し、この理由でこの方法は好ましくない。その段により導入される雑音量を減少するために、利得制御段10は好ましくはオフセット駆動信号で駆動されるが、多量の雑音が容認できるならば、対称制御信号で直接駆動されてもよい。対称駆動信号が十分な電流ソーシング（または反対の極性のＧＣＤＰの場合シンキング）を有するならば、駆動回路20はこの場合必要ではない。本発明は、通常はバッテリー電源装置である無線通信装置で使用されることができる。このように、利得制御段10と駆動回路20は好ましくは集積回路に構成され、空間と消費電力の両者を節減する。ｎｐｎトランジスタは、エミッタ面積のような制御装置パラメータに利用可能な良好に開発された技術とその動作速度により利得制御および駆動回路に好ましい。ｐｎｐトランジスタおよびＦＥＴを含むその他の種類の装置も利得制御および駆動回路を構成するために使用される。本発明による利得制御段の主な応用は、図５で示されているようなギルバートミキサ30の一部としての応用である。ミキサの出力段14は図２と３で示されている従来技術の回路から変更されていない。ミキサ30は、好ましくはｎｐｎトランジスタであり、電流源Ｉ３でバイアスされた差動対Ｑ15／Ｑ16を有するＲＦ入力段32を具備している。エミッタ縮退抵抗Ｒ_e3とＲ_e4はそれぞれＱ15とＱ16のエミッタと、電流源Ｉ３との間で接続されることが好ましく、対が線形に動作する入力電圧範囲を増加する。差動ＲＦ信号成分ＲＦ+とＲＦ-はそれぞれＱ15とＱ16のベースに接続され、これはそれぞれのコレクタ電流Ｉ_rf2+とＩ_rf2-を生じる。ミキサの出力段14は前述したように、それぞれ出力段トランジスタＱ３とＱ６のコレクタで取出される差動電流出力ＩＦ１+とＩＦ１-と、出力ＩＦ１+とＩＦ１-の間でＩ_rf+とＩ_rf-を交互に切換えさせる差動局部発振器信号成分ＬＯ+とＬＯ-によって動作する。ＬＯは周期信号、好ましくは約５０％のデューティサイクルの方形波である。本発明はミキサのＲＦ入力段と出力段の間に利得制御段34を挿入する。利得制御段34は２つのＧＣＤＰ36と38を含んでおり、これらはそれぞれ差動対Ｑ17／Ｑ 18およびＱ19／Ｑ20からなる。ＧＣＤＰ36とＧＣＤＰ38の共通のエミッタ接続部はそれぞれＲＦ入力段トランジスタＱ15とＱ16のコレクタに接続されている。ＧＣＤＰトランジスタＱ17のコレクタは出力段対Ｑ３とＱ４の共通のエミッタ接続部に接続され、Ｑ20のコレクタは出力段対Ｑ５とＱ６の共通のエミッタ接続部に接続されている。他の２つのＧＣＤＰトランジスタＱ18とＱ19のコレクタは固定した供給電圧Ｖ_supplyに接続されている。ギルバートミキサ30に含まれているＧＣＤＰ36と38は利得制御段10と同様に動作する。各ＧＣＤＰでは、差動制御信号が対のトランジスタのそれぞれのベースに接続され、電流が制御電圧にしたがってトランジスタを通って流れる。図５の差動ギルバートミキサでは、差動制御信号の一方の成分がＧＣＤＰトランジスタＱ17とＱ20のベースに接続され、他方の成分がＱ18とＱ19のベースと接続され、２つのＧＣＤＰを共に動作させる。利得制御段34は対称的な差動制御信号により駆動されることができるが、上述したようにこのように駆動すると、対応するトランジスタＱ18とＱ20が導通しているときＧＣＤＰトランジスタＱ17とＱ20に与えられる低インピーダンスのために制御信号の大部分の利用範囲にわたってＲＦからＩＦ１信号路へ雑音が導入される。雑音性能を改良するため、利得制御段34は前述し、図４で示されているように好ましくは駆動回路20により制御され、これは対称的な差動入力段ＧＣ＋とＧＣ-に応答してオフセット差動制御信号Ｖ_drive+とＶ_drive-を発生する。ＧＣＤＰ36、38は出力段および入力段により既に使用されているのと同一のバイアス電流Ｉ３を使用するので、利得制御段34をミキサ30に付加することはミキサの電力消費を増加しない。利得制御段34は図２で示されている基本的なギルバートミキサよりも約０．５乃至０．９ボルト多いヘッドルームを必要とするが、出力段と入力段の間に（図３で示されているようなカスコード構造が設けられるような）ＬＯ／ＲＦ分離段を設けるにはそれ程必要としない。したがって、本発明はブロックの供給電圧またはバイアス電流の必要量を増加せずに通信装置のミキサブロックへ利得制御を実効的に付加する。利得制御段34は典型的にＡＧＣループの素子として使用され、その１例が図５に示されている。ミキサの差動電流出力ＩＦ+とＩＦ-が負荷抵抗Ｒ_L1、Ｒ_L2を通って流れ、それによってＩＦ増幅器40へ与えられる差動電圧を生成し、この増幅器は次にアナログデジタル変換器（ＡＤＣ）42のような他の信号処理回路にその出力を供給する。エラー増幅器44はミキサの出力信号の強度と、所望の信号強度を表す差動基準信号ＲＥＦ+とＲＥＦ-の強度を比較し、差動制御信号ＧＣ+とＧＣ-を発生してエラーを減少させる。ギルバートミキサ30内に利得制御段34を含むことによって、利得制御をＩＦ増幅器40またはＡＤＣ42に組込むかまたは別個の利得制御回路ブロックを付加する必要性はなくされる。本発明によるギルバートミキサはまた図６で示されているシングルエンド構造にも構成されることができる。この実施形態では、ＲＦ入力段は入力トランジスタＱ21のみを具備し、これは好ましくは縮退抵抗Ｒ_e5を経て接地される。利得制御段はトランジスタＱ22とＱ23からなる１つのＧＣＤＰであり、これは好ましくはオフセット差動駆動信号Ｖ_drive+とＶ_drive-により駆動され、出力段は差動対トランジスタＱ24とＱ25からなり、これはそれぞれのコレクタで差動電流出力ＩＦ１+とＩＦ１-を発生する。電流（Ｉ_rf）変換のために適切な電圧（ＲＦ）を維持するために、Ｑ21のエミッタは一定の電圧でなければならない。図５の差動構造では、（ＲＦ+とＲＦ-は対称的であると仮定して）電流源１３が入力段のエミッタ抵抗の接続部を一定の電圧ＡＣ接地している。このＡＣ接地はシングルエンド構造では損失を生じるので、Ｑ21は必要な一定の電圧を与えるように接地される。信号ＬＯ+、ＬＯ-、Ｖ_drive+、Ｖ_drive-は差動構造とシングルエンド構造との両者で同一の機能を行う。ここで説明した利得制御段は他の回路でも同様に構成されることができる。ＩＦ増幅器への利得制御段の適用が図７で示されている。本発明がない場合、このＩＦ増幅器はｎｐｎトランジスタＱ26を具備し、このｎｐｎトランジスタＱ26はそのベースで入力信号ＩＦ_inを受信し、負荷抵抗Ｒ_L3を通ってそのコレクタで出力ＩＦ_outを発生する。本発明によると、トランジスタＱ27とＱ28を具備しているＧＣＤＰが設けられ、Ｑ27のコレクタエミッタ回路はＲ_L3とＱ26のコレクタとの間に接続され、それによってＲ_L3を通過する電流を調整し、したがって出力ＩＦ_outの信号強度を調節する。ＧＣＤＰは好ましくはオフセット差動駆動信号Ｖ_d _rive+ 、Ｖ_drive-により駆動され、それによって前述した雑音減少の利点が得られる。前述の利得制御段10と駆動回路20は、図５、６で示されているギルバートミキサと、図７で示されているＩＦ増幅器はｎｐｎトランジスタ構造に限定されない。ｐｎｐトランジスタおよびＦＥＴも許容可能である。しかしながら、エミッタ面積のような制御装置パラメータに使用可能である良好に開発された技術と動作速度によって、ｎｐｎトランジスタが好ましい。本発明の特定の実施形態を示し説明したが、種々の変形および代わりの実施形態が当業者により行われよう。したがって本発明は特許請求の範囲に関してのみ限定されることを意図する。

───────────────────────────────────────────────────── フロントページの続き (72)発明者デベンドルフ、ドン・シーアメリカ合衆国、カリフォルニア州 92009、カールスバッド、カラコル・コート 2016 (72)発明者ゴーダー、マシュー・エスアメリカ合衆国、カリフォルニア州 92506、リバーサイド、サバリン・ウェイ 2623

Claims

【特許請求の範囲】１．それぞれ制御入力と、この制御入力によって制御される電流回路とを有している第１および第２のトランジスタＱＡ，ＱＢを具備し、前記電流回路は共通の接続点に接続され、この共通の接続点が電流入力部（Ｉ_in）を形成し、前記第１のトランジスタＱＡの電流回路が電流出力部（Ｉ_out）を形成し、前記第２のトランジスタＱＢの電流回路が固定電源電圧Ｖ_supplyを受けるように構成されたラインに接続されている第１の差動対10と、それぞれ制御入力と、この制御入力によって制御される電流回路とを有している第２の差動トランジスタ対Ｑ9，Ｑ10を具備し、それらのトランジスタの制御入力は差動入力信号ＧＣを受けるように接続され、前記電流回路はそれぞれ負荷 22，24を通って電源ラインに接続されてそれぞれ前記差動入力信号により変化する駆動信号Ｖ_drive+，Ｖ_drive-を生成し、前記第１の差動対10の前記制御入力に接続されて前記電流入力部（Ｉ_in）と前記電流出力部（Ｉ_out）との間に流れる電流を制御する駆動回路２０とを具備し、前記負荷(22，24)は、前記差動入力信号と前記駆動信号との間の伝達関数にオフセットを導入し、対称な差動入力信号に対して第１のトランジスタＱＡが電流を導通する範囲を増加させているオフセットを有する差動対利得制御段。２．さらに、制御入力部と、前記利得制御段入力部（Ｉ_in）に接続された電流回路とを有しているトランジスタＱＣを具備し、このトランジスタＱＣは前記制御入力に与えられた入力電圧Ｖ_inを前記利得制御段入力における電流Ｉ_inに変換する請求項１記載の利得制御段。３．利得制御を有するギルバートマトリックスにおいて、入力電圧信号を電流信号に変換する入力段(32)と、２個の電流出力を有し、第１の制御電圧に応じて前記出力間で前記電流信号を交互に切替える出力段(14)と、第２の制御電圧に応じて前記入力段と出力との間で前記電流信号の流れを調整する利得制御段(34)とを具備しているギルバートマトリックス。４．前記利得制御段は、それぞれ制御入力と電流回路とを有している第１および第２のトランジスタを含む第１の差動対(36)を具備し、前記電流回路は共通の接続点に接続され、この共通の接続点は前記入力段に接続され、前記第１のトランジスタの電流回路は前記出力段に接続され、前記第２のトランジスタの電流回路は固定電源電圧を受けるように構成されたラインに接続されている請求項３記載のギルバートマトリックス。５．さらに、出力として前記第２の制御電圧を発生する駆動回路(20)を具備し、この駆動回路はそれぞれ制御入力と電流回路とを有する差動トランジスタ対Ｑ9 ，Ｑ10を具備し、前記制御入力は差動入力信号を受けるように接続され、前記電流回路はそれぞれ負荷(22，24)を通って電源電圧に接続されて前記差動入力信号により変化する差動駆動信号を生成し、前記第１および第２のトランジスタの各制御入力に接続され、前記負荷は前記差動入力信号と前記駆動信号との間の伝達関数にオフセットを導入するように構成され、対称差動入力信号に対して第１のトランジスタを流れる電流の範囲を増加させる請求項４記載のギルバートマトリックス。６．前記利得制御段はさらに、それぞれ制御入力と電流回路とを有している第３および第４のトランジスタを含む第２の差動トランジスタ対(38)を具備し、前記電流回路は共通の接続点に接続され、この共通の接続点は前記入力段に接続され、前記第３のトランジスタの電流回路は前記出力段に接続され、第４のトランジスタの電流回路は固定電源電圧を受けるように構成されたラインに接続されている請求項４記載のギルバートマトリックス。７．出力として前記第２の制御電圧を発生する駆動回路(20)を具備し、この駆動回路(20)はそれぞれ制御入力と電流回路とを有している差動トランジスタ対Ｑ9 ，Ｑ10を具備し、前記制御入力は差動入力信号を受けるように接続され、前記電流回路はそれぞれ負荷(22，24)を通って電源電圧に接続されて前記差動入力信号により変化する差動駆動信号を生成し、前記駆動信号の一方は前記第１および第３のトランジスタの各制御入力に接続され、前記駆動信号の他方は第２および第４のトランジスタの各制御入力に接続され、前記負荷(22，24)は前記差動入力信号と前記駆動信号との間の伝達関数にオフセットを導入するように構成され、対称な差動入力信号に対して第１および第３のトランジスタを流れる電流の範囲を増加させる請求項６記載のギルバートマトリックス。８．前記負荷はそれぞれ特有のエミッタ面積を有するダイオード接続されたトランジスタを具備している請求項１または３記載の回路。９．無線通信装置中で使用するのに適した自動利得制御回路（ＡＧＣ）において、利得制御装置を有するギルバートミキサ(30)とエラー増幅器(44)とを具備し、ギルバートミキサ(30)は、入力電圧信号を電流信号に変換する入力段(32)と、２個の電流出力を有し、第１の制御電圧に応じて前記出力間で前記電流信号を交互に切替える出力段(14)と、第２の制御電圧に応じて前記入力段と出力段との間で前記電流信号の流れを調整する利得制御段(34)と、出力として前記第２の制御電圧を発生し、それぞれ制御入力と電流回路とを有している差動トランジスタ対Ｑ9，Ｑ10を具備し、前記制御入力は差動入力信号を受けるように接続され、前記電流回路はそれぞれ負荷(22，24)を通って電源電圧に接続されて前記差動入力信号により変化する差動駆動信号を生成する駆動回路(20)と、前記ミキサの出力の信号強度を基準信号と比較し、前記駆動回路(20)に対する前記差動入力信号を発生してミキサの出力をほぼ一定の信号強度に維持するエラー増幅器(44)とを具備している自動利得制御回路。１０．前記利得制御段(34)はさらに、それぞれ前記差動駆動信号に接続された制御入力を有している少なくとも１つの差動トランジスタ対を具備し、前記負荷は前記差動入力信号と前記差動駆動信号との間の伝達関数にオフセットを導入するように構成され、対称差動入力信号に対して前記差動対のトランジスタを流れる電流の範囲を増加させる請求項９記載の自動利得制御回路。