JP2000509910A - 導体損失を低減させたプレーナ巻線構造体を有する低プロファイル磁気素子 - Google Patents

Abstract

(57)【要約】 コア中に空隙を有する変圧器又はインダクタのようなプレーナ磁気巻線構造体が空隙高さの２〜３倍の“離間”領域を有し、この“離間”領域に巻線を存在させず、これにより、低周波巻線損失をそれほど増大させることなく、高周波巻線損失を３５パーセント以上減少させる。このような構造体は、例えば照明工業の電子的安定器に用いられる。

Description

【発明の詳細な説明】 導体損失を低減させたプレーナ巻線構造体を有する低プロファイル磁気素子 本発明は、低プロファイル磁気素子、特に巻線が導体パターンの相互接続層の 積層体より成るインダクタや変圧器のようなプレーナ磁気巻線構造体を含む素子 に関するものである。 パワーエレクトロニクスにおいて小型化を達成するには、出力密度が高く、プ ロファイルが低い磁性素子を必要とし、これら素子は殆どの場合最もかさ張る回 路素子である。このような素子の寸法を小さくし、しかも大型の磁気素子と同じ 動作をうるには、駆動周波数を高くする必要がある。寸法を小さくし、出力密度 を高くし、動作周波数を高くするこれらの要因のすべてが熱の発生をかなり高め る。このような素子の寸法が減少するにつれ、熱を外部に案内しうる得られる表 面積は、全損失を同じに保つと急激に減少する。 プレーナ巻線構造体は、各層が、巻線構造体の一部と、隣接層における巻回間 の電気接触を防止するのに用いられ、通常、可撓性で、非導電性で、誘電率が低 く、耐熱性が高いポリマーより成る絶縁層と、必要とする隣接層での巻回間を電 気接触させる接点構造体とを含む積層体より成っている。巻線構造体は巻線損失 に対して最適化されており、通常、エッチング又はスタンピング又はしばしば折 り曲げにより形成される。接点は、通常、はんだ付け又はめっきにより形成され る。 このような磁気素子の使用には、常に、コア及び巻線中での浪費損失を伴う。 このような損失により磁気素子及びこの磁気素子が一部を構成している電子回路 の効率を低減させるとともに、磁気素子及びその周囲領域の温度を高め、これに より電気特性を変えてしまい、磁気素子及びこれと熱接触する他の素子の寿命を 短くする。 巻線損失は一般に、巻線電流と局部磁界との相互作用に起因したり、主として 巻線からの漏洩磁束やコア中の空隙付近の漂遊磁界に起因したりする。漏洩磁束 は主として、巻線構造体の寸法によって決定され、巻線窓に亙ってほぼ均等に分 布される。しかし、空隙付近の漂遊磁界は局部的なものであり、巻線損失を局部 的に大きく増大させるおそれがある。更に、このような局部的な損失は局部的な 熱暴走現象、いわゆる“熱点”を生ぜしめる。 プレーナ巻線構造体では、フリンジ磁界を誘起する空隙がコア窓の高さのかな りの部分を構成する場合がある。この場合、巻線電流における高周波磁界成分が 空隙の付近の導体中に大きな渦電流を誘起し、その結果、電流はこれら導体のエ ッジに向けて集中する。渦電流は空隙に隣接する導体に対し最も激しい。その理 由は、これらの領域でフリンジ磁界が最も強く、従って、巻線を空隙からできる だけ離して位置させるのが好ましい。 無空隙変圧器の設計で高周波損失を計算するのに一般に用いられている一次元 解析の損失式は、空隙付構造体の巻線損失を、これら空隙の存在のために適切に 表さない。 伝統的なワイヤ巻取り構造の技術を用いて、これらの空隙に関連する損失を最 少化するのは困難である。その理由は、空隙と巻線との間の所望の分離を再現的 に達成するのが困難である為である。 巻線と空隙との間隔を増大させると、コアの幾何学的形状を固定させた巻線に 得られる断面積が必然的に減少する。巻線の断面積がこのように減少するとコイ ルの直流抵抗が増大し、コア中の低周波電流と高周波電流とのバランスに応じて 、離間領域を用いずに高周波損失を低減させる利益が直流損失の増大により相殺 されるおそれがある。 従って、本発明の目的は、巻線損失を低減させた、プレーナ磁気巻線構造体を 有する低プロファイル磁気素子を提供せんとするにある。 本発明の他の目的は、巻線損失を低減させた、コア中に空隙を有する低プロフ ァイル磁気素子を提供せんとするにある。 本発明によれば、高さｇの少なくとも１つの空隙により分離された互いに対向 する平坦面を有する２つ以上のコア構成素子より成るコアと、各巻線層が１つ以 上の巻回を有するこれら巻線層の積層体とを具えるプレーナ磁気巻線構造体であ って、巻線のエッジが少なくとも２ｇの距離、好ましくは少なくとも３ｇの距離 だけ空隙から分離されているプレーナ磁気巻線構造体を提供する。 本発明の一例によれば、プレーナ磁気巻線構造体のコアが、プレーナ部分と、 上側面が平坦な２つ以上の互いに分離した直立部分とを有する第１下側コア構成 素子を具え、前記直立部分が巻線層の積層体を収容する空所を規定し、コアは更 に、平坦な下側面を有する第２上側コア構成素子をも具え、第１コア構成素子の 直立部分の平坦な上側面と第２コア構成素子の平坦な下側面とにより空隙ｇを規 定しているようにする。 好ましくは、下側コア構成素子の直立部分間の空所中にある巻線層の積層体が ２つ以上の副積層体を有し、各副積層体が各層中で同じ個数の巻回を有し、空隙 ｇに近いほうの副積層体の、各層当りの巻回数が空隙ｇから離れたほうの副積層 体よりも少数となっているようにする。 最も好ましくは、空隙ｇから最も離れた副積層体から空隙ｇに最も近い副積層 体への順次の各副積層体における各層当りの巻回数がその前の副積層体における 各層当りの巻回数よりも少なくなっているようにする。 コア中に空隙を有し、この空隙の高さの２〜３倍の領域であって巻線が存在し ていない“離間”領域が存在する、変圧器又はインダクタのような本発明による プレーナ巻線構造体によれば、低周波巻線損失をあまり増大させることなく、高 周波巻線損失を３５パーセント以上低減させる。このような構造体は例えば、照 明工業用の電子的安定器に用いて有効である。図面の簡単な説明 図１Ａ，１Ｂ及び１Ｃは、それぞれ、従来のプレーナ構造変圧器の線図的分解 斜視図、頂面図及び側面図であり、 図２Ａ，２Ｂ及び２Ｃは、図１に示す種類のプレーナ構造変圧器であって、そ れぞれ、従来の構造の巻線、本発明の構造の階段状巻線及び本発明の構造のテー パー付巻線を有する変圧器を断面で線図的に示す側面図であり、 図３は、図２Ａ〜図２Ｃのプレーナ構造変圧器に対するプレーナインダクタ巻 線抵抗をオーム対周波数（Ｈｚ）の関係で示すグラフであり、 図４は、図２Ａ〜図２Ｃのプレーナ構造変圧器に対する相対的なインダクタ巻 線損失をパーセント対周波数（ｋＨｚ）の関係で示す棒グラフである。 本発明の幾つかの好適実施例を図面と関連させて更に詳細に説明する。これら 図面では、異なる図で同様な構成又は素子に同じ符号を付した。 図１Ａ〜図１Ｃを参照するに、基部１２上の直立部分１３，１４及び１５から 成る、Ｅ字状と称する、底部“Ｅ”コア１１と、プレーナ形状の頂部“Ｉ”コア １６とより成る複合フェライトコアを有する従来のプレーナ構造変圧器１０を示 している。直立部分１３，１４及び１５間の空所には、絶縁層２０〜２５により 互いに分離されている巻線層１７，１８及び１９の積層体が配置され、この積層 体にはリードフレーム２６及び２７を介する外部接続が行われる。例示的な３つ のみの巻線層を示しているが、実際には１１個以上の巻線層を設け、これに対応 して絶縁層の個数を増やすことができること明らかである。これらの層は互いに 接着して単一の巻線構造体２８を構成する。 図２Ａ〜２ＣはＥコア部分１１の直立部分１５と直立部分１４の半分とを含む 上述した構造の変圧器の右側半分を示す断面図であり、巻線層の積層体は３つの 異なる巻回配置となっている。この構成の組み立ては、下側のＥコア部分１１と 上側のＩコア部分１６との間に高さｇの空隙が得られるようにする。 図２Ａには、従来の代表的な巻線配置を示す。コア部分１１の直立部分１４及 び１５間の空所に１１個の巻線Ｌ１〜Ｌ１１の単一積層体３０が配置され、各層 は他の層の巻回と垂直方向に整列された４つの巻回を有し、全部で４４個の巻回 に対し４つの巻回コラムＣ１〜Ｃ４が得られる。このような配置の場合、空隙に 隣接する巻回の領域におけるフリンジ磁界による大きな損失が生じるということ を確かめた。 本発明によれば、巻線のエッジが、直立壁部１４の内面３１のすぐ上の、Ｉコ ア１６の下側面における点Ａから少なくとも距離２ｇ、好ましくは距離３ｇの位 置にあるように巻線パターンを配置することにより、上述した損失を著しく減少 させることができるということを確かめた。この距離が、本発明による巻線が存 在せずに、低周波損失を著しく増大させることなく、高周波損失を３０パーセン トまでだけ減少させることを確かめた“離間”領域を規定する。 このような高周波損失を低減させるこのような配置の１つを図２Ｂに示す。積 層体３０は２つの副積層体、すなわち下側副積層体Ｉ及び上側副積層体IIより成 る。下側副積層体Ｉは、図２Ａに示すように、巻回の４つのコラムＣ１〜Ｃ４よ り成る。しかし、コラムは８つの層Ｌ１〜Ｌ８から成る。上側副積層体IIは、４ つの層Ｌ９〜Ｌ１２の３つのコラムＣ５〜Ｃ７を有する。従って、この配置も全 体で４４個の巻回を有する。しかし、上側副積層体は下側副積層体上に心合わせ して配置され、その結果、上側の巻回のエッジが“離間”領域内に延在すること のない階段状配置が得られる。 このような高周波損失を低減させるこのような他の配置を図２Ｃに示す。積層 体３０は３つの副積層体、すなわち下側副積層体Ｉと、中間副積層体IIと、上側 副積層体IIIとより成る。副積層体Ｉは、図２Ａ及び図２Ｂにおけるように、巻 回の４つのコラムＣ１〜Ｃ４より成る。これらのコラムは、図２Ｂにおけるよう に８つの層Ｌ１〜Ｌ８より成る。しかし、層Ｌ８における最外側巻回の幅はわず かに減少されて、その外側エッジが、空隙形成面３２及び３３と関連する低周波 湾曲フラックスラインＳとほぼ一致するようにされている。このフラックスライ ンＳは、層Ｌ７の最外側巻回の外側エッジをほぼ通る。中間副積層体IIは、２つ の層Ｌ９及びＬ１０の３つのコラムＣ５〜Ｃ７を有する。この場合も、最外側巻 回の幅は、これらの外側エッジがほぼラインＳ上に位置するように調整されてい る。上側副積層体IIIは、３つの層Ｌ１１〜Ｌ１３の２つのコラムＣ８及びＣ９ を有する。この場合も、これら巻回の外側エッジがほぼラインＳ上に位置し、そ の結果、上側巻回のエッジがラインＳにより規定される“離間”領域内に延在し ない、全体で４４個の巻回より成る内方に“テーパーの付いた”配置が得られる 。 以後ケース１〜３と称する上述した３種類の巻線形状を、フィリップ社の型番 Ｅ１８／４／１０としたプレーナＥＩコアに適応させ、２Ｄ有限要素解析（ＦＥ Ａ）を用いて比較した。空隙や、直立コア部分の内側面３１と、ケース１では積 層体、ケース２及び３では下側副積層体Ｉの最内側巻回との間の間隔ｄはそれぞ れ、０．５ｍｍ及び０．５ｍｍで一定に保った。巻回のエッジと点Ａとの間の最 小距離は、ケース１に対し０．５ｍｍ、ケース２に対し１．０ｍｍすなわち２ｇ 、ケース３に対し１．５ｍｍすなわち３ｇとした。１メートル当たりの損失密度 を、１２０Ｈｚ（直流損失）及び２００ＫＨｚ（交流損失）でＺ軸に沿って計算 した。その結果を以下の表に示す。 この表から明らかなように、ケース２及びケース３における交流損失はそれぞ れ、ケース１の７８パーセント及び７２パーセントにすぎず、一方、直流損失は ほぼ同じに保たれる。 図３は、前記の２Ｄ ＦＥＡのモデリング実験による巻線損失を、供給する励 磁周波数（Ｈｚ）の関数としての巻線抵抗（オーム）に換算して示すグラフであ る。このグラフから明らかなように、損失は、周波数が増大するにつれ、しかし 、互いに異なる割合で徐々に増大し、ケース２の増大割合はケース１よりも低く 、ケース３の増大割合は最も低い。 図４は、図３と同じデータを、しかし、ケース１及び３のみに対し且つ切り替 えモード電源又は小型化した電子的安定器、すなわち現在最も興味ある分野に適 した周波数のみに対し棒グラフの形態で示している。このグラフから明らかなよ うに、この周波数範囲では、損失の相違が大きくなる。例えば、２５０ＫＨｚで は、ケース３はケース１よりも３５パーセント低い巻線損失を有する。これより も高い周波数では、この相違が更に大きくなる。 従って、“離間”領域の距離を少なくとも２ｇに保つことにより、低周波損失 を著しく高めることなく高周波損失を著しく低減させることができ、しかも巻線 の最適な配置により高周波損失を更に低減させることができることが分かる。 本発明を必要に応じ少数の実施例及びその変形例につき説明したが、他の実施 例及びその変形例も当業者にとって明らかであり、これらは請求の範囲内に包含 されるべきものである。例えば、空隙が巻線の真中に隣接して位置するＵ字状コ アのような他のコア形状も可能である。上側及び下側のプレーナコア部分と、２ つ以上の直立部分とを有し、各直立部分が上側及び下側のプレーナコア部分とで 空隙を形成しているコアのような、多重空隙を有する形状のものが更に有利であ る。巻線の上側及び下側端の双方に空隙を設けると、各空隙の高さｇをＥコア形 状における高さの半分にでき、フリンジ磁界の低周波フラックスラインの範囲を ｇの平方根分の１に減少させることができる。空隙数を更に多くすることにより 、更なる減少が可能となる。ここで用いた、“上側”、“下側”、“直立”、“ 垂直”及び“水平”のような言葉は図示の通常な向きにおける種々の位置を表す ために用いたものであり、本発明の種々の構成の使用を図示の向きに限定される ものではない。

Claims (1)

1. 【特許請求の範囲】 １．コアと、１つ以上の巻回を含む巻線層の積層体とを有するプレーナ磁気巻線 構造体において、前記コアが、少なくとも１つの空隙ｇにより分離された互い に対向する平坦面を有する２つ以上のコア構成素子より成り、巻回のエッジが 少なくとも２ｇの距離だけ空隙から分離されていることを特徴とするプレーナ 磁気巻線構造体。 ２．請求の範囲１に記載のプレーナ磁気巻線構造体において、巻線層のエッジが 少なくとも３ｇだけ空隙から分離されていることを特徴とするプレーナ磁気巻 線構造体。 ３．請求の範囲１に記載のプレーナ磁気巻線構造体において、コアが、プレーナ 部分と、上側面が平坦な２つ以上の互いに分離した直立部分とを有する第１下 側コア構成素子を具え、前記直立部分が巻線層の積層体を収容する空所を規定 し、コアは更に、平坦な下側面を有する第２上側コア構成素子をも具え、第１ コア構成素子の直立部分の平坦な上側面と第２コア構成素子の平坦な下側面と により空隙ｇを規定していることを特徴とするプレーナ磁気巻線構造体。 ４．請求の範囲３に記載のプレーナ磁気巻線構造体において、下側コア構成素子 の直立部分間の空所中にある巻線層の積層体が２つ以上の副積層体を有し、各 副積層体が各層中で同じ個数の巻回を有し、空隙ｇに近いほうの副積層体の、 各層当りの巻回数が空隙ｇから離れたほうの副積層体よりも少数となっている ことを特徴とするプレーナ磁気巻線構造体。 ５．請求の範囲４に記載のプレーナ磁気巻線構造体において、空隙ｇから最も離 れた副積層体から空隙ｇに最も近い副積層体への順次の各副積層体における各 層当りの巻回数がその前の副積層体における各層当りの巻回数よりも少なくな っていることを特徴とするプレーナ磁気巻線構造体。 ６．請求の範囲４に記載のプレーナ磁気巻線構造体において、２つの副積層体が あり、第１下側副積層体は各層当りｎ個の巻回を有し、第２上側副積層体は各 層当りｎ−１個の巻回を有していることを特徴とするプレーナ磁気巻線構造体 。 ７．請求の範囲５に記載のプレーナ磁気巻線構造体において、３つの副積層体が あり、第１下側副積層体は各層当りｎ個の巻回を有し、第２中間副積層体は各 層当りｎ−１個の巻回を有し、第３上側副積層体は各層当りｎ−２個の巻回を 有していることを特徴とするプレーナ磁気巻線構造体。 ８．請求の範囲６又は７に記載のプレーナ磁気巻線構造体において、ｎが４であ ることを特徴とするプレーナ磁気巻線構造体。 ９．請求の範囲４に記載のプレーナ磁気巻線構造体において、積層体中の巻回の 総数が４４であることを特徴とするプレーナ磁気巻線構造体。 １０．請求の範囲１に記載のプレーナ磁気巻線構造体において、空隙に近いほう の巻線層における巻回数が空隙から離れたほうの巻線層における巻回数よりも 少なくなっていることを特徴とするプレーナ磁気巻線構造体。