JP2000506330A - アナログ信号をデジタル形式に変換するための方法および装置 - Google Patents

Abstract

(57)【要約】 低コストで容易に製造可能なアナログデジタル変換器は、他の信号処理回路とともに集積回路上に容易に組み合わせ搭載できる、ＭＯＳスイッチング技術を用いている。入力コンデンサは、入力アナログ電圧を充電し、ポンプコンデンサは、ある基準値まで入力コンデンサを充電あるいは放電するために、入力コンデンサに切り替え接続されるようになっている。充電あるいは放電動作の回数は、入力アナログ電圧のためのデジタル値を生成するために用いられる。

Description

【発明の詳細な説明】 アナログ信号をデジタル形式に変換するための方法および装置 発明の分野 本発明は、アナログ信号をデジタル形式に変換するための方法およびシステム に関わり、特に、低コストで容易に製作できるアナログデジタル変換器に関わる 。 発明の背景および概要 アナログデジタル変換は、広く使われている。デジタル無線の応用では、音声 や他の関連した信号をデジタル形式に変換するために、高速のアナログデジタル 変換器が必要である。しかし、アナログ（ＦＭ）ラジオでは、（１）音声は、デ ジタル化されていないため、また（２）デジタル化されたアナログ信号、例えば 、信号強度の測定値、バッテリ電圧の測定値、電力増幅器の電流測定値などは、 必ずしも高速でデジタル化する必要がないため、アナログデジタル変換に対する 要求は、通常、それほど厳しいものではない。実際に、無線マイクロプロセッサ は、受信した信号強度、バッテリ電圧、電力増幅器の電流などは、数ミリ秒ごと に一度だけ監視すればよいものである。 このような、アナログラジオのための低速のアナログデジタル変換器を作るに は、デジタル化対象となる様々なアナログ信号の一つを選択するアナログマルチ プレクサに、単体のアナログデジタル変換器を結合することができる。例えば、 ８入力アナログマルチプレクサは、以下の如く割り当てられた８つの入力を有し ている。（１）基準電圧入力（Ｖｃｃ）、（２）受信信号の強度測定値、（３） バッテリ電圧の測定値、（４）電力増幅器の電流測定値、（５）温度検出値、（ ６）反射送信機出力、（７）送信機電圧制御発信機（ＶＣＯ）電圧および（８） ゼロ基準電圧（例えば、グランド）。マルチプレクサは、一つの入力信号を選択 し、接地されたコンデンサに接続して、選択された信号の電圧までコンデンサを 充電する。その信号をデジタル値に変換するために、入力コンデンサに接続され た、より小容量のコンデンサを用いて、入力コンデンサから段階的に電荷を除去 することを繰り返す。入力コンデンサをグランド電位に戻すために必要な、段階 的な電荷のインクレメント回数を、コンパレータによって検出し、カウンタに格 納する。グランド電位あるいはＶｃｃのような基準電圧を変換することによって 得られたカウンタ出力と、選択された電圧を変換する時に得られたカウンタ出力 とを、時折、校正する間に比較することにより、入力アナログ信号のデジタル値 が決定される。 このような校正にともなう欠点の一つは、０Ｖを検出できるコンパレータが必 要となることである。従来、安価なコンパレータでは、０Ｖでは、コンパレータ 増幅器に電流が流れないため、入力電圧が０Ｖ基準電圧に到達する時点を正確に 検出するものではなかった。その代わり、従来のコンパレータは、０Ｖと基準電 圧（Ｖｃｃ）との中間値、例えば、Ｖｃｃ／２の程度の基準電圧と比較すること は、極めて容易である。０Ｖ検出器を作る一つの方法は、負電源を用いたコンパ レータを校正することである。しかし、負電源を追加したり、電力変換回路を追 加することは、携帯用の手で持てるラジオのような、コストと重量が重要なファ クターとなるような応用分野では、重大な欠点となる。 上記のアナログデジタル変換を実装するときに考慮すべきことは、より小容量 のコンデンサを入力コンデンサと直列、並列に切り換えるために用いる回路要素 の種類である。バイポーラ接合型トランジスタおよびダイオードスイッチは、温 度に非常に敏感であり、校正が極めて難しい。従って、与えられた入力電圧レベ ルに対応してどのような特定のデジタル出力が生成されるかは、不確定となる。 従って、常に校正を行う技術を用いると、アナログデジタル変換処理を鈍化させ るとともに、回路構成の複雑化とコスト増を招く。例えば、各入力電圧を測定し 、その値を全パルス数で除した値に基準電圧をかけることにより、選択された入 力電圧を校正する前に、標準的な基準電圧を充電あるいは放電に必要となるパル ス数を比較的頻繁に測定する必要がある。このような除算と乗算処理を実際に行 うことは、２値論理にもとづいたデータ処理に組み込むうえで、極めて複雑なも のとなり、変換操作自身もかなり遅くなる。多くの半導体製造業者から供給され るトランジスタは、金属酸化膜半導体（ＭＯＳ）プロセスを用いているため、バ イポーラ接合トランジスタは、比較的高価でもある。 本発明の目的は、上記の問題点を解決するアナログデジタル変換器を構築する ことにある。 本発明の特定の目的は、入力コンデンサから段階的に電荷を除去したり、入力 コンデンサに段階的に電荷を供給するために、ＭＯＳスイッチのみを用いたスイ ッチ素子構成を用いることにある。 本発明の目的は、０Ｖ検出を効果的に行うために、負電源や電力変換器を必要 とせずに、効果的に入力信号を０Ｖ基準電圧と比較する動的コンパレータを提供 することにある。 本発明の目的は、電界効果トランジスタ（ＦＥＴ）スイッチのみを用い、また 、入力信号を非ゼロしきい電圧と比較する従来のコンパレータを用いて、入力コ ンデンサから段階的に電荷を除去したり、入力コンデンサに段階的に電荷を供給 する、低コストのアナログデジタル変換器を提供することにある。 これらの目的は、アナログ信号の現在の電圧レベルに従ってコンデンサを充電 するに充分な時間、その第一端子に入力アナログ信号が接続されるようにした第 一コンデンサを含むアナログデジタル変換器によって実現される。電子回路は、 交互に、第一コンデンサと電源とに第二コンデンサを交互に接続し、第一コンデ ンサが放電するまで、第一コンデンサから段階的に電荷を除去する。第一コンデ ンサの放電に関して段階的に取り除かれる電荷の回数は、アナログ信号の現在の 電圧に対応したデジタル値を生成するために用いられる。 複数のアナログ信号を受信し、受信されたアナログ信号から、第一コンデンサ に接続される信号を選択するために、アナログマルチプレクサが用いられる。第 一コンデンサが、選択されたアナログ信号の現在の電圧レベルに釣り合ったレベ ルにまで充電された後、第一コンデンサへのアナログ信号の接続を切断する。コ ンパレータは、第一コンデンサの両端間の電圧がゼロになる時点を検出し、コン パレータの出力は、対応するデジタル値の生成を引き起こすために用いられる。 できれば、第一コンデンサをグランドと電源に交互に接続するスイッチング回 路は、電解効果トランジスタスイッチの第一および第二の組を含むことが望まし い。ＦＥＴスイッチの第一の組は、第二コンデンサを充電するために、グランド と電源の間を接続する。ＦＥＴスイッチの第二の組は、第一コンデンサから段階 的に電荷を除去するために、第二コンデンサを、コンデンサの第一端子とグラン ドの間に接続する。 本発明のアナログデジタル変換器の他の実施例では、電子回路は、アナログ入 力コンデンサを充電するために、入力コンデンサに接続する。動的検出回路は、 入力コンデンサが０Ｖレベルにまで放電された時点を示す制御回路に、０Ｖレベ ル信号を与える。しかし、動的検出回路は、０Ｖレベルを検出するために負電源 を必要とするコンパレータを用いていない点が重要である。その代わり、入力信 号が従来のコンパレータによって、非ゼロしきい電圧に等しいか、これを上回る かを検出された時に、０Ｖレベル信号が制御回路に送られるように、動的検出回 路が入力コンデンサに蓄積された入力信号を処理する。 動的検出回路は、ポンプコンデンサを介して、制御回路のポンプ出力信号に接 続される。制御回路は、ポンプ出力信号を用いて、ポンプコンデンサの充電と放 電を交互に行い、ポンプコンデンサの充電／放電の各サイクルの後に、動的検出 回路が、入力コンデンサが充電されたことを示すまで、入力コンデンサを、段階 的な電荷によって放電する。入力コンデンサの段階的な充電／放電サイクルの回 数は、入力アナログ電圧に対応したデジタル値を生成するために用いられる。 できることならば、動的検出回路は、ポンプコンデンサに接続された共通のソ ース電極を有する第一および第二の電界効果トランジスタ（ＦＥＴ）を含むこと が望ましい。第一のＦＥＴのゲート電極は、グランドに接続され、第二のＦＥＴ のゲート電極は、入力コンデンサに接続される。第一および第二のＦＥＴのドレ イン電極は、コンパレータの入力端子にも接続されている第二のＦＥＴのドレイ ン電極とともに電源に接続されている。ポンプ信号が、第一の論理状態にある時 には、第一および第二のＦＥＴの一方あるいは両方から、共通のソース電極を介 して、第一の方向に向けて電流が流れ、これによってポンプコンデンサが放電す る。 ＦＥＴは、従来のＣＭＯＳプロセスを用いて製造されるＰ型井戸半導体デバイ ス中に形成されることが望ましい。その結果として、第一および第二のＦＥＴの 共通ソース電極は、Ｐ型井戸およびＮ型基板インターフェースに形成されるダイ オードを介して、グランドに接続される。ポンプ信号が、第二の論理状態にある 時には、第一の方向とは逆の第二の方向に向けて、ダイオードを通して電流が流 れ、これによってポンプコンデンサが充電される。 本発明の第２の実施例での動的検出回路は、入力信号が０Ｖレベルに達する時 点を検出する方法において、有利に、そして独立して用いることが可能である。 第一コンデンサは、入力信号の電圧レベルに対応して、充電される。第二コンデ ンサは、次に、交互に、第一の時間間隔中では充電され、第二の時間間隔中では 放電される。第一の時間間隔中では、第一コンデンサ中に蓄えられた電荷の一部 が放電される。第二の時間間隔中では、第一コンデンサの両端間の現在の電圧が 検出され処理される。処理された信号は、非ゼロ基準電圧と比較される。第一コ ンデンサの両端間の現在の電圧は、与えられた信号が規準電圧の非ゼロ電圧に等 しいか、これを上回った時に、０Ｖレベルに到達したものとして示される。この ０Ｖ検出方法は、コンパレータがゼロを検出するための負電源を必要としない点 が有利である。実際には、コンパレータのしきい値は、０Ｖと電源電圧の中間値 に設定される。本発明の他の実施例によると、アナログデジタル変換器は、アナ ログ信号の現在の電圧レベルに対応してコンデンサを充電する時間の間、その第 一端子でアナログ信号に接続する第一コンデンサを含む。コンパレータは、（１ ）第一コンデンサの両端間の電圧が基準電圧を上回る時の第一信号と、（２）第 一コンデンサの両端間の電圧が基準電圧を下回る時の第二電圧と、（３）第一コ ンデンサの両端間の電圧が基準電圧に等しい時の第三信号とを生成するためのコ ンパレータとを生成するために、その一つの入力がコンデンサに接続され、他の 入力が非ゼロ基準電圧に接続されている。電子制御回路は、第一コンデンサの両 端間の電圧が非ゼロ電圧を下回る時に、その電圧が非ゼロ電と等しくなるまで、 第一コンデンサに段階的に電荷を供給する。一方、第一コンデンサの両端間の電 圧が非ゼロ電圧を上回る時に、その電圧が非ゼロ電と等しくなるまで、第一コン デンサから段階的に電荷が除去される。段階的な電荷の充電あるいは放電の数は 、アナログ信号の現在の電圧レベルに対応したデジタル値を生成するためにカウ ントされる。 第二コンデンサは、第一コンデンサに段階的に供給される、あるいは第一コン デンサから段階的に除去される電荷を蓄える。複数のＭＯＳＦＥＴスイッチは、 第二コンデンサに接続され、コンパレータの出力に応じて、第二コンデンサを様 様な状態に切り換える。このように、本発明の実施例は、同一の半導体基板上に 他のデジタルＭＯＳ回路とともに集積が可能な半導体基板上に、金属酸化膜シリ コン（ＭＯＳ）技術を用いて形成された、０Ｖレベルを検出するコンパレータを 必要としない低コストのアナログデジタル変換器を提供するものである。 図面の簡単な説明 本発明の特徴と利点を、添付図面を参照して以下説明することにより、より明 確に理解されるものにする。 図１（Ａ）および図１（Ｂ）は、本発明の第一の実施例の概略図である。 図２は、本発明の第二の実施例の概略図である。 図３は、本発明の第三の実施例の概略図である。 発明の詳細な説明 以下の記述では、説明および非限定の目的のため、本発明の詳細を理解するた めに、特定の回路や回路要素ならびに技術のような特定の詳細例について説明す る。しかし、本発明は、これらの特定の回路の詳細から離れたほかの具体例で実 施できることは、技術分野に精通した者にとって明白なものである。他の例では 、不必要な説明によって、本発明の記述があいまいにならないよう、既知となっ ている方法、装置、製造方法および回路についての詳細な説明は省略する。 図１（Ａ）は、概略図を以って、本発明のアナログデジタル変換器１００の一 実施例を示すものである。コントローラ１２０からの選択信号により動作状態と なる複数の伝送ゲートからなるアナログマルチプレクサ１００は、複数のアナロ グ電圧入力、正電位Ｖｃｃおよび、以下“グランド”と称するゼロ基準電位を、 その入力端子に入力として受ける。コントローラ１２０からの選択信号に応じ、 アナログマルチプレクサは、マルチプレクサ１１０への入力のひとつを、その一 方の端子がマルチプレクサの出力端子に接続され、その他方の端子がグランドに 接続された入力コンデンサ１３０に切り替え接続する。コンパレータ１４０は、 ０Ｖの電位をもつグランドに接続された第一の入力端子と、入力コンデンサ１３ ０の第一の端子に接続された第二の端子とを含む。本構成では、コンパレータ１ ４０は、負の供給あるいは、ある程度複雑な従来の回路を用いることにより、０ Ｖを検出する。コンパレータ１４０の出力は、デジタルカウンタ１６０に接続さ れており、コンデンサ１３０を通して0Vが検出されたときには、コンパレータ１ ４０は、効果的にＳＴＯＰコマンドを生成する。 第二のコンデンサ２２０（以下、“ポンピングコンデンサ”と称す）を、スイ ッチング回路１５０と記した破線の囲みの中に示す。スイッチング回路は、複数 のスイッチ２２０、２０５、２１０および２１５（節点として図示）を含んでお り、これらのスイッチは、組になって、ポンピングコンデンサ２２０を経由して 入力コンデンサ１３０をグランドに接続させるように、あるいは、ポンピングコ ンデンサをＶｃｃに接続させるように動作する。特に、スイッチ２２０および２ １５は、第一のスイッチ組として動作し、スイッチ２０５および２１０は、第二 のスイッチ組として動作する。 第二のスイッチ組が、ポンピングコンデンサ２２０をＶｃｃに接続させるよう に動作する際には、ポンピングコンデンサ２２０は、その最大容量にまで充電が 行われる。入力コンデンサ１３０から電荷を段階的インクリメンタル状に除去す る際に、より大きな分解能がもたらされるため、コンデンサ２２０がゼロの値は 、入力コンデンサ１３０の値よりもかなり小さいものとすることが望ましい。一 例として、８ビットＡ／Ｄコンバータ（８ビットの分解能を有するアナログデジ タルコンバータ）を用いる際には、入力コンデンサの値は、ポンピングコンデン サ２２０の値の２５６倍とする必要がある。本例では、カウンタ１６０は、すく なくとも８ビットカウンタでなければならない。さらに、完全に充電された入力 コンデンサ１３０は、本例では、２５６回の放電サイクルで放電できる能力を有 することが望ましい。 スイッチ組２０５、２１０は、ポンピングコンデンサ２２０を、スイッチ節点 ２１０に接続された右極板上に印加された正極性と、スイッチ節点２０５に接続 された左極板上の負極性によって充電する。この極性によって、入力コンデンサ １３０が、スイッチ組２００、２１５を介してコンデンサ２２０と直列に接続さ れる時には、コンデンサ１３０（反対の極性に充電されている）は、ポンピング コンデンサ２２０に蓄積された電荷に従った電荷量を放電する。 カウンタ１６０は、コントローラ１２０によって生成される開始信号とクロッ ク信号を受信するように接続される。もちろん、クロック信号は、コントローラ １２０とは独立したクロック源から生成することができる。本実施例では、カウ ンタ１６０のカウンティング出力端子１８０は、第一スイッチ組２００、２１５ と第二スイッチ組２０５、２１０の動作制御を行う切り替え制御の信号出力であ る。カウンタがハイからローに遷移する際には、スイッチ組の一つの組が起動さ れ、また、カウンタがローからハイに遷移する際には、スイッチ組の他の組が活 性化される。カウンタがいったん停止すると、カウンタは、入力コンデンサ１３ ０に最初に蓄積されたアナログ電圧に対応したデジタル読み出しを生成する。 回路の動作中、コントローラ１２０は、選択信号を介して、アナログマルチプ レクサ１１０中の伝送ゲートの一つが、入力コンデンサ１２０への電圧入力の一 つに接続するようにする。その後、電圧入力は除去され、コントローラ１２０は 開始信号をカウンタ１６０に送出する。そして、カウンタは、選択的にスイッチ 組２００、２１５と１０５、２１０とを活性化するための振動カウンタ出力制御 信号を発生すべく端子１８０に生成するクロック信号を計測する。カウンタ制御 信号の初期論理レベルは、スイッチ２０５と２１０を活性化し、ポンピングコン デンサ２２０をＶｃｃに接続する。カウンタ制御信号が、充電されたポンピング コンデンサ２２０について、反対のロジックレベルに切り替わる際には、第一の スイッチ組２０５、２１０は非活性化され、第二のスイッチ組２００、２１５が 活性化される。入力コンデンサ１３０とポンピングコンデンサ２２０の極性は、 正反対のものとなっているため、入力コンデンサ１３０からポンピングコンデン サ２２０を経由してグランドに電流が流れ、ポンピングコンデンサ２２０に初め に蓄積された電荷に相当する所定（インクレメンタル）電荷量を放電する。カウ ンタ出力が、初期の論理レベルに戻った時には、入力コンデンサの所定電荷量の 放電が完了し、第二のスイッチ組２００、２１５が非活性化され、ポンピングコ ンデンサ２２０の再充電のために、第一のスイッチ組２０５、２１０が再び活性 化される。 この、充電／放電が交互に繰り返されるサイクルは、カウンタが開始されたと きから積算されているクロックサイクルの数をカウンタが追跡し、そのカウンタ 制御信号に従って継続するものとなっている。コンパレータ１４０は、入力コン デンサ１３０の両端間の電圧を比較する。コンデンサ１３０が実質的に放電して いる時には、入力コンデンサ１３０の両端間の電圧差は実質的にゼロである。こ のような実質的な０Ｖは、コンパレータ１４０の第一入力端子で受信され、グラ ンド電位と比較される。そして、もし入力コンデンサ１３０の両端間の電圧差が 実質的にゼロならば、コンパレータ１４０は、カウンタ１６０を停止させるため の“停止”出力信号を生成する。そして、カウンタ１６０は、アナログ入力電圧 に対応した積算されたカウント値を出力する。入力電圧が高いほど、入力コンデ ンサ１３０に蓄積された電荷量と、入力コンデンサ１３０を放電するために必要 な所定の放電回数は大きなものとなる。従って、より大きなカウント値は、より 大きな振幅のアナログ信号を表すものとなる。 図１（Ｂ）は、スイッチング回路１５０に用いられる、スイッチ２００、２０ ５、２１０、２１５の実施例を示すものである。特に、各スイッチは、Ｎ型およ びＰ型の相補的組、絶縁ゲート、各々のドレインとソースで接続された電界効果 トランジスタ（ＦＥＴ）を含む、“バイラテラルスイッチ”と称されるものであ る。各ＦＥＴは、ＦＥＴが電流を通すか通さないかを制御する、ゲート制御信号 対応するＮ型ＦＥＴのゲートでは、カウンタ１６０からの論理レベルＱの制御信 号を受け、一方、各々の対応するＰ型ＦＥＴのゲートでは、正反対の論理レベル Ｎ型のＦＥＴが導通状態となる。同様に、同時に、正反対の論理レベル“０”（ ０Ｖに対応する）が、導通状態となるＰ型ＦＥＴのゲートに加えられる。Ｎ型お よびＰ型のＦＥＴを通して流れる電流が組み合わされる結果、全ての電流を通し 、０ＶからＶｃｃまでの全体の電圧範囲にわたって動作し、ゲート静電容量によ るスイッチング・グリッチ障害の解除を可能とする完璧に近いスイッチが得られ る。 スイッチ２０５と２１０は、正反対の極性のゲート入力を有する。すなわち、 型トランジスタのゲート端子に加えられ、論理レベルＱの制御信号が、Ｐ型トラ 態となる。相補的なＦＥＴスイッチがより好適ではあるが、単純なＦＥＴスイッ チも満足のゆくように用いることも可能である。 図１（Ａ）および図１（Ｂ）に示した実施例の欠点の一つは、ゼロ電圧レベル のコンパレータ、すなわちコンパレータ１４０が必要になることである。上記で は、ゼロ交叉コンパレータは、元来、部品点数や重量、最終的な製品、例えば、 ラジオ等のコストを増加させる電力変換回路を必要とするような、負電圧の供給 を必要とするものであったり、それに引き換えて、電力消費やコストを増加させ るような複雑な回路構成を用いるものである。図２に示したアナログデジタル変 換器は、非ゼロの基準電圧、即ち、Ｖｃｃ／２と入力信号を比較する従来のコン パレータ１３０を用いて、入力コンデンサ１３０の両端間の０Ｖ電圧の検出を可 能とする動的変換回路を用いている。Ｖｃｃ／２という基準電圧は、従来のコン パレータが検出するように設計された対象となる電圧範囲の中央の電圧であるた め、好適なものである。 図１に示した実施例にあるように、アナログマルチプレクサ１１０は、グラン ドおよび基準電圧Ｖｃｃを含む複数の入力を受信する。カウンタ、制御および放 電回路２３０からの選択信号により、選択された入力信号の現在の電圧レベルと 釣り合ったレベルにまで入力コンデンサ１３０を充電する、マルチプレクサ１１ ０の伝送ゲートの一つが動作可能となる。回路２３０は、入力として、クロック 信号とコンパレータ３００からの出力を受信する。 回路２３０は、選択された入力信号のアナログ電圧レベルに対応したデジタル 読み出し、入力コンデンサ１３０への周期的な放電信号、および、以下“ポンプ 信号”と称する振動カウンタ制御信号を生成する。ポンプ信号は、ＦＥＴ２６０ と２６５のソースに共通して接続されるポンピングコンデンサ２２０に抵抗２３ ５を経由して接続される。ＦＥＴ２６０と２６５は、Ｎ型ＦＥＴであり、Ｎ型基 板２４５に拡散されたＰ型半導体材料の“Ｐウエル”中に形成される。基板２４ ５は、金属化されたリング２４０を介してグランドに接続される。Ｎ型ＦＥＴ２ ６０のゲート端子は、グランドに接続され、Ｎ型ＦＥＴ２６０のゲート端子は、 入力コンデンサ１３０に接続される。 ＦＥＴ２６０および２６５のドレインは、カレントミラー２６０に接続される ことが望ましい（しかし、必ずしもその必要はない）。カレントミラー２６０は 、各々のゲート同士が接続された２つのＰ型ＦＥＴ２８５と２９０を含んでいる 。Ｐ型トランジスタ２８５と２９０のソースは、Ｖｃｃに接続され、これらのド レインは、各々、ＦＥＴ２６０とＦＥＴ２６５のドレインに接続されている。ゲ ート同士が接続されているＦＥＴ２８５と２９０のゲートは、ＦＥＴ２９０のド レインにも接続されている。ＦＥＴ２８５のドレインは、本実施例ではＶｃｃ／ ２である非ゼロ基準電圧との比較のためのコンパレータ３００へ入力として、節 点２８０で接続されている。 回路の動作中、カウンタ、制御および放電回路２３０は、アナログマルチプレ クサ１１０を制御して、入力コンデンサ１３０をその現在の電圧レベルまで充電 する電圧入力を選択する。そして、回路２３０は、入力コンデンサ１３０への全 ての入力を切断するように、アナログマルチプレクサ１１０を制御する。ポンプ 出力（例えば、振動クロック信号）を、ポンプコンデンサ２２０に印加する。最 初は、ポンプ信号は、ゼロレベル電圧から高レベル電圧に切り替り（０から１） 、限流抵抗器２３５、共通のソース接続、およびＰウエル２５０とＮ型基板２４ ５とグランドとのインターフェースに形成されたＰＮ接合ダイオード（記号２５ ５に示す）を通してポンプコンデンサ２２０を充電する。このサイクルの間、ト ランジスタ２６５のゲートは、グランドに接続され、従って、ＦＥＴ２６５は動 作せず、導通状態とはならない。トランジスタ２６０のソース電圧が、Ｐウエル ダイオード２５５の見かけの順方向バイアス電圧である０．７Ｖであるにせよ、 トランジスタ２６０のゲート電圧が、コンデンサ１３０のより大きな入力電圧に 等しいために、トランジスタ２６０は、遮断することができない。しかし、この サイクルの間、トランジスタ２６５は導通状態とはならないため、カレントミラ ートランジスタ２８５と２９０には電流は流れず、従って、トランジスタ２６０ には電流は流れない。従って、この動作状況にあっては、節点２８０の電位は、 低く、すなわち、Ｖｃｃ／２を下回り、コンデンサ３００の電圧はゼロより大き いことを示すものとなる。 ポンプ信号が高電圧レベルから低電圧レベルに切り替わった時、抵抗２３５に 接続されたポンプコンデンサ２２０の左極板の電位は、０Ｖに降下するが、コン デンサ２２０の両端間の電位差は瞬時に変化できないため、ポンプコンデンサ２ ２０の右極板の電位は、しばらく負電位のままとなる。この暫定的な負電圧は、 互いに接続されたトランジスタ２６０と２６５のソース電極にともに印加され、 結果として、両方のトランジスタは、そこで導通状態となる。ＦＥＴ２６５のソ ースに印加された電圧が負値ならば、ゲート・ソース間の電位はトランジスタ２ ６５を導通状態とする正値となるため、ゲートがグランドに接続されているトラ ンジスタ２６５さえも導通状態となる。 もしコンデンサ１３０の両端間の電圧が、ゼロよりも大きいならば、トランジ スタ２６５に印加されたゲート電圧より高いゲート電圧が、トランジスタ２６０ に印加される。その結果、トランジスタ２６５を介してよりも多くの電流を、ト ランジスタ２６０を介して引き出すことができる。両トランジスタのソース同士 が接続しあった節点では、電流は合流してコンデンサ２２０と限流抵抗２３５と に流れ込む。入力コンデンサ１３０に接続されたトランジスタ２６０のゲート電 圧が、トランジスタ２６５に印加化されたゼロゲート電圧を上回る限り、トラン ジスタ２６０は、トランジスタ２６５よりも大量の電流を通す。 トランジスタ２６５中を流れる電流は、トランジスタ２８５によって“ミラー 化”される。トランジスタ２８５は、そのゲートとソースの両方が、トランジス タ２９０のゲートとソースと同一の節点に接続された、同一のＰ型トランジスタ であるため、節点２８０に接続したトランジスタ２８５のドレインに同一の電流 が流れ込む。従って、カレントミラー２６０は、節点２８０にトランジスタ２６ ５のドレイン電流を繰り返し流し込む。同時に、トランジスタ２８５を流れる電 流は、節点２８０の電圧を、電源供給値Ｖｃｃにまで引き上げ、一方、トランジ スタ２６０を流れる電流は、節点２８０の電圧を引き下げようとする。より大き い方の電流が勝ち、節点２８０の電圧は、上がるか下がるかのいずれかとなる。 トランジスタ２６０のゲート電圧がゼロを上回り、入力コンデンサ１３０が完 全には放電していないことを表す限り、節点２８０の電圧は、コンパレータ３０ ０により検出されたしきい基準電圧Ｖｃｃ／２を下回るように引き下げられる。 ポンプ出力が低レベルである時間の間は、コンパレータ３００からの出力は、カ ウンタ制御および放電回路２３０によって読み取られる。コンパレータ３００が 、 節点２８０の電位がＶｃｃ／２を下回ことを、回路２３０に対して示す時には、 ポンプ信号が低レベルとなる期間は、回路２３０は、入力コンデンサ１３０に対 し、一回分の増分（インクレメント）電荷を除去するための、更新（インクレメ ンタル用）放電パルスを送る。入力コンデンサ１３０の両端間の電圧が０Ｖにな るまで、カウンタは、入力コンデンサ１３０から電荷を放電する更新回数を追跡 し続ける。もし、所定の更新回数に到達したならば、トランジスタ２６０と２６ ５の間に分流する電流は、同一となり、これにより、節点２８０の電位は、コン パレータ３００により検出されたしきい基準電圧Ｖｃｃ／２を超える電圧まで上 昇する。カウンタ、制御および放電回路２３０に印加されるコンパレータ出力信 号は、カウンタを停止させるほか、入力コンデンサ１３０へ、繰り返し送られて いた放電パルスも停止させる。最終のカウントは、デジタル読み出しでの出力で ある。 本発明の実施例は、従来の非ゼロレベル検出コンパレータ３００を用い、また 、カウンタ、制御および放電回路２３０等とともにシングルチップに集積するこ とに適したＦＥＴスイッチを採用した安価なアナログデジタル変換器を提供して いる。また、本実施例は、負電圧供給の必要がなく、様々な他の応用にも用いる ことが可能な、利点の多い動的ゼロ交叉コンパレータを提供している。ゼロ値と 比較される信号は、入力コンデンサ１３０を充電するために印加され、その後、 ポンプ信号は、ポンプコンデンサ２２０を介して、トランジスタ２６０および２ ６５に印加される。カレントミラー２６０と効果的に組み合わせて、トランジス タ２６０および２６５に与えられるポンプ動作は、入力電圧のレベルを変更する 。結果として、節点２８０の電圧が、非ゼロコンパレータのしきい値を上回ると 、コンパレータ３００の出力は、０Ｖ入力があったことを示す。本実施例では、 トランジスタ２９０および２９５は、カレントミラー機能を行うためのものとし て示されているが、整合ドレイン負荷抵抗のような他の回路要素によっても、同 様の機能を果たすことが可能である。しかし、カレントミラーを用いることによ り、より高い電圧利得と、より正確なゼロ交叉検出が可能となる。 本発明の、更に他の実施例を、図３を引用して説明する。図３は、例えば、電 源供給値の半分（Ｖｃｃ／２）のしきい値との比較を行い、その結果、０Ｖレベ ルでの比較を避けることを可能とする、より単純なコンパレータ回路を示す。図 １および図２に示した実施例と同様に、アナログマルチプレクサ１１０は、コン トローラおよびカウンタ回路１２５により制御され、変換のためのアナログ電圧 入力を選択して、入力コンデンサ１３０に接続する。コンデンサ１３０が、選択 された入力電圧にまで充電されると、アナログマルチプレクサ１１０は、コンデ ンサ１３０を切断するために、開放される。 制御回路１２５は、コンパレータ３００の出力を読み取り、入力コンデンサ１ ３０の入力電圧が、Ｖｃｃ／２のしきい値よりも大きいか、小さいかを判定する 。もし、入力電圧が、しきい値よりも小さい場合には、制御回路１２５は、ＦＥ Ｔスイッチ３０５、３１０、３１５、３２０および３２５を操作して、入力電圧 がしきい電圧値Ｖｃｃ／２に達するまで、段階的に、入力コンデンサに蓄積され る電荷を加えてゆく。それとは反対に、もし、入力電圧が、しきい値よりも大き い場合には、制御回路１２５は、ＦＥＴスイッチを操作して、入力電圧が、コン パレータ３００の出力として示されるしきい電圧値Ｖｃｃ／２に落ちるまで、段 階的に、入力コンデンサ１３０に蓄積された電荷を除去してゆく。 入力電圧がしきい値Ｖｃｃ／２よりも小さいと、最初のコンパレータ出力が提 示したとすると、コントローラ１２５により生成される以下の制御信号が、ＦＥ これにより、ＦＥＴスイッチ３０５が、ポンプコンデンサ２２０から入力コンデ ンサ１３０を遮断するように動作する。Ｑ２は、０に設定し、Ｐ型ＦＥＴ３１０ に低レベルを与え、ポンプコンデンサ２２０の最左側の極板がＶｃｃに導通する ようにする。同時に、Ｑ５は、１に設定し、Ｎ型ＦＥＴ３２０が導通して、ポン プコンデンサ２２０の右側の極板がグランドに導通するようにする。このスイッ チ構成により、ポンプコンデンサ２２０は、コンデンサの左極板の正極と、右極 板のゼロ極を以って、Ｖｃｃまで充電される。 その後、Ｑ２およびＱ５を１に設定して、ＦＥＴスイッチ３０５と３２０を遮 断する。次に、Ｑ４を０に設定し、これにより、Ｐ型ＦＥＴ３２５を導通状態と し、ポンプコンデンサ２２０の最右側の極板の電位をＶｃｃに引き上げる。電荷 の保存により、０ＶからＶｃｃに増加するポンプコンデンサ２２０の右側の極板 の電位は、コンデンサ２２０の両端間の直前の電位差Ｖｃｃを維持するために、 コンデンサ２２０の左側の極板の電位を２Ｖｃｃに増加させようとする。同時に 、 の左側極板を入力コンデンサ１３０と接続させる。コンデンサ２２０に充電され た２Ｖｃｃと入力コンデンサの両端間電圧の差（およそ、０とＶｃｃ／２の間） に、コンデンサ２２０の容量値を掛けた値は、ポンプコンデンサ２２０から入力 コンデンサＣ１１に転送される電荷量を決定するものである。従って、本実施例 では、入力コンデンサ１３０の両端間の電圧は、（１．５Ｖｃｃ×Ｃ２２０／Ｃ １３０）と（２．０Ｖｃｃ×Ｃ２２０／Ｃ１３０）の間の、任意の増分を以って 増加する。 もし、入力コンデンサ１３０に蓄積されている初期電圧が、Ｖｃｃ／２を上回 る場合には、入力コンデンサ１３０は、以下に例をしめす手順で、入力コンデン 定し、入力コンデンサ１３０をポンプコンデンサ２２０から切断する。Ｎ型ＦＥ Ｔ３１５に与えられるゲート電圧を１に設定し、ポンプコンデンサ２２０の左極 板がグランドに接続するように、ＦＥＴ３１５を導通させる。同時に、Ｐ型ＦＥ Ｔ３２５に与えらるゲート電圧を０に設定し、これにより、右極板を正極にし、 左極板を負極にしてポンプコンデンサ２２０をＶｃｃの電位にまで充電する電源 供給Ｖｃｃに、ポンプコンデンサ２２０の右極板が、接続するようにする。その 後、ゲート電圧Ｑ３を０に、Ｑ４を１に設定し、ＦＥＴ３１５と３２５を遮断す る。 次に、ゲート電圧Ｑ５を１に設定し、Ｎ型ＦＥＴ３２０を導通状態とし、ポン プコンデンサ２２０をグランドに接続し、コンデンサの右極板の電圧をＶｃｃか らゼロに引き下げる。電荷の保存には、コンデンサ２２０の両端間の初期電圧差 Ｖｃｃを維持するために、コンデンサ２２０の左極板の電位が、０Ｖから−Ｖｃ ｃに変化しようとすることが必要となる。同時に、ゲート電圧入力Ｑ１を ０に接続する。コンデンサ２２０に充電された電圧と入力コンデンサに充電され た電圧の差（およそ、Ｖｃｃ／２とＶｃｃの間）にポンプ容量値を掛けた値は、 ポンプコンデンサ２２０から入力コンデンサ１３０に段階的に転送される電荷量 を決定するものである。電荷の伝送の結果、入力コンデンサのの両端間の電圧は 、（１．５Ｖｃｃ×Ｃ２２０／Ｃ１００）と（２．０Ｖｃｃ×Ｃ２２０／Ｃ１３ ０）の間の、インクレメンタル量（増分）を以って減少する。 本発明の本実施例は、非ゼロ基準電圧以下の入力電圧を、基準電圧まで増加さ せたり、非ゼロ基準電圧以上の入力電圧を、基準電圧まで減少させることにより 、非ゼロ基準電圧についての対称的な制御をおこなうためのＦＥＴスイッチを用 いるアナログデジタル変換器を提供するものである。入力コンデンサＣ１３０の ポンピング昇電圧、ポンピング降電圧のための段階的な増減ステップ量は、入力 電圧に僅かに依存するものの、アナログデジタル変換器の常用範囲の中央値付近 （例えば、Ｖｃｃ／２）では、より高い分解能（微細ステップ）を与え、また、 常用範囲の上下限（例えば、０ＶおよびＶｃｃ）では、より低い分解能（粗ステ ップ）を与える対称的な方法で決定される。Ａ／Ｄ変換器で測定される多くの電 圧は、初めは、適切なスケーリングにより、Ａ／Ｄ変換範囲の中央に位置する確 立が高いため、この方法は有利なものとなり、この範囲では、本発明による回路 は、極めて高い精度を与えるものとなる。 ＭＯＳ型スイッチは、低コスト、製作の容易さ、他の電子スイッチに比べて優 れた応答性能を有しているため、これを用いることが好ましいが、ガリウム砒素 系のバイポーラ接合トランジスタやテクノロジーを含む他のスイッチも、本発明 のスイッチング機能を実現するために用いることも可能である。このように、本 発明は、ＭＯＳスイッチング技術を用い、他の信号処理回路とともに集積回路上 に組み合わせ搭載が可能な、低コストで製作の容易なアナログデジタル変換器を 提供するものである。 本発明は、現在のところ最も実用的で好適な実施例と考えられるものに関連し て説明してきたが、本発明は、上述の実施例に限られるものではなく、請求の範 囲の趣旨とその範囲の中に含まれる様々な修正や等価な構成をも包含するように なされたものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ， ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，Ｎ Ｚ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ， ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．アナログ信号の現在の電圧レベルに従ってコンデンサを充電するアナログ 信号に第一の端子で接続し、第二の端子でグランドと接続する第一コンデンサと 、 第二コンデンサと、 第一コンデンサが放電するまで第一コンデンサから段階的に電荷を除去するた めに、第一コンデンサと電源とを交互に第二コンデンサに接続する電子制御回路 とからなるアナログデジタル変換器において、 第一コンデンサの放電に関し、電荷の段階的除去の回数が、アナログ信号の現 在の電圧レベルに対応したデジタル値を生成するために用いられることを特徴と するアナログデジタル変換器。 ２．請求項１に記載のアナログデジタル変換器は、更に、 複数のアナログ信号を受信し、電子制御回路から受信した制御信号に応じて、 第一コンデンサに接続するために受信したアナログ信号の一つを選択するマルチ プレクサからなり、 選択されたアナログ信号の現在の電圧レベルに釣り合ったレベルにまで第一コ ンデンサが充電した後に、電子制御回路がマルチプレクサに第一コンデンサから のアナログ信号を遮断させることを特徴とするアナログデジタル変換器。 ３．請求項１に記載のアナログデジタル変換器は、更に、 第一コンデンサの第一端子に接続する一つの入力と、グランドに接続された他 の入力を有し、第一コンデンサの電圧がゼロあるいはゼロ付近となる時を検出し 、その際には、電子制御回路にデジタル値を生成させる検出信号を生成するため のコンパレータを更に有することを特徴とするアナログデジタル変換器。 ４．請求項２に記載のアナログデジタル変換器は、更に、 クロック源を含み、 電子制御回路は、第一コンデンサの充電後のあらかじめ定められた開始時点か ら、検出信号をコンパレータから受信するまで、クロック源によって生成された クロックパルスをカウントするためのカウンタを含んで、カウントの停止により デジタル値に対応した該カウンタからのデジタル読み出しを持つことを特徴とす るアナログデジタル変換器。 ５．請求項１に記載のアナログデジタル変換器は、更に、 第一コンデンサの第一端子と、グランドと電源とに接続されたスイッチング回 路であって、 一方のスイッチは第二コンデンサの第一端子に接続され、他方のスイッチは第 二コンデンサの第二端子に接続された第一のスイッチの組と、 一方のスイッチは第二コンデンサの第一端子に接続され、他方のスイッチは第 二コンデンサの第二端子に接続された第二のスイッチの組とを含む前記スイッチ ング回路を有し； 電子制御回路は、第一コンデンサから電荷の段階的除去を行うために、グラン ドと電源の間の第一のスイッチの組を通しての第二コンデンサへの接続と、第一 コンデンサの第一端子とグランドの間の第二のスイッチの組を通しての第二コン デンサへの接続を交互に行うスイッチング制御信号を生成することを特徴とする アナログデジタル変換器。 ６．請求項５に記載のアナログデジタル変換器において、 第一および第二のスイッチの組の各スイッチは、Ｎ型絶縁ゲート電界効果トラ ンジスタ（ＦＥＴ）およびＰ型絶縁ゲート電界効果トランジスタ（ＦＥＴ）を有 する相補型半導体スイッチであることを特徴とするアナログデジタル変換器。 ７．請求項５に記載のアナログデジタル変換器は、更に クロック信号を生成するためのクロック源と、 クロック信号を計数し、第一状態と第二状態との間で交互にきりかわるカウン タ出力信号を生成する電子制御回路とからなり、 スイッチング制御信号はカウンタ出力信号を含んで、カウンタ出力が第一状態 にあり、第二のスイッチの組が第一コンデンサの第一端子とグランドの間に第二 コンデンサを接続するように選択されている時に、第一のスイッチの組が、グラ ンドと電源との間に第二コンデンサを接続するように選択されるようにする、こ とを特徴とするアナログデジタル変換器。 ８．アナログ電圧を充電する第一端子とグランドをとる第二端子とに接続され た入力コンデンサと、 入力コンデンサの第一端子に接続された制御回路と、 入力コンデンサの第一端子に接続され、入力コンデンサの両端電圧に応じて生 成されコンパレータの第一端子に加えられる入力信号が、コンパレータの第二入 力端子に加えられる非ゼロのしきい電圧値に等しいかそれを上回るかを決定し、 入力コンデンサが放電されたかどうかを示す出力信号を、コンパレータから制御 回路に与えるための動的検出回路とからなるアナログデジタル変換器において、 前記動的検出回路はポンプコンデンサを介して制御回路のポンプ出力信号に接 続され、制御回路はポンプ出力信号を用いてポンプコンデンサへの充電と放電を 交互に繰り返し、入力コンデンサが放電されたことを動的検出回路が検知するま で、ポンプコンデンサの充電と放電の各サイクルの後に入力コンデンサの電荷を 段階的に放電し、入力コンデンサの段階的な放電の全数は、アナログ電圧のため のデジタル値を生成するために用いられることを特徴とするアナログデジタル変 換器。 ９．請求項８に記載のアナログデジタル変換器において、 制御回路は、最終計数値に対応するデジタルコードを与えるために、段階的な 放電の回数を計数するためのカウンタを含むことを特徴とするアナログデジタル 変換器。 １０．請求項８に記載のアナログデジタル変換器は、更に、 多数のアナログ信号を受信し、電子制御回路から受信した制御信号に応じ、 第一コンデンサに接続するために、受信したアナログ信号の一つを選択するマル チプレクサを含み、 選択されたアナログ信号の現在の電圧レベルに釣り合ったレベルにまで入力コ ンデンサが充電した後に、制御回路がマルチプレクサをして入力コンデンサから アナログ信号を遮断させることを特徴とするアナログデジタル変換器。 １１．請求項８に記載のアナログデジタル変換器は、更に、 制御回路と動的検出器との間のポンプコンデンサと直列に接続された抵抗を含 むことを特徴とするアナログデジタル変換器。 １２．請求項８に記載のアナログデジタル変換器において、 グランドに接続されたゲート電極を有する第一電界効果トランジスタ（ＦＥＴ ） と、ドレイン電極が電源に接続されて第一コンデンサの第一端子に接続されたゲ ート電極を有する第二電界効果トランジスタ（ＦＥＴ）とを動的検出回路が含み 、 第一および第二ＦＥＴは、ともにポンプコンデンサに接続された共通のソース 電極を有し、 第二ＦＥＴのドレイン電極は、コンパレータの第一入力端子に接続されたこと を特徴とするアナログデジタル変換器。 １３．請求項１２に記載のアナログデジタル変換器において、 ポンプ信号が第一論理状態にある時には、第一および第二ＦＥＴの一方あるい は両方から第一の方向に、共通のソース電極からポンプコンデンサを介して電流 が流れ、ポンプコンデンサを放電させ、 ポンプ信号が第一論理状態にある時には、比較時間の間、コンパレータが、第 一入力端子の電圧を、非ゼロのしきい電圧値と比較することを特徴とするアナロ グデジタル変換器。 １４．請求項１３に記載のアナログデジタル変換器において、 共通のソースがダイオードによってグランドに接続されて、ポンプ信号が第二 論理状態にある時には、第一の方向とは反対の第二の方向にダイオードを介して 電流が流れ、ポンプコンデンサを充電し ポンプ信号が第二論理状態にある放電時間中に、もし、コンパレータが入力コ ンデンサが放電されていないことを直前の比較時間中に示したならば、制御回路 が、段階的な電荷によって入力コンデンサを放電することを特徴とするアナログ デジタル変換器。 １５．請求項１２に記載のアナログデジタル変換器において、 動的検出回路は、さらに、第一および第二ＦＥＴのドレイン電極と電源との間 に接続されたカレントミラー回路を含むことを特徴とするアナログデジタル変換 器。 １６．請求項１５に記載のアナログデジタル変換器において、 カレントミラー回路は、そのソース電極が電源に接続し、そのドレイン電極が 第二ＦＥＴおよびコンパレータの第一入力端子に接続している第三ＦＥＴと、そ のソース電極が電源に接続し、そのドレイン電極が第一ＦＥＴのドレイン電極に 接続し、そのゲート電極が第三ＦＥＴのゲート電極と第四ＦＥＴのドレイン電極 に接続している該第四ＦＥＴとを含むことを特徴とするアナログデジタル変換器 。 １７．請求項１２に記載のアナログデジタル変換器において、 第一および第二トランジスタは、第二導電型の基盤に拡散された第一導電型の ウエル内に形成されることを特徴とするアナログデジタル変換器。 １８．入力信号の電圧レベルにもとづき、第一コンデンサの両端間に電圧を蓄 積するステップと、 第一コンデンサの両端間の現在の電圧をあらわす代表的な電圧信号を生成する ステップと、 交互に、第一の時間間隔の間に第二コンデンサを充電し、第二の時間間隔の間 に第二コンデンサを放電するステップと、 第一の時間間隔の間に、第一コンデンサに蓄積された電荷の一部を放電するス テップと、 第二の時間間隔の間に、代表的な電圧と非ゼロ基準電圧とを比較することによ り、第一コンデンサの両端間の現在の電圧が０Ｖレベルを有しているかを検出す るステップと、 代表的な電圧が非ゼロ基準電圧と等しいかそれを上回る時に、第一コンデンサ の両端間の現在の電圧が０Ｖレベルに到達したことを示すステップとからなる、 入力信号が０Ｖレベルを有する時を検出する方法。 １９．請求項１８に記載の方法において、 第二コンデンサは、第一の電流方向に接地されたダイオードを介して充電し、 第二の反対方向の電流方向に直列接続された抵抗を介して放電することを特徴と する方法。 ２０．正電源と、該正電源に接続され、入力電圧が０Ｖに到達する時点を検出 するためのコンパレータ回路とからなり、負電源を必要とせず、該正電源から負 電源へ正極性電源を変換する変換器を用いない装置。 ２１．アナログ信号の現在の電圧レベルに従ってコンデンサを充電するアナロ グ信号に第一の端子で接続し、第二の端子でグランドと接続する第一コンデンサ と、 第一コンデンサの第一端子に接続する一つの入力と、基準電圧に接続された他 の入力を有し、 （ａ）第一コンデンサの両端間の電圧が基準電圧を上回る時の第一信号と、 （ｂ）第一コンデンサの両端間の電圧が基準電圧を下回る時の第二信号と、 （ｃ）第一コンデンサの両端間の電圧が基準電圧に等しい時の第三信号とを生 成するためのコンパレータと、 第二の信号が生成された時に、第三の信号が生成されるまで第一コンデンサへ 段階的に電荷を供給し、第一の信号が生成され、第三の信号が生成されるまで第 一コンデンサから段階的に電荷を除去する電子制御回路とからなる、アナログデ ジタル変換器であって、 電子制御回路は、アナログ信号の現在の電圧レベルに対応したデジタル値を生 成するために、段階的な電荷の充電あるいは放電の数を計測することを特徴とす るアナログデジタル変換器。 ２２．請求項２１に記載のアナログデジタル変換器は、さらに 段階的な電荷を蓄積するための第二コンデンサと、 第二コンデンサに接続された複数のスイッチとからなり、 電子制御回路は、コンパレータからの出力に依存して様々な状態の間で、第二 コンデンサを交互に切り換えることを特徴とするアナログデジタル変換器。 ２３．請求項２１に記載のアナログデジタル変換器において、 コンパレータが第一の信号を生成した時に、電子制御回路は、電源とグランド の間を第二コンデンサが接続し、次に、第一コンデンサに第二コンデンサを接続 するように、スイッチを逐次的に、活性化する制御信号を生成し、これによって 、第三の信号が生成されるまで第一コンデンサから段階的に電荷を除去すること を特徴とするアナログデジタル変換器。 ２４．請求項２１に記載のアナログデジタル変換器において、 コンパレータが第二の信号を生成した時に、電子制御回路は、逐次的に、電源 とグランドの間を第二コンデンサが接続し、次に、第三の信号が生成されるまで 第一コンデンサに段階的に電荷を加えるために第一コンデンサに第二コンデンサ を接続するように、スイッチを活性化する制御信号を生成することを特徴とする アナログデジタル変換器。 ２５．請求項２１に記載のアナログデジタル変換器において、 基準電圧は、非０Ｖであることを特徴とするアナログデジタル変換器。 ２６．請求項２１に記載のアナログデジタル変換器は、更に、 複数のアナログ信号を受信し、電子制御回路から受信した制御信号に応じ、第 一コンデンサに接続するために、受信したアナログ信号の一つを選択するマルチ プレクサからなり、 選択されたアナログ信号の現在の電圧レベルに釣り合ったレベルにまで第一コ ンデンサが充電した後に、電子制御回路がマルチプレクサに第一コンデンサから のアナログ信号を遮断させることを特徴とするアナログデジタル変換器。 ２７．請求項２３に記載のアナログデジタル変換器において、 各スイッチは、絶縁ゲート電界効果トランジスタ（ＦＥＴ）であることを特徴 とするアナログデジタル変換器。 ２８．請求項２４に記載のアナログデジタル変換器において、 各スイッチは、絶縁ゲート電界効果トランジスタ（ＦＥＴ）であることを特徴 とするアナログデジタル変換器。 ２９．アナログ信号の現在の電圧レベルに対応して、第一コンデンサを充電す るステップと、 第一コンデンサの両端間の電圧を、基準電圧と比較するステップと、 コンデンサの両端間の電圧が基準電圧を下回る時には、段階的な電荷のインク レメントを第一コンデンサに供給し、コンデンサの両端間の電圧が基準電圧を上 回る時には、段階的な電荷のインクレメントを第一コンデンサから除去するステ ップと、 アナログ信号の現在の電圧レベルに対応したデジタル値を生成するために、段 階的な電荷のインクレメントあるいはデクレメントの数を計測するステップとか らなる、アナログ信号をデジタル信号に変換する方法。 ３０．請求項２９に記載の方法において、 第一コンデンサの両端間の電圧が、基準電圧と同一になるまで、電荷の段階的 なインクレメントが供給されることを特徴とする方法。 ３１．請求項２９に記載の方法において、 第一コンデンサの両端間の電圧が、基準電圧と同一になるまで、電荷の段階的 なインクレメントが除去されることを特徴とする方法。 ３２．請求項２９に記載の方法は、さらに 第一コンデンサが放電され、計測ステップを実行する時には、電荷の段階的な 供給を中止することを特徴とするステップからなる方法。