JP2020516086A - 電荷パケットを用いたアナログ−デジタル変換器 - Google Patents

Abstract

本発明は、アナログ電圧をデジタル数に変換する変換デバイス及びこれを備えたイメージングシステムに関する。本発明は、アナログ電圧をデジタル数に変換する方法にさらに関する。本発明によれば、変換される電圧に応じて設定された容量素子にかかる電圧を変化させる１つ又は複数の電荷ポンピングステップが実行される。各電荷ポンピングステップの間、１つ又は複数の略同一の電荷パケットが容量素子内外に移動できる。異なる電荷ポンピングステップに属する電荷パケットの大きさは異なり得るため、マルチスロープ動作を可能にする。１つ又は複数の電荷ポンピングステップを実行した結果として主容量素子に注入又は除去された正味の電荷に基づいて、アナログ電圧を表すデジタル数が計算される。【選択図】図１

Description

本発明は、アナログ電圧をデジタル数に変換する変換デバイス及びこれを備えたイメージングシステムに関する。本発明は、さらに、アナログ電圧をデジタル数に変換する方法に関する。

現代のイメージングシステムは、感光画素の画素アレイを含むことが多いセンサを有する。これらの画素は、行及び列に配置され、蓄積キャパシタに接続された感光性コンポーネント、例えば、ＰＩＮダイオードを備える。所定の期間、光は感光性コンポーネントによって収集され、対応する電流が出力される。この電流に関連する電荷は蓄積キャパシタに蓄えられる。所定の期間が経過した後、画素電圧と呼ばれる蓄積キャパシタにかかる電圧が読み取られた後、さらなる処理のためにデジタル数に変換される。画素が飽和していなければ、デジタル数は、所定の期間中に画素に入射した光量を表す。

典型的には、センサは、個々の画素行を選択する選択回路と、選択された画素の画素電圧を読み出す読み出し回路とを備える。選択された画素は複数の列にわたって分布しているため、読み出し回路はセンサの各列に少なくとも部分的に配置されている。典型的には、センサの各列は、画素電圧を対応するデジタル数に変換するそれぞれのアナログ−デジタル変換器（ＡＤＣ）と関連付けられる。

画素電圧を変換するための既知の手法では、グローバルランプ電圧信号が各列のＡＤＣに分配される。これらのＡＤＣはそれぞれ、画素電圧をランプ電圧信号と比較する比較器を備える。この比較に基づいてデジタル数が出力される。

既知の方法を使用することの不都合は変換時間に関係している。例えば、精度を高めるためにデジタル数に追加のビットが必要な場合は、変換時間が２倍になり得る。この不都合を克服するために、２つの連続するランプ電圧信号が使用され、第１のランプ電圧信号がより高いスロープを有し、第２のランプ電圧信号がより低いスロープを有し、第１のランプ電圧信号の最後の値で開始される、マルチスロープＡＤＣが提案されている。例えば、第１のランプ電圧信号はデジタル数の７つの最上位ビットを決定するために使用され得る一方、第２のランプ電圧信号は７つの最下位ビットを決定するために使用され得る。しかしながら、この手法がうまくいくには、第１のランプ電圧信号及び第２のランプ電圧信号のスロープは、既知の比率、例えば、本実施例では各列で１２８：１に正確に整合されなければならない。

既知の手法の他の不都合は、典型的には配電網によって実行される、グローバルランプ電圧信号の分配に関係している。配電網の電気的長さ及び読み出し回路のさまざまな部分と配電網との間の電磁結合は、異なる列が異なるランプ電圧を受ける程度までランプ電圧信号の形状、大きさ及びタイミングに影響を及ぼす可能性がある。

本発明の目的は、上述の問題が起こらないか又は少なくとも軽減され、アナログ電圧をデジタル数に変換する方法を提供することである。

この目的は、本発明の方法であって、アナログ電圧に応じて主容量素子にかかる電圧を設定することと、１つ又は複数の電荷ポンピングステップを連続して実行することとを含む方法によって解決される。各電荷ポンピングステップは、Ｉ）ある量の電荷を前記主容量素子に注入するか、又は前記主容量素子から除去し、それにより前記主容量素子にかかる前記電圧を変化させるサブステップ、及び、ＩＩ）前記主容量素子にかかる前記電圧を基準電圧と比較し、前記比較に基づいて、サブステップＩ）に戻り、前記主容量素子にかかる前記電圧をさらに変化させるか、又は、現在実行されている電荷ポンピングステップを終了し、もしあれば次の電荷ポンピングステップに進むサブステップ、を含むループのうち少なくともサブステップＩＩを実行することを含む。

本発明の方法は、さらに、前記１つ又は複数の電荷ポンピングステップを実行した結果として前記主容量素子に注入又は除去された正味の電荷に基づいて、前記アナログ電圧を表すデジタル数を計算することを含む。

本発明は、ランプ電圧信号のグローバル分配に依存しない、アナログ信号を変換するための異なる手法を提案する。その代わりに、例えば、画素電圧に応じて設定されている主容量素子にかかる電圧が、主容量素子内外への電荷の連続ポンピングによって徐々に減少される、局所電荷ポンピングプロセスが提案される。本出願人は、電荷ポンピングプロセス中に使用される電荷パケットの大きさ及びタイミングを制御することは、上述のグローバルランプ電圧信号の分配ほど複雑ではないことを見出した。

本発明の文脈において、電荷ポンピングステップは、その間に所定の大きさを有する電荷パケットが主容量素子に挿入されるか又は主容量素子から除去される１つ又は複数のサブステップを含むことができる。主容量素子に挿入された、又は主容量素子から除去された正味の電荷に基づいて、デジタル数を計算することができる。電荷パケットの大きさは分かっているため、電荷パケットが挿入又は除去される回数を数えてデジタル数を決定すれば十分である。

各電荷ポンピングステップは、対応する電荷量及び／又は対応する基準電圧と関連してもよい。このそれぞれの基準電圧はゼロに等しくなり得る。所与の電荷ポンピングステップ中に挿入又は除去される電荷パケットは、大きさに関して同一であり得る。さらに、主容量素子にかかる電圧を比較するために使用される基準電圧は、各電荷ポンピングステップごとに異なり得る。しかしながら、基準電圧は通常、所与の電荷ポンピングステップにおけるさまざまなサブステップに対して同一である。

主容量要素に挿入されるか又は主容量要素から除去されるであろう異なる量の電荷を使用することにより、マルチスロープ変換を可能にする。

連続して実行される２つの電荷ポンピングステップのうちの一方の電荷ポンピングステップと関連する電荷量は正であってもよく、前記２つの連続した電荷ポンピングステップのうちの他方の電荷ポンピングステップと関連する電荷量は負であってもよい。これは、第１の電荷ポンピングステップ中に主容量素子に電荷が最初に注入され、次に、第１の電荷ポンピングステップに続く第２の電荷ポンピングステップ中に主容量素子から電荷が除去されることを意味する。注入及び除去の順序は逆であってもよいことに留意されたい。

各電荷ポンピングステップの前記基準電圧は、同一であってもよく、好ましくはゼロに等しくてもよい。

連続して実行される２つの電荷ポンピングステップのうち最初に実行される電荷ポンピングステップのサブステップＩ）中に注入又は除去される電荷量の大きさは、前記２つの連続した電荷ポンピングステップのうちの他方の電荷ポンピングステップに対応する電荷量の大きさよりも２^ｎ倍大きいものであってもよく、ｎは０よりも大きい整数であってもよい。ここで、ｎは、異なる一対の連続した電荷ポンピングステップに対して異なっていてもよい。当業者は、２進数に基づいてデジタル数を処理するときに因数２^ｎの使用が便利であることを容易に理解するが、本発明はこれらの因数に限定されない。

サブステップＩＩ）は、各電荷ポンピングステップに対して、前記主容量素子にかかる前記電圧と対応する基準電圧との間の差が、その電荷ポンピングステップ中に、その電荷ポンピングステップと関連する閾値以下となるまでまだ減少していない場合、その電荷ポンピングステップのサブステップＩ）に戻ることを含んでもよい。ここで、各電荷ポンピングステップは同じ閾値を使用してもよい。例えば、閾値は、単一の電荷パケットを除去又は注入することによって引き起こされる電圧変化のほぼ半分に等しくなり得る。これにより、主容量素子にかかる電圧が基準電圧から離れた上述の電圧変化の半分未満であるにもかかわらず、電荷パケットが依然として注入又は除去される状況が防止される。

現在実行される電荷ポンピングステップを終了することは、ｍ回サブステップＩ）を繰り返すことを含んでもよく、ｍは０よりも大きい整数であってもよい。この状況では、意図的なオーバーシュートが生じる。出力コードは複数の比較器の判断によって決定される。したがって、ノイズ平均の結果として比較器の実効ノイズ寄与率は減少する。

前記１つ又は複数の充電ステップの少なくとも一部は、少なくともその電荷ポンピングステップの初期部分の間、サブステップＩＩ）に進む前に少なくとも１回サブステップＩ）を繰り返すことを含むんでもよい。この場合、比較が始まる前に複数の電荷パケットが挿入又は除去される。これにより、変換プロセスを加速させることができる。

本発明の方法は、さらに、ステップａ）の前に、連続して実行される２つの電荷ポンピングステップのうち最初に実行される電荷ポンピングステップと関連する第１の電荷量を、前記２つの連続した電荷ポンピングステップのうちの他方の電荷ポンピングステップと関連する第２の電荷量に対してキャリブレーションするキャリブレーションステップをさらに含み、前記第１の電荷量は、前記第２の電荷量のＮ倍であることが意図され、Ｎは１よりも大きい整数である。前記キャリブレーションステップは、
Ｃ０）前記主容量素子にかかるキャリブレーション電圧を設定し、前記キャリブレーション電圧は好ましくは０Ｖであり、
Ｃ１）前記第１の電荷量をｋ回前記主容量素子に注入するか、又は前記主容量素子から除去し、前記第２の電荷量のＮ倍をｋ回前記主容量素子に注入するか、又は前記主容量素子から除去し、ｋは０よりも大きい整数であり、
Ｃ２）前記主容量素子にかかる電圧をさらなる基準電圧と比較し、前記さらなる基準電圧は好ましくは０Ｖであり、
Ｃ３）前記主容量素子にかかる前記電圧と前記さらなる基準電圧との間の差が閾値を超えた場合、前記第１の電荷量及び前記第２の電荷量のうち少なくとも１つを調整し、所望により、ステップＣ０）〜Ｃ３）を繰り返すこと、を含む。例えば、ステップＣ０）〜Ｃ３）は周期的に繰り返すことができる。

ここで、Ｎは２^ｎに等しいことが好ましく、ｎは１よりも大きい整数であり、上記の閾値は０Ｖであってよい。閾値が０Ｖのとき、キャリブレーションステップは、第１の電荷量及び／又は第２の電荷量の異なる値の間でトグルし続ける。この処理は、前記１つ又は複数の電荷ポンピングステップのうち、存在し得る連続した電荷ポンピングステップの各対に対してキャリブレーションステップがさらに実行され、好ましくは、これに関係する最大の電荷量を有する前記２つの電荷ポンピングステップから開始されるように、拡張されてもよい。

ステップＣ１）は、前記第１の電荷量をｋ回注入又は除去し、その後、前記第２の電荷量をｋ×Ｎ回注入又は除去することを含んでもよい。若しくは、ステップＣ１）は、ａ）前記第１の電荷量を注入又は除去するステップ、及び、ｂ）前記第２の電荷量をＮ回注入又は除去するステップの組み合わせをｋ回実行すること、を含んでもよい。

ある量の電荷を前記注入又は除去することは、前記充電静電容量を充電するために、電圧源を前記充電静電容量に接続することと、前記充電静電容量から前記電圧源を切断し、前記充電静電容量を前記主容量素子に接続することと、を含んでもよい。さらに、前記第１の電荷量及び／又は前記第２の電荷量を調整することは、前記電圧源により出力される電圧を調整することを含んでもよい。

第２の態様によると、本発明は、アナログ電圧をデジタル数に変換する変換デバイスを提供する。このデバイスは、主容量素子と、ある量の電荷を主容量素子に注入するか、又は前記主容量素子から除去する電荷ポンプデバイスと、前記主容量素子にかかる前記電圧を基準電圧と比較する比較器と、前記電荷ポンプデバイスによって、前記主容量素子に注入されるか又は前記主容量素子から除去された正味の電荷に基づいて、前記アナログ電圧を表す前記デジタル数を計算する計算ユニットと、を有する。

デバイスは、さらに、切り替えユニットであって、前記主容量素子が前記アナログ電圧源に接続され、前記主容量素子にかかる前記電圧が前記アナログ電圧に応じて設定可能になる電圧設定段階と、前記電荷ポンプデバイスが前記主容量素子に接続された電荷ポンピング段階と、の間で、前記変換デバイスを切り替える、前記切り替えユニットを備える。本発明によると、前記コントローラは、電荷ポンプデバイス及び切り替えユニットを制御して、上記のいずれかに定義の方法を実施するように構成されている。

前記電荷ポンプデバイスは、前記１つ又は複数の電荷ポンピングステップそれぞれのために別個の電荷ポンプユニットを備えてもよい。これにより、上述のようにマルチスロープ変換プロセスが可能になる。さらに、各電荷ポンプユニットは、充電静電容量と、電圧を出力する電圧源と、前記電圧源を前記充電静電容量素子に接続し、前記充電静電容量を充電可能にするか、又は前記電圧源を前記充電静電容量から切断する電荷ポンプスイッチと、を備えてもよい。ここで、前記コントローラは好ましくは、前記電荷ポンプスイッチを制御するように構成される。さらに、前記電圧源により出力される前記電圧は調整可能であってもよい。これにより、異なる電荷ポンピングステップのスロープ間の比率は、各電荷ポンピングステップに関連する分解能に関する所定の数に等しくなり得る。

前記切り替えユニットは、前記主容量素子を変換される前記アナログ電圧源に接続するか、又は前記主容量素子を前記アナログ電圧源から切断する１つ又は複数のスイッチを備えてもよい。追加的に、又は選択的に、前記切り替えユニットは、前記主容量素子を前記電荷ポンプデバイスに接続するか、又は前記主容量素子を前記電荷ポンプデバイスから切断する１つ又は複数のスイッチを備えてもよい。さらに、前記切り替えユニットは、各電荷ポンプユニットに対してそれぞれスイッチを備えてもよく、各ユニットが前記主容量素子に対して個別に接続又は切断され得てもよい。

入力及び出力を有する増幅器を備え、前記電荷ポンプデバイスは前記入力に接続され、前記主容量素子は、前記増幅器の前記入力と前記出力との間に接続されてもよい。前記増幅器は、非反転入力、反転入力及び出力を有するオペアンプであってもよく、前記電荷ポンプデバイスは前記反転入力に接続され、前記主容量素子は、前記反転入力と前記出力との間に接続され、前記非反転入力は制御電圧に接続され、前記増幅器の前記出力は前記比較器に接続される。この場合、前記コントローラは、電荷が前記主容量素子から除去されたか又は前記主容量素子に注入されたかを判定するために、前記制御電圧及び／又は前記別個の電荷ポンプユニットのうちの１つ若しくは複数の前記電圧源により出力される電圧を制御するように構成されてもよい。それにより、これは、主容量素子にかかる電圧と基準電圧との間の比較に依存する。

前記主容量素子を前記電荷ポンプデバイスに接続するか、又は前記主容量素子を前記電荷ポンプデバイスから切断する前記１つ又は複数のスイッチは、前記増幅器の前記入力又は前記オペアンプの前記反転入力と前記主容量素子との間に配置される第１のスイッチ、及び前記増幅器又はオペアンプの前記出力と前記主容量素子との間に配置される第２のスイッチを備えてもよい。

前記主容量素子を変換される前記アナログ電圧の供給源に接続するか、又は前記主容量素子を前記アナログ電圧源から切断する前記１つ又は複数のスイッチは、前記アナログ電圧源と、好ましくは前記増幅器の前記入力又は前記オペアンプの前記反転入力に接続可能な端子である、前記主容量素子の第１の端子との間に接続される第１のスイッチと、前記主容量素子の第２の端子とベース電圧との間に接続される第２のスイッチとを備えてもよい。

上述のスイッチは、画素アレイとの一体化を可能にする電界効果トランジスタであってもよい。いくつかの実施形態では、画素アレイ及び変換デバイスはＣＭＯＳ技術に基づいている。

一の実施形態では、前記主容量素子は、第１の主容量素子及び第２の主容量素子を備える。この場合、前記切り替えユニットは、第１のモードと、第２のモードと、の間で前記変換デバイスを切り替えるように構成される。前記第１のモードでは、前記第１の主容量素子が前記アナログ電圧源に接続され、前記第１の主容量素子にかかる電圧が前記アナログ電圧に応じて設定可能になり、前記電荷ポンプデバイスが前記第２の主容量素子に接続される。前記第２のモードでは、前記第２の主容量素子が前記アナログ電圧源に接続され、前記第２の主容量素子にかかる電圧が前記アナログ電圧に応じて設定可能になり、前記電荷ポンプデバイスが前記第１の主容量素子に接続される。前記第１のモード中に変換される前記アナログ電圧は、好ましくは、前記第２のモード中に変換される前記アナログ電圧とは異なる。変換デバイスが第１のモードにあるとき、第２の主容量素子を充電するために、以前に使用されたアナログ電圧が変換される一方、第１の主容量素子を充電するために、次に変換されるアナログ電圧が使用される。この後者の電圧は、変換デバイスが第２のモードになると変換される。そのモードでは、次に変換される電圧が、第２の主容量素子を充電するために使用される。第３の態様によると、本発明は、画素貯蔵静電容量を有し、入射する電磁放射線に応じて電荷を貯蔵する感光画素と、前記画素貯蔵静電容量にかかる画素電圧をデジタル数に変換する上記の前記変換デバイスと、を備えるイメージングシステムを提供する。このシステムは、さらに、前記感光画素の列及び行からなるアレイと、画素の行を選択する選択ユニットと、前記選択された行内の前記画素に対応する前記画素電圧を読み出し、前記変換デバイスを備える読み出し回路と、を備えてもよい。

前記読み出し回路は、各列の画素に特定して配置され、１列の画素に特有の機能を提供する複数の列特定部分と、各列の画素に対して配置され、各列の画素に共有される機能を提供する共通部分とを備えてもよく、前記コントローラ及び計算ユニットは、前記共通部分に配置され、前記主容量素子、前記電荷ポンプ及び切り替えユニットは、各特定の部分に配置されてもよい。

前記イメージングシステムは、Ｘ線検出器又は光学カメラ用センサであってもよい。

次に、添付の図面を参照することによって本発明をより詳細に説明する。同一の参照符号は、同一又は類似の構成要素を指し示すために使用される。

図１は、本発明の変換デバイスの一般的な実施形態を示す。 図２は、図１の変換デバイスに使用される電荷ポンプデバイスの実施形態を示す。 図３は、デュアルスロープ変換プロセス中の時間の関数であるＶｏｕｔ及びＶｍａｉｎを示す。 図４は、本発明の変換デバイスのさらなる実施形態を示す。 図５は、本発明の方法を示す。

図１は、本発明の変換デバイスの一般的な実施形態を示す。ここでは、キャパシタの形態の主容量素子１を備えた変換デバイス１０が示されている。キャパシタ１は、ＣＭＯＳベースの画素アレイを製造するために使用されるＣＭＯＳプロセスの一部であるフリンジ又はプレートキャパシタであってよい。キャパシタ１は、スイッチＳ１によって、変換されるアナログ電圧、この場合にはＶｐｉｘｅｌの供給源に結合することができる。図１では、変換デバイス１０は変換が必要な他のアナログ電圧源に結合することができるが、キャパシタ１は感光画素の蓄積キャパシタに接続されたバッファに結合されている。

キャパシタ１はまた、スイッチＳ２によって基準電圧Ｖｒｅｆの供給源に結合されている。スイッチＳ３及びＳ４が開き、スイッチＳ１及びＳ２が閉じているとき、キャパシタ１は、Ｖｐｉｘｅｌ?Ｖｒｅｆに等しい電圧Ｖｍａｉｎを有するように充電され得る。ここで、通常、Ｖｒｅｆ＞Ｖｐｉｘｅｌであることに留意されたい。

スイッチＳ３は、キャパシタ１の一方の端子をオペアンプ２の反転端子に接続する。オペアンプ２の非反転端子は電圧Ｖｃを出力する電圧源６に接続されている。オペアンプ２の出力はスイッチＳ４を介してキャパシタ１の他方の端子に接続されている。さらに、オペアンプ２の出力は、オペアンプ２の出力を０Ｖに等しくてもよい所与の基準電圧と比較するように構成されている比較器４に結合されている。比較器４は比較信号をコントローラ５に出力し、コントローラ５は電荷ポンプデバイス３を制御する。電荷ポンプデバイス３はオペアンプ２の反転端子に接続されている。

次に、電圧Ｖｐｉｘｅｌを変換する変換デバイス１０の動作について説明する。

第１のステップとして、スイッチＳ１及びＳ２が閉じ、スイッチＳ３及びＳ４が開く。これにより、キャパシタ１にかかる電圧ＶｍａｉｎをＶｐｉｘｅｌ?Ｖｒｅｔに設定することが可能になる。次に、Ｓ１及びＳ２が開き、スイッチＳ３及びＳ４が閉じる。この段階で、オペアンプ２の非反転端子であるＶ＋はＶｃに設定されるのに対し、オペアンプ２の反転端子であるＶ−もＶｃに設定される。オペアンプ２の出力ＶｏｕｔがＶｃ−（Ｖｐｉｘｅｌ−Ｖｒｅｆ）に等しくなるように、ＶｍａｉｎはＶｐｉｘｅｌ−Ｖｒｅｆに等しくなるように保たれる。

次のステップとして、第１の電荷ポンピングステップが実行される。この目的のために、比較器４はＶｏｕｔを、この場合はＶｃに設定されている基準電圧と比較する。この比較に基づいて、電荷ポンプデバイス３を制御してＶｍａｉｎの大きさを小さくする。例えば、それはキャパシタ１の左側端子に正電荷パケットを挿入する（又はそこから負電荷を除去する）。

図２は電荷ポンプデバイス３の実施形態を示す。電荷ポンプデバイス３は、電圧Ｖｐｕｍｐを出力する電圧源３０を備える。この電圧源は、スイッチＳ５によって、静電容量Ｃｐｕｍｐを有するキャパシタ３１に接続することができる。キャパシタ３１は、スイッチＳ６によってオペアンプ２の反転端子に接続され得る。

上記実施例に戻ると、コントローラ５が、電荷パケットが挿入されるべきであることを示すと、スイッチＳ５が閉じ、スイッチＳ６は開く。これにより、キャパシタ３１にかかる電圧はＶｐｕｍｐに等しく設定される。次のステップとして、スイッチＳ５が開き、スイッチＳ６が閉じる。Ｃｐｕｍｐ×（Ｖｐｕｍｐ−Ｖｃ）に等しい電荷パケットがキャパシタ１に注入される。これにより、ＶｏｕｔはＣｐｕｍｐ／Ｃｍａｉｎ×（Ｖｐｕｍｐ−Ｖｃ）に等しい量だけ減少し、それによってＶｍａｉｎの大きさが同じ量だけ小さくなる。したがって、Ｖｃ及び／又はＶｐｕｍｐを制御することによって、コントローラ５は、Ｖｏｕｔ及びＶｍａｉｎの変化方向を制御することができる。

各注入又は除去の後、比較器４はＶｏｕｔを基準電圧、すなわちＶｃと比較することができる。Ｖｏｕｔが基準電圧を超すか、又は基準電圧から所与の閾値の範囲内になると、比較器４は変換プロセスを停止するか、又は異なる電圧Ｖｐｕｍｐ及び／又は異なるキャパシタＣｐｕｍｐが使用される次の電荷ポンピングステップを開始することを決定できる。このプロセスは、キャパシタ１にかかる電圧Ｖｍａｉｎがゼロになるか、又はゼロに十分に近づくまで繰り返される。Ｖｍａｉｎが実際にゼロである場合、Ｖ＋＝Ｖ−＝Ｖｏｕｔ＝Ｖｃであることに留意すべきである。

後の２つの電荷ポンピングステップに対する時間の関数としての、結果として生じるＶｏｕｔ及びキャパシタ１にかかる電圧Ｖｍａｉｎが、図３に示される。ここで、電圧Ｖｍａｉｎは、ｔ＝ｔ０〜ｔ＝ｔ１の期間中に設定される。ｔ＝ｔ１において、第１の電荷ポンピングステップが始まり、その結果、Ｖｏｕｔが減少する。この電荷ポンピングステップの間、Ｖｐｕｍｐ＞Ｖｃである。ｔ＝ｔ２において、Ｖｏｕｔは、Ｖｃに等しく設定される基準電圧よりも小さくなる。この目的のために、コントローラ５は比較器４を制御して、電圧源６と同じ電圧設定を使用するが、コントローラ５はこの電圧源６も制御する。

次に、ｔ＝ｔ３において、第２の電荷ポンピングステップが、Ｖｃよりも小さくなる異なる電圧Ｖｐｕｍｐを使用して開始される。このステップの間、Ｖｏｕｔは増加する。ｔ＝ｔ４において、ＶｏｕｔはＶｃより高くなり、第２の電荷ポンピングステップは終了する。その間、コントローラ５は、キャパシタ１に注入された総電荷量Ｑｎｅｔの記録をとる。これにより、Ｖｐｉｘｅｌの量子化バージョンは、Ｖｐｉｘｅｌ＝Ｑｎｅｔ／Ｃｍａｉｎを使用して計算できる。加えて、それにより、コントローラ５はＶｐｉｘｅｌの量子化バージョンを表すデジタル数を計算することを可能にする。典型的には、Ｖｐｕｍｐ及び電荷量は、電荷ポンピングステップ中に分かる。したがって、デジタル数を計算するためには、ステップの量のみコントローラ５によって追跡する必要がある。

図２の実施形態では、マルチスロープ変換を可能にするためにポンプ電圧Ｖｐｕｍｐ及び／又は電圧Ｖｃを制御する必要がある。これらの用途では、電荷ポンピングステップにおける電圧ステップ間の特定の比率を維持することが重要である。この目的のために、キャリブレーションが実行されてもよい。そのようなキャリブレーションが実現され得る実施形態が図４に示される。

図４の変換デバイス１００は、図１のオペアンプ２と同様に機能するように、電界効果トランジスタ、例えば、ＮＭＯＳＦＥＴ２及び電流源５０を備える。ここで、ＦＥＴ２のゲートは、オペアンプの反転入力とみなすことができるが、ドレインは出力とみなすことができる。ＦＥＴ２のソースは接地されている。ＦＥＴ２のドレインは、供給電圧Ｖｄｄに接続されている他方の端子を有する電流源５０に接続されている。

電荷ポンプデバイスは、電圧Ｖｐｕｍｐ１を出力する電圧源３０と、第１のキャパシタ３１と、第１のキャパシタ３１を電圧源３０又はＦＥＴ２のゲートのいずれかに接続する第１のスイッチＳ５とを備えた第１の電荷ポンプユニット３を備える。第１のスイッチＳ５の動作は、図２のスイッチＳ５及びＳ６と同様である。

変換デバイス１００の電荷ポンプデバイスは、第２のキャパシタ４０、バッファ１０１、及び蓄積キャパシタ４１を使用して形成される電圧源を備えた、さらなる電荷ポンプデバイス３’を備える。さらなる電荷ポンプデバイス３’はさらに、第３のキャパシタ４２及びスイッチＳ８を備える。スイッチＳ８は、第３のキャパシタ４２を蓄積キャパシタ４１及びバッファ１０１又は中間ノードのいずれかに接続する。この後者のノードは、スイッチＳ９を介して、より高い電圧、例えばＶｄｄ、又はより低い電圧、例えば、アースに接続されている。

ＦＥＴ２のゲートは、スイッチＳ３を介して、主キャパシタ１の左側端子に接続され得る。主キャパシタ１の他方の端子は、スイッチＳ４を介して、ＦＥＴ２のドレインに接続され得る。図１の実施形態と同様に、スイッチＳ１及びＳ２は、主キャパシタ１にかかる電圧ＶｍａｉｎをＶｐｉｘｅｌ−Ｖｒｅｆに設定するように構成されている。主キャパシタ１が急速に放電することを可能にするさらなるスイッチＳ０が設けられる。

主キャパシタ１の両端子は比較器４に接続され、比較器４はその比較信号をコントローラ５に供給する。この後者のコントローラはスイッチＳ０〜Ｓ９を制御し、図１の実施形態と同様に比較信号に基づいてデジタル数を出力するように構成される。

図４の実施形態はデュアルスロープ動作を可能にする。画素電圧の変換に先立って、キャリブレーションが行われる。次に、このキャリブレーションについて説明する。開始時には、スイッチＳ０は閉じ、主キャパシタ１にかかる電圧をリセットし、理想的には０Ｖに対応させる。この段階では、スイッチＳ１及びＳ２が開くのに対し、スイッチＳ３及びＳ４が閉じる。さらに、スイッチＳ５はキャパシタ３１を電圧源３０に接続し、キャパシタ３１をＶｐｕｍｐまで充電することを可能にする。この充電が完了すると、Ｓ０が開き、Ｓ５がキャパシタ３１をＦＥＴ２のゲートに接続する。電荷は主キャパシタ１に注入されるか、又は主キャパシタ１から除去される。キャパシタ３１の上側端子はＶｇｓになるため、したがって、移動される電荷の総量は（Ｖｐｕｍｐ１−Ｖｇｓ）×Ｃｐｕｍｐ１に対応する。これにより、（Ｖｐｕｍｐ１−Ｖｇｓ）×Ｃｐｕｍｐ１／Ｃｍａｉｎに等しい主キャパシタ１にかかる電圧の変化を引き起こす。電荷移動後、キャパシタ１の左側端子はＶｇｓｆｒあるため、他方の端子はＶｇｓ−（Ｖｐｕｍｐ１−Ｖｇｓ）×Ｃｐｕｍｐ１／Ｃｍａｉｎに等しい電圧をとる。ここでは、ＦＥＴ２の出力抵抗は比較的大きく、ドレイン電流は一定の値に維持されるため、ゲート・ソース間バイアスＶｇｓは一定になることに留意されたい。キャパシタ１からの漏れは、ＦＥＴ２のゲートの高入力インピーダンスによって防止される。

主キャパシタ１にかかる電圧は比較器４に供給される。ここで、反転端子はキャパシタ１の左側端子に接続され、非反転端子はキャパシタ１の他方の端子に接続される。

この時点で、電荷ポンプユニット３は１つの電荷パケットを主キャパシタ１に注入／除去している。次に、電荷ポンプユニット３’は電荷パケットをｋ回注入／除去する。最終的に、電荷ポンプユニット３’によって注入／除去された総電荷は、電荷ポンプユニット３によって注入／除去された総電荷と等しくなるはずである。これは、キャパシタ４１にかかる電圧をキャリブレーションすることによって調整される。

キャパシタ４１の静電容量Ｃａｃｃは、キャパシタ４０の静電容量Ｃｐｕｍｐ２及びキャパシタ４２の静電容量Ｃｃｈａｒよりもはるかに大きい。これは、第２の電荷ポンピングステップ中に使用される電圧を比較的一定に保つ蓄積キャパシタとして機能する。キャパシタ４１に貯蔵された総電荷は、以下のように制御することができる。まず、スイッチＳ８及びＳ９を操作してキャパシタ４２をＶｄｄ又はアースに接続する。次に、スイッチＳ８はキャパシタ４２をキャパシタ４１に接続する。これにより、キャパシタ４１に電荷が注入されるか又はキャパシタ４１から電荷が除去される。キャパシタ４１にかかる電圧は、バッファ１０１及びスイッチＳ７を介してキャパシタ４０に供給される。スイッチＳ８及びＳ９を制御することによって、キャパシタ４０を充電するために使用される電圧（Ｖｐｕｍｐ２と呼ばれる）を制御することができる。

キャパシタ４１に初期電荷が存在すると仮定すると、スイッチＳ７及びＳ３は、（Ｖｐｕｍｐ２−Ｖｇｓ）×Ｃｐｕｍｐ２に等しい電荷パケットをｋ回注入／除去するように制御される。これにより、キャパシタ１にかかる電圧の変化はｋ×（Ｖｐｕｍｐ２−Ｖｇｓ）×Ｃｐｕｍｐ２／Ｃｍａｉｎに等しくなる。その結果、第１の電荷ポンプユニット３及び第２の電荷ポンプユニット３’によって電荷が注入された後、キャパシタ１にかかる正味の電圧は、（Ｖｐｕｍｐ１−Ｖｇｓ）×Ｃｐｕｍｐ１／Ｃｍａｉｎ＋ｋ×（Ｖｐｕｍｐ２−Ｖｇｓ）×Ｃｐｕｍｐ２／Ｃｍａｉｎに等しくなる。理想的には、この電圧はゼロになるはずである。これは、例えば、Ｃｐｕｍｐ１＝ｋ×Ｃｐｕｍｐ２、且つＶｐｕｍｐ１＝１．５×Ｖｇｓ及びＶｐｕｍｐ２＝０．５×Ｖｇｓのときに達成され得る。

電荷ポンプユニット３’によって電荷パケットをｋ回注入／除去した後の比較信号に基づいて、コントローラ５は、スイッチＳ８及びＳ９を使用して、キャパシタ４２をまずＶｄｄに接続し、次にキャパシタ４１に接続することによってＶｐｕｍｐ２を増加させるか、又はキャパシタ４２をまずアースに接続し、次にキャパシタ４１に接続することによって、Ｖｐｕｍｐ２を減少するように決定できる。

このキャリブレーションステップは、あらゆる変換ステップの前に、又は定期的な間隔で実行され、例えば温度及び供給電圧の変動を追跡することができる。キャリブレーション後、スイッチＳ１及びＳ２を操作して、主キャパシタ１にかかる電圧をＶｐｉｘｅｌ−Ｖｒｅｆに等しく設定することができる。後の変換中、電荷ポンプユニット３、３’は、図１に関連して説明されるように順次動作する。

図１の実施形態では、非反転端子における電圧が反転端子の電圧を超えると、比較器４は正の比較信号を出力する。通常の動作条件下では、Ｖｐｉｘｅｌ＜Ｖｄｄ且つＶｐｉｘｅｌ＜Ｖｒｅｆである。その結果、第１の電荷ポンピングステップの間、正電荷パケットが主キャパシタ１に注入されるべきである。比較信号の符号が変化すると、次の電荷ポンピングステップが開始されるべきである。このステップの間、負の電荷パケットが注入される（又は正電荷パケットが除去される）べきである。比較信号の符号が再び変化すると、変換プロセスは終了し得るか、又は次のステップが実行され得る。

Ｃｐｕｍｐ１＝６４ｆＦ、Ｃｐｕｍｐ２＝１ｆＦ、Ｃａｃｃ＝１ｐＦ、及びＣｃｈａｒ＝１ｆＦであり、Ｖｐｕｍｐ１＝１．５×Ｖｇｓ及びＶｐｕｍｐ２＝０．５×Ｖｇｓであると仮定すると、第１の電荷ポンピングステップ中に移動される電荷パケットは、第２の電荷ポンピングステップ中に交換される電荷パケットよりも６４倍大きい（しかし、符号は反対である）と計算できる。さらに、第１の電荷ポンピングステップの間、最上位６ビットの値は、最大で６４のステップが実行される実施例で決定される。第２の電荷ポンピングステップの間に、最下位６ビットの値が決定される。これらの決定は、電荷パケットが交換される回数に基づく。例えば、第１の電荷サンプリングステップ中に比較信号の符号を変更するためにｍ個の電荷パケットが必要であり、第２の電荷サンプリングステップ中に比較信号の符号を変更するためにｎ個の電荷パケットが必要であると仮定すると、デジタル数は、［ｂ１１ ｂ１０ ｂ９ ｂ８ ｂ７ ｂ６ ０ ０ ０ ０ ０ ０］からデジタル数［０ ０ ０ ０ ０ ０ ｂ５ ｂ４ ｂ３ ｂ２ ｂ１ ｂ０］を減算することによって計算でき、ｂ１１〜ｂ６はｍのデジタル表現であり、ｂ５〜ｂ０はｎのデジタル表現である。

比較器４によって実行される比較は、電荷パケットが注入又は除去される度に実行される必要はない。例えば、電荷ポンピングステップ中に、所与の電荷パケットは、何らかの比較が行われる前に何度も移動され得る。このようにして、比較プロセスが有限の時間量を必要とするため、主キャパシタ１にかかる電圧はより速く減少し得る。欠点は、精度が低下することである。ステップの最後に、最大電圧はｎ倍大きくなり、ここでｎは繰り返されるポンピングの回数である。初期ポンピング中、及びゼロ交差が正常値に戻った後に基準電圧が増加し、ステップが通常のポンピングによって完了した場合、この欠点はなくなる。

コントローラ５が交換された電荷パケットの最終量に基づいてデジタル数を計算するという事実により、比較なしの上述のオーバーシュート及び電荷移動が可能になる。

図５は、本発明の方法の実施例を示す。この方法は、図１及び図４の実施形態に使用される。第１のステップＳＴ１として、主キャパシタ１にかかる電圧は、変換される電圧に応じて設定される。次のステップＳＴ２として、ループが実行される。このループは、ＳＴ２＿Ｉ：第１の電荷パケットを主容量素子に注入するか又は主容量素子から除去するサブステップと、ＳＴ２＿ＩＩ：主容量素子にかかる電圧を基準電圧と比較し、前記比較に基づいて、サブステップＩ）に戻り、主容量素子にかかる電圧をさらに変化させるか、又は現在実行されている電荷ポンピングステップを終了し、次の電荷ポンピングステップＳＴ３に進むサブステップとを含む。ステップＳＴ２で実行されるループは、ステップＳＴ２＿Ｉ又はステップＳＴ２＿ＩＩのいずれかで開始する。

ステップＳＴ３もループを含む。このループは、ＳＴ３＿Ｉ：第１の電荷パケットを主容量素子に注入するか又は主容量素子から除去するサブステップと、ＳＴ３＿ＩＩ：主容量素子にかかる電圧を基準電圧と比較し、前記比較に基づいて、サブステップＩ）に戻り、主容量素子にかかる電圧をさらに変化させるか、又は現在実行されている電荷ポンピングステップを終了するサブステップとを含む。ステップＳＴ３で実行されるループは、ステップＳＴ３＿Ｉ又はステップＳＴ３＿ＩＩのいずれかで開始する。

第２の電荷ポンピングステップが終了した後、ステップＳＴ４において、第１の電荷ポンピングステップ及び第２の電荷ポンピングステップを実行した結果として主容量素子に注入又は除去された正味の電荷に基づいて、アナログ電圧を表すデジタル数が計算される。

本発明をその詳細な実施形態を用いて説明したが、本発明の保護範囲はこれらの実施形態によって限定されないことは当業者には明らかになるはずである。それどころか、添付の特許請求の範囲及びそれらの等価物によって定義される本発明の範囲から逸脱することなく、実施形態に対してさまざまな修正を加えることができる。例えば、図４の実施形態はデュアルスロープの解決策に関するものである。当業者であれば、変換分解能をさらに向上させるために、ユニット３又は３’と同様の追加の電荷ポンプユニットが追加できることを理解するであろう。

デバイスは、さらに、切り替えユニットであって、前記主容量素子が前記アナログ電圧源に接続され、前記主容量素子にかかる前記電圧が前記アナログ電圧に応じて設定可能になる電圧設定段階と、前記電荷ポンプデバイスが前記主容量素子に接続された電荷ポンピング段階と、の間で、前記変換デバイスを切り替える、前記切り替えユニットと、コントローラと、を備える。本発明によると、前記コントローラは、電荷ポンプデバイス及び切り替えユニットを制御して、上記のいずれかに定義の方法を実施するように構成されている。

ステップＳＴ３もループを含む。このループは、ＳＴ３＿Ｉ：第２の電荷パケットを主容量素子に注入するか又は主容量素子から除去するサブステップと、ＳＴ３＿ＩＩ：主容量素子にかかる電圧を基準電圧と比較し、前記比較に基づいて、サブステップＩ）に戻り、主容量素子にかかる電圧をさらに変化させるか、又は現在実行されている電荷ポンピングステップを終了するサブステップとを含む。ステップＳＴ３で実行されるループは、ステップＳＴ３＿Ｉ又はステップＳＴ３＿ＩＩのいずれかで開始する。

Claims (32)

1. アナログ電圧をデジタル数に変換する方法であって、
   ａ）アナログ電圧に応じて主容量素子にかかる電圧を設定することと、
   ｂ）１つ又は複数の電荷ポンピングステップを連続して実行することであって、各電荷ポンピングステップは、
   Ｉ）ある量の電荷を前記主容量素子に注入するか、又は前記主容量素子から除去し、それにより前記主容量素子にかかる前記電圧を変化させるサブステップ、及び、
   ＩＩ）前記主容量素子にかかる前記電圧を基準電圧と比較し、前記比較に基づいて、サブステップＩ）に戻り、前記主容量素子にかかる前記電圧をさらに変化させるか、又は、現在実行されている電荷ポンピングステップを終了し、もしあれば次の電荷ポンピングステップに進むサブステップ、
   を含むループのうち少なくともサブステップＩＩを実行することを含み、
   ｃ）前記１つ又は複数の電荷ポンピングステップを実行した結果として前記主容量素子に注入又は除去された正味の電荷に基づいて、前記アナログ電圧を表すデジタル数を計算することと、
   を含む、方法。
2. 各電荷ポンピングステップは、対応する電荷量及び／又は対応する基準電圧と関連する、請求項１に記載の方法。
3. 連続して実行される２つの電荷ポンピングステップのうちの一方の電荷ポンピングステップと関連する電荷量は正であり、前記２つの連続した電荷ポンピングステップのうちの他方の電荷ポンピングステップと関連する電荷量は負である、請求項２に記載の方法。
4. 各電荷ポンピングステップの前記基準電圧は、同一であり、好ましくはゼロに等しい、請求項１〜３のうちいずれか一項に記載の方法。
5. 連続して実行される２つの電荷ポンピングステップのうち最初に実行される電荷ポンピングステップのサブステップＩ）中に注入又は除去される電荷量の大きさは、前記２つの連続した電荷ポンピングステップのうちの他方の電荷ポンピングステップに対応する電荷量の大きさよりも２^ｎ倍大きいものであり、ｎは０よりも大きい整数である、請求項１〜４のうちいずれか一項に記載の方法。
6. ｎは、異なる一対の連続した電荷ポンピングステップに対して異なる、請求項５に記載の方法。
7. サブステップＩＩ）は、各電荷ポンピングステップに対して、前記主容量素子にかかる前記電圧と前記対応する基準電圧との間の差が、その電荷ポンピングステップ中に、その電荷ポンピングステップと関連する閾値以下となるまでまだ減少していない場合、その電荷ポンピングステップのサブステップＩ）に戻ることを含む、請求項１〜６のうちいずれか一項に記載の方法。
8. 各電荷ポンピングステップは同じ閾値を使用する、請求項７に記載の方法。
9. 前記現在実行される電荷ポンピングステップを前記終了することは、ｍ回サブステップＩ）を繰り返すことを含み、ｍは０よりも大きい整数である、請求項１〜８のうちいずれか一項に記載の方法。
10. 前記１つ又は複数の充電ステップの少なくとも一部は、少なくともその電荷ポンピングステップの初期部分の間、サブステップＩＩ）に進む前に少なくとも１回サブステップＩ）を繰り返すことを含む、請求項１〜９のうちいずれか一項に記載の方法。
11. ステップａ）の前に、連続して実行される２つの電荷ポンピングステップのうち最初に実行される電荷ポンピングステップと関連する第１の電荷量を、前記２つの連続した電荷ポンピングステップのうちの他方の電荷ポンピングステップと関連する第２の電荷量に対してキャリブレーションするキャリブレーションステップをさらに含み、前記第１の電荷量は、前記第２の電荷量のＮ倍であることが意図され、Ｎは１よりも大きい整数であり、前記キャリブレーションステップは、
    Ｃ０）前記主容量素子にかかるキャリブレーション電圧を設定し、前記キャリブレーション電圧は好ましくは０Ｖであり、
    Ｃ１）前記第１の電荷量をｋ回前記主容量素子に注入するか、又は前記主容量素子から除去し、前記第２の電荷量のＮ倍をｋ回前記主容量素子に注入するか、又は前記主容量素子から除去し、ｋは０よりも大きい整数であり、
    Ｃ２）前記主容量素子にかかる前記電圧をさらなる基準電圧と比較し、前記さらなる基準電圧は好ましくは０Ｖであり、
    Ｃ３）前記主容量素子にかかる前記電圧と前記さらなる基準電圧との間の差が閾値を超えた場合、前記第１の電荷量及び前記第２の電荷量のうち少なくとも１つを調整し、所望により、ステップＣ０）〜Ｃ３）を繰り返すこと、
    を含み、
    ここで、Ｎは２^ｎに等しいことが好ましく、ｎは１よりも大きい整数である、請求項１〜１０のうちいずれか一項に記載の方法。
12. 前記１つ又は複数の電荷ポンピングステップのうち存在し得る連続した電荷ポンピングステップの各対に対してキャリブレーションステップをさらに実行し、好ましくは、これに関係する最大の電荷量を有する前記２つの電荷ポンピングステップから開始されることをさらに含む、請求項１１に記載の方法。
13. ステップＣ１）は、
    前記第１の電荷量をｋ回注入又は除去し、その後、前記第２の電荷量をｋ×Ｎ回注入又は除去すること、又は、
    ａ）前記第１の電荷量を注入又は除去するステップ、及び、ｂ）前記第２の電荷量をＮ回注入又は除去するステップの組み合わせをｋ回実行すること、を含む、請求項１１又は１２に記載の方法。
14. ある量の電荷を前記注入又は除去することは、
    前記充電静電容量を充電するために、電圧源を前記充電静電容量に接続することと、
    前記充電静電容量から前記電圧源を切断し、前記充電静電容量を前記主容量素子に接続することと、
    を含む、請求項１〜１３のうちいずれか一項に記載の方法。
15. 前記第１の電荷量及び／又は前記第２の電荷量を調整することは、前記電圧源により出力される電圧を調整することを含む、請求項１４及び請求項１１〜１３のうちいずれか一項に記載の方法。
16. アナログ電圧をデジタル数に変換する変換デバイスであって、
    主容量素子と、
    ある量の電荷を前記主容量素子に注入するか、又は前記主容量素子から除去する電荷ポンプデバイスと、
    前記主容量素子にかかる前記電圧を基準電圧と比較する比較器と、
    前記電荷ポンプデバイスによって、前記主容量素子に注入されるか又は前記主容量素子から除去された正味の電荷に基づいて、前記アナログ電圧を表す前記デジタル数を計算する計算ユニットと、
    切り替えユニットであって、
    前記主容量素子が前記アナログ電圧源に接続され、前記主容量素子にかかる前記電圧が前記アナログ電圧に応じて設定可能になる電圧設定段階と、
    前記電荷ポンプデバイスが前記主容量素子に接続された電荷ポンピング段階と、の間で、
    前記変換デバイスを切り替える、前記切り替えユニットと、
    を備え、
    前記コントローラは、前記電荷ポンプデバイス及び前記切り替えユニットを制御して、請求項１〜１５のうちいずれか一項に定義の方法を実施するように構成されている、変換デバイス。
17. 前記電荷ポンプデバイスは、前記１つ又は複数の電荷ポンピングステップそれぞれのために別個の電荷ポンプユニットを備える、請求項１６に記載の変換デバイス。
18. 各電荷ポンプユニットは、
    充電静電容量と、
    電圧を出力する電圧源と、
    前記電圧源を前記充電静電容量素子に接続し、前記充電静電容量を充電可能にするか、又は前記電圧源を前記充電静電容量から切断する電荷ポンプスイッチと、
    を備え、
    前記コントローラは好ましくは、前記電荷ポンプスイッチを制御するように構成される、請求項１７に記載の変換デバイス。
19. 前記電圧源により出力される前記電圧は調整可能である、請求項１８に記載の変換デバイス。
20. 前記切り替えユニットは、前記主容量素子を変換される前記アナログ電圧源に接続するか、又は前記主容量素子を前記アナログ電圧源から切断する１つ又は複数のスイッチを備える、請求項１６〜１９のうちいずれか一項に記載の変換デバイス。
21. 前記切り替えユニットは、前記主容量素子を前記電荷ポンプデバイスに接続するか、又は前記主容量素子を前記電荷ポンプデバイスから切断する１つ又は複数のスイッチを備える、請求項１６〜２０のうちいずれか一項に記載の変換デバイス。
22. 前記切り替えユニットは、各電荷ポンプユニットに対してそれぞれスイッチを備え、各ユニットが前記主容量素子に対して個別に接続又は切断され得る、請求項２１及び１７に記載の変換デバイス。
23. 入力及び出力を有する増幅器を備え、前記電荷ポンプデバイスは前記入力に接続され、前記主容量素子は、前記増幅器の前記入力と前記出力との間に接続される、請求項１６〜２２のうちいずれか一項に記載の変換デバイス。
24. 前記増幅器は、非反転入力、反転入力及び出力を有するオペアンプであり、前記電荷ポンプデバイスは前記反転入力に接続され、前記主容量素子は、前記反転入力と前記出力との間に接続され、前記非反転入力は制御電圧に接続され、前記増幅器の前記出力は前記比較器に接続される、請求項２３に記載の変換デバイス。
25. 前記コントローラは、電荷が前記主容量素子から除去されたか又は前記主容量素子に注入されたかを判定するために、前記制御電圧及び／又は前記別個の電荷ポンプユニットのうちの１つ若しくは複数の前記電圧源により出力される電圧を制御するように構成される、請求項２４に記載の変換デバイス。
26. 前記主容量素子を前記電荷ポンプデバイスに接続するか、又は前記主容量素子を前記電荷ポンプデバイスから切断する前記１つ又は複数のスイッチは、前記増幅器の前記入力又は前記オペアンプの前記反転入力と前記主容量素子との間に配置される第１のスイッチ、及び前記増幅器又はオペアンプの前記出力と前記主容量素子との間に配置される第２のスイッチを備える、請求項２３〜２５及び請求項２１のうちいずれか一項に記載の変換デバイス。
27. 前記主容量素子を変換される前記アナログ電圧の供給源に接続するか、又は前記主容量素子を前記アナログ電圧源から切断する前記１つ又は複数のスイッチは、前記アナログ電圧源と、好ましくは前記増幅器の前記入力又は前記オペアンプの前記反転入力に接続可能な端子である、前記主容量素子の第１の端子との間に接続される第１のスイッチと、前記主容量素子の第２の端子とベース電圧との間に接続される第２のスイッチとを備える、請求項２３〜２６及び請求項２１のうちいずれか一項に記載の変換デバイス。
28. 前記主容量素子は、第１の主容量素子及び第２の主容量素子を備え、
    前記切り替えユニットは、
    前記第１の主容量素子が前記アナログ電圧源に接続され、前記第１の主容量素子にかかる電圧が前記アナログ電圧に応じて設定可能になり、前記電荷ポンプデバイスが前記第２の主容量素子に接続される、第１のモードと、
    前記第２の主容量素子が前記アナログ電圧源に接続され、前記第２の主容量素子にかかる電圧が前記アナログ電圧に応じて設定可能になり、前記電荷ポンプデバイスが前記第１の主容量素子に接続される、第２のモードと、
    の間で前記変換デバイスを切り替えるように構成され、
    前記第１のモード中に変換される前記アナログ電圧は、好ましくは、前記第２のモード中に変換される前記アナログ電圧とは異なる、請求項１６〜２７のうちいずれか一項に記載の変換デバイス。
29. イメージングシステムであって、
    画素貯蔵静電容量を有し、入射する電磁放射線に応じて電荷を貯蔵する感光画素と、
    前記画素貯蔵静電容量にかかる画素電圧をデジタル数に変換する、請求項１６〜２８のうちいずれか一項に記載の前記変換デバイスと、
    を備える、イメージングシステム。
30. 前記感光画素の列及び行からなるアレイと、
    画素の行を選択する選択ユニットと、
    前記選択された行内の前記画素に対応する前記画素電圧を読み出し、前記変換デバイスを備える読み出し回路と、
    を備える、請求項２９に記載のイメージングシステム。
31. 前記読み出し回路は、各列の画素に特定して配置され、１列の画素に特有の機能を提供する複数の列特定部分と、各列の画素に対して配置され、各列の画素に共有される機能を提供する共通部分とを備え、前記コントローラ及び計算ユニットは、前記共通部分に配置され、前記主容量素子、前記電荷ポンプ及び切り替えユニットは、各特定の部分に配置される、請求項３０に記載のイメージングシステム。
32. 前記イメージングシステムは、Ｘ線検出器又は光学カメラ用センサである、請求項２９〜３１のうちいずれか一項に記載のイメージングシステム。

Images