KR100349191B1 - 아날로그신호를디지털형식으로변환하는방법및장치 - Google Patents

아날로그신호를디지털형식으로변환하는방법및장치 Download PDF

Info

Publication number
KR100349191B1
KR100349191B1 KR10-1998-0706859A KR19980706859A KR100349191B1 KR 100349191 B1 KR100349191 B1 KR 100349191B1 KR 19980706859 A KR19980706859 A KR 19980706859A KR 100349191 B1 KR100349191 B1 KR 100349191B1
Authority
KR
South Korea
Prior art keywords
capacitor
signal
voltage
charge
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-1998-0706859A
Other languages
English (en)
Other versions
KR19990087437A (ko
Inventor
폴 더블유 덴트
Original Assignee
에릭슨 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에릭슨 인코포레이티드 filed Critical 에릭슨 인코포레이티드
Publication of KR19990087437A publication Critical patent/KR19990087437A/ko
Application granted granted Critical
Publication of KR100349191B1 publication Critical patent/KR100349191B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

저비용으로 용이하게 제조될 수 있는 아날로그-디지털 변환기는 집적 회로에서 다른 신호 처리 회로와 쉽게 결합되는 MOS 스위칭 기술을 이용한다. 입력 커패시터는 입력 아날로그 전압을 저장하고, 펌핑 커패시터는 입력 커패시터에 접속되어 입력 커패시터를 기준값으로 충전하거나 방전한다. 충전 및 방전이 일어난 횟수는 입력 아날로그 신호를 위한 디지털 값을 생성하는데 이용된다.

Description

아날로그 신호를 디지털 형식으로 변환하는 방법 및 장치
아날로그-디지털 변환은 광범위하게 이용된다. 디지털 무선기에 대한 응용에 있어서, 음성 또는 다른 관련 신호들을 디지털 형식으로 변환하기 위해 고속 아날로그-디지털 변환기가 필요하다. 그러나, 아날로그(FM) 무선기에서는, (1)음성이 디지털화되지 않고, (2)디지털화되는 아날로그 신호, 예컨데 신호 강도 크기, 배터리 전압 크기, 전력 증폭 전류 크기, 등을 고속으로 디지털화할 필요가 없기 때문에 아날로그-디지털 변환의 필요조건이 덜 엄격하다. 사실, 무선기 마이크로프로세서는 수신한 신호 강도, 배터리 전압, 전력 증폭 전류, 등을 수 밀리세컨드마다 한번씩 조사한다.
아날로그 무선기용 저속 아날로그-디지털 변환기를 만들기 위해, 단일의 아날로그-디지털 변환기가 디지털화되는 다양한 아날로그 신호들 중 하나를 선택하는 아날로그 멀티플렉서와 결합된다. 예를 들어, 8 입력 아날로그 멀티플렉서는 다음과 같이 할당되는 8 개의 입력을 갖는다: (1) 기준 전압 입력(VCC), (2) 측정된 수신 신호 강도, (3) 측정된 배터리 전압, (4) 측정된 전력 증폭기 전류, (5) 감지 온도, (6) 반사된 송신기 출력, (7) 송신기 전압으로 제어되는 발진기(VCO) 전압 및 (8) 영 기준 전압(zero reference voltage)(예컨데, 접지). 멀티플렉서는 접지된 커패시터에 연결할 한 입력신호를 선택하여 커패시터를 상기 선택한 신호의 전압까지 충전시킬 수 있다. 상기 신호를 디지털 값으로 변환하기 위해, 입력 커패시터에 접속되는 보다 소형의 커패시터를 입력 커패시터로부터의 전하 증분을 주기적으로 제거하는데 사용할 수 있다. 입력 커패시터를 비교기에 의해 검출된 접지 전위로 복귀시키는데 필요한 전하의 증분 횟수를 카운터에 저장할 수 있다. 수시 교정(occasional calibration) 동안에 선택한 전압을 변환할 때 구한 카운터 출력과 VCC와 같은 기준 전압 또는 접지 전위를 변환하여 얻은 카운터 출력을 비교함으로써, 입력 아날로그 신호의 디지털값을 결정할 수 있다.
이러한 장치가 갖는 단점은 영 전압을 검출할 수 있는 비교기를 필요로 한다는 것이다. 종래의 값싼 비교기는 영 전압에서 비교 증폭기를 통해 흐르는 전류가 없기 때문에 입력 전압이 영 전압 기준에 도달하는 시점을 정확히 검출하지 못한다. 대신, 영 전압과 기준 전압(VCC) 간의 반 정도인 기준전압, 즉, VCC/2을 비교하는 것이 종래의 비교기가 훨씬 더 용이하다. 영 전압 검출기를 만들기 위한 한 가지 방법은 음전원(negative power supply)을 사용하는 비교기를 구성하는 것이다. 그러나, 휴대용 핸드-헬드 무선기에서 같은 응용에서는 비용과 무게가 중요한 인자로 작용하기 때문에 부가적인 음전원이나 전력 변환 회로는 상당한 단점으로 작용한다.
상기에 설명한 아날로그-디지털 변환장치를 구현할 때 또 다른 고려요소는 소형 커패시터와 입력 커패시터를 직렬 및 병렬로 스위치하는데 사용되는 소자의 유형이다. BJT(Bipolar Junction Transistor)와 다이오드 스위치들은 온도에 매우 민감하므로, 교정이 매우 어렵다. 따라서, 주어진 입력 전압레벨에 따라서 어떠한, 소정의 디지털 출력이 생성되게 될지를 확신할 수 없다. 그러므로, 종래의 교정 기술은 복잡성과 비용을 증가시킬 뿐만 아니라 아날로그-디지털 변환 처리를 둔화시키곤 했다. 예를 들어, 선택한 입력 전압을 전체 펄스의 수로 나누고 이에 기준 전압을 곱하여 교정하기 위해서, 각 입력 전압을 측정하기 전에 표준 기준 전압(standard reference voltage)을 충전하거나 방전하는데 필요한 펄스의 수를 비교적 자주 측정할 필요가 있을 수 있다. 실제로 이러한 나눗셈 및 곱셈 연산은 이진 데이터 처리 시스템에서 실행하는 것이 매우 복잡하고 변환 동작을 상당히 둔화시킨다. BJT는 또한, 대부분의 반도체 공장이 MOS(metal oxide on silicon) 프로세스를 사용하여 트랜지스터를 제조하기 때문에 상대적으로 비싸다.
본 발명은 아날로그 신호를 디지털 형식으로 변환하는 방법 및 장치에 관한 것이며, 특히 저비용으로 쉽게 아날로그-디지털 변환기를 제조하기 위한 것이다.
도 1(A) 및 1(B)는 본 발명의 바람직한 제 1 실시예를 간략하게 나타낸 도면;
도 2는 본 발명의 제 2 실시예에 따른 간략도;
도 3은 본 발명의 바람직한 제 3 실시예를 나타낸 간략도.
본 발명의 목적은 상기에서 밝힌 문제점들을 극복하는 디지털-아날로그 변환기를 제공하는 것이다.
본 발명의 특별한 목적은 MOS 스위치만을 이용하여 입력 커패시터에서 전하의 증분을 제거하거나 또는 입력 커패시터에 전하의 증분을 부가하는 스위칭 장치를 이용하는 것이다.
또한 본 발명의 목적은 영 전압 검출을 효과적으로 실행하기 위해 음전원 또는 전력 변환기 없이도 입력 신호를 영 전압 기준과 효과적으로 비교하는 동적 비교기를 제공하는 것이다.
본 발명의 목적은 또한 FET스위치만을 사용하고 또한 입력 신호와 0이 아닌 임계값을 비교하는 종래의 비교기를 사용하여 입력 커패시터에서 전하를 점진적으로 제거하거나 또는 입력 커패시터에 전하를 점진적으로 부가하는 저가의 아날로그-디지털 변환기를 제공하는 것이다.
이들 목적 및 기타 목적들은 아날로그 신호의 현재 전압 레벨에 따라서 커패시터를 충전하기에 충분한 시간 동안에 제 1 단자가 입력 아날로그 신호에 접속되는 제 1 커패시터를 포함하는 아날로그-디지털 변환기로써 이루어졌다. 전자 회로는 제 1 커패시터와 전원 사이에 제 2 커패시터를 교대로 접속시켜 제 1 커패시터가 방전될 때 까지 제 1 커패시터에서 전하의 증분을 제거한다. 제 1 커패시터의 방전과 관련하여 제거된 전하 증분의 횟수는 아날로그 신호의 현재 전압에 상응하는 디지털 값을 생성하는데 이용된다. 아날로그 멀티플렉서는 다양한 아날로그 신호를 수신하여, 제 1 커패시터와의 접속을 위해 수신한 아날로그 신호들 중 하나를 선택하기 위해 이용될 수 있다. 멀티플렉서는 제 1 커패시터가 선택된 아날로그 신호의 현재 전압 레벨과 같은 레벨로 충전된 후 제 1 커패시터로부터 아날로그 신호의 접속을 끊는다. 비교기는 제 1 커패시터 양단 전압이 0일 때를 검출하고 비교기의 출력은 대응하는 디지털 값의 생성을 시작시키는데 이용된다.
바람직하게 제 1 커패시터를 접지에 그 다음에는 전원에 교대로 접속하는 스위칭 회로는 제1 및 제 2 전계 효과 트랜지스터 스위치(field effect transistor switch) 쌍을 포함한다. 제 1 FET 스위치 쌍은 접지와 전원 사이를 접속하여 제 2 커패시터를 충전한다. 제 2 FET 스위치 쌍은 커패시터의 제 1 단자와 접지 사이에 제 2 커패시터를 접속하여 제 1 커패시터에서 전하 증분을 제거한다.
본 발명에 따른 디지털-아날로그 변환기의 또 다른 실시예에서, 제어 회로가 입력 커패시터에 접속되어 아날로그 입력 커패시터를 축전한다. 동적 검출 회로는 입력 커패시터가 영 전압 레벨로 방전되었을 때를 표시하는 영 전압 레벨 신호를 제어회로에 제공하는 비교기를 포함한다. 그러나 중요한 것은 동적 검출 회로가 영전압 레벨을 검출하기 위해 음전원을 필요로 하는 비교기를 쓰지 않는다는 것이다. 그 대신, 동적 검출 회로는, 종래의 비교기에서 입력 신호가 0이 아닌 임계값 보다 더 크거나 같은 것으로 검출될 때, 영 전압 레벨 신호를 제어 회로로 전송하도록 입력 커패시터에 저장된 입력 신호를 처리한다.
동적 검출 회로는 펌프 커패시터를 통해 제어 회로의 펌핑 출력 신호에 접속된다. 제어 회로는, 동적 검출 회로가 입력 커패시터가 방전된 것을 나타낼 때 까지 펌핑 출력 신호를 이용하여 펌프 커패시터를 교대로 충전 및 방전하고 그리고 펌프 커패시터의 각 충전/방전 주기 이후에 전하의 증분만큼 입력 커패시터를 방전한다. 입력 커패시터의 증분적인 충/방전 주기의 전체 횟수는 입력 아날로그 전압에 상응하는 디지털 값을 발생시키는데 이용된다.
동적 검출 회로는 펌프 커패시터에 접속된 공통 소스 전극을 가진 제 1 및 제 2 전계 효과 트랜지스터(FET)를 포함한다. 제 1 FET의 게이트 전극은 접지에 접속되고, 제 2 FET의 게이트 전극은 입력 커패시터에 접속된다. 제 1 및 제 2 FET의 드레인 전극은 전원에 접속되며, 제 2 FET의 드레인 전극은 또한 비교기의 입력 단자에 접속된다. 펌핑 신호가 제 1 논리 상태에 있으면, 공통 소스 전극 및 펌프 커패시터를 통해 제 1 FET나 제 2 FET, 또는 그 둘 다로 부터 제 1 방향으로 전류가 흘러서 펌프 커패시터를 방전한다.
FET는 종래의 CMOS 프로세스를 사용하여 제조된 "P-웰(P-well)" 반도체 디바이스에 형성하는 것이 바람직하다. 결과적으로, 제 1 및 제 2 FET의 공통 소스 접속은 P-웰과 N-기판의 계면에 형성된 다이오드를 통해 접지에 접속된다. 펌핑 신호가 제 2 논리 상태에 있으면, 다이오드를 통해 상기 제 1 방향과 반대되는 제 2 방향으로 전류가 흘러서 펌프 커패시터를 충전한다.
본 발명의 제 2 실시예에서 동적 검출 회로는 입력 신호가 영 전압 레벨에 이르렀을 때를 검출하는 방법에 유용하게 이용될 수 있다. 제 1 커패시터는 입력 신호의 전압 레벨에 따라서 충전된다. 제 2 커패시터는 번갈아 제 1 시간 간격 동안은 충전되고 제 2 시간 간격 동안은 방전된다. 제 1 시간 간격 동안, 제 1 커패시터에 축전된 전하중 일부는 방전된다. 제 2 시간 간격 동안, 제 2 커패시터 양단의 현재 전압이 검출되어 처리된다. 처리된 신호는 0이 아닌 기준 전압과 비교된다. 커패시터 양단의 현재 전압은, 처리된 신호가 0이 아닌 기준 전압의 전압보다 더 크거나 같을 때 영 전압 레벨에 도달한 것으로 표시된다. 이러한 영 전압 검출방법의 장점은 0을 검출하기 위해 비교기가 음전원을 필요로 하지 않는다는 것이다. 사실상, 비교기 임계값은 영 전압과 전원 전압의 반정도로 설정할 수 있다.
본 발명의 또 다른 바람직한 실시예에 따라서, 아날로그-디지털 변환기는 아날로그 신호의 현재 전압에 따라서 커패시터를 충전시키는 시간 동안에 제 1 단자가 아날로그 신호에 접속되는 제 1 커패시터를 포함한다. (1) 제 1 커패시터 양단의 전압이 기준 전압보다 높을 때는 제 1 신호를, (2) 제 1 커패시터 양단 전압이 0이 아닌 기준 전압보다 낮을 때는 제 2 전압을 그리고 (3) 제 1 커패시터 양단 전압이 0이 아닌 기준 전압과 같을 때는 제 3 신호를 생성하기 위해, 비교기의 한 입력은 커패시터에 접속되고, 다른 입력은 0이 아닌 기준 전압에 접속된다. 전자 제어 회로는 제 1 커패시터 양단 전압이 0이 아닌 기준 전압 미만이면 양단 전압이 0이 아닌 기준 전압과 같아질 때까지 전하의 증분을 제 1 커패시터에 공급한다. 이와는 달리, 제 1 커패시터 양단 전압이 0이 아닌 기준 전압을 초과하면 양단 전압이 0이 아닌 기준 전압과 같아질 때까지 제 1 커패시터로부터 전하의 증분을 제거한다. 전하 증가 또는 감소의 횟수가 카운트되어 아날로그 신호의 현재 전압 레벨에 상응하는 디지털 값이 생성된다.
제 2 커패시터는 제 1 커패시터로부터 제거되거나 또는 거기에 부가된 전하의 증가 또는 감소량을 축전한다. 다수의 MOSFET 스위치가 제 2 커패시터에 접속되어 비교기의 출력에 따라 제 2 커패시터를 다양한 상태들로 교대로 스위치한다. 따라서, 본 발명의 이러한 실시예는 영 전압 레벨을 검출하는 비교기를 필요로 하지않고, 같은 반도체 기판에 다른 디지털 MOS 회로와 함께 집적화될 수 있는, MOS(metal-oxide -silicon) 기술을 사용하여 반도체 기판에 형성된 저가의 아날로그-디지털 변환기를 제공한다.
본 발명의 특징 및 장점은 첨부한 도면과 관련된 다음 명세서에 잘 나타나 있다.
다음 명세서에서는, 본 발명의 이해를 돕기 위해서 특정 회로, 회로 구성 요소, 기능, 등 세부 항목들이 언급되지만, 이는 본 발명의 이해를 돕기 위한 것이지 본 발명을 제한하는 것은 아니다. 그러나, 해당 기술의 당업자들은 본 발명이 이러한 특정 회로 세부 항목에서 벗어나지 않고서 다른 실시예로 실시될 수 있다는 것을 알 수 있을 것이다. 불필요한 상세한 설명으로 본 발명의 설명을 불명료하게 하지 않기 위해 공지된 방법론, 장치, 제조 공정 및 회로의 상세한 설명은 생략한다.
도 1(A)는 본 발명에 따른 아날로그-디지털 변환기(100)의 바람직한 실시예를 간략하게 나타낸 것이다. 제어기(120)로부터의 선택 신호에 의해 동작할 수 있는 다수의 전도 게이트들로 이루어질 수 있는 아날로그 멀티플렉서(110)는 입력 단자에서 다수의 아날로그 전압 입력, 즉 양전위(VCC)와 이후에 "접지"라 하는 0볼트 기준 전위를 수신한다. 제어기(120)로부터의 선택 신호에 따라서, 아날로그 멀티플렉서는 멀티플렉서(110)에 대한 입력 중 하나를 한 단에서 멀티플렉서에 그리고 다른 단은 접지에 접속된 입력 커패시터(130)에 접속한다. 비교기(140)는 접지, 즉 0 볼트에 접속된 제 1 입력 단자와 입력 커패시터(130)의 제 1 단자에 접속된 제 2 입력 단자를 포함한다. 이러한 장치에서, 비교기(140)는 음전원을 이용하든지 또는 적당한 변환 회로를 사용하여 영 전압을 검출한다. 비교기(140) 출력은 디지털 카운터(160)에 접속되고 커패시터(130) 양단 간에 검출된 전압이 0 볼트이면 STOP 명령을 효과적으로 발생시킨다.
제 2 커패시터(220)(이후에 "펌핑 커패시터"라 함)는 점선으로 표시된 스위칭 회로(150)내에 있다. 스위칭 회로(150)는 펌핑 커패시터(220)를 통해 입력 커패시터(130)를 접지에 접속하거나 펌핑 커패시터를 VCC에 접속하도록 쌍으로 기능하는 다수의 스위치(200, 205, 210 및 215)(노드로서 나타낸)를 포함한다. 특히, 스위치(200, 215)는 제 1 스위치 쌍으로 기능하고, 스위치(205, 210)는 제 2스위치 쌍으로 기능한다.
제 2 스위치 쌍(205, 210)이 활성화되어 펌핑 커패시터(220)를 VCC에 접속시키면, 펌핑 커패시터(220)는 최대 용량으로 충전된다. 입력 커패시터(130)에서 전하의 증분을 점진적 제거를 함에 있어서 보다 큰 분해능이 이루어져야 하기 때문에, 커패시터(220)의 값은 입력 커패시터(130)보다 상당히 적어야 바람직하다. 일례로, 8-비트 아날로그-디지털 변환기(8비트의 분해능을 가지는 디지털-아날로그 변환기)를 구현하기 위해서, 입력 커패시터 값은 펌핑 커패시터(220)의 커패시터값의 256배가 되어야 한다. 이러한 예에서, 카운터(160)는 적어도 8-비트 카운터라야 한다. 이 예에서 바람직하게, 완전히 충전된 입력 커패시터(130)는 256 방전 주기로 방전될 수 있어야 한다.
스위치 쌍(205, 210)은 스위치 노드(210)에 접속된 오른쪽 플레이트의 양극과 스위치 노드(205)에 접속된 왼쪽 플레이트의 음극을 사용하여 펌핑 커패시터(220)를 충전한다. 이 극성으로 인해, 입력 커패시터(130)가 스위치 쌍(200, 215)을 통해 커패시터(220)와 직렬로 접속되면, 커패시터(130)(반대되는 극성으로 충전됨)는 펌핑 커패시터(220)에 축전된 전하와 일치하는 양만큼 방전된다.
카운터(160)가 접속되어 제어기(120)에 의해 생성될 수 있는 개시 신호와 클럭 신호를 수신한다. 물론, 클럭 신호는 제어기(120)와는 상관없이 클럭 소스에서 발생될 수 있다. 이 실시예에서, 카운터(160)의 카운팅 출력 단자(180)는 제 1 및 제 2 스위치 쌍(200, 215 및 205, 210)의 작동을 제어하는 스위치 제어 시그널링이다. 하이(high)에서 로(low)로 카운터가 변하면, 한 쌍의 스위치 세트가 작동되고, 카운터가 로에서 하이로 변하면 다른 스위치 쌍이 작동된다. 카운터가 일단 멈추게 될 때, 입력 커패시터(130)에 처음에 축전된 아날로그 전압에 상응하는 디지털 독출이 발생한다.
작동 중에, 제어기(120)는, 선택 신호를 통해 아날로그 멀티플렉서(110)의 전도 게이트들 중 하나가 전압 입력들 중 하나를 입력 커패시터(130)에 접속시키도록 한다. 그 후, 전압 입력이 제거되고, 제어기(120)는 개시 신호를 카운터(160)에송신한다. 카운터는 스위치 쌍(200, 215 및 205, 210)을 선택적으로 활성화시키기 위해 단자(180)에서 발진 카운터 출력 제어 신호를 발생시키는 클럭 신호를 카운트한다. 카운터 제어 신호의 초기 논리 레벨은 스위치(205, 210)를 활성화시켜 펌핑 커패시터(220)를 VCC에 접속시킨다. 카운터 제어 신호가 반대 논리레벨로 스위치되어 펌핑 커패시터(220)가 충전되면, 제 1 스위치 쌍(205, 210)은 비활성화되고 제 2 스위치 쌍(200, 215)은 활성화된다. 입력 커패시터(130)와 펌핑 커패시터(220)의 극성이 반대이므로, 펌핑 커패시터(220) 양단에 초기에 축전된 전하에 상응하는 증분량 만큼 전류는 입력 커패시터(130)에서부터 펌핑 커패시터(220)를 통해 입력 커패시터를 방전하는 접지로 흐른다. 카운터 출력이 초기 논리 상태로 다시 변하면, 입력 커패시터의 증분적 방전이 완료되어, 제 2 스위치 쌍(200, 215)가 비활성화되고 또한 제 1 스위치 쌍(205, 210)가 다시 활성화되어 펌핑 커패시터(220)를 재충전한다.
교대로 일어나는 이러한 충/방전 주기는 카운터 제어신호에 따라 계속되고, 카운터는 카운터가 작동된 후 누산된 클록 주기 수의 기록은 보존한다. 비교기(140)는 입력 커패시터(130) 양단의 전압을 비교한다. 커패시터(130)가 충분히 방전되면, 커패시터(130) 양단의 전압은 사실상 0이다. 이러한 영 전압은 비교기(140)의 제1입력 단자에서 수신되어 접지 전위와 비교된다. 그런 다음, 만약 커패시터(130) 양단 전압이 실제로 0이라면 비교기(140)는 "중단" 출력 신호를 발생시켜 카운터(160)를 중단시킨다. 카운터(160)는 아날로그 입력 전압에 대한 디지털값에 상응하는 누산된 카운트 값을 출력한다. 입력 전압이 크면 클수록, 입력 커패시터(130) 양단에 축전된 전하의 양이 많아지고, 또한 입력 커패시터(130)를 방전시키기 위해 필요한 증분의 횟수도 커진다. 따라서, 보다 큰 카운트 값은 보다 큰 진폭의 아날로그 신호를 나타낸다.
도 1(B)는 스위칭 회로(150)에 쓰인 스위치들(200, 205, 210, 215)의 바람직한 실시예를 나타낸다. 특히, 각 스위치는 드레인들과 소스들이 각각 접속된 N-형과 P-형 절연게이트, 전계효과 트랜지스터(FET)로 이루어진 상보형 트랜지스터 쌍을 포함하며, 이 스위치는 "양방향 스위치"라 한다. 각 FET는 FET가 전류를 전도할지 안할지를 제어하는 게이트 제어 신호 Q 또는를 가진다. 예를 들어, 제 2 스위치 쌍(200, 215)은 그들의 N-형 FET의 게이트에서 카운터(160)로부터 논리 레벨이 Q인 제어신호를, 그리고 P-형 FET의 게이트에서 반대의 논리 상태 신호인 제어 신호를 수신한다. Q가 하이 논리 레벨 "1"(예를 들어, 5볼트)과 같으면, N형 FET가 전도된다. 마찬가지로, 동시에, 반대되는 논리 레벨 "0"(0볼트에 해당하는)이 또한 P-형 FET의 게이트에 인가되어 FET가 전도된다. N-형과 P-형 FET를 통해 흐르는 결합전류는, 전류 모두를 통과시키고, 전체 전압 범위(0 - VCC)에 걸쳐 동작하고, 그리고 게이트 용량으로 인한 스위칭의 순간적인 이상을 제거하는 거의 완벽한 스위치가 된다.
스위치(205, 210)는 반대되는 극성의 게이트 입력을 갖는다. 달리 말해,의 논리 레벨을 갖는 제어 신호는 N-형 트랜지스터의 게이트 단자에 인가되고, 논리 레벨이 Q인 제어 신호는 P-형 FET의 게이트 입력에 인가된다. Q = 0이고=1이면, 스위치(205, 310)는 전도된다. Q = 1이고= 0이면 스위치(200, 215)가 전도된다. 상보형 FET 스위치를 사용하는 것이 바람직하기는 하나, 간단한 FET 스위치를 사용할 수도 있다.
도 1(A) 및 도 1(B)의 실시예에서 나타나는 결점 중 하나는 영 전압레벨 비교기, 즉, 비교기(140)가 필요하다는 것이다. 상기에서 설명한 것처럼, 제로-교차 비교기(zero-crossing comparator)는 통상적으로 최종 장치, 예컨대 무선기의 부품 총계와 무게와 그리고 비용을 증가시키는 전력 변환회로를 필요로 하거나, 또는 택일적으로 전력 소비뿐만 아니라 비용도 또한 증가시키는 복잡한 레벨의 회로를 이용하는 음전원을 필요로 한다.
도 2에 나타낸 아날로그-디지털 변환기는 입력 신호와 0이 아닌 기준 전압, 예를 들어, VCC/2를 비교하는 종래의 비교기(300)를 사용하여 입력 커패시터(130) 양단의 영 전압 검출을 가능케하는 동적 변환 회로를 사용한다. VCC/2 기준은 종래의 비교기가 검출하기 위해 설계되는 범위의 중간 전압이기 때문에 적당하다.
도 1의 실시예에서처럼, 아날로그 멀티플렉서(110)는 접지 및 기준 전압(VCC)을 포함하는 다수의 신호를 수신한다. 카운터, 제어 및 방전 회로(230)로부터의 선택 신호는 입력 커패시터(130)를 충전하는 멀티플렉서(110)의 전도 게이트들 중 하나가 선택된 입력 신호의 현재 전압 레벨과 같은 레벨이 되도록 한다. 회로(230)는 클럭 신호 및 비교기(300)의 출력 신호를 입력으로서 수신한다.회로(230)는 선택된 입력 신호의 아날로그 전압 레벨, 입력 커패시터(130)에 대한 주기적 방전 신호 및 이후 부터 펌프 신호라 칭하는 발진 카운터 제어 신호에 상응하는 디지털 판독을 생성시킨다. 펌프 신호는 저항기(235)를 통해 펌핑 커패시터(220)에 접속되고 또한 펌핑 커패시터는 FET(260, 265)의 공통 소스 접속에 접속된다. FET(260, 265)는 N-형 기판(245)에 확산된 P-형 반도체 재료의 "p-웰"로 형성된 N-형 FET이다. 기판(245)은 금속으로 피복된 테두리(240)를 통해 접지에 접속된다. N-형 FET(260)의 게이트 단자는 접지에 접속되고, 또한 입력 커패시터(130)에 접속된다.
FET(260 및 265)의 드레인은 전류 미러(260)에 접속된다(필요하지 않을지라도). 전류 미러(260)는 게이트들이 접속된 두 개의 P-형 FET(285, 290)를 포함한다. P-형 트랜지스터(285, 290)의 소스는 VCC에 접속되고, 이들의 드레인은 FET(260)와 FET(265)의 드레인에 각각 접속된다. FET(285, 290) 사이의 공통 게이트 접속 또한 FET(290)의 드레인에 접속한다. FET(285)의 드레인은 0이 아닌 기준전압(본 실시예에서는 VCC/2)과의 비교를 위해 노드(208)에서 입력으로서 비교기(300)에 접속된다.
작동 중에, 카운터, 제어 및 방전 회로(230)는 입력 커패시터(130)를 현재 전압 레벨로 충전하는 전압 입력을 선택하도록 아날로그 멀티플렉서(110)를 제어한다. 회로(230)는 모든 입력으로부터 입력 커패시터(130)를 단선시키도록 아날로그 멀티플렉서(110)를 제어한다. 펌프 출력(예를 들어 발진 클럭 신호에 상응하는)이펌프 커패시터(220)에 인가된다. 초기에 펌핑 신호가 영 레벨 전압에서 하이 레벨 전압으로(0에서 1까지) 전환되어, 전류 제한 레지스터(235)와, 공통 소스 접속점과, P-웰(250)과 N-형 기판(245)의 계면에 P-N 접합 다이오드(참조 번호 255로 표시된)를 통해 펌핑 커패시터(220)를 접지전위까지 충전한다. 이러한 주기 동안에, 트랜지스터(265)의 게이트는 접지에 접속되므로 FET(265)가 작동하지 않아 전도되지 않는다. 트랜지스터(260)의 소스 전압이 0.7볼트의 P-웰 다이오드(255)의 공칭 순바이어스 전압이라 할지라도, 상기 트랜지스터의 게이트 전압이, 보다 더 클 수 있는 커패시터(130)의 입력 전압과 같기 때문에 상기 트랜지스터는 차단되지 않는다. 그러나, 트랜지스터(265)가 이 주기 동안에 전도되지 않으므로, 전류 미러 트랜지스터(285, 290)를 통해 전류가 흐르지 않아, 따라서 트랜지스터(260)를 통해 흐르는 전류도 없다. 따라서, 노드(280)는 로우로 강하되는데, 즉 이 상황에서는 VCC/2 아래로 강하되는데, 이는 커패시터(130)의 전압이 0보다 크다는 것을 나타낸다.
하이에서 로 전압 레벨로 펌프 신호가 전환되면, 저항기(235)에 접속된 펌프 커패시터(220)의 왼쪽 플레이트는 0볼트로 강하되어 커패시터(220)의 오른쪽 플레이트가 일시적으로 음전압이 되게 한다(커패시터(220) 양단 전압이 순간적으로 변할 수 없기 때문이다). 이러한 일시적 음전압이 트랜지스터(260, 265)의 공통 소스접속에 인가되어, 그 결과 두 트랜지스터는 전도된다. 만일 FET(265)의 소스에 인가된 전압이 음전압이라면, 게이트와 소스 간의 전압이 양이 되어 트랜지스터(265)를 "턴-온"시키기 때문에, 게이트가 접지에 접속된 트랜지스터(265)라도 전도될 수가 있다.
만약 커패시터(130) 양단 전압이 0보다 높으면, 트랜지스터(265)에 인가된 전압보다 더 높은 게이트 전압이 트랜지스터(260)에 인가된다. 결과적으로, 트랜지스터(265)를 통해 이동하는 것보다 트랜지스터(260)를 통해 이동하는 전류가 더 많다. 공통 소스에서, 전류가 결합되어 커패시터(220) 및 소산(消散) 저항기(235)를 통해 흐른다. 입력 커패시터(130)에 접속된 트랜지스터(260)의 게이트 전압이 트랜지스터(265)에 인가된 0 게이트 전압보다 더 큰 한은, 트랜지스터(260)는 트랜지스터(265)보다 더 많은 전류를 전도할 것이다.
트랜지스터(265)에 흐르는 전류는 트랜지스터(285)를 통해 반영된다("mirrored"). 트랜지스터(285)는 트랜지스터(290)의 게이트와 소스와 같은 점에 접속된 게이트와 소스를 가진 동일한 P-형 트랜지스터이기 때문에, 동일한 전류가 노드(280)에 접속된 트랜지스터(285)의 드레인으로 흐른다. 따라서, 전류 미러(260)는 트랜지스터(265)의 드레인 전류를 노드(280)로 되풀이하여 나타낸다. 동시에, 트랜지스터(285)를 통한 전류는 노드(280)의 전압을 전원 전압(VCC)으로 끌어 올리는 반면에 트랜지스터(260)를 통하는 전류는 노드(280)에서의 전압을 끌어내린다. 더 큰 전류가 얻어지고, 노드(280)에서 전압은 강하하든지 상승한다.
트랜지스터(260)의 게이트 전압이 0보다 커서 입력 커패시터(130)가 완전히 방전되지 않았다는 것을 나타내는 한은, 노드(280)의 전압은 비교기(300)가 검출한임계 기준전압 VCC/2 아래로 떨어지게 된다. 펌프 레벨이 로 레벨에 있는 시간 주기동안에, 비교기(300)로부터의 출력은 카운터, 제어기 및 방전 회로(230)가 판독된다. 비교기(300)가 노드(280)에서의 전압이 (펌프 신호의 로 레벨 주기 동안에) VCC/2 미만이라는 것을 회로(230)에 지시하면, 회로(230)는 증분적 방전 펄스를 입력 커패시터(130)에 인가해 전하의 단일 증분을 제거한다. 카운터는 입력 커패시터(130)에서 제거된 전하 증분의 총 횟수의 기록을 커패시터(130) 양단 전압이 0이 될 때 까지 보존한다. 양단 전압이 0이 되면, 트랜지스터(260, 265) 간의 전류 분배(current splitting)는 균등하게 되어, 노드(280)에서 전위는 비교기(300)가 검출한 임계값 VCC/2을 초과할 때 까지 상승하게 된다. 카운터, 제어 및 방전 회로(230)에 인가된 비교기 출력 신호는 입력 커패시터(130)에 주기적인 방전 펄스의 인가스 뿐만 아니라 카운터를 중단시킨다. 최종 카운트는 디지털 독출시에 출력된다.
본 발명의 이러한 실시예는 종래의 0이 아닌 레벨 검출 비교기(300)를 사용하고 또한 카운터, 제어 및 방전 회로(230) 등과 함께 단일 칩에 집적화하기에 적합한 FET 스위치를 사용하는 저렴한 아날로그-디지털 변환기를 제공한다. 또한 본 발명은, 음전원을 필요로 하지 않고, 다양한 응용에서 사용할 수 있는 유용한 동적제로-교차 비교기를 제공한다. 0과 비교할 신호를 인가하여 입력 커패시터(130)를 충전하고, 이후에 펌프 커패시터(220)를 통해 펌프 신호를 트랜지스터(260, 265)에 인가한다. 전류 미러(206)와 결합된 트랜지스터(260, 265)에 인가된 펌핑 작동은입력 전압의 레벨을 효과적으로 변위시킨다. 따라서, 노드(280)의 전압이 0이 아닌 비교기 임계값을 초과하면, 비교기의 출력은 영 전압 입력을 나타낸다. 비록 트랜지스터(290, 295)가 전류 미러 기능을 수행하기 적합한 소자라 할지라도, 정합된(매치된) 드레인부하 저항기와 같은, 다른 회로 구성 요소가 이러한 기능을 수행할수 있다. 전류 미러를 사용하면 높은 전압 이득을 얻을 수 있어서 제로교차 검출을 더 정확히 할 수 있다.
본 발명의 또 다른 바람직한 실시예가 도 3을 참조하여 설명된다. 도 3은 예를 들어 전원의 반(VCC/2)인 임계값과의 비교를 허용하여 영 전압 레벨과 비교를 피하는 더 간단한 비교기 회로를 나타낸다. 도 1과 도 2에서 설명한 실시예와 같이, 아날로그 멀티플렉서(110)는 제어기 및 카운터 회로(125)에 의해 제어되어 입력 커패시터(130)에 접속하기 위해 변환을 위한 아날로그 전압 입력을 선택한다. 커패시터(130)가 선택된 입력 전압으로 충전된 후, 아날로그 멀티플렉서(110)는 개방되어 커패시터(130)와 접속이 끊긴다.
제어 회로(125)는 비교기(300)의 출력을 판독하여 입력 커패시터(130) 양단전압이 VCC/2 임계값 미만인지 또는 그 값을 초과하는지를 판단한다. 만약 입력 전압이 임계값 미만이면, 제어 회로(125)는 FET 스위치(305, 310, 315, 320 및 325)를 작동시켜 전압이 임계 전압(VCC/2)에 이를 때까지 펌핑 커패시터(220)를 사용하여 입력 커패시터에 축전된 전하를 펑핑한다. 반대로, 만약 입력 전압이 초기에 임 계값(VCC/2)을 초과하였다면, 제어 회로(125)는 FET 스위치를 작동시켜 입력 전압이비교기(300)의 출력에 의해 표시된 바와 같이 임계값(VCC/2)을 교차할 때까지 입력 커패시터(130) 양단에 축전된 전압을 점진적으로 강하시킨다.
초기 비교기 출력이, 입력 전압이 임계 전압(VCC/2) 미만인 것을 나타낸다고 가정하면, 제어기(125)에 의해 발생된 후속 제어 신호는 FET 스위치의 게이트에 공급된다. 초기에, Q1 = 0이고Q1= 1이면 FET 스위치(305)는 펌핑 커패시터(220)로부터 입력 커패시터(130)의 접속을 끊는다. Q2가 0으로 설정되어 P-형 FET(310)에로 레벨을 인가하면 FET가 전도하여 펌핑 커패시터(220)의 가장 왼쪽 플레이트를 VCC에 접속한다. 동시에, N-형 FET(320)가 전도하여 펌핑 커패시터(220)의 오른쪽 플레이트를 접지에 접속시키도록 Q5를 1과 같게 설정한다. 이러한 스위치 구성은 커패시터의 왼쪽 플레이트는 양극으로 오른쪽 플레이트는 무극(zero polarity)으로 하여 펌핑 커패시터(220)를 VCC까지 충전한다.
그 후, Q2 및 Q5가 1이되어 FET스위치(310, 320)가 턴-오프된다(turn off). 그런 다음, Q4는 0에 설정되어 P-형 FET(325)를 전도시켜, 펌핑 커패시터(220)의 오른쪽 플레이트를 VCC로 만든다. 전하의 보존성 때문에, 커패시터(220) 양단에 걸쳐 바로 직전의 전위차 VCC를 유지하기 위하여, 0에서 VCC까지 상승하는 펌핑 커패시터(220)의 오른쪽 플레이트의 전위는 커패시터(220)의 왼쪽 플레이트 전위가 2VCC까지 상승하게 한다. 동시에, Q1은 1에는 0에 설정되어 작동 스위치(305)가 활성화되어, 커패시터(220)의 왼쪽 플레이트를 입력 커패시터(130)에 접속한다. 커패시턴스(220)의 용량값을 곱한, 커패시터(220) 양단에 축전된 2VCC와 입력 커패시터(130) 양단 전압 간의 차(대략 0과 VCC/2사이의 범위)는 펌핑 커패시터(220)에서 입력 커패시터(C11)까지 전송된 전하의 양을 결정한다. 이러한 실시예에서, 입력 커패시터(130) 양단 전압은 (1.5Vccx C220/C130)과 (2.0Vccx C220/C130) 사이의 증분양만큼 상승한다.
만약 입력 커패시터(130) 양단에 축전된 초기 전압이 VCC/2보다 높으면, 입력 커패시터(130)는 다음 예의 절차를 사용하여 전압이 낮아진다. 펌핑 커패시터(220)로부터 입력 커패시터(130)를 단선시키기 위해, 처음에 Q1은 0으로는 1로 설정된다. FET(315)가 전도하여 펌핑 커패시터(220)의 왼쪽 플레이트가 접지에 접속되도록 N-형 FET(315)에 인가된 게이트 전압은 1과 같게 설정된다. 동시에, P-형 FET(325)에 인가된 게이트 전압을 0과 같게 설정하여 펌핑 커패시터(220)의 오른쪽 플레이트를 전원 전압(VCC)에 효과적으로 접속시켜서, 오른쪽 플레이트는 양극으로 왼쪽 플레이트는 무극으로 하여 펌핑 커패시터(220)를 Vcc전위로 충전시킨다. 이후에, 게이트 전압 Q3는 0과 같게 하고 그리고 Q4는 1과 같게 설정되어 FET(315, 325)가 "턴-오프"된다.
게이트 전방 Q5를 1로 설정하여 N형 FET(320)를 턴온시켜, 접지에 펌핑 커패시터(220)를 접속시켜서 커패시터 오른쪽 플레이트의 전압을 Vcc에서 0으로 강하시킨다. 전하 보존은 커패시터(220) 양단에 Vcc의 초기 전압 강하를 유지하기 위해 커패시터(220)의 왼쪽 플레이트의 전위가 1에서 -Vcc까지 이동해야 하는 것을 필요로 한다. 동시에, 게이트 전압 입력 Q1이 1은 같게는 0과 같게 설정되어, 펌핑 커패시터(220)의 왼쪽 플레이트가 입력 커패시터(130)에 접속된다. 커패시터(220) 양단 전압과 입력 커패시터(130)에 축전된 전압 사이의 차(Vcc/2와 Vcc사이)와 펌핑 용량(커패시턴스)의 곱은 커패시터(220)에서 입력 커패시터(130)로 전송된 증분적 전하의 양을 결정한다. 전하 전송의 결과에 따라, 입력 커패시터 양단의 전압은(1.5Vccx C220/C100)과 (2.0Vccx C220/C130) 간의 증분적인 양만큼 감소한다.
본 발명의 이러한 실시예는 0이 아닌 기준 전압 미만의 입력 전압을 기준 전압까지 끌어 올리고 0이 아닌 기준 전압을 초과하는 전압을 기준 전압으로 내리기위해 FET 스위치를 사용하여 0이 아닌 기준 전압에 대하여 대칭적인 제어를 행하는 아날로그-디지털 변환기를 제공한다. 입력 커패시터(130)를 충전하고 방전하는 증분적 단계 크기는 입력 전압에 달려 있지만, 아날로그-디지털 변환기의 유효 범위(예컨데, Vcc/2)의 중앙에서는 가장 우수한 분해능을, 범위의 맨 가장자리(예컨데, 0과 Vcc)에서는 보다 낮은 분해능을 제공하는 대칭적인 방식으로 이루어진다. 이 것은 A/D 변환기로 측정하는 대부분의 전압은 A/D 변환기 범위의 중앙에서 가장 높은 확률을 가지도록 강하되게 적당히 스케일링하여 먼저 조절되기 때문에 유리하다. 이 경우 본 발명의 회로는 가장 높은 정확도를 제공한다.
비록 MOS-형 스위치가 저비용, 제조의 용이 및 다른 회로 스위치에 대해 보다 나은 응답성 때문에 적합하다고 할지라도, BJT 또는 GaAs와 같은 기술을 포함하는 다른 스위치들이 본 발명의 스위칭 기능을 실행하는데 이용될 수 있다. 따라서, 본 발명은 MOS 스위칭 기술을 이용하고 집적 회로 상에서 다른 신호 처리 회로와 결합될 수 있는, 저비용으로 쉽게 제조되는 아날로그-디지털 변환기를 제공한다.
본 발명은 현재 가장 실제적이고 바람직한 실시예와 관련하여 설명되었지만, 본 발명은 개시된 실시예에 한정되는 것은 아니며, 첨부된 청구항의 범위 내에 포함되는 다양한 변형과 그에 상당하는 장치를 수용할 수 있도록 발명되었다.

Claims (27)

  1. 아날로그-디지털 변환기에 있어서,
    아날로그 신호의 현재 전압 레벨에 따라서 커패시터를 충전하도록 제 1 단자는 아날로그 신호에 그리고 제 2 단자는 접지에 접속된 제 1 커패시터;
    제 2 커패시터; 및
    상기 제 1 커패시터가 방전될 때까지 제 1 커패시터에서 전하의 증분을 제거하기 위해 제 1 커패시터와 전원 사이에서 제 2 커패시터를 교대로 접속하는 전자 제어 회로를 포함하고, 상기 전자 제어 회로는,
    제 1 커패시터의 제 1 단자와, 접지 및 전원에 접속된 스위칭 회로를 포함하고, 상기 스위칭 회로는,
    하나의 스위치가 제 2 커패시터의 제 1 단자에 접속되며 다른 스위치가 제 2 커패시터의 제 2 단자에 접속되는 제 1 스위치 쌍과, 그리고
    하나의 스위치가 제 2 커패시터의 제 1 단자에 접속되며 다른 스위치가 제 2 커패시터의 제 2 단자에 접속되는 제 2 스위치 쌍을 포함하며,
    상기 전자 제어 회로는, 제 1 커패시터로부터 전하의 증분을 제거하기 위해 제 1 스위치 쌍을 통해서는 접지와 전원 사이에서, 제 2 스위치 쌍을 통해서는 제 1 커패시터의 제 1 단자와 접지 사이에서 제 2 커패시터를 교대로 접속하는 스위칭제어 신호를 발생시키며,
    상기 제 1 커패시터의 방전과 관련해 제거된 다수의 전하 증분 횟수는 아날로그 신호의 현재 전압 레벨에 상응하는 디지털 값을 발생시키는데 사용되는 것을 특징으로 하는 아날로그-디지털 변환기.
  2. 제 1 항에 있어서,
    제 1 커패시터 양단 전압이 0이거나 거의 0일 때를 검출한 다음에 상기 전자 제어 회로가 디지털 값을 생성하도록 하는 검출 신호를 발생시키기 위해 제 1 커패시터의 제 1 단자에 접속된 하나의 입력과 접지된 또 다른 입력을 갖는 비교기를 더 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  3. 제 2 항에 있어서,
    클럭 소스를 더 포함하고,
    상기 전자 제어 회로는, 비교기로부터 수신한 검출신호가 디지털 값에 상응하는 카운터로부터의 디지털 판독으로 카운팅을 중단시킬 때까지, 제 1 커패시터가 충전된 후에 시작하는 규정된 시작점에서부터 클럭소스가 발생한 클럭 펄스를 카운팅하기 위한 상기 카운터를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  4. 제 3 항에 있어서,
    제 1 및 2 스위치 쌍의 각각의 스위치는 N-형의 절연 게이트 전계 효과 트랜지스터(FET)와 P-형의 절연 게이트 전계 효과 트랜지스터(FET)를 가지는 상보형 반도체 스위치인 것을 특징으로 하는 아날로그-디지털 변환기.
  5. 제 3 항에 있어서,
    클럭 신호를 생성하는 클럭 소스와;
    클럭 신호를 카운팅하고 제 1 상태와 제 2 상태 사이를 번갈아 갖는 카운터 출력 신호를 생성하는 카운터를 포함하는 상기 전자 제어 회로를 더 포함하고,
    상기 스위칭 제어 신호는, 카운터 출력이 제 1 상태에 있을 때 접지와 전원 사이에 제 2 커패시터를 접속하도록 상기 제 1 스위치 쌍이 선택되고 그리고 제 1 커패시터의 제 1 단자와 접지 사이에 제 2 커패시터를 접속하도록 상기 제 2 스위치 쌍이 선택되게끔 하는 카운터 출력 신호를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  6. 아날로그-디지털 변환기에 있어서,
    아날로그 전압을 축전하도록 제 1 단자가 연결되고 그리고 접지에 제 2 단자가 접속되는 입력 커패시터와;
    제 1 단자가 입력 커패시터에 접속된 제어 회로와; 그리고
    입력 커패시터 양단의 전압에 응하여 발생되어 비교기의 제 1 입력 단자에 인가된 입력 신호가 비교기의 제 2 입력 단자에 인가된 0이 아닌 임계 전압과 같은지 아니면 그것보다 큰지를 결정하고, 입력 커패시터가 방전되었는지를 나타내는 출력 신호를 비교기에서 제어 회로로 제공하기 위해 입력 커패시터의 제 1 단자에 접속된 동적 검출 회로를 포함하고,
    상기 동적 검출 회로는 펌프 커패시터를 통해 제어 회로의 펌프 출력 신호에 접속되고, 상기 제어 회로는 펌프 출력신호를 사용하여 펌프 커패시터를 교대로 충/방전하고 그리고 입력 커패시터가 방전되었다는 것을 동적 검출 회로가 나타내기 전까지 펌프 커패시터의 각 충전 및 방전주기 이후에 전하의 증분만큼 입력 커패시터를 방전하며, 상기 입력 커패시터의 증분적인 방전의 총 횟수는 아날로그 전압에 대한 디지털 값을 생성하는데 사용되는 것을 특징으로 하는 아날로그-디지털변환기.
  7. 제 6 항에 있어서,
    상기 제어 회로는 최종 카운트 값에 상응하는 디지털 코드를 제공하기 위해 증분적인 방전이 횟수를 카운팅하는 카운터를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  8. 제 6 항에 있어서,
    다수의 아날로그 신호를 수신하고, 제어 회로로부터 수신된 제어 신호에 응하여 입력 커패시터에 접속을 위해 수신된 아날로그 신호들 중 하나를 선택하는 멀티플렉서를 더 포함하고,
    입력 커패시터가 선택된 아날로그 신호의 현재 전압 레벨과 같은 레벨로 충전된 후, 제어 회로는 멀티플렉서로 하여금 입력 커패시터로부터 아날로그 신호의 접속을 끊게 하는 것을 특징으로 하는 아날로그-디지털 변환기.
  9. 제 6 항에 있어서,
    제어 회로와 동적 검출기 사이에서 펌프 커패시터와 직렬로 접속된 저항을 더 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  10. 제 6 항에 있어서,
    상기 동적 검출 회로는, 접지에 접속된 게이트 전극을 갖는 제 1 전계 효과 트랜지스터(FET)와 전원에 접속되는 드레인 전극과 제 1 커패시터의 제 1 단자에 접속된 게이트 전극을 갖는 제 2 전계 효과 트랜지스터(FET)를 포함하고,
    상기 제 1 및 제 2 FET들은 펌프 커패시터에 접속된 공통 소스 전극을 갖고, 그리고
    상기 제 2 FET의 드레인 전극은 비교기의 제 1 입력 단자에 접속된 것을 특징으로 하는 아날로그-디지털 변환기.
  11. 제 10 항에 있어서,
    펌프 신호가 제 1 논리 상태에 있으면, 전류는 제 1 FET와 제 2 FET 각각 또는 둘 다에서부터, 공통 소스 전극에서 펌프 커패시터를 통해 제 1 방향으로 흘러 펌프 커패시터를 방전시키고, 그리고 펌프 신호가 상기 제 1 논리 상태에 있을 때 비교기는 비교 시간 간격 동안에 제 1 입력 단자의 전압을 0이 아닌 임계 전압과 비교하는 것을 특징으로 하는 아날로그-디지털 변환기.
  12. 제 11 항에 있어서,
    펌프 신호가 제 2 논리 상태에 있으면, 전류가 다이오드를 통해 상기 제 1 방향과 반대되는 제 2 방향으로 흘러서 펌프 커패시터를 충전하도록 공통 소스는 다이오드에 의해 접지에 접속되고, 펌프 신호가 제 2 논리 상태에 있을 때 방전 시간 간격 동안에 만약 바로 전의 비교 시간 간격 동안에 입력 커패시터가 방전되지 않았다는 것을 비교기가 나타내면, 제어 회로는 증분적 방전으로 입력 커패시터를 방전시키는 것을 특징으로 하는 아날로그-디지털 변환기.
  13. 제 11 항에 있어서,
    동적 검출 회로는 제 1 및 제 2 FET의 드레인 전극과 전원 사이에 접속된 전류 미러 회로를 더 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  14. 제 13 항에 있어서,
    전류 미러는, 소스 전극은 전원에 그리고 드레인 전극은 제 2 FET와 비교기의 제 1 입력 단자에 접속되는 제 3 FET와 그리고 소스 전극은 전원에, 드레인 전극은 제 1 FET의 드레인 전극에, 그리고 게이트 전극은 제 3 FET의 게이트 전극과 제 4 FET의 드레인 전극에 접속되는 제 4 FET를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  15. 제 11 항에 있어서,
    제 1 및 제 2 트랜지스터는 제 2 도전형 기판에 확산된 제 1 도전형의 웰(well)에 형성되는 것을 특징으로 하는 아날로그-디지털 변환기.
  16. 아날로그-디지털 변환기에 있어서,
    제 2 단자는 접지에 접속되고, 아날로그 신호의 현재 전압 레벨에 따라서 커패시터를 충전하기 위해 제 1 단자는 아날로그 신호에 접속된 제 1 커패시터와;
    (a) 제 1 커패시터 양단의 전압이 기준 전압 보다 높을 때는 제 1 신호를,
    (b) 제 1 커패시터 양단의 전압이 기준 전압 보다 낮을 때는 제 2 신호를, 그리고
    (c) 제 1 커패시터 양단의 전압이 기준 전압과 같을 때는 제 3 신호를 발생시키기 위해, 제 1 커패시터의 제 1 단자에 접속된 하나의 입력 단자와 기준 전압에 접속되는 또 다른 입력 단자를 가지는 비교기와; 그리고
    제 3 신호가 생성될 때까지 제 2 신호가 생성되면 제 1 커패시터에 전하의 증분을 공급하고 제 3 신호가 발생될 때까지 제 1 신호가 발생되면 제 1 커패시터로부터 전하의 증분을 제거하는 전자 제어 회로를 포함하고,
    상기 전자 제어 회로는 전하 증분과 감소의 횟수를 카운트하여 아날로그 신호의 현재 전압 레벨에 상응하는 디지털 값을 생성하는 것을 특징으로 하는 아날로그-디지털 변환기.
  17. 제 16 항에 있어서,
    전하의 증분을 축전하는 제 2 커패시터와 그리고
    제 2 커패시터에 접속된 다수의 스위치들을 더 포함하고,
    상기 전자 제어 회로는 비교기의 출력에 따라 다양한 상태들 사이에서 제 2 커패시터를 교대로 스위칭하는 것을 특징으로 하는 아날로그-디지털 변환기.
  18. 제 16 항에 있어서,
    비교기가 제 1 신호를 발생시키면, 상기 전자 제어 회로는 제어 신호를 생성하여 스위치들을 잇따라 작동시켜 전원과 접지 사이에 제 2 커패시터를 접속시킨 다음에 제 2 커패시터를 제 1 커패시터에 접속하여 제 3 신호가 생성될 때까지 제 1 커패시터로부터 전하의 증분을 제거하는 것을 특징으로 하는 아날로그-디지털 변환기.
  19. 제 16 항에 있어서,
    비교기가 제 2 신호를 생성하면, 제 3 신호가 생성될 때까지 상기 제어 회로는 제어 신호를 생성하여 스위치를 작동시켜 전원과 접지 사이에 제 2 커패시터를 접속한 다음에 제 2 커패시터를 제 1 커패시터에 접속하여 제 1 커패시터로부터의 전하 증분을 부가하는 것을 특징으로 하는 아날로그-디지털 변환기.
  20. 제 16 항에 있어서,
    기준 전압은 0이 아닌 전압인 것을 특징으로 하는 아날로그-디지털 변환기.
  21. 제 16 항에 있어서,
    다수의 아날로그 신호를 수신하고 그리고 전자 제어 회로로부터 수신한 제어 신호에 응답하여 제 1 커패시터와 접속하기 위해, 수신한 아날로그 신호들 중 하나를 선택하는 멀티플렉서를 더 포함하고,
    제 1 커패시터가 선택된 아날로그 신호의 현재 전압 레벨과 같은 레벨로 충전된 후, 전자 제어 회로는 멀티플렉서가 제 1 커패시터로부터 아날로그 신호를 단선시키도록 하는 것을 특징으로 하는 아날로그-디지털 변환기.
  22. 제 18 항에 있어서,
    각 스위치는 절연 게이트 전계 효과 트랜지스터(FET)인 것을 특징으로 하는 아날로그-디지털 변환기.
  23. 제 19 항에 있어서,
    각 스위치는 절연 게이트 전계 효과 트랜지스터(FET)인 것을 특징으로 하는 아날로그-디지털 변환기.
  24. 아날로그 신호를 디지털 신호로 변환하는 방법에 있어서,
    아날로그 신호의 현재 전압 레벨에 따라서 제 1 커패시터를 충전하는 단계와;
    제 1 커패시터 양단의 전압을 기준 전압과 비교하는 단계와;
    커패시터 양단의 전압이 기준 전압 보다 낮으면 전하의 증분을 제 1 커패시터에 공급하고 제 1 커패시터 양단의 전압이 기준 전압 보다 높으면 전하의 증분을 제거하는 단계와; 그리고
    아날로그 신호의 현재 전압 레벨에 상응하는 디지털 값을 생성하기 위해 전하의 증분 또는 감소의 횟수를 카운트하는 단계를 포함하는 것을 특징으로 하는 아날로그 신호를 디지털 신호로 변환하는 방법.
  25. 제 24 항에 있어서,
    전하의 증분은 제 1 커패시터 양단의 전하가 기준 전압과 같아질 때까지 공급되는 것을 특징으로 하는 아날로그 신호를 디지털 신호로 변환하는 방법.
  26. 제 24 항에 있어서,
    전하의 증분은 제 1 커패시터 양단의 전하가 기준 전압과 같아 질 때까지 제거되는 것을 특징으로 하는 아날로그 신호를 디지털 신호로 변환하는 방법.
  27. 제 24 항에 있어서,
    제 1 커패시터가 방전되면 전하 증분의 공급을 중지한 다음에 카운팅 단계를 실행하는 단계를 더 포함하는 것을 특징으로 하는 아날로그 신호를 디지털 신호로변환하는 방법.
KR10-1998-0706859A 1996-03-01 1997-02-26 아날로그신호를디지털형식으로변환하는방법및장치 Expired - Fee Related KR100349191B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/609,715 1996-03-01
US08/609,715 US5748134A (en) 1996-03-01 1996-03-01 Method and apparatus for converting an analog signal into digital format
US8/609,715 1996-03-01

Publications (2)

Publication Number Publication Date
KR19990087437A KR19990087437A (ko) 1999-12-27
KR100349191B1 true KR100349191B1 (ko) 2003-01-06

Family

ID=24442025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0706859A Expired - Fee Related KR100349191B1 (ko) 1996-03-01 1997-02-26 아날로그신호를디지털형식으로변환하는방법및장치

Country Status (10)

Country Link
US (1) US5748134A (ko)
EP (1) EP0883932B1 (ko)
JP (1) JP3902791B2 (ko)
KR (1) KR100349191B1 (ko)
CN (1) CN1212793A (ko)
AU (1) AU711958B2 (ko)
CA (1) CA2243976A1 (ko)
DE (1) DE69702596T2 (ko)
ID (1) ID16354A (ko)
WO (1) WO1997032401A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240178870A (ko) 2023-06-23 2024-12-31 주식회사 티디그룹 차량의 대시보드 및 전자장치를 보호하는 커버

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025695A (en) * 1997-07-09 2000-02-15 Friel; Daniel D. Battery operating system
US6449669B1 (en) 1999-08-30 2002-09-10 Intel Corporation Method and apparatus for providing bimodal voltage references for differential signaling
US6366231B1 (en) * 2000-04-10 2002-04-02 General Electric Company Integrate and fold analog-to-digital converter with saturation prevention
US6559689B1 (en) 2000-10-02 2003-05-06 Allegro Microsystems, Inc. Circuit providing a control voltage to a switch and including a capacitor
US20030179123A1 (en) * 2002-03-22 2003-09-25 Devilbiss Alan D. Analog-to-digital conversion using a counter
US7518540B2 (en) * 2002-07-31 2009-04-14 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
WO2004013971A1 (en) * 2002-07-31 2004-02-12 Augusto Carlos J R P Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwith
US7319423B2 (en) * 2002-07-31 2008-01-15 Quantum Semiconductor Llc Multi-mode ADC and its application to CMOS image sensors
US7095354B2 (en) * 2004-08-12 2006-08-22 General Electric Company Very linear wide-range pipelined charge-to-digital converter
US7164379B1 (en) 2005-11-30 2007-01-16 General Electric Company Pipeline analog to digital converter
US20080001095A1 (en) * 2006-06-29 2008-01-03 Oliver Richard Astley Adaptive imaging system
JP4929060B2 (ja) * 2006-07-14 2012-05-09 ローム株式会社 アナログ／ディジタル変換器、照度センサ、照明装置、電子機器
US7388534B2 (en) * 2006-07-20 2008-06-17 General Electric Company Adaptive data acquisition for an imaging system
US7679369B2 (en) * 2006-10-06 2010-03-16 Enerdel, Inc. System and method to measure series-connected cell voltages using a flying capacitor
DE102007036973A1 (de) 2007-02-24 2008-09-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Pixelzelle, Verfahren zum Betreiben einer Pixelzelle, Verfahren zum Bestimmen einer Position eines Maximums einer Hüllkurve eines analogen amplituden-modulierten Signals, Vorrichtung zum Bestimmen einer Ladungsmenge, Vorrichtung und Verfahren zum Bestimmen einer Ladungsmenge auf einem kapazitiven Element, Vorrichtung und Verfahren und Setzen eines Schaltungsknotens auf eine vorbestimmte Spannung, Vorrichtung und Verfahren zum ladungsbasierten analog-/digital-Wandeln und Vorrichtung und Verfahren zur ladungsbasierten Signalverarbeitung
KR101021845B1 (ko) * 2008-12-22 2011-03-17 한국항공우주연구원 위성체의 아날로그 데이터 획득장치
US8008970B1 (en) 2010-06-07 2011-08-30 Skyworks Solutions, Inc. Apparatus and method for enabled switch detection
JP5823624B2 (ja) * 2012-09-14 2015-11-25 シャープ株式会社 アナログ−デジタル変換回路、センサ装置、携帯電話およびデジタルカメラ
CN107607083A (zh) * 2016-07-12 2018-01-19 郑樯 一种恒流电容积分计时器
US10862391B2 (en) 2017-03-31 2020-12-08 Teledyne Dalsa B.V. Analog-to-digital converter using charge packets
US10771082B1 (en) * 2019-09-04 2020-09-08 Stmicroelectronics International N.V. Circuitry for low input charge analog to digital conversion
CN112260216B (zh) * 2020-11-06 2025-04-25 北京奕斯伟计算技术股份有限公司 过流保护电路、方法、时钟信号生成电路和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585634A (en) * 1968-07-31 1971-06-15 Tyco Instr Division Inc Cyclically operating analog to digital converter
US3906488A (en) * 1974-02-14 1975-09-16 Univ California Reversible analog/digital (digital/analog) converter
US4065766A (en) * 1976-03-18 1977-12-27 General Electric Company Analog-to-digital converter
US4250494A (en) * 1979-07-09 1981-02-10 General Electric Company Charge transfer analog-to-digital converter with precise charge control
JPS6089131A (ja) * 1983-10-20 1985-05-20 Fujitsu Ten Ltd アナログ／デジタル変換方法
US4647906A (en) * 1985-06-28 1987-03-03 Burr-Brown Corporation Low cost digital-to-analog converter with high precision feedback resistor and output amplifier
FR2622375B1 (fr) * 1987-10-21 1990-02-02 Commissariat Energie Atomique Convertisseur analogique numerique a grande dynamique
US5291197A (en) * 1988-07-13 1994-03-01 Nec Corporation One-chip data processor with built-in A/D converter for automatically repeating A/D conversions without instructions from a CPU
US4940981A (en) * 1989-02-08 1990-07-10 Burr-Brown Corporation Dual analog-to-digital converter with single successive approximation register
US4947169A (en) * 1989-10-24 1990-08-07 Burr-Brown Corporation Dummy/trim DAC for capacitor digital-to-analog converter
GB9014679D0 (en) * 1990-07-02 1990-08-22 Sarnoff David Res Center Sequential successive approximation a/d converter
JPH0629850A (ja) * 1992-05-11 1994-02-04 Takayama:Kk Ａ／ｄコンバータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240178870A (ko) 2023-06-23 2024-12-31 주식회사 티디그룹 차량의 대시보드 및 전자장치를 보호하는 커버

Also Published As

Publication number Publication date
CN1212793A (zh) 1999-03-31
AU711958B2 (en) 1999-10-28
JP2000506330A (ja) 2000-05-23
CA2243976A1 (en) 1997-09-04
WO1997032401A1 (en) 1997-09-04
JP3902791B2 (ja) 2007-04-11
KR19990087437A (ko) 1999-12-27
US5748134A (en) 1998-05-05
EP0883932B1 (en) 2000-07-19
AU2189597A (en) 1997-09-16
DE69702596T2 (de) 2001-04-19
EP0883932A1 (en) 1998-12-16
ID16354A (id) 1997-09-25
DE69702596D1 (de) 2000-08-24

Similar Documents

Publication Publication Date Title
KR100349191B1 (ko) 아날로그신호를디지털형식으로변환하는방법및장치
US4165642A (en) Monolithic CMOS digital temperature measurement circuit
US4473759A (en) Power sensing circuit and method
EP0373693B1 (en) Generator of drive signals for transistors connected in a half-bridge configuration
US10700594B2 (en) Power conversion device
CN108052149A (zh) 信号发生电路
KR960005196B1 (ko) 비교기 회로
JP3827403B2 (ja) 電流スイッチ回路及びそれを利用したｐｌｌ回路
US11041765B2 (en) Temperature sensor and modulation circuit for voltage to duty-cycle conversion of the same
US9000810B2 (en) Quantizer, comparator circuit, and semiconductor integrated circuit
US6064240A (en) Comparator circuit with low current consumption
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
EP1109317A1 (en) A controller oscillator system and method
EP0144759A2 (en) Sample and hold circuit
EP0020717B1 (en) Interval timer circuit
WO2022146957A1 (en) Mathematical function circuit
US6762628B2 (en) Method for operating a comparator and a pre-amplifier of an integrated circuit, which pre-amplifier is connected in series to the comparator, as well as an integrated circuit arrangement comprising a comparator and a pre-amplifier which is connected in series to the comparator
EP1101286B1 (en) A level converter provided with slew-rate controlling means
US12287356B2 (en) Voltage hold circuit, voltage monitoring circuit, and semiconductor integrated circuit
US3539899A (en) Third electrode sensing circuit for on-off battery charging
US6215333B1 (en) Comparator for a wide supply voltage range
JPH07202701A (ja) 積分回路及びそれを用いたバッテリチャージャ
US7103330B2 (en) Method of transmitting information between an information transmitter and an information receiver
JP2573607B2 (ja) ピ−ク電圧保持回路
EP1430314A1 (en) A minimum detector

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19980901

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19991029

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010730

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020805

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020806

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee