JP2000349224A - 球面半導体接続基板及びこれを用いた球面半導体実装構造 - Google Patents
球面半導体接続基板及びこれを用いた球面半導体実装構造Info
- Publication number
- JP2000349224A JP2000349224A JP11154599A JP15459999A JP2000349224A JP 2000349224 A JP2000349224 A JP 2000349224A JP 11154599 A JP11154599 A JP 11154599A JP 15459999 A JP15459999 A JP 15459999A JP 2000349224 A JP2000349224 A JP 2000349224A
- Authority
- JP
- Japan
- Prior art keywords
- spherical
- spherical semiconductor
- semiconductor
- mounting structure
- semiconductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1017—Shape being a sphere
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】部品数とコストを抑え容易且つ確実に接続で
き、少ないスペースで済む球面半導体接続基板と、これ
を用いた球面半導体実装構造を提供する。 【解決手段】互いに平行な第一の主面8と第二の主面9
とを有する基板であり、上記第一の主面8に形成した球
面半導体1を実装する実装部10に設けた円環状の第一
面側端子12,12,…と、上記第二の主面9に形成した
球面半導体1を実装する実装部14に設けた円環状の第
二面側端子16,16,…と、を有する、球面半導体接続
基板6。この接続基板6を介して、複数の球面半導体1
を主面8,9上に実装した球面半導体実装構造19も含
まれる。
き、少ないスペースで済む球面半導体接続基板と、これ
を用いた球面半導体実装構造を提供する。 【解決手段】互いに平行な第一の主面8と第二の主面9
とを有する基板であり、上記第一の主面8に形成した球
面半導体1を実装する実装部10に設けた円環状の第一
面側端子12,12,…と、上記第二の主面9に形成した
球面半導体1を実装する実装部14に設けた円環状の第
二面側端子16,16,…と、を有する、球面半導体接続
基板6。この接続基板6を介して、複数の球面半導体1
を主面8,9上に実装した球面半導体実装構造19も含
まれる。
Description
【0001】
【発明の属する技術分野】本発明は、複数の球面半導体
間を接続する球面半導体接続基板、及びこれを用いた球
面半導体実装構造に関する。
間を接続する球面半導体接続基板、及びこれを用いた球
面半導体実装構造に関する。
【0002】
【従来の技術】従来の半導体は、ウェハ上において集積
回路を形成した多数の素子を個別に切り出して封着した
平面構造のものが一般的である。これに対し、近年では
本体が球形の球面半導体が提案されている。係る球面半
導体40は、図5(A)に示すように、シリコン単結晶か
らなる直径約1mmの球形の本体42の球面上に図示し
ない集積回路が形成され、上記本体42の底部付近には
上記回路と導通する略球形のバンプ44が複数個リング
状に配置されている。
回路を形成した多数の素子を個別に切り出して封着した
平面構造のものが一般的である。これに対し、近年では
本体が球形の球面半導体が提案されている。係る球面半
導体40は、図5(A)に示すように、シリコン単結晶か
らなる直径約1mmの球形の本体42の球面上に図示し
ない集積回路が形成され、上記本体42の底部付近には
上記回路と導通する略球形のバンプ44が複数個リング
状に配置されている。
【0003】一対の球面半導体40,40を導通するに
は、図5(B)に示すように、両者のバンプ44,44を
図示しないハンダにより接続して行われる。しかしなが
ら、バンプ44は、それぞれ本体42の球面上に突設さ
れているので、互いに接続できる数が制限される。従っ
て、球面半導体40,40の前記回路の機能を十分に発
揮することができなくなる場合がある。しかも、球面半
導体40,40は、球形の本体42同士であるため、両
者の位置決めが困難であり、バンプ44,44間のハン
ダ付け作業が煩雑になる、という問題があった。
は、図5(B)に示すように、両者のバンプ44,44を
図示しないハンダにより接続して行われる。しかしなが
ら、バンプ44は、それぞれ本体42の球面上に突設さ
れているので、互いに接続できる数が制限される。従っ
て、球面半導体40,40の前記回路の機能を十分に発
揮することができなくなる場合がある。しかも、球面半
導体40,40は、球形の本体42同士であるため、両
者の位置決めが困難であり、バンプ44,44間のハン
ダ付け作業が煩雑になる、という問題があった。
【0004】係る問題を解決するため、図5(C)に示す
ように、アダプタ50を介して一対の球面半導体40,
40を導通することも提案されている。このアダプタ5
0は、筒形の本体52、その上下に開口する半球形の凹
部54、及び両者の間を連通する中空部56とを有す
る。図5(C)に示すように、球面半導体40をアダプタ
50の各凹部54内に挿入し、本体42,42のバンプ
46,46を導線48,48で接続することにより、各球
面半導体40の本体42における任意の位置に存在する
バンプ46同士を確実に接続することができる(米国特
許第5,877,943号公報参照)。
ように、アダプタ50を介して一対の球面半導体40,
40を導通することも提案されている。このアダプタ5
0は、筒形の本体52、その上下に開口する半球形の凹
部54、及び両者の間を連通する中空部56とを有す
る。図5(C)に示すように、球面半導体40をアダプタ
50の各凹部54内に挿入し、本体42,42のバンプ
46,46を導線48,48で接続することにより、各球
面半導体40の本体42における任意の位置に存在する
バンプ46同士を確実に接続することができる(米国特
許第5,877,943号公報参照)。
【0005】
【発明が解決すべき課題】しかしながら、前記アダプタ
50は、一対の球面半導体40同士を接続する毎に必要
となり、部品数が増えコスト高を招く。しかも、球面半
導体40,40間にスペースを要するため、半導体に対
する小型化の要請に対応できない、という問題がある。
本発明は、従来の技術における上述した問題点を解決
し、複数の球面半導体同士の接続を、部品数とコストを
抑えて容易且つ確実に接続できると共に、少ないスペー
スで済む球面半導体接続基板と、これを用いた球面半導
体実装構造を提供することを課題とする。
50は、一対の球面半導体40同士を接続する毎に必要
となり、部品数が増えコスト高を招く。しかも、球面半
導体40,40間にスペースを要するため、半導体に対
する小型化の要請に対応できない、という問題がある。
本発明は、従来の技術における上述した問題点を解決
し、複数の球面半導体同士の接続を、部品数とコストを
抑えて容易且つ確実に接続できると共に、少ないスペー
スで済む球面半導体接続基板と、これを用いた球面半導
体実装構造を提供することを課題とする。
【0006】
【課題を解決するための手段】本発明は、球面半導体同
士の間に両者を導通する端子を両主面に有する平坦な接
続基板を介在することに着想して成されたものである。
即ち、本発明の球面半導体接続基板は、互いに平行な第
一の主面と第二の主面とを有する基板であって、上記第
一の主面に形成した球面半導体を実装するための第一面
側端子と、上記第二の主面に形成した球面半導体を実装
するための第二面側端子と、を有する、ことを特徴とす
る。
士の間に両者を導通する端子を両主面に有する平坦な接
続基板を介在することに着想して成されたものである。
即ち、本発明の球面半導体接続基板は、互いに平行な第
一の主面と第二の主面とを有する基板であって、上記第
一の主面に形成した球面半導体を実装するための第一面
側端子と、上記第二の主面に形成した球面半導体を実装
するための第二面側端子と、を有する、ことを特徴とす
る。
【0007】これによれば、互いに平行な第一・第二の
主面に設けた第一・第二面側端子を介して、球面半導体
同士間の接続を容易且つ確実に行えると共に、球面半導
体同士間のスペースも少なくて済む。しかも、上記接続
基板は、比較的簡単な構造により形成できるのでコスト
も嵩張らず、各主面の面積を任意に設定できるため、各
主面に複数で任意数の球面半導体を実装することができ
る。従って、所要数の球面半導体を所望の機能に応じて
自在且つコンパクトに組み合せることが、容易に行え
る。尚、接続基板には樹脂製又はセラミック製の何れも
含まれる。また、接続基板の内部には、両主面の各端子
を導通する導体を形成するだけでなく、任意パターンの
配線層を内設して、両主面の各端子と接続することも可
能である。
主面に設けた第一・第二面側端子を介して、球面半導体
同士間の接続を容易且つ確実に行えると共に、球面半導
体同士間のスペースも少なくて済む。しかも、上記接続
基板は、比較的簡単な構造により形成できるのでコスト
も嵩張らず、各主面の面積を任意に設定できるため、各
主面に複数で任意数の球面半導体を実装することができ
る。従って、所要数の球面半導体を所望の機能に応じて
自在且つコンパクトに組み合せることが、容易に行え
る。尚、接続基板には樹脂製又はセラミック製の何れも
含まれる。また、接続基板の内部には、両主面の各端子
を導通する導体を形成するだけでなく、任意パターンの
配線層を内設して、両主面の各端子と接続することも可
能である。
【0008】また、前記第一面側端子と第二面側端子と
が、平面視において各主面上の略同じ位置に形成されて
いる、球面半導体接続基板も含まれる。これによれば、
接続すべき一対の球面半導体同士を最短の距離で容易に
接続できると共に、各主面に実装すべき球面半導体の数
や位置に応じて、第一・第二面側端子を自由に設定する
ことができる。
が、平面視において各主面上の略同じ位置に形成されて
いる、球面半導体接続基板も含まれる。これによれば、
接続すべき一対の球面半導体同士を最短の距離で容易に
接続できると共に、各主面に実装すべき球面半導体の数
や位置に応じて、第一・第二面側端子を自由に設定する
ことができる。
【0009】更に、前記第一面側端子と第二面側端子と
が、平面視において各主面上における球面半導体を実装
する位置で円環状に複数個ずつ形成されている、球面半
導体接続基板も含まれる。これによれば、第一・第二面
側端子が円環状に複数個ずつ形成されているので、実装
すべき球面半導体における底部又は頂部付近にリング状
に突設された複数のバンプと容易に位置合わせできる。
従って、球面半導体の位置決めやハンダ付け作業等を確
実で迅速に行うことが可能となる。
が、平面視において各主面上における球面半導体を実装
する位置で円環状に複数個ずつ形成されている、球面半
導体接続基板も含まれる。これによれば、第一・第二面
側端子が円環状に複数個ずつ形成されているので、実装
すべき球面半導体における底部又は頂部付近にリング状
に突設された複数のバンプと容易に位置合わせできる。
従って、球面半導体の位置決めやハンダ付け作業等を確
実で迅速に行うことが可能となる。
【0010】一方、本発明の球面半導体実装構造は、以
上の球面半導体接続基板を用い、この接続基板における
第一の主面に形成された第一面側端子を介して1又は2
以上の球面半導体のバンプと接続すると共に、上記接続
基板における第二の主面に形成された第二面側端子を介
して1又は2以上の球面半導体のバンプと接続してい
る、ことを特徴とする。これにより、第一・第二の主面
に所望数の球面半導体を任意に位置において実装できる
ので、種々の球面半導体を所望の機能に応じて自在且つ
容易に組み合せることがてきる。従って、各球面半導体
の球面における集積回路を有機的に接続した回路を自在
且つコンパクトに形成することができる。尚、上記球面
半導体実装構造には、複数の接続基板の間とそれらの外
側の各主面に球面半導体を実装した形態も含まれる。こ
の場合、複数の接続基板は互いに平行に配置する他、互
いに直交する姿勢で配設する形態も含まれる。また、隣
接する球面半導体同士を両者のバンプを介して直かに接
続する形態も含まれる。
上の球面半導体接続基板を用い、この接続基板における
第一の主面に形成された第一面側端子を介して1又は2
以上の球面半導体のバンプと接続すると共に、上記接続
基板における第二の主面に形成された第二面側端子を介
して1又は2以上の球面半導体のバンプと接続してい
る、ことを特徴とする。これにより、第一・第二の主面
に所望数の球面半導体を任意に位置において実装できる
ので、種々の球面半導体を所望の機能に応じて自在且つ
容易に組み合せることがてきる。従って、各球面半導体
の球面における集積回路を有機的に接続した回路を自在
且つコンパクトに形成することができる。尚、上記球面
半導体実装構造には、複数の接続基板の間とそれらの外
側の各主面に球面半導体を実装した形態も含まれる。こ
の場合、複数の接続基板は互いに平行に配置する他、互
いに直交する姿勢で配設する形態も含まれる。また、隣
接する球面半導体同士を両者のバンプを介して直かに接
続する形態も含まれる。
【0011】
【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1(A)は、球面半導体
1を実装する本発明の球面半導体接続基板6を示す。上
記接続基板6は、図1(A)に示すように、板状の本体7
に互いに平行な第一の主面8と第二の主面9とを有す
る。第一の主面8上には、球面半導体1の実装部10
が、図示のように前後2列で左右に3列配置されてい
る。各実装部10は、6個の第一面側端子12を互いに
円環状に突設したものである。各端子12は、図1(A)
に示すように、球面半導体1の本体2における底部付近
に水平方向に沿って突設された略球形を呈する複数のバ
ンプ4と、個別にハンダ付けされる。
な形態を図面と共に説明する。図1(A)は、球面半導体
1を実装する本発明の球面半導体接続基板6を示す。上
記接続基板6は、図1(A)に示すように、板状の本体7
に互いに平行な第一の主面8と第二の主面9とを有す
る。第一の主面8上には、球面半導体1の実装部10
が、図示のように前後2列で左右に3列配置されてい
る。各実装部10は、6個の第一面側端子12を互いに
円環状に突設したものである。各端子12は、図1(A)
に示すように、球面半導体1の本体2における底部付近
に水平方向に沿って突設された略球形を呈する複数のバ
ンプ4と、個別にハンダ付けされる。
【0012】尚、球面半導体1は、図1(A)に示すよう
に、シリコン単結晶からなる直径約1mmの球形の本体
2の球面上に集積回路が形成され、本体2の底部付近に
は係る回路と導通する略球形で複数のバンプ4がリング
状に配置されている。図1(B)に示すように、第二の主
面9にも、平面視で上記各実装部10と同じ位置に同数
の実装部14が配置され、各実装部14も6個の第二面
側端子16を互いに円環状に突設している。図示のよう
に、主面8,9上の端子12,16は、本体7を貫通する
1つの導体11における両端部分により形成されてい
る。尚、端子12,16の表面には、予めNiメッキ層
及びAuメッキ層がこの順で薄く被覆されている。係る
接続基板6は、例えば次のようにして形成される。
に、シリコン単結晶からなる直径約1mmの球形の本体
2の球面上に集積回路が形成され、本体2の底部付近に
は係る回路と導通する略球形で複数のバンプ4がリング
状に配置されている。図1(B)に示すように、第二の主
面9にも、平面視で上記各実装部10と同じ位置に同数
の実装部14が配置され、各実装部14も6個の第二面
側端子16を互いに円環状に突設している。図示のよう
に、主面8,9上の端子12,16は、本体7を貫通する
1つの導体11における両端部分により形成されてい
る。尚、端子12,16の表面には、予めNiメッキ層
及びAuメッキ層がこの順で薄く被覆されている。係る
接続基板6は、例えば次のようにして形成される。
【0013】例えばポリイミド樹脂等からなる基板を本
体7とし、所定の位置にレーザで貫通孔を形成した後、
主面8,9上と各貫通孔内に無電解銅メッキ及び電解銅
メッキを施す。次いで、主面8,9上に感光性樹脂を被
覆し、露光・現像を施すことにより、各貫通孔の上下端
の開口部上にのみエッチングレジストを残留させる。そ
して、主面8,9上に露出した銅メッキ層をエッチング
して除去することにより、本体7を貫通し且つ主面8,
9上に第一・第二面側端子12,16を有する導体11,
11,…が所定の位置に形成された接続基板6を形成す
ることができる。尚、上記貫通孔内に、導電性ペースト
等を印刷することにより、第一・第二面側端子12,1
6を両端に有する導体11を形成することも可能であ
る。
体7とし、所定の位置にレーザで貫通孔を形成した後、
主面8,9上と各貫通孔内に無電解銅メッキ及び電解銅
メッキを施す。次いで、主面8,9上に感光性樹脂を被
覆し、露光・現像を施すことにより、各貫通孔の上下端
の開口部上にのみエッチングレジストを残留させる。そ
して、主面8,9上に露出した銅メッキ層をエッチング
して除去することにより、本体7を貫通し且つ主面8,
9上に第一・第二面側端子12,16を有する導体11,
11,…が所定の位置に形成された接続基板6を形成す
ることができる。尚、上記貫通孔内に、導電性ペースト
等を印刷することにより、第一・第二面側端子12,1
6を両端に有する導体11を形成することも可能であ
る。
【0014】図2(A)は、接続基板6の各実装部10,
14に球面半導体1を個別に実装した球面半導体実装構
造19を示す。この実装構造19は、第一・第二主面
8,9の各実装部10,14における第一・第二面側端
子12,16に、球面半導体1の本体2における底部又
は頂部付近のバンプ4を接触させ、ハンダ付けしたもの
である。また、主面8,9上に実装された隣接する球面
半導体1,1は、両者の本体2の周側面に突設されたバ
ンプ4同士がハンダ5を介して接続されている。
14に球面半導体1を個別に実装した球面半導体実装構
造19を示す。この実装構造19は、第一・第二主面
8,9の各実装部10,14における第一・第二面側端
子12,16に、球面半導体1の本体2における底部又
は頂部付近のバンプ4を接触させ、ハンダ付けしたもの
である。また、主面8,9上に実装された隣接する球面
半導体1,1は、両者の本体2の周側面に突設されたバ
ンプ4同士がハンダ5を介して接続されている。
【0015】図2(B)は、接続基板6の主面8,9上に
球面半導体1,1をハンダ付けした状態を示す。即ち、
各実装部10,14の第一・第二面側端子12,16の
表面にハンダペーストを塗布した後、これらに球形半導
体1の各バンプ4を押付けハンダ18により、端子1
2,16とバンプ4とを固着して接続したものである。
尚、上記と逆に各バンプ4の表面にハンダペーストを塗
布した後、これらを端子12,16に押付けても良い。
また、隣接する球面半導体1,1間のハンダ5は、上記
ハンダ付けに先立って予め行ってことが実用上の点から
望ましい。
球面半導体1,1をハンダ付けした状態を示す。即ち、
各実装部10,14の第一・第二面側端子12,16の
表面にハンダペーストを塗布した後、これらに球形半導
体1の各バンプ4を押付けハンダ18により、端子1
2,16とバンプ4とを固着して接続したものである。
尚、上記と逆に各バンプ4の表面にハンダペーストを塗
布した後、これらを端子12,16に押付けても良い。
また、隣接する球面半導体1,1間のハンダ5は、上記
ハンダ付けに先立って予め行ってことが実用上の点から
望ましい。
【0016】以上のような接続基板6及びこれを用いた
実装構造19によれば、接続基板6を介して複数の球面
半導体1,1間の接続を容易且つ確実に行えると共に、
球面半導体1,1間のスペースも少なくて済む。しか
も、同じ主面8,9上に実装された隣接しない球面半導
体1,1同士であっても、例えば主面8,9上に形成し
た図示しない配線により互いに接続することができる。
また、接続基板6を挟んで平面視で互いに重複する実装
部10,14に位置する球面半導体1,1間の導通も確実
に取ることができる。更に、上記接続基板6は、比較的
簡単な構造により形成されているのでコストも嵩張ら
ず、主面8,9の面積を任意に設定できるため、主面
8,9上に複数で任意数の球面半導体1を容易に実装す
ることができる。しかも、球面半導体1,1間のスペー
スも少なくて済むので、全体がコンパクトで所要数の球
面半導体1を効率良く実装した球面半導体実装構造19
を得ることができる。
実装構造19によれば、接続基板6を介して複数の球面
半導体1,1間の接続を容易且つ確実に行えると共に、
球面半導体1,1間のスペースも少なくて済む。しか
も、同じ主面8,9上に実装された隣接しない球面半導
体1,1同士であっても、例えば主面8,9上に形成し
た図示しない配線により互いに接続することができる。
また、接続基板6を挟んで平面視で互いに重複する実装
部10,14に位置する球面半導体1,1間の導通も確実
に取ることができる。更に、上記接続基板6は、比較的
簡単な構造により形成されているのでコストも嵩張ら
ず、主面8,9の面積を任意に設定できるため、主面
8,9上に複数で任意数の球面半導体1を容易に実装す
ることができる。しかも、球面半導体1,1間のスペー
スも少なくて済むので、全体がコンパクトで所要数の球
面半導体1を効率良く実装した球面半導体実装構造19
を得ることができる。
【0017】図3(A)は、異なる形態の球面半導体接続
基板20と実装構造20aを示す。接続基板20は、図
3(A)に示すように、ガラス−エポキシ樹脂等からなる
コア基板22と、その上下に樹脂絶縁層24及びソルダ
ーレジスト層28を対称に有する。上記コア基板22に
は、スルーホール導体23が貫通し、コア基板22の上
・下面における配線層25,25を導通する。また、各
絶縁層24の上に形成された配線層27と上記配線層2
5とは、ビア導体26を介して導通される。更に、上記
配線層27からソルダーレジスト層28を貫通して第一
・第二の主面8,9上にハンダからなる第一・第二面側
端子29,29がそれぞれ円環状に突設されている。
基板20と実装構造20aを示す。接続基板20は、図
3(A)に示すように、ガラス−エポキシ樹脂等からなる
コア基板22と、その上下に樹脂絶縁層24及びソルダ
ーレジスト層28を対称に有する。上記コア基板22に
は、スルーホール導体23が貫通し、コア基板22の上
・下面における配線層25,25を導通する。また、各
絶縁層24の上に形成された配線層27と上記配線層2
5とは、ビア導体26を介して導通される。更に、上記
配線層27からソルダーレジスト層28を貫通して第一
・第二の主面8,9上にハンダからなる第一・第二面側
端子29,29がそれぞれ円環状に突設されている。
【0018】図3(A)に示すように、接続基板20にお
ける主面8,9上の第一・第二面側端子29,29に
は、球面半導体1,1のバンプ4,4がハンダ付けされて
接続されている。係る接続基板20によれば、複数の球
面半導体1同士を単に接続するだけでなく、各球面半導
体1の回路と上記基板20内の配線層25,27とも接
続できるので、両者の機能を併用して活用することが可
能となる。また、接続基板20を挟んで平面視で互いに
異なる位置に実装される球面半導体1,1間の導通も自
在且つ確実に取ることができる。従って、一層機能的に
優れた球面半導体実装構造20aを形成することが可能
となる。しかも、接続基板20では、主面8,9におけ
る第一・第二面側端子29,29は平面視で互いに異な
る任意の位置に設定できるので、設計の自由度も高めら
れる。
ける主面8,9上の第一・第二面側端子29,29に
は、球面半導体1,1のバンプ4,4がハンダ付けされて
接続されている。係る接続基板20によれば、複数の球
面半導体1同士を単に接続するだけでなく、各球面半導
体1の回路と上記基板20内の配線層25,27とも接
続できるので、両者の機能を併用して活用することが可
能となる。また、接続基板20を挟んで平面視で互いに
異なる位置に実装される球面半導体1,1間の導通も自
在且つ確実に取ることができる。従って、一層機能的に
優れた球面半導体実装構造20aを形成することが可能
となる。しかも、接続基板20では、主面8,9におけ
る第一・第二面側端子29,29は平面視で互いに異な
る任意の位置に設定できるので、設計の自由度も高めら
れる。
【0019】図3(B)は、前記実装構造19又は上記実
装構造20aの応用形態である球面半導体実装構造30
を示す。即ち、この実装構造30は、図3(B)に示すよ
うに、互いに平行に一対の接続基板6(20)を配置し、
各基板6(20)の第一・第二の主面8,9における実装
部10,14を形成する第一・第二面側端子12,16
に対し、球面半導体1の底部及び/又は頂部付近の各バ
ンプ4,4を前記同様にハンダ付けで接続したものであ
る。また、隣接する球面半導体1,1間は、両者の本体
2の周側面に突設したバンプ4同士がハンダ5を介して
接続されている。
装構造20aの応用形態である球面半導体実装構造30
を示す。即ち、この実装構造30は、図3(B)に示すよ
うに、互いに平行に一対の接続基板6(20)を配置し、
各基板6(20)の第一・第二の主面8,9における実装
部10,14を形成する第一・第二面側端子12,16
に対し、球面半導体1の底部及び/又は頂部付近の各バ
ンプ4,4を前記同様にハンダ付けで接続したものであ
る。また、隣接する球面半導体1,1間は、両者の本体
2の周側面に突設したバンプ4同士がハンダ5を介して
接続されている。
【0020】係る球面半導体実装構造30によれば、多
数の球面半導体1を少ないスペースでコンパクトに接続
できる。また、前記接続基板20を球面半導体1,1,…
間に介在させることにより、前記実装構造20aに比べ
て更に一層複雑で優れた機能を発揮せしめることが可能
となる。尚、図3(B)において、接続基板6(20)を3
段以上に併設し、且つ同じ段における主面8,9に実装
される球面半導体1を4個以上にすることも、容易であ
ることは明らかである。
数の球面半導体1を少ないスペースでコンパクトに接続
できる。また、前記接続基板20を球面半導体1,1,…
間に介在させることにより、前記実装構造20aに比べ
て更に一層複雑で優れた機能を発揮せしめることが可能
となる。尚、図3(B)において、接続基板6(20)を3
段以上に併設し、且つ同じ段における主面8,9に実装
される球面半導体1を4個以上にすることも、容易であ
ることは明らかである。
【0021】図4(A)は、異なる形態の球面半導体実装
構造32を示す。即ち、この実装構造32は、図4(A)
に示すように、一枚の接続基板6(20)を水平に配置
し、その第一・第二の主面8,9における実装部10,1
4を形成する第一・第二面側端子12,16に対し、球
面半導体1の底部又は頂部付近の各バンプ4,4を前記
同様にハンダ付けで接続している。また、主面8上の各
実装部10に実装した各球面半導体1の真上に別の球面
半導体1を配置し、両者の頂部又は底部付近の各バンプ
4,4同士を予めハンダ5で接続している。更に、図4
(A)に示すように、上下一対の球面半導体1,1と左右
方向に隣接する上下一対の球面半導体1,1との間に
は、やや小型の接続基板6aが配置されている。そし
て、左右に隣接する球面半導体1,1を第一・第二面側
端子12,16を介して接続している。
構造32を示す。即ち、この実装構造32は、図4(A)
に示すように、一枚の接続基板6(20)を水平に配置
し、その第一・第二の主面8,9における実装部10,1
4を形成する第一・第二面側端子12,16に対し、球
面半導体1の底部又は頂部付近の各バンプ4,4を前記
同様にハンダ付けで接続している。また、主面8上の各
実装部10に実装した各球面半導体1の真上に別の球面
半導体1を配置し、両者の頂部又は底部付近の各バンプ
4,4同士を予めハンダ5で接続している。更に、図4
(A)に示すように、上下一対の球面半導体1,1と左右
方向に隣接する上下一対の球面半導体1,1との間に
は、やや小型の接続基板6aが配置されている。そし
て、左右に隣接する球面半導体1,1を第一・第二面側
端子12,16を介して接続している。
【0022】以上の球面半導体実装構造32は、図4
(A)に示すように、予め上下一対の球面半導体1,1を
ハンダ5により接続したものを3組用意し、係る一対の
球面半導体1,1の組同士を接続基板6aを介して接続
する。次いで、これらの下側に位置する球面半導体1
を、予め主面9上に球面半導体1,1を実装した水平な
接続基板6(20)の主面8上に実装することにより形成
される。即ち、実装構造32は、接続基板6(20)の主
面8,9に複数の球面半導体1が実装され、且つ主面8
の上方で互いに接続された上下一対の球面半導体1,1
をその左右に隣接する球面半導体1,1と接続基板6a
を介して接続している。
(A)に示すように、予め上下一対の球面半導体1,1を
ハンダ5により接続したものを3組用意し、係る一対の
球面半導体1,1の組同士を接続基板6aを介して接続
する。次いで、これらの下側に位置する球面半導体1
を、予め主面9上に球面半導体1,1を実装した水平な
接続基板6(20)の主面8上に実装することにより形成
される。即ち、実装構造32は、接続基板6(20)の主
面8,9に複数の球面半導体1が実装され、且つ主面8
の上方で互いに接続された上下一対の球面半導体1,1
をその左右に隣接する球面半導体1,1と接続基板6a
を介して接続している。
【0023】従って、図4(A)に示すように、接続基板
6(20)の主面8の上方に位置する球面半導体1,1も
多くのバンプ4,4を介して左右に隣接する球面半導体
1と接続することができる。尚、接続基板6aに配線層
25等を内蔵する前記接続基板20を適用できることも
明らかである。また、図4(A)において、最上段の球面
半導体1,1の上に更に接続基板6(20)を水平に配置
し、その主面9を介して当該接続基板6(20)の主面8
上に実装する別の球面半導体1,1と接続できる、こと
も明らかである。
6(20)の主面8の上方に位置する球面半導体1,1も
多くのバンプ4,4を介して左右に隣接する球面半導体
1と接続することができる。尚、接続基板6aに配線層
25等を内蔵する前記接続基板20を適用できることも
明らかである。また、図4(A)において、最上段の球面
半導体1,1の上に更に接続基板6(20)を水平に配置
し、その主面9を介して当該接続基板6(20)の主面8
上に実装する別の球面半導体1,1と接続できる、こと
も明らかである。
【0024】図4(B)は、更に異なる形態の球面半導体
実装構造34を示す。この実装構造34は、図4(B)に
示すように、互いに平行な一対の接続基板6(20)を水
平に配置し、各基板6(20)の第一・第二の主面8,9
における実装部10,14を形成する第一・第二面側端
子12,16に対し、球面半導体1の底部及び/又は頂
部付近の各バンプ4,4を前記同様にハンダ付けで接続
している。また、各接続基板6(20)の上下及びその間
に位置する左右方向に隣接する3つの球面半導体1,1,
1間には、小型の接続基板6bを配置し、その第一・第
二面側端子12,16を介して、左右に隣接する球面半
導体1,1の間を接続している。
実装構造34を示す。この実装構造34は、図4(B)に
示すように、互いに平行な一対の接続基板6(20)を水
平に配置し、各基板6(20)の第一・第二の主面8,9
における実装部10,14を形成する第一・第二面側端
子12,16に対し、球面半導体1の底部及び/又は頂
部付近の各バンプ4,4を前記同様にハンダ付けで接続
している。また、各接続基板6(20)の上下及びその間
に位置する左右方向に隣接する3つの球面半導体1,1,
1間には、小型の接続基板6bを配置し、その第一・第
二面側端子12,16を介して、左右に隣接する球面半
導体1,1の間を接続している。
【0025】係る実装構造34は、予め接続基板6b,
6bを介して3つの球面半導体1を図4(B)において水
平に接続しておき、これらを各接続基板6(20)の第一
・第二の主面8及び/又は主面9に配置し、各実装部1
0,14の第一・第二面側端子12,16に各バンプ
4,4をハンダ付けすることにより得られる。以上の実
装構造34では、多数の球面半導体1を接続基板6(2
0),6bを介して数多くのバンプ4により互いに接続
することができる。また、接続基板6bにも前記接続基
板20を用いることにより、多くの球面半導体1を一段
と機能的に活用することができる。しかも、接続基板6
(20),6bは薄肉であるため、実装構造34全体をコ
ンパクトに納めることも可能となる。尚、実装構造34
は、図4(B)において、水平の接続基板6(20)を3つ
以上としたり、接続基板6bを介して左右方向に球面半
導体1を4つ以上配置できること自明である。また、図
4(B)において、各接続基板6(20)を垂直にし、各接
続基板6bを水平姿勢とした90°回転した形態も実装
構造34に含まれる。
6bを介して3つの球面半導体1を図4(B)において水
平に接続しておき、これらを各接続基板6(20)の第一
・第二の主面8及び/又は主面9に配置し、各実装部1
0,14の第一・第二面側端子12,16に各バンプ
4,4をハンダ付けすることにより得られる。以上の実
装構造34では、多数の球面半導体1を接続基板6(2
0),6bを介して数多くのバンプ4により互いに接続
することができる。また、接続基板6bにも前記接続基
板20を用いることにより、多くの球面半導体1を一段
と機能的に活用することができる。しかも、接続基板6
(20),6bは薄肉であるため、実装構造34全体をコ
ンパクトに納めることも可能となる。尚、実装構造34
は、図4(B)において、水平の接続基板6(20)を3つ
以上としたり、接続基板6bを介して左右方向に球面半
導体1を4つ以上配置できること自明である。また、図
4(B)において、各接続基板6(20)を垂直にし、各接
続基板6bを水平姿勢とした90°回転した形態も実装
構造34に含まれる。
【0026】本発明は、以上において説明した各形態に
限定されるものではない。前記図1(A)において、接続
基板6の主面8における実装部10には、6つの第一面
側端子12を円環状に配置したが、8,10,又は12個
以上の端子12を八角形以上の正多角形を形成する形態
で配置することもできる。また、接続基板6,20の主
面8,9の第一・第二面側端子12,16,29を、平面
視で同心円を呈する2重以上の円環状に配置し、内側の
端子12等を低くし且つ外側の端子12等を高くして突
設した形態とすることも可能である。更に、接続基板
6,20における主面8,9の一方又は双方を中間に段
差を有する形態として、主面8,9間の厚みが一部で異
なる形態も含まれる。
限定されるものではない。前記図1(A)において、接続
基板6の主面8における実装部10には、6つの第一面
側端子12を円環状に配置したが、8,10,又は12個
以上の端子12を八角形以上の正多角形を形成する形態
で配置することもできる。また、接続基板6,20の主
面8,9の第一・第二面側端子12,16,29を、平面
視で同心円を呈する2重以上の円環状に配置し、内側の
端子12等を低くし且つ外側の端子12等を高くして突
設した形態とすることも可能である。更に、接続基板
6,20における主面8,9の一方又は双方を中間に段
差を有する形態として、主面8,9間の厚みが一部で異
なる形態も含まれる。
【0027】また、接続基板6,20は前述した樹脂製
に限らず、1枚又は複数のグリーンシートを積層して、
焼結したセラミック製の接続基板とすることも可能であ
る。この場合、上記グリーンシートの所定の位置に貫通
孔を開設し、この貫通孔内にメタライズインクを充填し
てから焼成する。尚、内部に配線層を設けるには、複数
のグリーンシート間にメタライズインクで所定パターン
の配線層を印刷し、その後で焼成を行う。
に限らず、1枚又は複数のグリーンシートを積層して、
焼結したセラミック製の接続基板とすることも可能であ
る。この場合、上記グリーンシートの所定の位置に貫通
孔を開設し、この貫通孔内にメタライズインクを充填し
てから焼成する。尚、内部に配線層を設けるには、複数
のグリーンシート間にメタライズインクで所定パターン
の配線層を印刷し、その後で焼成を行う。
【0028】
【発明の効果】以上において説明した本発明の球面半導
体接続基板によれば、平行な第一・第二の主面に設けた
第一・第二面側端子を介して、球面半導体同士間の接続
を容易且つ確実に行え、球面半導体同士間のスペースも
少なくて済む。しかも、接続基板は比較的簡単な構造に
より形成できコストも嵩張らず、各主面の面積を任意に
設定できるため、各主面に複数で任意数の球面半導体を
実装することができる。従って、所要数の球面半導体を
所望の機能に応じて自在且つコンパクトに組み合せるこ
とが容易に行える。また、本発明の球面半導体実装構造
によれば、接続基板における第一・第二の主面に所望数
の球面半導体を任意に位置において実装できるので、各
種の球面半導体を所望の機能に応じて自在且容易に組み
合せることがてきる。従って、各球面半導体の球面にお
ける集積回路を有機的に接続した回路を自在且つコンパ
クトに形成できる。
体接続基板によれば、平行な第一・第二の主面に設けた
第一・第二面側端子を介して、球面半導体同士間の接続
を容易且つ確実に行え、球面半導体同士間のスペースも
少なくて済む。しかも、接続基板は比較的簡単な構造に
より形成できコストも嵩張らず、各主面の面積を任意に
設定できるため、各主面に複数で任意数の球面半導体を
実装することができる。従って、所要数の球面半導体を
所望の機能に応じて自在且つコンパクトに組み合せるこ
とが容易に行える。また、本発明の球面半導体実装構造
によれば、接続基板における第一・第二の主面に所望数
の球面半導体を任意に位置において実装できるので、各
種の球面半導体を所望の機能に応じて自在且容易に組み
合せることがてきる。従って、各球面半導体の球面にお
ける集積回路を有機的に接続した回路を自在且つコンパ
クトに形成できる。
【図1】(A)は本発明の球面半導体接続基板とこれに実
装した球面半導体を示す斜視図、(B)は(A)中のB−B
線に沿う断面図。
装した球面半導体を示す斜視図、(B)は(A)中のB−B
線に沿う断面図。
【図2】(A)は図1の接続基板とこれに実装した球面半
導体とからなる本発明の球面半導体実装構造を示す概略
図、(B)は(A)中の一点鎖線部分Bの拡大図。
導体とからなる本発明の球面半導体実装構造を示す概略
図、(B)は(A)中の一点鎖線部分Bの拡大図。
【図3】(A)は異なる形態の球面半導体接続基板及び実
装構造を示す部分断面図、(B)は図2(A)の球面半導体
実装構造の応用形態を示す概略図。
装構造を示す部分断面図、(B)は図2(A)の球面半導体
実装構造の応用形態を示す概略図。
【図4】(A)及び(B)は異なる形態の球面半導体実装構
造を示す概略図。
造を示す概略図。
【図5】(A)は一般的な球面半導体を示す斜視図、(B)
は従来の球面半導体同士の接続形態を示す概略図、(C)
は従来のアダプタにより球面半導体同士を接続した状態
を示す概略図。
は従来の球面半導体同士の接続形態を示す概略図、(C)
は従来のアダプタにより球面半導体同士を接続した状態
を示す概略図。
1…………………………………球面半導体 4…………………………………バンプ 6,6a,6b,20……………球面半導体接続基板 8…………………………………第一の主面 9…………………………………第二の主面 12………………………………第一面側端子 16………………………………第二面側端子 29………………………………第一・第二面側端子 19,20a,30,32,34…球面半導体実装構造
Claims (4)
- 【請求項1】互いに平行な第一の主面と第二の主面とを
有する基板であって、 上記第一の主面に形成した球面半導体を実装するための
第一面側端子と、 上記第二の主面に形成した球面半導体を実装するための
第二面側端子と、を有する、ことを特徴とする球面半導
体接続基板。 - 【請求項2】前記第一面側端子と第二面側端子とが、平
面視において各主面上の略同じ位置に形成されている、 ことを特徴とする請求項1に記載の球面半導体接続基
板。 - 【請求項3】前記第一面側端子と第二面側端子とが、平
面視において各主面上における球面半導体を実装する位
置で円環状に複数個ずつ形成されている、 ことを特徴とする請求項1又は2に記載の球面半導体接
続基板。 - 【請求項4】請求項1乃至3の何れかに記載の球面半導
体接続基板を用い、上記接続基板における第一の主面に
形成された第一面側端子を介して1又は2以上の球面半
導体のバンプと接続すると共に、 上記接続基板における第二の主面に形成された第二面側
端子を介して1又は2以上の球面半導体のバンプと接続
している、 ことを特徴とする球面半導体実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11154599A JP2000349224A (ja) | 1999-06-02 | 1999-06-02 | 球面半導体接続基板及びこれを用いた球面半導体実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11154599A JP2000349224A (ja) | 1999-06-02 | 1999-06-02 | 球面半導体接続基板及びこれを用いた球面半導体実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000349224A true JP2000349224A (ja) | 2000-12-15 |
Family
ID=15587717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11154599A Withdrawn JP2000349224A (ja) | 1999-06-02 | 1999-06-02 | 球面半導体接続基板及びこれを用いた球面半導体実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000349224A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039230A (ja) * | 2003-07-01 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 実装体、光伝送路および光電気回路基板 |
US7136543B2 (en) | 2003-07-01 | 2006-11-14 | Matsushita Electric Industrial Co., Ltd. | Mount assembly, optical transmission line and photoelectric circuit board |
JP2007173335A (ja) * | 2005-12-20 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電子部品 |
-
1999
- 1999-06-02 JP JP11154599A patent/JP2000349224A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039230A (ja) * | 2003-07-01 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 実装体、光伝送路および光電気回路基板 |
US7136543B2 (en) | 2003-07-01 | 2006-11-14 | Matsushita Electric Industrial Co., Ltd. | Mount assembly, optical transmission line and photoelectric circuit board |
JP4510532B2 (ja) * | 2003-07-01 | 2010-07-28 | パナソニック株式会社 | 実装体、光伝送路および光電気回路基板 |
JP2007173335A (ja) * | 2005-12-20 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6952049B1 (en) | Capacitor-built-in type printed wiring substrate, printed wiring substrate, and capacitor | |
JPH0724337B2 (ja) | 多層回路カード構造及びその製造方法 | |
JP3925615B2 (ja) | 半導体モジュール | |
TW595292B (en) | Electronic circuit unit | |
JP2000196240A (ja) | 積層回路基板 | |
JP2000349224A (ja) | 球面半導体接続基板及びこれを用いた球面半導体実装構造 | |
JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
JP2001102743A (ja) | 一枚基板化構造 | |
JP4299087B2 (ja) | プリント配線板 | |
JP5448354B2 (ja) | 配線基板およびその製造方法 | |
JP2943773B2 (ja) | Icパッケージ | |
JP2002043500A (ja) | 配線基板 | |
JPH01216591A (ja) | プリント基板 | |
JPH0237097B2 (ja) | ||
JPH11163489A (ja) | 電子部品の実装構造 | |
US20020166697A1 (en) | Circuit board construction | |
JP2000138328A (ja) | 変換モジュール及びその製造方法 | |
JP2000340706A (ja) | 球面半導体実装用配線基板 | |
JP3822129B2 (ja) | 配線基板 | |
JP3184090B2 (ja) | 集積回路搭載用基板 | |
JPS5814626Y2 (ja) | 多層プリント板 | |
JPS6025910Y2 (ja) | 半導体装置 | |
JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 | |
JP5166890B2 (ja) | 配線基板およびその製造方法 | |
JP2000138325A (ja) | 変換モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070405 |