JP2000346903A - 集積回路装置用のテスト装置 - Google Patents

集積回路装置用のテスト装置

Info

Publication number
JP2000346903A
JP2000346903A JP2000008378A JP2000008378A JP2000346903A JP 2000346903 A JP2000346903 A JP 2000346903A JP 2000008378 A JP2000008378 A JP 2000008378A JP 2000008378 A JP2000008378 A JP 2000008378A JP 2000346903 A JP2000346903 A JP 2000346903A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
ammeter
ammeters
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000008378A
Other languages
English (en)
Other versions
JP4493776B2 (ja
Inventor
Shochu Sai
昌 鑄 崔
Kochin Go
孝 鎭 呉
Taishoku Son
泰 植 孫
Seisho Go
世 章 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000346903A publication Critical patent/JP2000346903A/ja
Application granted granted Critical
Publication of JP4493776B2 publication Critical patent/JP4493776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/12Circuits for multi-testers, i.e. multimeters, e.g. for measuring voltage, current, or impedance at will

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 少数の電圧源及び電流計で複数の集積回路装
置をテストでき、テスト価格をダウンさせうる集積回路
装置用のテスト装置を提供する。 【解決手段】 集積回路装置211と電気的に接続され
る複数個の端子281,282,283を備え、この複
数個の端子281,282,283より少数に設けられ
た電流を測る電流計231を有し、所定電圧を発生する
電圧源221を設け、集積回路装置211のテスト時に
所定電圧を電流計231を介して選択的に複数個の端子
281,282,283に伝達すると同時に電流計23
1を介して所定電圧が伝達されない複数個の端子28
1,282,283のうち一部の端子に所定電圧を直接
伝達する電流計接続制御部261を具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は集積回路装置用のテ
スト装置に係り、特に複数本の電源ピンを具備する集積
回路装置において複数本の電源ピンに流れる電流を測定
するための集積回路装置用のテスト装置に関する。
【0002】
【従来の技術】集積回路装置の製造工程が完了すると集
積回路装置が正常に動作するかを確認するために集積回
路装置のテスト工程が実行される。このテスト工程で
は、テスト装置を用いて集積回路装置の様々な特性を検
査することになる。この従来の集積回路装置用のテスト
装置は、集積回路装置の多様な変数(paramete
r)を測定することによってその機能を確認することで
集積回路装置の一部の機能を検出するように形成されて
いる。図1は、このような従来の集積回路装置用のテス
ト装置を複数本の電源ピンを有する集積回路装置に接続
した状態を示すブロック図である。
【0003】図1に示すように、従来の集積回路装置用
のテスト装置101は、電圧源121,122,12
3、電流計131,132,133、及び端子181,
182,183を具備している。ここで、集積回路装置
111、例えばメモリ及びロジックが併合された集積回
路装置は、電源ピン141,142,143を具備し、
この電源ピン141,142,143を介してメモリ及
びロジックを動作させるための電源電圧(VCC)を外
部から供給している。また、集積回路装置の接地電圧
(GND)ピンは、接地されている。この集積回路装置
111の電源ピン141,142,143に流れる電流
を測定するために電源ピン141,142,143は、
端子181,182,183を介して電流計131,1
32,133と接続され、この電流計131〜133は
電圧源121,122,123と接続される。この際、
各電源ピンには、一つの電流計及び一つの電圧源が接続
されている。
【0004】また、電源ピン141,142,143に
流れる電流を測定するために電圧源121,122,1
23は、電源ピン141,142,143に所定の電源
電圧(VCC)を供給し、電流計131,132,13
3は電源ピン141,142,143に流れる電流を測
定する。電流計131,132,133により測定され
た電流がテスト規定の範囲内に含まれると、集積回路装
置111は正常であり、電源ピン141、142、14
3に流れる電流がテスト規定の範囲内に含まれないと集
積回路装置111は不良として処理される。
【0005】このように従来の集積回路装置用のテスト
装置は、電源ピン141,142,143に流れる電流
を測定するために各電源ピン毎に一つの電圧源及び一つ
の電流計が接続されている。従って、電源ピン141,
142,143の数だけ電圧源及び電流計が必要とな
る。図1に示した集積回路装置111では、電源ピン1
41,142,143の数が3本であるため、電圧源1
21,122,123及び電流計131,132,13
3の数も各々3つになる。
【0006】
【発明が解決しようとする課題】このように従来の集積
回路装置用のテスト装置によれば、一つの集積回路装置
111をテストするためには、電源ピン141,14
2,143と同一な数の電圧源121,122,12
3、及び電流計131,132,133が要求される。
この電圧源121,122,123及び電流計131,
132,133は、値段が高く、特に電流計131,1
32,133は高価なので、一つのテスト装備101に
は限られた所定数の電流計のみを保有するしかない。こ
のため、複数本の電源ピンを備える集積回路装置をテス
トするためには、複数の電圧源及び電流計が要求される
ため、それだけテスト価格が上昇することになる。
【0007】さらに、所定数の電圧源及び電流計を具備
するテスト装置を用いて複数個の集積回路装置を同時に
テストしようとする場合、テスト可能な集積回路装置の
数は極めて制限される。例えば、テスト装置が12台の
電圧源及び電流計を具備して3本の電源ピンの集積回路
装置をテストする場合、テスト装置としては一回に4個
の集積回路装置しかテストできない。これは、集積回路
装置のテスト価格を上昇させる要因となっている。本発
明はこのような課題を解決し、少数の電圧源及び電流計
で複数の集積回路装置をテストでき、テスト価格をダウ
ンさせうる集積回路装置用のテスト装置を提供すること
を目的とする。
【0008】
【課題を解決するための手段】上述した課題を解決する
ために、本発明による集積回路装置用のテスト装置は、
集積回路装置の機能をテストする集積回路装置用のテス
ト装置において、集積回路装置と電気的に接続する複数
個の端子と、電流を測り複数個の端子より少数に設けら
れた少なくとも一つ以上の電流計と、所定電圧を発生す
る電圧源と、集積回路装置のテスト時に所定電圧を少な
くとも一つ以上の電流計を介して選択的に複数個の端子
に伝達するとともにこの時少なくとも一つ以上の電流計
を介して所定電圧が伝達されない複数個の端子のうち一
部の端子に所定電圧を直接伝達する電流計接続制御部と
を具備する。
【0009】ここで望ましくは、電圧源は、常に一定の
電圧を供給する定電圧源であり、テスト装備には電流計
接続制御部に接続されて制御信号を発生して電流計接続
制御部を制御する制御信号発生部をさらに具備すること
が好ましい。また、集積回路装置はメモリ及びロジック
を具備し、電流計接続制御部は複数個のスイッチング手
段を具備し、この複数個のスイッチング手段によって少
なくとも一つ以上の電流計は少なくとも一つ以上の電圧
源と前記複数個の端子とに選択的に接続するように設け
ることが好ましい。
【0010】また、本発明による集積回路装置用のテス
ト装置の他の実施の形態は、複数個の集積回路装置の機
能をテストする集積回路装置用のテスト装置において、
複数個の集積回路装置と電気的に接続する複数個の端子
と、所定の電圧を発生する電圧源と、少なくとも一つ以
上の電圧源と複数個の端子との間に電気的に接続されて
複数個の端子よりも少数に設けたれた複数個の電流測定
部を具備し、複数個の集積回路装置を同時にテストし、
複数個の電流測定部は集積回路装置の出力端に接続され
る所定の端子より少数に設けられた少なくとも一つ以上
の電流計及び一つの電流計接続制御部を具備して複数個
の集積回路装置をテストする時に所定の電圧を少なくと
も一つ以上の電流計を介して選択的に所定端子に伝達す
るとともにこの時少なくとも一つ以上の電流計を介して
所定電圧が伝達されない所定端子のうち一部の端子に所
定電圧を直接伝達するように設ける。
【0011】ここで望ましくは、電圧源は常に一定の電
圧を供給する定電圧源であり、複数個の電流接続制御部
に接続されて制御信号を発生して複数個の電流計接続制
御部を制御する制御信号発生部をさらに具備することが
好ましい。また、複数個の集積回路装置は各々メモリ及
びロジックを具備し、各電流計接続制御部は複数個のス
イッチング手段を具備し、この複数個のスイッチング手
段によって少なくとも一つの電流計は前記少なくとも一
つ以上の電圧源と所定の端子とに選択的に接続するよう
に設けることが好ましい。
【0012】
【発明の実施の形態】以下、添付図面を参照して本発明
による集積回路装置用のテスト装置の実施の形態を詳細
に説明する。図2は、本発明による集積回路装置用のテ
スト装置の第1の実施の形態を示すブロック図である。
また、図3は、図2に示した電流計接続制御部231の
内部構造を示す回路図である。
【0013】図2に示すように、本発明による集積回路
装置用のテスト装置201の第1の実施の形態は、電圧
源221、電流計接続制御部261、電流計231、制
御信号発生部271、及び端子281,282,283
を具備している。図2において、3本の電源ピン24
1,242,243を備える集積回路装置211を例と
して説明しているが、これに限定されるものではなく、
例えば、電源ピン241,242,243の数を集積回
路装置211の特性に応じて減少及び増加することも可
能である。また、図2において、メモリ及びロジックを
内蔵する集積回路装置211を例として説明している
が、このメモリ及びロジックを内蔵する集積回路装置と
しては、例えば、DRAMロジック複合集積回路装置、
メモリ内蔵MPU(Micro Processor
Unit)集積回路装置、ラムバス(Rambus)D
RAM集積回路装置などの集積回路装置がある。
【0014】また、集積回路装置211は、メモリ及び
ロジックを動作させるための電源電圧(VCC)を外部
から供給し、接地電圧(GND)ピンを接地している。
この電圧源221は、常に一定の電圧を出力する定電圧
源である。また、電流計231は、電源ピン241,2
42,243に流れる電流を測定し、端子より少なく設
けた少なくとも1つ以上が備えられている。また、制御
信号発生部271は、制御信号PSW1乃至PSW12
を発生して電流計接続制御部261に提供するように形
成している。
【0015】また、電流計接続制御部261は、電気線
L1,L2,L3を介して電圧源221と接続され、電
気線L4,L5,L6を介して端子281,282,2
83に接続される。集積回路装置211のテスト時に端
子281,282,283は、集積回路装置211の電
源ピン241,242,243に1:1に接続される。
また、電流計接続制御部261は、制御信号PSW1乃
至PSW12に応答して電圧源221が選択的に電流計
231に接続され、この電流計231を選択的に端子2
81,282,283に電気的に接続する。即ち、制御
信号PSW1乃至PSW12の活性化の成否に応じて電
圧源221は、電流計231を介して端子281,28
2,283のうち一部の端子に接続され、電流計231
に接続されない端子は直接電圧源221に接続される。
こうして電圧源221と電流計231とが端子281,
282,283に接続されると、電圧源221は電源電
圧(VCC)を端子281,282,283に供給す
る。電流計231は、端子281,282,283を介
して電源ピン241,242,243に流れる電流を測
定する。電流計231により測定された電流がテスト規
定内に含まれると集積回路装置211は正常であり、電
流計231により測定された電流がテスト規定内に含ま
れないと集積回路装置211は不良として処理される。
【0016】また、図3に示すように電流計接続制御部
261は、複数個のスイッチング手段、例えば第1乃至
第12スイッチ311〜322を備えている。この第1
乃至第12スイッチ311〜322は、制御信号PSW
1乃至PSW12により各々制御されている。即ち、制
御信号PSW1乃至PSW12が活性化すると、対応す
るスイッチがターンオンされる。例えば、制御信号PS
W1,PSW7,PWS10が活性化すると、第1スイ
ッチ311、第7スイッチ317、及び第10スイッチ
320がターンオンされ、それによって電気線L1は電
流計231を介して電気線L4と接続される。この場
合、第2及び第5スイッチ312,315と第3及び第
6スイッチ313,316とが共にターンオンされ、電
気線L2と電気線L5、及び電気線L3と電気線L6の
各々が相互に接続される。
【0017】このように、電流計接続制御部261によ
り電圧源(図2の221)と電流計231とが端子28
1,282,283に接続される様々な状態を図4乃至
図10に示す。図4は、図3に示した電気線L1が電流
計231を介して電気線L4に接続された状態を示す図
である。また、図5は、図3に示した電気線L2が電流
計231を介して電気線L5に接続された状態を示す図
である。また、図6は、図3に示した電気線L3が電流
計231を介して電気線L6に接続された状態を示す図
である。また、図7は、図3に示した電気線L1が電流
計231を介して電気線L4,L5に接続された状態を
示す図である。また、図8は、図3に示した電気線L1
が電流計231を介して電気線L4,L6に接続された
状態を示す図である。また、図9は、図3に示した電気
線L3が電流計231を介して電気線L5,L6に接続
された状態を示す図である。また、図10は、図3に示
した電気線L1が電流計231を介して電気線L4,L
5,L6に接続された状態を示す図である。
【0018】図4乃至図10に示すように、電流計23
1は、一つの端子に接続したり、2つまたは3つの端子
に同時に接続したりすることもある。電流計231が図
4乃至図6に示したように接続された場合、テスト装備
201(図2参照)は一つの電源ピンに流れる電流のみ
測定することになる。また、電流計231が図7乃至図
10示したように接続された場合、テスト装備201は
2本以上の電源ピンに流れる電流を測定することにな
る。図4乃至図10に示したスイッチ311乃至322
のオン/オフ状態を下記の表1に示す。
【0019】
【表1】
【0020】集積回路装置211が3本の電源ピン24
1,242,243のみを具備する場合、電流計231
が電源ピン241,242,243に接続される方法は
図4乃至図10に示した方法に限定される。しかし、集
積回路装置211が4本以上の電源ピンを具備する場合
は、電流計231が電源ピンに接続されうる方法はさら
に多くなる。このように第1の実施の形態によれば、複
数のスイッチ311乃至322を備える電流計接続制御
部261を設けることで、一つの電圧源221及び一つ
の電流計231により集積回路装置211の複数の電源
ピン241,242,243に流れる電流を測定するこ
とが可能になる。従って、テスト価格のコストダウンを
実現できる。
【0021】次に、図11を参照して本発明による集積
回路装置用のテスト装置の第2の実施の形態を詳細に説
明する。図11は、本発明による集積回路装置用のテス
ト装置の第2の実施の形態を示すブロック図である。こ
こで第2の実施の形態において、第1の実施の形態と同
じ構成要素には同一の符号を記載している。図11に示
すように、本発明による集積回路装置用のテスト装置の
第2の実施の形態は、一つの電圧源521、及び2つの
電流計531,532、並びに端子281,282,2
83を具備している。電圧源521は、電流計531,
532と端子281,282,283とを介して集積回
路装置211の電源ピン241,242,243に接続
される。この際、電流計531,532は、電源ピン2
41,242に流れる電流を測定する。また、電圧源5
21は、再び端子283を介して電源ピン243に直接
接続されて電源ピン243に電源電圧(VCC)を供給
する。図11は、電源ピン241,242,243のう
ち2本の電源ピン241,242にのみ流れる電流を測
定しようとする場合に適用しうる方法である。例えば、
集積回路装置211にメモリ及びロジックを備えている
場合、メモリに電源電圧(VCC)を供給する電源ピン
241,242にのみ流れる電流を測定する場合に図1
1に示した方法が適用できる。このように第2の実施の
形態によると、図11に示したように、一つの電圧源5
21と2つの電流計531,532とを用いて電源ピン
241,242に流れる電流を測定することによって従
来の技術に比べて、よりテスト価格のコストダウンが可
能になる。
【0022】次に、図12を参照して本発明による集積
回路装置用のテスト装置の第3の実施の形態を詳細に説
明する。図12は、本発明による集積回路装置用のテス
ト装置の第3の実施の形態を示すブロック図である。こ
こで第3の実施の形態において、第1及び2の実施の形
態と同じ構成要素には同一の符号を記載している。図1
2に示すように、本発明による集積回路装置用のテスト
装置の第3の実施は、電圧源221、制御信号発生部6
71、第1乃至第4電流測定部611,612,61
3,614、及び端子281乃至292を備えている。
第1乃至第4電流測定部611,612,613,61
4は、第1乃至第4電流計接続制御部261,262,
263,264と第1乃至第4電流計231,232,
233,234とを備えている。また、第1乃至第4電
流計接続制御部261,262,263,264は、端
子281乃至292を介して集積回路装置211,21
2,213,214の電源ピン241乃至252に接続
される。制御信号発生部671は、制御信号PSW1乃
至PSW48を発生して第1乃至第4電流計接続制御部
261,262,263,264を制御する。ここで、
第1乃至第4電流計接続制御部261,262,26
3,264の回路は、図3に示した電流計接続制御部2
61と同一であり、その回路構成のスイッチにより接続
される種類も図4乃至図10と同一なのでその説明を省
略する。
【0023】従って、テスト装備601と集積回路装置
211,212,213,214とを図12に示したよ
うに接続することによってテスト装備601は、一つの
電圧源221及び4つの電流計231,232,23
3,234のみで4つの集積回路装置211,212,
213,214の電源ピン241乃至252に流れる電
流を同時に測定することができる。ここで、テスト装備
601は、電流計を多く設けるほどさらに多くの集積回
路装置を同時にテストできる。また、電圧源221は、
その出力端に接続される負荷の数に関係なく常に一定の
電圧を供給しうる定電圧源である。場合に応じて、電圧
源221の出力端には、多くの負荷が加わるので、この
際に電圧源221の電圧容量がさらに大きくなる。この
ように負荷が大きくなる場合、電圧源221を2つ以上
に追加して構成することもある。また、制御信号発生部
671と第1乃至第4電流計接続制御部261,26
2,263,264とを用いて集積回路装置211,2
12,213,214の電源ピン241乃至252に流
れる電流を測定する方法は、図3に示した方法と同じで
あるため、説明を省略する。
【0024】このように第3の実施の形態によると、集
積回路装置の電流ピンに流れる電流を電流計接続制御部
により種々の方法で測定できるため、第1の実施の形態
と同様の効果を得ることができるとともに、複数の電流
計接続制御部を設けることで一度の多くの集積回路装置
を測定することが可能になる。以上、本発明による集積
回路装置用のテスト装置の実施の形態を詳細に説明した
が、本発明は前述した実施の形態に限定されるものでは
なく、その要旨を逸脱しない範囲で変更可能である。例
えば、4つの電流計接続制御部を備えた第3の実施の形
態を説明したが、これに限定されるものではなく、4つ
以上、または2つ、或いは3つのいずれかの数だけ電流
計接続制御部を設けて測定することも可能である。
【0025】
【発明の効果】このように本発明による集積回路装置用
のテスト装置によれば、端子より少数に設けられた電流
計と電圧源とを用いることで、集積回路装置の複数本の
電源ピンに流れる電流を測定できるため、集積回路装置
のテスト時にかかるテスト価格のコストダウンを実現す
ることができる。
【図面の簡単な説明】
【図1】従来の集積回路装置用のテスト装置を複数本の
電源ピンを有する集積回路装置に接続した状態を示すブ
ロック図。
【図2】本発明による集積回路装置用のテスト装置の第
1の実施の形態を示すブロック図。
【図3】図2に示した電流計接続制御部の内部構造を示
す回路図。
【図4】図3に示した電気線L1が電流計を介して電気
線L4に接続された状態を示す図。
【図5】図3に示した電気線L2が電流計を介して電気
線L5に接続された状態を示す図。
【図6】図3に示した電気線L3が電流計を介して電気
線L6に接続された状態を示す図。
【図7】図3に示した電気線L1が電流計を介して電気
線L4,L5に接続された状態を示す図。
【図8】図3に示した電気線L1が電流計を介して電気
線L4,L6に接続された状態を示す図。
【図9】図3に示した電気線L3が電流計を介して電気
線L5,L6に接続された状態を示す図。
【図10】図3に示した電気線L1が電流計を介して電
気線L4,L5,L6に接続された状態を示す図。
【図11】本発明による集積回路装置用のテスト装置の
第2の実施の形態を示すブロック図。
【図12】本発明による集積回路装置用のテスト装置の
第3の実施の形態を示すブロック図。
【符号の説明】
201 テスト装備 211 集積回路装置 221 電圧源 231 電流計 241,242,243 電源ピン 261 電流計接続制御部 271 制御信号発生部 281,282,283 端子
フロントページの続き (72)発明者 孫 泰 植 大韓民国京畿道龍仁市器興邑甫羅里450番 地 新▲ガル▼三星アパート103棟202号 (72)発明者 呉 世 章 大韓民国京畿道安養市東安区坪村洞898− 2番地 草原大林アパート208棟2502号 Fターム(参考) 2G003 AA07 AB02 AE01 2G032 AB01 AD01 AE14 AK01 AK15 9A001 BB05 BB06 KK54 LL05

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 集積回路装置の機能をテストする集積回
    路装置用のテスト装置において、 前記集積回路装置と電気的に接続する複数個の端子と、 電流を測り、前記複数個の端子より少数に設けられた少
    なくとも一つ以上の電流計と、 所定電圧を発生する電圧源と、 前記集積回路装置のテスト時に前記所定電圧を前記少な
    くとも一つ以上の電流計を介して選択的に前記複数個の
    端子に伝達するとともに、この時前記少なくとも一つ以
    上の電流計を介して前記所定電圧が伝達されない前記複
    数個の端子のうち一部の端子に前記所定電圧を直接伝達
    する電流計接続制御部とを具備することを特徴とする集
    積回路装置用のテスト装置。
  2. 【請求項2】 前記電圧源は、常に一定の電圧を供給す
    る定電圧源であることを特徴とする請求項1に記載の集
    積回路装置用のテスト装置。
  3. 【請求項3】 前記電流計接続制御部に接続され、制御
    信号を発生して前記電流計接続制御部を制御する制御信
    号発生部をさらに具備することを特徴とする請求項1に
    記載の集積回路装置用のテスト装置。
  4. 【請求項4】 前記集積回路装置は、メモリ及びロジッ
    クを具備することを特徴とする請求項1に記載の集積回
    路装置用のテスト装置。
  5. 【請求項5】 前記電流計接続制御部は、複数個のスイ
    ッチング手段を具備し、前記複数個のスイッチング手段
    によって前記少なくとも一つ以上の電流計が前記少なく
    とも一つ以上の電圧源と前記複数個の端子とに選択的に
    接続されることを特徴とする請求項1に記載の集積回路
    装置用のテスト装置。
  6. 【請求項6】 複数個の集積回路装置の機能をテストす
    る集積回路装置用のテスト装置において、 前記複数個の集積回路装置と電気的に接続する複数個の
    端子と、 所定の電圧を発生する電圧源と、 前記少なくとも一つ以上の電圧源と前記複数個の端子と
    の間に電気的に接続され、前記複数個の端子より少数に
    設けられた複数個の電流測定部とを具備し、 前記複数個の集積回路装置を同時にテストし、 前記複数個の電流測定部は、前記集積回路装置の出力端
    に接続される所定の端子より少数に設けられた少なくと
    も一つ以上の電流計及び一つの電流計接続制御部を具備
    し、前記複数個の集積回路装置をテストする時に前記所
    定の電圧を前記少なくとも一つ以上の電流計を介して選
    択的に前記所定端子に伝達するとともに、この時前記少
    なくとも一つ以上の電流計を介して前記所定電圧が伝達
    されない前記所定端子のうち一部の端子に前記所定電圧
    を直接伝達することを特徴とする集積回路装置用のテス
    ト装置。
  7. 【請求項7】 前記電圧源は、常に一定の電圧を供給す
    る定電圧源であることを特徴とする請求項6に記載の集
    積回路装置用のテスト装置。
  8. 【請求項8】 前記複数個の電流接続制御部に接続さ
    れ、制御信号を発生して前記複数個の電流計接続制御部
    を制御する制御信号発生部をさらに具備することを特徴
    とする請求項6に記載の集積回路装置用のテスト装置。
  9. 【請求項9】 前記複数個の集積回路装置は、各々メモ
    リ及びロジックを具備することを特徴とする請求項6に
    記載の集積回路装置用のテスト装置。
  10. 【請求項10】 前記各電流計接続制御部は、複数個の
    スイッチング手段を具備し、前記複数個のスイッチング
    手段によって前記少なくとも一つの電流計が前記少なく
    とも一つの電圧源と前記所定の端子とに選択的に接続さ
    れることを特徴とする請求項6に記載の集積回路装置用
    のテスト装置。
JP2000008378A 1999-06-08 2000-01-17 集積回路装置用のテスト装置 Expired - Fee Related JP4493776B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990021150A KR100327333B1 (ko) 1999-06-08 1999-06-08 다수개의 전원 핀들을 갖는 집적회로 장치를 테스트하는 테스트 장비
KR1999P-21150 1999-06-08

Publications (2)

Publication Number Publication Date
JP2000346903A true JP2000346903A (ja) 2000-12-15
JP4493776B2 JP4493776B2 (ja) 2010-06-30

Family

ID=19590772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000008378A Expired - Fee Related JP4493776B2 (ja) 1999-06-08 2000-01-17 集積回路装置用のテスト装置

Country Status (2)

Country Link
JP (1) JP4493776B2 (ja)
KR (1) KR100327333B1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4155036A (en) * 1977-11-04 1979-05-15 General Connector Corp. Apparatus for testing cooking range electrical circuitry

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923676U (ja) * 1982-08-04 1984-02-14 株式会社アドバンテスト 自己診断機能を持つic試験装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4155036A (en) * 1977-11-04 1979-05-15 General Connector Corp. Apparatus for testing cooking range electrical circuitry

Also Published As

Publication number Publication date
KR100327333B1 (ko) 2002-03-06
JP4493776B2 (ja) 2010-06-30
KR20010001733A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
JPH08304515A (ja) パッケージ状態で直流電圧テスト可能な半導体メモリ装置
CN102435937A (zh) 用于测试集成电路的方法和设备
US5892386A (en) Internal power control circuit for a semiconductor device
KR100414739B1 (ko) 반도체 메모리 소자의 내부전압 발생 장치
US6744271B2 (en) Internal generation of reference voltage
US6842031B2 (en) Method of electrically testing semiconductor devices
KR100369022B1 (ko) 자기 테스트 장치를 갖춘 집적 회로
US7779277B2 (en) Power control for a plurality of internal power supply circuits of a semiconductor integrated circuit
JP2000346903A (ja) 集積回路装置用のテスト装置
JP3483130B2 (ja) 集積回路の検査方法
US20030115519A1 (en) Parallel testing system for semiconductor memory devices
US6393593B1 (en) Tester and method for testing LSI designed for scan method
KR20060104392A (ko) 변경 가능한 신호 전송 라인 구조를 갖는 반도체 디바이스테스트 장치
JP3979619B2 (ja) 半導体装置の内部配線断線検出方法
JPH05341014A (ja) 半導体モジュール装置、半導体モジュール単体及び試験方法
KR102296971B1 (ko) 품질 측정 장치, 이의 측정 방법 및 이의 기록매체
JPH10253714A (ja) 電子部品の測定装置及びこの測定装置を用いた電子部品の測定方法
JP3053012B2 (ja) 半導体装置の試験回路および試験方法
US7574643B2 (en) Test apparatus and method for testing a circuit unit
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
CN114384341A (zh) 自检测电路系统、自检测芯片及电路系统自检测方法
JPH04270978A (ja) Icテスタ
KR20030085182A (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
JP2624129B2 (ja) 多ピン半導体集積回路の検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees