JP2000341307A - 半二重伝送方法及び装置 - Google Patents

半二重伝送方法及び装置

Info

Publication number
JP2000341307A
JP2000341307A JP11149111A JP14911199A JP2000341307A JP 2000341307 A JP2000341307 A JP 2000341307A JP 11149111 A JP11149111 A JP 11149111A JP 14911199 A JP14911199 A JP 14911199A JP 2000341307 A JP2000341307 A JP 2000341307A
Authority
JP
Japan
Prior art keywords
packet
time information
transmission
bus
local timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11149111A
Other languages
English (en)
Inventor
Takashi Nishimura
崇 西村
Yuji Ichikawa
雄二 市川
Daisuke Nakano
大介 中野
Kazuyuki Washimi
一行 鷲見
Toru Ueda
徹 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11149111A priority Critical patent/JP2000341307A/ja
Priority to US09/578,690 priority patent/US6804205B1/en
Publication of JP2000341307A publication Critical patent/JP2000341307A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 電子機器間で、半二重伝送経路を用いてIE
EE1394に準ずる信号をやり取りする時に、機器間
での時間情報の不整合が発生する。 【解決手段】 サイクルスタートパケット検出部16
と、補正値を保持するローカルタイマ18と、サイクル
スタートパケット書き換え部19とを備えることによ
り、送信パケット中のサイクルスタートパケットを書き
換える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半二重伝送を行う
メディア上で、IEEE1394に準ずる信号を伝送す
る際に、時間同期を行なう方法及び装置に関する。
【0002】
【従来の技術】従来技術として、高速シリアルバスIE
EE1394−1995(およびその追加仕様として検
討されているP1394.AやP1394.B)では、
125マイクロ秒に一度、サイクルスタートパケットと
呼ばれる時間同期用のバケットをバス上に流すことによ
り、バスにつながった各ノード間の時間同期を取る技術
が知られている。
【0003】サイクルスタートパケットを送信するの
は、サイクルマスタノードと呼ばれる同期の元になるサ
イクルタイマレジスタを持つノードである。
【0004】サイクルスタートパケットのフォーマット
を図2に示す。1段目1番目の“FFFF”と書かれた
フィールドは、このパケットがブロードキャストパケッ
ト(バスにつながったすべてのノード宛てのパケット)
であることを示している。
【0005】1段目2番目の“ZERO”と書かれたフ
ィールドは、サイクルスタートパケットの場合、必ず0
が並ぶことを表している。1段目3番目の“tcod
e”と書かれたフィールドは、パケットの種類を表すた
めのもので、サイクルスタートパケットの場合は、8
(2進数表記の場合1000)である。1段目4番目の
“F”と書かれたフィールドは、パケットのプライオリ
ティを表すためのもので、サイクルスタートパケットの
場合は、必ず最上位のプライオリティが割り当てられて
いることを示している。
【0006】2段目1番目の“source_ID”と
書かれたフィールドは、サイクルスタートパケットの送
信ノードを示すフィールドである。2段目2番目の“F
FFF”と書かれたフィールドと3段目の“F0000
200”と書かれたフィールドは、これら2つを合わせ
た“FFFFF0000200”が宛先アドレスを表し
ており、この値は、各ノードが時間情報を保持している
サイクルタイマレジスタのアドレスを示している。
【0007】4段目の“cycle_time”と書か
れたフィールドは、パケット送信時のサイクルマスタノ
ードのサイクルタイムレジスタの値である。その内容に
ついては、後述する。5段目の“header_CR
C”のフィールドは、このパケットが壊れていないかを
調べるためのCRC(CyclicRedundanc
yCheck)である。
【0008】上記サイクルタイムレジスタの構成を図4
に示す。サイクルタイムレジスタは、32ビットのレジ
スタであるが、これを7ビットの“second_co
unt”と、13ビットの“cycle_count”
と、12ビットの“cycle_offset”に分割
して使用する。
【0009】“second_count”は秒を表す
フィールドであり、後で述べる“cycle_coun
t”の繰り上がりによりインクリメントされる。
【0010】“cycle_count”は、1秒を8
000に分割したサイクルを表すフィールドであり、後
で述べる“cycle_offset”の繰り上がりに
よりインクリメントされ、値が8000で繰り上げして
0にリセットされ、“second_count”フィ
ールドの値をインクリメントする。
【0011】“cycle_offset”は24.5
76MHzのクロックで数えたサイクル内のオフセット
を表すフィールドである。このフィールドは、24.5
76MHzのクロックによりインクリメントされ、値が
3072で繰り上げして0にリセットされ、“cycl
e_count”フィールドをインクリメントする。こ
の3番目のサイクル内のオフセットが、サイクルの基準
開始時間からの遅れ情報である。
【0012】各ノードでは、受信したサイクルスタート
パケットを含むすべてのパケットを受信ポート以外のポ
ートへ、ほぼ一定のリピート遅延量で、リピートするこ
とにより、すべてのノードへパケットが伝わる。それと
同時に、各ノードでは、受信したサイクルスタートパケ
ットに含まれる時間情報により、ノード自体が持ってい
るサイクルタイムレジスタの内容を更新することによ
り、バス全体の時間同期が取られている。このことを、
図11を用いて説明する。
【0013】以下の説明では、3つのノード100a
(ノードA)、100b(ノードB)及び、100c(ノ
ードC)が、IEEE1394バス101を用いてデー
ジーチェーン接続されている。各ノードの内部構成は同
じである。
【0014】図11では、ノードAがサイクルマスター
ノードである場合を想定する。
【0015】各ノードは、物理層コントローラ110
と、リンク層コントローラ120を持っている。但し、
下記で述べるリピート処理のみを行うノードに関して
は、物理層コントローラだけでもよい。
【0016】物理層コントローラ110には、バス10
1上のデータを、やり取りするためのポート111が1
つ以上付いており、ポート111から受信したデータ
を、やり取りするための受信データバス12と、ポート
111から送信するデータを、やり取りするための送信
データバス13と、受信データをローカルのクロックに
同期するための再同期部14と、リンク層コントローラ
120とのインターフェースであるリンク層I/F15
を持っている。
【0017】リンク層コントローラ120は、内部にサ
イクルタイムレジスタ121と、物理層コントローラ1
10とのインターフェースである物理層I/F122を
持っている。
【0018】サイクルスタートパケットを送信すべき状
態になると、サイクルマスタノード(この場合はノード
A)はIEEE1394バスへの送信要求を出し、送信
可能になると、サイクルマスタノードであるノードAの
サイクルタイムレジスタ121の内容を含むサイクルス
タートパケットが、リンク層コントローラ120で作ら
れ、リンク層コントローラ120内の物理層I/F12
2、物理層コントローラ110内のリンク層I/F1
5、送信データバス13及び、ポート111を経由して
送信する。なお、何処とも接続されていないポート11
1からは、何も送信されない。
【0019】サイクルマスタノード(ノードA)とIE
EE1394バスで接続されているノードBでは、ポー
ト111から受信したパケットデータを、受信データバ
ス12を経由して、再同期部14に入力し、この再同期
部14で受信したパケットデータをノードBのローカル
クロックで再同期して、送信データバス13を経由して
受信ポート以外のポート111から送信する。これがリ
ピートと呼ばれる処理である。
【0020】ノードBでは、リピート処理と平行して、
再同期したパケットデータをリンク層I/F15と、物
理層I/F122とを経由して、リンク層コントローラ
120にも送り、パケットがサイクルスタートパケット
の場合には、その中に含まれる“cycle_tim
e”フィールドの値で、リンク層コントローラ120内
のサイクルタイムレジスタ121の値を更新する。
【0021】ノードBとIEEE1394バスで接続さ
れているノードCでは、ノードBと同様に、ノードCの
ローカルクロックで再同期したサイクルスタートパケッ
トに含まれる“cycle_time”フィールドの値
で、リンク層コントローラ120内のサイクルタイムレ
ジスタ121の値を書き換える。図11の場合、ノード
Cでは、受信したポート111以外に何処かと接続され
たポート111が存在しないので、リピート処理は行わ
れない。
【0022】以上の動作により、3つのノード間で時間
情報の同期を取ることができる。
【0023】図11では、3つのノードの場合を説明し
たが、より多くのノードが接続されている場合は、ノー
ドBに相当するノードが複数存在していて、より長いデ
ージーチェーン接続されている、あるいは、ノードAや
ノードBに相当するノードが複数の送信先(リピート
先)ポートを持っていて、スター接続されている、ある
いは、それら両方の組み合わせを用いて接続されている
と考えれば良い。
【0024】本人が先に出願した、特願平10−854
03のピンポン(半二重)伝送機器及び方法に記載した
半二重伝送ポートを使用したときのブロック図を図12
に示す。
【0025】100−1a,100−1b,100−1
cは半二重伝送対応ノードである。110−1は半二重
伝送対応物理層コントローラである。11は半二重伝送
ポートである。半二重伝送ポート11は、半二重伝送経
路2を経由して、別のノードの半二重伝送ポート11と
の間で、半二重(ピンポン)伝送プロトコルを使って、
データのやり取りを行う。
【0026】その他の構成は、先の従来技術と同様であ
るので省略する。先の従来技術と異なる点は、伝送経路
がIEEE1394から半二重伝送経路に変り、物理層
コントローラ110−1、110−2及び、110−3
に付いているポート11、11・・・が、半二重伝送ポ
ートに変っていることである。リピート処理、サイクル
スタートパケットの送信処理、サイクルタイムレジスタ
の更新処理に付いては、先の従来技術と同様である。
【0027】さらに、別の従来技術として、IEEEの
標準化委員会の一つであるP1394.1では、2つの
IEEE1394バスを接続するIEEE1394ブリ
ッジの標準化作業が進められている。IEEE1394
ブリッジでは、接続されている2つのバスの時間同期を
取るために、一方のバスのサイクルスタートパケットに
含まれる時間情報を基に他方のバス用のサイクルスター
トパケットを生成する機構が考えられている。
【0028】このIEEE1394ブリッジの例を図1
3に示す。ブリッジ200では、接続されているIEE
E1394バスであるバス201(バスA)と、バス2
01’(バスB)それぞれに対応して、物理層コントロ
ーラ110、110’と、リンク層コントローラ12
0、120’を持ち、2つのリンク層コントローラ12
0、120’につながったブリッジコントローラ210
が存在している。
【0029】2つの物理層コントローラ110、11
0’は、それぞれつながっているバス201、201’
上を流れているパケットデータのうち、自ノード宛若し
くは、バス201、201’に接続しているすべてのノ
ード宛のものを受信し、つながっているリンク層コント
ローラ110、110’に渡し、また、リンク層コント
ローラ120、120’から送信指示のあったパケット
データをバス201、201’上に送信する。
【0030】2つのリンク層コントローラ120、12
0’は、それぞれにつながっている物理層コントローラ
110、110’から受け取ったバスからの受信データ
をブリッジコントローラ210に送り、また、ブリッジ
コントローラ210から送信指示のあったデータを、バ
ス上に送信するように物理層コントローラ110、11
0’に対して指示を出すとともに、ブリッジ200がサ
イクルマスターノードになっているバスにつながってい
るリンク層コントローラは、サイクルスタートパケット
を生成し、つながっている物理層コントローラにサイク
ルスタートパケットの送信指示をする。
【0031】ブリッジコントローラ210では、受信パ
ケットの送信先のバス情報により、他方のバスへリピー
トするか否かを判別し、リピートする場合には、リンク
層コントローラに対し、リピートするパケットの送信指
示を出す。サイクルスタートパケットはブリッジコント
ローラでは、リピートされない。
【0032】一つ目の従来技術と異なる点は、バスの時
間情報を保持しているサイクルタイムレジスタが、2つ
のリンク層コントローラ120、120’に各々にある
のではなく、ひとつのサイクルタイムレジスタを共通に
使用する点である。
【0033】ここでは、バスA201側からサイクルス
タートパケットを受信し、バスB201’側にサイクル
スタートパケットを生成し出力するものとする。当然の
ことながら、バスB側ではブリッジ200は、サイクル
マスタノードになっている。
【0034】バスA側につながっているリンク層コント
ローラ120は、サイクルスタートパケットの内容に従
い、サイクルタイムレジスタを更新する。
【0035】バスB側につながっているリンク層コント
ローラ120'は、サイクルタイムレジスタの内容を読
み出してサイクルスタートパケットを生成し、バスBに
対して送信する。
【0036】サイクルスタートパケットを受信せず、両
方のバスに対して、サイクルスタートパケットを送信す
る場合も存在する。つまり、バスA側もバスB側と同じ
処理を行っている場合である。この場合、このブリッジ
200はバスサイクルマスタノードと呼ばれる。
【0037】また、ブリッジ200に接続されたバスA
または、バスBのいずれか、若しくは、その両方が、マ
イクロナスパケットと呼ばれる同期パケットを扱う必要
がない場合は、ブリッジがサイクルスタートパケットの
受信、送信を行わない場合も存在する。
【0038】
【発明が解決しようとしている課題】しかしながら、I
EEE1394−1995、P1394.A及び、P1
394.Bでは、半二重伝送(ピンポン伝送)を用いた
伝送を行えない。
【0039】また、特願平10−85403号に示すよ
うな、IEEE1394の信号を半二重伝送(ピンポン
伝送)を用いて伝送する場合には、各ノードでのリピー
ト遅延が一定ではないため、単にリピートをしただけで
は、バス上のノードで時間情報の不整合が生じる。この
ことを図10を用いて説明する。
【0040】図10(a)は、サイクルスタートパケッ
ト送信側(サイクルマスタノード)のリンク層コントロ
ーラにおけるパケットのタイミングを表す図である。
【0041】サイクルスタートパケット送信時のサイク
ルの基準(つまり、サイクルマスタノードの持つサイク
ルタイマのcycle offsetが0の時点)から
の遅れ時間xが、サイクルスタートパケットに含まれて
送信される。
【0042】図10(b)は、伝送経路としてIEEE
1394を使った場合のサイクルスタートパケット受信
側のリンク層コントローラにおけるパケットのタイミン
グを表す図である。
【0043】IEEE1394では、送信時及び受信時
の遅延量δ0がほぼ一定のため、受信したサイクルスタ
ートパケットに含まれる時間情報を使って、ローカルの
時間情報を更新しても、不整合を生じることはない。
【0044】図10(c)は、伝送経路として特願平1
0−85403に記載の半二重伝送経路を使った場合の
サイクルスタートパケット受信側のリンク層コントロー
ラにおけるパケットのタイミングを表す図である。図中
の遅延量δ0は、送信側と受信側の間のノード(送信側
ノードと受信側ノード自身も含む)での、送信時及び受
信時の遅延量の総和である。
【0045】この場合、受信時の遅延量はほぼ一定であ
るが、送信時の遅延量が一定ではないため、受信したサ
イクルスタートパケットに含まれる時間情報を使って、
ローカルの時間情報を更新すると、時間的に不整合を生
じる。遅延量δ1及びδ2は、上記遅延量δ0と同様
に、送信時及び受信時の遅延量の総和である。つまり、
送信遅延時間のばらつきにより、受信側でのローカルの
時間更新の際に、大きく時間が進んだり戻ったりする現
象が起こる。この場合の生じる送信遅延時間のばらつき
は、数μ秒である。
【0046】大きく時間が進んだり戻ったりする結果、
ノード間の時間同期に問題を生じ、各ノードが同期して
いることを前提に、やりとりされるアイソクロナス(同
期)データの扱いに不具合を生じる。
【0047】図10(d)は、本願発明のサイクルスタ
ートパケット受信側のリンク層コントローラにおけるパ
ケットのタイミングを表す図であるが、後で詳しく説明
するので、ここでは省略する。
【0048】また、ブリッジを使う場合には、サイクル
スタートパケットをリピートせず、新たにサイクルスタ
ートパケットを生成するため、バス間での時間情報の不
整合は生じないが、ブリッジの構成は、図13に示すよ
うに複雑であり、実現するためには回路規模が大きくな
る問題がある。さらに、二つ以上のバスに分断されるた
めに、ブリッジを越えて異なるバス上にあるノード間で
パケットをやり取りするための機構も必要になる。
【0049】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、バスで接続された複数の電子機器に対し
て、パケット化されたデジタルデータを伝送する半二重
伝送方法であって、上記電子機器は、それぞれ上記バス
上でパケットを送受信するための一つ以上の送受信部を
有し、上記電子機器が新たなパケットを送信するとき
は、送信パケットの中から時間情報を含むパケットを判
別し、上記時間情報を含むと判別された送信パケットに
より、ローカルタイマを更新し、上記電子機器の送受信
部から、時間情報を含む上記送信パケットを送信する際
に、上記ローカルタイマの値を用いて、上記送信パケッ
トの時間情報を変更して、上記電子機器間の時間情報の
不整合を無くすことを特徴とする。
【0050】また、バスで接続された複数の電子機器に
対して、パケット化されたデジタルデータを伝送する半
二重伝送方法であって、上記電子機器は、それぞれ上記
バス上でパケットを送受信するための一つ以上の送受信
部を有し、上記送受信部により受信した受信パケットの
中から、時間情報を含むパケットを判別し、上記時間情
報を含むと判別された受信パケットの時間情報により、
ローカルタイマを更新し、上記受信パケットを受信した
上記電子機器の送信側の送受信部から、時間情報を含む
送信パケットを送信する際に、上記ローカルタイマの値
を用いて時間情報を変更して、上記電子機器間の時間情
報の不整合を無くすことを特徴とする。
【0051】そして、上記ローカルタイマは、時間情報
のうち下位の情報のみを保持させることにより、情報量
を低減することを特徴とする。
【0052】また、バス上で接続された複数の電子機器
に対して、パケット化されたデジタルデータを伝送する
半二重伝送方法であって、上記電子機器は、それぞれ上
記バス上でパケットを送受信するための一つ以上の送受
信部を有し、上記電子機器が新たなパケットを送信する
ときは、送信パケットの中から、時間情報を含むパケッ
トを判別し、上記時間情報を含むと判別された送信パケ
ットにより、ローカルタイマをリセットし、上記電子機
器の送受信部から、時間情報を含む上記送信パケットを
送信する際に、時間情報に上記ローカルタイマの値を加
算した値を用いて、上記送信パケットの時間情報を変更
して、上記電子機器間の時間情報の不整合を無くすこと
を特徴とする。
【0053】さらに、バスで接続された複数の電子機器
に対して、パケット化されたデジタルデータを伝送する
半二重伝送方法であって、上記電子機器は、それぞれ上
記バス上でパケットを送受信するための一つ以上の送受
信部を有し、上記送受信部により受信した受信パケット
の中から、時間情報を含むパケットを判別し、上記時間
情報を含むと判別された受信パケットにより、ローカル
タイマをリセットし、上記受信パケットを受信した上記
電子機器の送信側の送受信部から、時間情報を含む送信
パケットを送信する際に、時間情報に上記ローカルタイ
マの値を加算した値を用いて、上記送信パケットの時間
情報を変更して、上記電子機器間の時間情報の不整合を
無くすことを特徴とする。
【0054】また、上記バスとしてIEEE1394に
準ずるシリアルバスを用いることを特徴とする。
【0055】そして、サイクルスタートパケットに含ま
れる時間情報を補正することを特徴とする。
【0056】本発明は、別の観点によれば、バスで接続
された複数の電子機器に対して、パケット化されたデジ
タルデータを伝送する半二重伝送装置であって、上記電
子機器は、それぞれ上記バス上でパケットを送受信する
ための一つ以上の送受信部と、上記電子機器が新たなパ
ケットを送信するとき、送信パケットの中から時間情報
を含むパケットを判別するパケット判別部と、上記パケ
ット判別部により、時間情報を含むと判別された送信パ
ケットにより、ローカルタイマを更新するローカルタイ
マ更新部と、上記ローカルタイマ更新部により更新され
たローカルタイマの値を用いて、上記送信パケットの時
間情報を書き換えるパケット書き換え部とを備え、上記
電子機器間の時間情報の不整合を無くすことを特徴とす
る。
【0057】また、バスで接続された複数の電子機器に
対して、パケット化されたデジタルデータを伝送する半
二重伝送装置であって、上記電子機器は、それぞれ上記
バス上でパケットを送受信するための一つ以上の送受信
部と、上記送受信部により受信した受信パケットの中か
ら、時間情報を含むパケットを判別するパケット判別部
と、上記パケット判別部により、時間情報を含むと判別
された受信パケットの時間情報により、ローカルタイマ
を更新するローカルタイマ更新部と、上記ローカルタイ
マ更新部により更新されたローカルタイマで、上記受信
パケットを受信した上記電子機器の送信側の送受信部か
ら、時間情報を含む送信パケットを送信する際に、上記
更新されたローカルタイマの値を用いて、上記送信パケ
ットの時間情報を書き換えるパケット書き換え部とを備
え、上記電子機器間の時間情報の不整合を無くすことを
特徴とする。
【0058】そして、上記ローカルタイマは、時間情報
のうち下位の情報のみ保持するにより、回路規模を削減
することを特徴とする。
【0059】また、バスで接続された複数の電子機器に
対して、パケット化されたデジタルデータを伝送する半
二重伝送装置であって、上記電子機器は、それぞれ上記
バス上でパケットを送受信するための一つ以上の送受信
部と、上記電子機器が新たなパケットを送信するとき、
送信パケットの中から時間情報を含むパケットを判別す
るパケット判別部と、上記パケット判別部により時間情
報を含むと判別された送信パケットにより、ローカルタ
イマをリセットするローカルタイマリセット部とを備
え、上記電子機器の送受信部から、時間情報を含む送信
パケットを送信する際に、時間情報に上記ローカルタイ
マの値を加算した値を用いて、上記送信パケットの時間
情報を変更して、上記電子機器間の時間情報の不整合を
無くすことを特徴とする。
【0060】さらに、バスで接続された複数の電子機器
に対して、パケット化されたデジタルデータを伝送する
半二重伝送装置であって、上記電子機器は、それぞれ上
記バス上でパケットを送受信するための一つ以上の送受
信部と、上記送受信部により受信した受信パケットの中
から、時間情報を含むパケットを判別するパケット判別
部と、上記パケット判別部により、時間情報を含むと判
別された受信パケットにより、ローカルタイマをリセッ
トするローカルタイマリセット部とを備え、上記受信パ
ケットを受信した上記電子機器の送信側の送受信部か
ら、時間情報を含む送信パケットを送信する際に、時間
情報に上記ローカルタイマの値を加算した値を用いて、
上記送信パケットの時間情報を変更して、上記電子機器
間の時間情報の不整合を無くすことを特徴とする。
【0061】また、上記バスとしてIEEE1394に
準ずるシリアルバスを用いることを特徴とする。
【0062】そして、サイクルスタートパケットに含ま
れる時間情報を補正することを特徴とする。
【0063】
【発明の実施の形態】(実施形態1)図1は、本発明の
半二重伝送方法及び装置に係るバスで接続されたノード
の実施の一形態を示すブロック図である。
【0064】半二重伝送によりIEEE1394の信号
を扱うことができる半二重伝送機器である電子機器に
は、少なくとも一つの半二重伝送対応ノードが内蔵され
ており、1a、1b及び、1cは、半二重伝送によりI
EEE1394の信号を扱うことができる半二重伝送対
応ノードであり、内部構成はいずれも同じである。
【0065】上記半二重伝送対応ノード間1a、1b及
び、1cは、半二重伝送経路2で結ばれている。半二重
伝送経路2としては、光ファイバー、赤外線通信、無線
通信などが考えられるが、これらに限定されることはな
い。
【0066】半二重伝送対応ノード1a、1b及び、1
cの内部には、半二重伝送対応の物理層コントローラ1
0と、リンク層コントローラ120がある。これら二つ
のコントローラは、物理的に二つ以上のLSIやその他
部品から構成されていても、一つのLSIの中に内蔵さ
れていても良い。
【0067】リンク層コントローラ120は、従来の技
術と同様なので、説明を省略する。
【0068】半二重伝送対応の物理層コントローラ10
は、半二重伝送ポート11、11、受信データバス1
2、送信データバス13、パケットデータ再同期部1
4、リンク層コントローラとのインターフェースである
リンク層I/F15、サイクルスタートパケット検出部
16、送信データFIFO17、ローカルタイマ18、
サイクルスタートパケット書き換え部19からなってい
る。
【0069】半二重伝送ポート11は、半二重伝送経路
2を経由して、別の半二重伝送対応の物理層コントロー
ラ10の半二重伝送ポート11と接続しており、相手ポ
ート11から送られてきたパケットデータを受信データ
バス12に出力し、サイクルスタートパケット書き換え
部19から入力される送信パケットデータを相手ポート
11に対して送信する。
【0070】受信データバス12は、半二重伝送ポート
11のいずれかで受信した受信パケットデータを、パケ
ットデータ再同期部14へ入力するためのものであり、
従来の技術と同様である。
【0071】送信データバス13は、パケットデータ再
同期部14若しくは、リンク層I/F15から出力され
たパケットデータを、サイクルスタートパケット検出部
16へ入力するためのものであり、出力先を除けは従来
の技術と同様である。
【0072】パケットデータ再同期部14は、受信デー
タバス12から入力された受信パケットデータを装置ロ
ーカルなクロックで再同期する。これは、パケットデー
タを送信した側の機器と、受信した側の機器(つまり自
機)との持つクロックの周波数の微妙な誤差の影響をな
くすためのものである。再同期された受信パケットデー
タは、送信データバス13及びリンク層I/F15に出
力される。パケットデータ再同期部14は従来の技術と
同様である。
【0073】リンク層I/F15は、受信パケットデー
タを物理層コントローラ10から、リンク層コントロー
ラ120へ出力するためと、送信パケットデータをリン
ク層コントローラ120から、物理層コントローラ10
へ入力するためのものであり、従来の技術と同様であ
る。
【0074】サイクルスタートパケット検出部16は、
半二重伝送ポート11から送信するために、送信データ
バス13を経由して入力された送信パケットデータが、
図2に示すサイクルスタートパケットの可能性があるか
否かを判定し、その判定結果を示すフラグを付加した送
信パケットデータを、送信データFIFO17とローカ
ルタイマ18に出力する。
【0075】送信パケットデータが、サイクルスタート
パケットの可能性があるか否かの判定を行うフローチャ
ートを図3に示す。
【0076】このフローチャートは、サイクルスタート
パケット検出部16に送信パケットデータが入力される
毎にスタートする。
【0077】ステップS31では、パケットの先頭から
25〜28ビット目の値が“1000”であるかを判定
し、“1000”の場合はステップS32へ進み、そう
でない場合はステップS33へ進む。判定に用いるパケ
ットの先頭から25〜28ビット目は、図2に示すサイ
クルスタートパケットのtcodeフィールドに該当
し、サイクルスタートパケットの場合の値が“100
0”である。
【0078】ステップS32では、送信データパケット
がサイクルスタートパケットである可能性があることを
示すフラグを立てて、終了する。
【0079】ステップS33では、送信データパケット
がサイクルスタートパケットではないことがはっきりし
たので、フラグを立てないで、終了する。
【0080】送信データFIFO17は、送信パケット
データの出力タイミングを、半二重伝送機器である自機
からの送信タイミングに合わすためのFIFO(Fas
tIn Fast Out メモリ)であり、サイクル
スタートパケット検出部16から入力され、パケット送
信タイミングに合わせて出力され、出力されたデータは
サイクルスタートパケット書き換え部19に送られる。
送信データFIFOは、半二重伝送によって生じる最大
遅延時間内に半二重伝送経路2上を伝送される可能性の
ある最大データ量を蓄えられるだけの容量が必要であ
る。
【0081】ローカルタイマ18は、サイクルスタート
パケットを書き換えるための時間情報を保持するための
もので、従来から使われている図4に示すサイクルタイ
ムレジスタと同じ形式をしており、7ビットの“sec
ond_count”と、13ビットの“cycle_
count”と、12ビットの“cycle_offs
et”からなる。
【0082】“cycle_offset”が、24.
576MHzのクロックによりインクリメントされ、3
072で繰上りし、“cycle_count”が80
00で繰上りする点も、従来のサイクルタイムレジスタ
と同様である。ローカルタイマ18は、サイクルスター
トパケット検出部16からのフラグ情報の付加された送
信パケットデータをもとに更新される。その処理のフロ
ーチャートを図5に示す。
【0083】このフローチャートは、ローカルタイマ1
8に送信パケットデータが入力される毎にスタートす
る。
【0084】ステップS51では、サイクルスタートパ
ケット検出部16で付加されるフラグが立つかどうかを
判定する。フラグが立った場合は、サイクルスタートパ
ケットである可能性があるので、ステップS52に移
り、フラグが立たない場合は、サイクルスタートパケッ
トでないことがはっきりしているので、終了する。
【0085】ステップS52では、送信パケットデータ
のパケット長が65ビット以上であるかどうかを判定す
る。65ビット以上である場合は、サイクルスタートパ
ケットであるとして、ステップS53に移り、そうでな
い場合は、サイクルスタートパケットではないので、終
了する。
【0086】ステップS53では、パケットの先頭から
97〜128ビット目の値で、ローカルタイマ18の値
を更新し、終了する。サイクルスタートパケットの先頭
から97〜128ビット目は、図2に示すように“cy
cle_time”フィールドである。
【0087】ローカルタイマ18の値は、サイクルスタ
ートパケット書き換え部19に出力される。
【0088】サイクルスタートパケット書き換え部19
は、送信FIFO17から出力されるサイクルスタート
パケットの可能性があるか否かを表すフラグつきの送信
パケットデータと、ローカルタイマ18から出力される
ローカルタイマの値をもとに、サイクルスタートパケッ
トの時間情報を書き換えた送信パケットデータを、半二
重伝送ポート11に出力する。
【0089】サイクルスタートパケット内で書き換えが
必要な箇所は、サイクルスタートパケットのうち、4段
目の“cycle_time”フィールドと、5段目の
“header_CRC”のフィールドである。
【0090】サイクルスタートパケット書き換えの処理
のフローチャートを図6に示す。
【0091】このフローチャートは、サイクルスタート
パケット書き換え部19に送信パケットデータが入力さ
れる毎にスタートする。
【0092】ステップS61では、サイクルスタートパ
ケット検出部16で付加されるフラグが立つかどうかを
判定する。フラグが立った場合は、サイクルスタートパ
ケットである可能性があるので、ステップS62に移
り、フラグが立たない場合は、サイクルスタートパケッ
トでないことがはっきりしているので、終了する。
【0093】ステップS62では、送信パケットデータ
のパケット長が65ビット以上であるかどうかを判定す
る。65ビット以上である場合は、サイクルスタートパ
ケットであるとして、ステップS63に移り、そうでな
い場合は、サイクルスタートパケットではないので、終
了する。
【0094】ステップS63では、パケットの先頭から
97〜128ビット目の値をローカルタイマ18の値で
書き換え、ステップS64へ移る。
【0095】ステップS64では、パケットの先頭から
129〜160ビット目の値を、計算し直したCRCの
値で書き換える。
【0096】本実施の形態によれば、半二重伝送によっ
て生じるノード間の時間情報の不整合を防ぐことが可能
である。
【0097】このことを示したのが、図10(d)であ
る。図10(a)の送信側リンク層コントローラで生成
されたサイクルスタートパケットは、半二重ポートから
送信される際の遅延量は一定ではないが、送信の際にサ
イクルスタートパケットに含まれる時間情報を適切なも
のに補正(書き換え)するため、図10(d)に示すよう
に、受信側のリンク層コントローラ120では、時間情
報の不整合を生じることはない。送信ノードと受信ノー
ドの間に、リピートノードがいくつか存在する場合も、
リピート処理の度にサイクルスタートパケットの補正
(書き換え)が行われ、受信側のリンク層コントローラ
120では、時間情報の不整合を生じることはない。
【0098】(実施の形態2)本実施の形態は、本発明
の時間情報の補正値の情報量の低減に関し、ローカルタ
イマ18とパケット書き換え部19以外の部分について
は、実施の形態1と同様である。
【0099】半二重伝送による時間遅れは、長くとも数
マイクロ秒程度なので、図4に示すサイクルタイムレジ
スタで扱う時間の内、秒単位やサイクル(125マイク
ロ秒)単位で遅れることはなく、オフセット単位の部分
だけ補正すれば良い。
【0100】ローカルタイマ18は、オフセットの部
分、つまりサイクルタイムの下位12ビット分だけで良
い。処理のフローチャートは図7の様になる。
【0101】このフローチャートは、ローカルタイマ1
8に送信パケットデータが入力される毎にスタートす
る。
【0102】ステップS71では、サイクルスタートパ
ケット検出部16で付加されるフラグが立つかどうかを
判定する。フラグが立った場合は、サイクルスタートパ
ケットである可能性があるので、ステップS72に移
り、フラグが立たない場合は、サイクルスタートパケッ
トでないことがはっきりしているので、終了する。
【0103】ステップS72では、送信パケットデータ
のパケット長が65ビット以上であるかどうかを判定す
る。65ビット以上である場合は、サイクルスタートパ
ケットであるとして、ステップS73に移り、そうでな
い場合は、サイクルスタートパケットではないので、終
了する。
【0104】ステップS73では、パケットの先頭から
117〜128ビット目の値で、ローカルタイマ18の
値を更新し、終了する。サイクルスタートパケットの先
頭から117〜128ビット目は、図2に示すように
“cycle_time”フィールドの下位12ビット
であり、これは図4に示すように、サイクルタイムレジ
スタの“cycle_offset”フィールドに対応
する。
【0105】パケット書き換え部19での処理は、書き
換えの必要な箇所が“cycle_time”フィール
ドのうちの、“cycle_offset”フィールド
と、“header_CRC”フィールドになっただけ
で、実施の形態1と同様である。
【0106】本実施の形態によれば、必要なローカルタ
イマのビット数を減らすことが可能である。
【0107】(実施の形態3)本実施の形態は、ディレ
イ量カウントに関し、ローカルタイマ18とパケット書
き換え部19以外の部分については、実施の形態1と同
様である。
【0108】半二重伝送による時間遅れ量(偏差)をカ
ウントして、送信の際に偏差分を補正することによって
も、実施の形態1及び2と同様の効果を得ることができ
る。
【0109】半二重伝送による時間遅れは、長くとも数
マイクロ秒程度なので、ローカルタイマ18は、8ビッ
トや9ビットあれば、良いことになる。実施の形態1及
び2では、サイクルスタートパケットであると判定され
た際、ローカルタイマの値を、サイクルスタートパケッ
トに含まれるサイクルタイムの値で更新していたが、本
実施の形態では、同じタイミングでタイマをゼロリセッ
トする。処理のフローチャートを図8に示す。
【0110】このフローチャートは、ローカルタイマ1
8に送信パケットデータが入力される毎にスタートす
る。
【0111】ステップS81では、サイクルスタートパ
ケット検出部16で付加されるフラグが立つかどうかを
判定する。フラグが立った場合は、サイクルスタートパ
ケットである可能性があるので、ステップS72に移
り、フラグが立たない場合は、サイクルスタートパケッ
トでないことがはっきりしているので、終了する。
【0112】ステップS82では、送信パケットデータ
のパケット長が65ビット以上であるかどうかを判定す
る。65ビット以上である場合は、サイクルスタートパ
ケットであるとして、ステップS83に移り、そうでな
い場合は、サイクルスタートパケットではないので、終
了する。
【0113】ステップS83では、パケットの先頭から
97ビット目が入力した時点で、ローカルタイマ18を
リセットし、終了する。サイクルスタートパケットの先
頭から97ビット目は、図2に示すように“cycle
_time”フィールドの先頭ビットに対応する。
【0114】本実施の形態では、タイマをゼロリセット
するタイミングを、パケットの先頭から97ビット目と
しているが、サイクルスタートパケットであることがは
っきりしてから、サイクルタイムに含まれるサイクルオ
フセットの部分が入力されるまでの間で決まったタイミ
ングであれば、どのタイミングでリセットするようにし
ても構わない。
【0115】サイクルスタートパケット書き換え部19
は、送信FIFO17から出力されるサイクルスタート
パケットの可能性があるか否かを表すフラグつきの送信
パケットデータと、ローカルタイマ18から出力される
ローカルタイマの値をもとに、サイクルスタートパケッ
トの時間情報を書き換えた送信パケットデータを、半二
重伝送ポート11に出力する。
【0116】“cycle_time”フィールドの書
き換えをローカルタイマの値で置き換えるのではなく、
書き換え前の“cycle_time”にローカルタイ
マの値を加えた結果で置き換える点が、実施の形態1及
び2と異なる点である。処理のフローチャートを図9に
示す。
【0117】このフローチャートは、サイクルスタート
パケット書き換え部19に、送信パケットデータが入力
される毎にスタートする。
【0118】ステップS91では、サイクルスタートパ
ケット検出部16で付加されるフラグが立つかどうかを
判定する。フラグが立った場合は、サイクルスタートパ
ケットである可能性があるので、ステップS92に移
り、フラグが立たない場合は、サイクルスタートパケッ
トでないことがはっきりしているので、終了する。
【0119】ステップS92では、送信パケットデータ
のパケット長が65ビット以上であるかどうかを判定す
る。65ビット以上である場合は、サイクルスタートパ
ケットであるとして、ステップS93に移り、そうでな
い場合は、サイクルスタートパケットではないので、終
了する。
【0120】ステップS93では、パケットの先頭から
97〜128ビット目の値にローカルタイマ18の値を
加算したもので、97〜128ビット目を書き換え、ス
テップS94へ移る。
【0121】ステップS94では、パケットの先頭から
129〜160ビット目の値を、計算し直したCRCの
値で書き換える。
【0122】更に、偏差を使うことにより、サイクルス
タートパケット以外のパケットに含まれる時間情報の書
き換えにも対応することが可能となる。その他の時間情
報としては、同期(アイソクロナス)パケットに含まれ
るタイムスタンプなどがある。サイクルスタートパケッ
トの場合との違いは、パケット書き換え部での書き換え
タイミングだけであるので、詳細は省略する。
【0123】本実施の形態によれば、必要なローカルタ
イマのビット数を減らすことが可能であるとともに、サ
イクルスタートパケット以外の時間情報パケットに含ま
れる時間情報の書き換えが可能である。
【0124】上記3つの実施の形態ではいずれの場合
も、ノードの持つすべてのポートが半二重伝送ポートで
あるとして記述しているが、ノードの持つポートの一部
が、IEEE1394−1995やP1394.AやP
1394.Bなどの規格で規定されているポートであっ
ても良い。これら従来規格で規定されているポートは、
従来規格で規定されている伝送経路を経由して、他のノ
ードの持つ従来規格で規定されているポートと接続され
る。
【0125】
【発明の効果】以上のように、本発明は、バスで接続さ
れた複数の電子機器に対して、パケット化されたデジタ
ルデータを伝送する半二重伝送方法及び、装置であっ
て、電子機器は、それぞれバス上でパケットを送受信す
るための送受信部を有し、新たに送信しようとする送信
パケット、或いは、送受信部により受信した受信パケッ
トの中から、時間情報を含むパケットを判別し、時間情
報を含むと判別されたパケットによりローカルタイマを
更新し、送受信部からパケットを送信する際に、更新さ
れたローカルタイマの値を用いて、送信パケットの時間
情報を変更することによ、電子機器間の時間情報の不整
合を無くすことができる。
【0126】また、ローカルタイマは、時間情報のうち
下位の情報のみを保持させることにより、情報量を低減
し、回路規模を小さくすることができる。
【0127】そして、時間情報を含む受信パケットによ
りローカルタイマをリセットし、パケットを送信する際
に、送信パケットの時間情報にリセットされたローカル
タイマの値を加算して、時間情報を変更することによ
り、電子機器間の時間情報の不整合を無くすことができ
る。
【0128】さらに、電子機器が新たに送信する時間情
報を含む送信パケットにより、ローカルタイマをリセッ
トし、送信パケットの時間情報をリセットされたローカ
ルタイマの値を用いて変更することにより、電子機器間
の時間情報の不整合を無くすことができる。
【0129】また、バスとしてIEEE1394に準じ
るシリアルバスを用いることにより、IEEE1394
を持つ電子機器と容易に接続することができる。
【0130】そして、サイクルスタートパケットに含ま
れる時間情報を補正することにより、電子機器間の時間
同期を取り、IEEE1394のアイソクロナス(同
期)データを正しく扱うことができる。
【図面の簡単な説明】
【図1】本発明の半二重伝送方法及び装置に係る電子機
器を、デージーチェーン接続したときの実施の一形態を
示すブロック図である。
【図2】本発明の半二重伝送方法及び装置に係るサイク
ルスタートパケットのデータ構造を示す図である。
【図3】本発明の半二重伝送方法及び装置に係るサイク
ルスタートパケットの判別処理の手順を示すフローチャ
ートである。
【図4】本発明の半二重伝送方法及び装置に係るサイク
ルタイムレジスタのデータ構造を示す図である。
【図5】本発明の半二重伝送方法及び装置に係るローカ
ルタイマ更新処理の手順を示すフローチャートである。
【図6】本発明の半二重伝送方法及び装置の実施の形態
1におけるサイクルスタートパケット書き換え処理の手
順を示すフローチャートである。
【図7】本発明の半二重伝送方法及び装置の実施の形態
2におけるサイクルスタートパケット書き換え処理の手
順を示すフローチャートである。
【図8】本発明の半二重伝送方法及び装置の実施の形態
3におけるローカルタイマリセット処理の手順を示すフ
ローチャートである。
【図9】本発明の半二重伝送方法及び装置の実施の形態
3におけるサイクルスタートパケット書き換え処理の手
順を示すフローチャートである。
【図10】時間の不整合についての説明図である。
【図11】従来技術であるIEEE1394−1995
のバスに接続されたノードの構成を示すブロック図であ
る。
【図12】特願平10−85403の概略構成を示すブ
ロック図である。
【図13】従来技術であるIEEE1394ブリッジの
概略構成を示すブロック図である。
【符号の説明】
1a,1b,1c 半二重伝送対応ノード 2 半二重伝送経路 10 半二重伝送対応物理層コントローラ 11 半二重伝送ポート 12 受信データバス 13 送信データバス 14 パケット再同期部 15 リンク層I/F 16 サイクルスタートパケット検出部 17 送信データFIFO 18 ローカルタイマ 19 サイクルスタートパケット書き換え部 100a,100b,100c ノード 100−1a,100−1b,100−1c 半二重伝
送対応ノード 101 IEEE1394バス 110,110’ 物理層コントローラ 111 ポート 120,120’ リンク層コントローラ 121 サイクルタイマレジスタ 122 物理層I/F 200 IEEE1394ブリッジ 201 IEEE1394バス(バスA) 201’ IEEE1394バス(バスB) 210 ブリッジコントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 大介 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 鷲見 一行 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 上田 徹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 5K018 AA02 HA00 5K028 CC02 CC05 MM16 NN00 TT05 5K032 CC13 CD01 DB18 5K047 AA18 BB05 BB12 BB15 GG56

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 バスで接続された複数の電子機器に対し
    て、パケット化されたデジタルデータを伝送する半二重
    伝送方法であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部を有し、 上記電子機器が新たなパケットを送信するときは、送信
    パケットの中から時間情報を含むパケットを判別し、 上記時間情報を含むと判別された送信パケットにより、
    ローカルタイマを更新し、 上記電子機器の送受信部から、時間情報を含む上記送信
    パケットを送信する際に、上記ローカルタイマの値を用
    いて、上記送信パケットの時間情報を変更して、上記電
    子機器間の時間情報の不整合を無くすことを特徴とする
    半二重伝送方法。
  2. 【請求項2】 バスで接続された複数の電子機器に対し
    て、パケット化されたデジタルデータを伝送する半二重
    伝送方法であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部を有し、 上記送受信部により受信した受信パケットの中から、時
    間情報を含むパケットを判別し、 上記時間情報を含むと判別された受信パケットの時間情
    報により、ローカルタイマを更新し、 上記受信パケットを受信した上記電子機器の送信側の送
    受信部から、時間情報を含む送信パケットを送信する際
    に、上記ローカルタイマの値を用いて時間情報を変更し
    て、上記電子機器間の時間情報の不整合を無くすことを
    特徴とする半二重伝送方法。
  3. 【請求項3】 上記ローカルタイマは、時間情報のうち
    下位の情報のみを保持させることにより、情報量を低減
    することを特徴とする請求項1または2記載の半二重伝
    送方法。
  4. 【請求項4】 バス上で接続された複数の電子機器に対
    して、パケット化されたデジタルデータを伝送する半二
    重伝送方法であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部を有し、 上記電子機器が新たなパケットを送信するときは、送信
    パケットの中から、時間情報を含むパケットを判別し、 上記時間情報を含むと判別された送信パケットにより、
    ローカルタイマをリセットし、 上記電子機器の送受信部から、時間情報を含む上記送信
    パケットを送信する際に、時間情報に上記ローカルタイ
    マの値を加算した値を用いて、上記送信パケットの時間
    情報を変更して、上記電子機器間の時間情報の不整合を
    無くすことを特徴とする半二重伝送方法。
  5. 【請求項5】 バスで接続された複数の電子機器に対し
    て、パケット化されたデジタルデータを伝送する半二重
    伝送方法であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部を有し、 上記送受信部により受信した受信パケットの中から、時
    間情報を含むパケットを判別し、 上記時間情報を含むと判別された受信パケットにより、
    ローカルタイマをリセットし、 上記受信パケットを受信した上記電子機器の送信側の送
    受信部から、時間情報を含む送信パケットを送信する際
    に、時間情報に上記ローカルタイマの値を加算した値を
    用いて、上記送信パケットの時間情報を変更して、上記
    電子機器間の時間情報の不整合を無くすことを特徴とす
    る半二重伝送方法。
  6. 【請求項6】 上記バスとしてIEEE1394に準ず
    るシリアルバスを用いることを特徴とする請求項1乃至
    5のいずれかに記載の半二重伝送方法。
  7. 【請求項7】 サイクルスタートパケットに含まれる時
    間情報を補正することを特徴とする請求項6記載の半二
    重伝送方法。
  8. 【請求項8】 バスで接続された複数の電子機器に対し
    て、パケット化されたデジタルデータを伝送する半二重
    伝送装置であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部と、 上記電子機器が新たなパケットを送信するとき、送信パ
    ケットの中から時間情報を含むパケットを判別するパケ
    ット判別部と、 上記パケット判別部により、時間情報を含むと判別され
    た送信パケットにより、ローカルタイマを更新するロー
    カルタイマ更新部と、 上記ローカルタイマ更新部により更新されたローカルタ
    イマの値を用いて、上記送信パケットの時間情報を書き
    換えるパケット書き換え部とを備え、 上記電子機器間の時間情報の不整合を無くすことを特徴
    とする半二重伝送装置。
  9. 【請求項9】 バスで接続された複数の電子機器に対し
    て、パケット化されたデジタルデータを伝送する半二重
    伝送装置であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部と、 上記送受信部により受信した受信パケットの中から、時
    間情報を含むパケットを判別するパケット判別部と、 上記パケット判別部により、時間情報を含むと判別され
    た受信パケットの時間情報により、ローカルタイマを更
    新するローカルタイマ更新部と、 上記ローカルタイマ更新部により更新されたローカルタ
    イマで、上記受信パケットを受信した上記電子機器の送
    信側の送受信部から、時間情報を含む送信パケットを送
    信する際に、上記更新されたローカルタイマの値を用い
    て、上記送信パケットの時間情報を書き換えるパケット
    書き換え部とを備え、 上記電子機器間の時間情報の不整合を無くすことを特徴
    とする半二重伝送装置。
  10. 【請求項10】 上記ローカルタイマは、時間情報のう
    ち下位の情報のみ保持するにより、回路規模を削減する
    ことを特徴とする請求項8または9記載の半二重伝送装
    置。
  11. 【請求項11】 バスで接続された複数の電子機器に対
    して、パケット化されたデジタルデータを伝送する半二
    重伝送装置であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部と、 上記電子機器が新たなパケットを送信するとき、送信パ
    ケットの中から時間情報を含むパケットを判別するパケ
    ット判別部と、 上記パケット判別部により時間情報を含むと判別された
    送信パケットにより、ローカルタイマをリセットするロ
    ーカルタイマリセット部とを備え、 上記電子機器の送受信部から、時間情報を含む送信パケ
    ットを送信する際に、時間情報に上記ローカルタイマの
    値を加算した値を用いて、上記送信パケットの時間情報
    を変更して、上記電子機器間の時間情報の不整合を無く
    すことを特徴とする半二重伝送装置。
  12. 【請求項12】 バスで接続された複数の電子機器に対
    して、パケット化されたデジタルデータを伝送する半二
    重伝送装置であって、 上記電子機器は、それぞれ上記バス上でパケットを送受
    信するための一つ以上の送受信部と、 上記送受信部により受信した受信パケットの中から、時
    間情報を含むパケットを判別するパケット判別部と、 上記パケット判別部により、時間情報を含むと判別され
    た受信パケットにより、ローカルタイマをリセットする
    ローカルタイマリセット部とを備え、 上記受信パケットを受信した上記電子機器の送信側の送
    受信部から、時間情報を含む送信パケットを送信する際
    に、時間情報に上記ローカルタイマの値を加算した値を
    用いて、上記送信パケットの時間情報を変更して、上記
    電子機器間の時間情報の不整合を無くすことを特徴とす
    る半二重伝送装置。
  13. 【請求項13】 上記バスとしてIEEE1394に準
    ずるシリアルバスを用いることを特徴とする請求項8乃
    至12のいずれかに記載の半二重伝送装置。
  14. 【請求項14】 サイクルスタートパケットに含まれる
    時間情報を補正することを特徴とする請求項13記載の
    半二重伝送装置。
JP11149111A 1999-05-28 1999-05-28 半二重伝送方法及び装置 Pending JP2000341307A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11149111A JP2000341307A (ja) 1999-05-28 1999-05-28 半二重伝送方法及び装置
US09/578,690 US6804205B1 (en) 1999-05-28 2000-05-26 Method and apparatus for transmitting packet for synchronization using half duplex transmission medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11149111A JP2000341307A (ja) 1999-05-28 1999-05-28 半二重伝送方法及び装置

Publications (1)

Publication Number Publication Date
JP2000341307A true JP2000341307A (ja) 2000-12-08

Family

ID=15467958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11149111A Pending JP2000341307A (ja) 1999-05-28 1999-05-28 半二重伝送方法及び装置

Country Status (2)

Country Link
US (1) US6804205B1 (ja)
JP (1) JP2000341307A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7055050B2 (en) 2001-06-15 2006-05-30 Nec Corporation Network synchronization technique
US7729596B2 (en) 2003-11-27 2010-06-01 Funai Electric Co., Ltd. Information recoding system
CN114174953A (zh) * 2019-06-28 2022-03-11 亚德诺半导体国际无限责任公司 低复杂度以太网节点(len)一个端口

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10113261C2 (de) * 2001-03-16 2003-07-10 Siemens Ag Synchrones, getaktetes Kommunikationssystem mit dezentralen Ein-/Ausgabe-Baugruppen und Verfahren zur Einbindung dezentraler Ein-/Ausgabe-Baugruppen in ein solches System
US7778281B2 (en) * 2001-04-27 2010-08-17 Panasonic Corporation Wireless communication apparatus
DE10327548B4 (de) * 2003-06-18 2014-05-22 Robert Bosch Gmbh Verfahren und Vorrichtung zum Austausch von Daten über ein Bussystem
JP4844632B2 (ja) * 2005-11-29 2011-12-28 エスティー‐エリクソン、ソシエテ、アノニム バスステーション、及びバスステーションの同期を維持するシステム及び方法
US7848314B2 (en) * 2006-05-10 2010-12-07 Nuance Communications, Inc. VOIP barge-in support for half-duplex DSR client on a full-duplex network

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079188A (en) * 1975-04-14 1978-03-14 Datotek, Inc. Multi-mode digital enciphering system
US5634196A (en) * 1994-10-19 1997-05-27 Uniden America Corporation Radio call history list
US6185630B1 (en) * 1997-02-14 2001-02-06 Advanced Micro Devices, Inc. Device initializing system with programmable array logic configured to cause non-volatile memory to output address and data information to the device in a prescribed sequence
US6128654A (en) * 1997-02-14 2000-10-03 Advanced Micro Devices, Inc. Method and apparatus for transmitting multiple copies by replicating data identifiers
US6563804B1 (en) * 1998-01-05 2003-05-13 Intel Corporation System and method for providing full-duplex audio communication using a half-duplex audio circuit
US6634196B2 (en) * 2001-12-10 2003-10-21 Taiwan Fu Hsing Industry Co., Ltd. Tubular lock directly actuatable by a key

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7055050B2 (en) 2001-06-15 2006-05-30 Nec Corporation Network synchronization technique
US7729596B2 (en) 2003-11-27 2010-06-01 Funai Electric Co., Ltd. Information recoding system
CN114174953A (zh) * 2019-06-28 2022-03-11 亚德诺半导体国际无限责任公司 低复杂度以太网节点(len)一个端口
US11940943B2 (en) 2019-06-28 2024-03-26 Analog Devices International Unlimited Company Low complexity ethernet node (LEN) one port
CN114174953B (zh) * 2019-06-28 2024-06-25 亚德诺半导体国际无限责任公司 低复杂度以太网节点(len)一个端口

Also Published As

Publication number Publication date
US6804205B1 (en) 2004-10-12

Similar Documents

Publication Publication Date Title
US6157972A (en) Apparatus and method for processing packetized information over a serial bus
US7545822B2 (en) Information communication system, information communication method, information signal processing device and information signal processing method, and storage medium
US6212161B1 (en) Method and apparatus for a fault tolerant software transparent and high data integrity extension to a backplane bus or interconnect
JP2012516638A (ja) ノード間で双方向ポイントツーポイント通信リンクを利用するフォールトトレランスネットワーク
JP2001024630A (ja) 2つのネットワーク間での同期方法および装置
US6754184B2 (en) Information processing apparatus and method, and distribution medium
KR20010090768A (ko) 전자 장치, 및 인터페이스 유닛의 버스 초기화 위상에서디지털 시리얼 데이터를 처리하는 방법
US6964006B2 (en) Network error display apparatus and error detection display method
US6185207B1 (en) Communication system having a local area network adapter for selectively deleting information and method therefor
US20090262667A1 (en) System and method for enabling topology mapping and communication between devices in a network
EP0850524A1 (en) Method and apparatus for integrating repeater management, media access control, and bridging functions
JP2000341307A (ja) 半二重伝送方法及び装置
KR100746900B1 (ko) 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법
US7177283B2 (en) Transmitting and receiving circuit and transmitting and receiving method
JP3444247B2 (ja) パケット速度変換器
JP4271787B2 (ja) 通信システム
US7801053B2 (en) Method for setting consistent values for a parameter in a network of distributed stations, as well as a network subscriber station for carrying out the method
WO2008128544A1 (en) Low cost digital real-time link system
JP3516998B2 (ja) アドレス情報判読装置
JP2004514322A (ja) 非ネットワーク準拠リンクを介してネットワークにノードを接続するためのシステム及び方法
US6853645B1 (en) PCI and MII compatible home phoneline networking alliance (HPNA) interface device
KR20010009761A (ko) 원거리 접속용 아이 트리플 이 1394 시스템 및 그 구성 방법
JP2002218007A (ja) 伝送チェック方法及び伝送チェック装置
JPH05199242A (ja) データ通信装置
JPS58164356A (ja) パケツト転送方式