JP2000340898A - Multilayered ceramic substrate - Google Patents

Multilayered ceramic substrate

Info

Publication number
JP2000340898A
JP2000340898A JP14699699A JP14699699A JP2000340898A JP 2000340898 A JP2000340898 A JP 2000340898A JP 14699699 A JP14699699 A JP 14699699A JP 14699699 A JP14699699 A JP 14699699A JP 2000340898 A JP2000340898 A JP 2000340898A
Authority
JP
Japan
Prior art keywords
ceramic
notch
ceramic layers
multilayer substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14699699A
Other languages
Japanese (ja)
Other versions
JP3232066B2 (en
Inventor
Kan Kiyosada
貫 清定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14699699A priority Critical patent/JP3232066B2/en
Publication of JP2000340898A publication Critical patent/JP2000340898A/en
Application granted granted Critical
Publication of JP3232066B2 publication Critical patent/JP3232066B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a multilayered ceramic substrate which can be positioned accurately, even when a laminate deviation occurs between upper and lower ceramic layers and in which no crack occurs, even when a load caused by stresses due to the difference between the coefficients of thermal expansion of the substrate and a jig, an external force, etc., is impressed upon the substrate via a positioning pin. SOLUTION: A multilayered ceramic substrate 1 is constituted by laminating a plurality of ceramic layers 1a, 1b, and 1c upon another and forming positioning notches 3 which penetrate the ceramic layers 1a, 1b, and 1c on the outer peripheral edge of the ceramic layers. Each notch 3 has a narrower width W1 and a deeper depth D1 in one of the ceramic layers 1a, 1b, and 1c. Therefore, even when a laminate deviation occurs among the ceramic layers 1a, 1b, and 1c, the substrate 1 can be positioned with high accuracy, because the upwardly and downwardly projected widths of the notches 3 are always fixed. In addition, crackings of the substrate 1 can be prevented effectively, because stresses which are generated in the interior sections of the notches 3 can be scattered satisfactorily to the ceramic layers 1a, 1b, and 1c.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数のセラミック
層を積層するとともに、その外周縁に位置決め用の切り
欠き部を形成して成るセラミック多層基板に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic multilayer substrate having a plurality of ceramic layers stacked and a positioning notch formed on an outer peripheral edge thereof.

【0002】[0002]

【従来の技術】複数のセラミック層を積層して成るセラ
ミック多層基板は、例えば半導体素子や水晶振動子等の
電子部品を搭載するための配線基板として使用されてい
る。このような従来のセラミック多層基板の例を図7に
斜視図で示す。
2. Description of the Related Art A ceramic multilayer substrate formed by laminating a plurality of ceramic layers is used as a wiring substrate for mounting electronic components such as semiconductor elements and quartz oscillators. FIG. 7 is a perspective view showing an example of such a conventional ceramic multilayer substrate.

【0003】図7に示す例におけるセラミック多層基板
11は、電子部品が搭載される多数の配線基板領域12が縦
横に一体的に形成された多数個取りの配線基板である。
[0003] The ceramic multilayer substrate in the example shown in FIG.
Reference numeral 11 denotes a multi-piece wiring board in which a large number of wiring board areas 12 on which electronic components are mounted are integrally formed vertically and horizontally.

【0004】このセラミック多層基板11は3層のセラミ
ック層11a・11b・11cを積層して成る。そして、その
外周縁には位置決め用の切り欠き部13を有している。
This ceramic multilayer substrate 11 is formed by laminating three ceramic layers 11a, 11b and 11c. The outer peripheral edge has a notch 13 for positioning.

【0005】切り欠き部13は、セラミック多層基板11に
種々の加工を施す際や電子部品を搭載する際等にセラミ
ック多層基板11を所定の位置に位置決めするためのもの
であり、各辺に2箇所ずつ、セラミック層11a・11b・
11cを略同じ幅・奥行きで上下に貫通するように設けら
れている。
The notch 13 is used to position the ceramic multilayer substrate 11 at a predetermined position when performing various processes on the ceramic multilayer substrate 11 or when mounting electronic components. The ceramic layers 11a, 11b,
11c is provided so as to penetrate vertically with substantially the same width and depth.

【0006】そして、セラミック多層基板11の位置決め
は、各切り欠き部13に対応する位置に位置決めピン22が
立設されて成る治具21を準備するとともに、この治具21
上にセラミック多層基板11を、各切り欠き部13内に対応
する位置決めピン22が挿入されるようにして載置するこ
とによって行なわれる。
For positioning of the ceramic multilayer substrate 11, a jig 21 having positioning pins 22 erected at positions corresponding to the respective notches 13 is prepared.
This is performed by placing the ceramic multilayer substrate 11 thereon such that the corresponding positioning pins 22 are inserted into the respective cutouts 13.

【0007】このとき、セラミック多層基板11は、位置
決めピン22により各切り欠き部13の幅方向に対する移動
が規制されることになる。そして、切り欠き部13の幅方
向は対向する各辺毎に互いに直交する方向となるように
形成されているので主面に平行な全方向への移動が規制
され、これにより治具21上の所定位置に位置決めされる
こととなる。
At this time, in the ceramic multilayer substrate 11, the movement of each notch 13 in the width direction is restricted by the positioning pin 22. Since the width direction of the notch 13 is formed so as to be orthogonal to each of the opposing sides, movement in all directions parallel to the main surface is restricted. It will be positioned at a predetermined position.

【0008】なお、このようなセラミック多層基板11
は、各セラミック層11a・11b・11cとなる3枚のセラ
ミックグリーンシートに打ち抜き加工を施すとともに上
下に積層し、これを高温で焼成することによって製作さ
れる。
Incidentally, such a ceramic multilayer substrate 11
Is manufactured by punching and stacking three ceramic green sheets to be the respective ceramic layers 11a, 11b and 11c, and sintering them at a high temperature.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、このセ
ラミック多層基板11は、通常、セラミックグリーンシー
トを積層する際に上下のセラミックグリーンシート間に
最大で0.1 mm程度の積層ずれが生じる。
However, in the ceramic multilayer substrate 11, when the ceramic green sheets are stacked, a stacking deviation of about 0.1 mm at the maximum occurs between the upper and lower ceramic green sheets.

【0010】このような積層ずれが生じると、図8に要
部拡大斜視図で示すように、切り欠き部13の側壁に不特
定な大きさの段差が形成されてしまい、このため切り欠
き部13の上下方向の投影幅が大きくばらついてしまうと
いう問題点があった。そして、このように切り欠き部13
の上下方向の投影幅が大きくばらつくと、切り欠き部13
および位置決めピン22による位置決めの精度が低いもの
となってしまい、近時の小型・高精度化した電子部品を
搭載するための配線基板としてこのセラミック多層基板
11を採用すると正確な位置決めが困難となってしまうと
いう問題点を有していた。
When such a lamination shift occurs, a step of an unspecified size is formed on the side wall of the notch 13 as shown in an enlarged perspective view of a main part in FIG. There has been a problem that the vertical projection width of 13 has large variations. And the notch 13
If the vertical projection width of the
In addition, the positioning accuracy of the positioning pins 22 is low, and the ceramic multilayer substrate is used as a wiring board for mounting recently miniaturized and highly accurate electronic components.
If 11 is adopted, there is a problem that accurate positioning becomes difficult.

【0011】そこで、図9に要部拡大斜視図で示すよう
に、特定のセラミック層、例えば最上層であるセラミッ
ク層11cに形成された切り欠き部13を他のセラミック層
11a・11bに形成された切り欠き部13より小さなものと
し、たとえ上下のセラミック層11a・11b・11cに積層
ずれが生じた場合であっても、セラミック層11cに形成
された切り欠き部13の内壁が常に他のセラミック層11a
・11bに形成された切り欠き部13の内壁よりも突出する
ようにし、これにより切り欠き部13の上下方向の投影幅
を常に一定とし、正確な位置決めができるようになした
セラミック多層基板11が提案されている。
Therefore, as shown in an enlarged perspective view of a main part in FIG. 9, a cutout 13 formed in a specific ceramic layer, for example, a ceramic layer 11c which is the uppermost layer, is replaced with another ceramic layer.
The cutouts 13 formed in the ceramic layers 11a, 11b and 11c are smaller than the cutouts 13 formed in the ceramic layers 11a, 11b and 11c. Inner wall is always other ceramic layer 11a
The ceramic multilayer substrate 11 is formed so as to protrude from the inner wall of the notch 13 formed in 11b so that the projection width of the notch 13 in the vertical direction is always constant and accurate positioning can be performed. Proposed.

【0012】しかしながら、この場合には、図10に要部
拡大斜視図で示すように、治具21上に位置決めされたセ
ラミック多層基板11が加熱工程を受ける際等に、治具21
とセラミック多層基板11との熱膨張係数の相違に起因し
て発生する応力や外力等による荷重Aが位置決めピン22
を介して切り欠き部13の幅方向に印加されると、この荷
重Aが他のセラミック層11a・11bから突出したセラミ
ック層11cの切り欠き部13の奥部近傍に局部的に集中し
て大きな引っ張り応力Bを発生させ、この引っ張り応力
Bによりセラミック層11cに切り欠き部13の奥部を起点
としたクラックCが発生してしまうという問題点を有し
ていた。
However, in this case, when the ceramic multilayer substrate 11 positioned on the jig 21 is subjected to a heating step, as shown in FIG.
The load A due to stress or external force generated due to the difference in the coefficient of thermal expansion between the
When the load A is applied in the width direction of the notch 13 through the ceramic layer 11c, the load A is locally concentrated near the depth of the notch 13 of the ceramic layer 11c protruding from the other ceramic layers 11a and 11b. There is a problem that a tensile stress B is generated, and the crack C is generated in the ceramic layer 11c starting from a deep portion of the cutout portion 13 due to the tensile stress B.

【0013】本発明はかかる問題点に鑑み案出されたも
のであり、その目的は、上下のセラミック層に積層ずれ
があってもセラミック多層基板を正確に位置決めするこ
とができるとともに、セラミック多層基板と治具との熱
膨張係数の相違に起因して発生する応力や外力等による
荷重が位置決めピンを介して印加されてもクラックが発
生することのない切り欠き部を有するセラミック多層基
板を提供することにある。
The present invention has been devised in view of the above problems, and has as its object to accurately position a ceramic multilayer substrate even if upper and lower ceramic layers are misaligned. Provided is a ceramic multilayer substrate having a cut-out portion in which cracks do not occur even when a load caused by a stress or an external force generated due to a difference in thermal expansion coefficient between a jig and a jig is applied through a positioning pin. It is in.

【0014】[0014]

【課題を解決するための手段】本発明のセラミック多層
基板は、複数のセラミック層を積層するとともに、その
外周縁に前記複数のセラミック層を貫通する位置決め用
の切り欠き部を形成して成るセラミック多層基板であっ
て、前記切り欠き部は、前記複数のセラミック層のうち
のひとつにおいてその幅が狭く、かつその奥行きが深い
ことを特徴とするものである。
SUMMARY OF THE INVENTION A ceramic multilayer substrate according to the present invention comprises a plurality of ceramic layers stacked on each other, and a notch for positioning penetrating the plurality of ceramic layers formed on an outer peripheral edge thereof. A multilayer substrate, wherein the notch has a narrow width and a deep depth in one of the plurality of ceramic layers.

【0015】本発明のセラミック多層基板によれば、位
置決め用の切り欠き部は、多層に積層されたセラミック
層のうちのひとつにおいてその幅が狭く、かつその奥行
きが深いことから、たとえ上下のセラミック層に積層ず
れが生じた場合であっても、このひとつのセラミック層
に形成された切り欠き部の内壁はその幅方向において常
に他のセラミック層に形成された切り欠き部の内壁から
突出し、その結果、切り欠き部の上下方向の投影幅が常
に一定となる。また同時に、このひとつのセラミック層
に形成された位置決め用の切り欠き部の内壁は、その奥
行き方向においては常に他のセラミック層に形成された
切り欠き部の内壁よりも突出することがない。したがっ
て、セラミック多層基板と治具との熱膨張係数の相違に
起因して発生する熱応力や外力等による荷重が位置決め
ピンを介して印加されても、このひとつのセラミック層
に形成された切り欠き部の奥部に荷重による引っ張り応
力が大きく集中することはない。
According to the ceramic multilayer substrate of the present invention, the notch for positioning has a narrow width and a deep depth in one of the multilayer ceramic layers. Even if a layer is misaligned, the inner wall of the notch formed in this one ceramic layer always protrudes from the inner wall of the notch formed in the other ceramic layer in the width direction thereof, As a result, the projection width in the vertical direction of the notch is always constant. At the same time, the inner wall of the positioning notch formed in this one ceramic layer does not always protrude in the depth direction from the inner wall of the notch formed in the other ceramic layer. Therefore, even if a load such as a thermal stress or an external force generated due to a difference in thermal expansion coefficient between the ceramic multilayer substrate and the jig is applied through the positioning pin, the notch formed in the single ceramic layer is formed. There is no large concentration of tensile stress due to the load at the back of the part.

【0016】[0016]

【発明の実施の形態】次に、本発明のセラミック多層基
板を添付の図面を基に詳細に説明する。
Next, a ceramic multilayer substrate of the present invention will be described in detail with reference to the accompanying drawings.

【0017】図1は本発明のセラミック多層基板を半導
体素子や水晶振動子等の電子部品を搭載するための配線
基板に適用した場合の実施の形態の一例を示す斜視図で
ある。
FIG. 1 is a perspective view showing an example of an embodiment in which the ceramic multilayer substrate of the present invention is applied to a wiring board for mounting electronic components such as a semiconductor element and a quartz oscillator.

【0018】セラミック多層基板1は、電子部品が搭載
される多数の配線基板領域2が縦横に一体的に形成され
た多数個取りの配線基板であり、3層のセラミック層1
a・1b・1cを積層一体化して成る。
The ceramic multilayer board 1 is a multi-piece wiring board in which a large number of wiring board areas 2 on which electronic components are mounted are integrally formed vertically and horizontally.
a, 1b and 1c are laminated and integrated.

【0019】各配線基板領域2は、セラミック層1aの
上面に電子部品を搭載する搭載部2aを、セラミック層
1bの上面に電子部品の電極が接続されるメタライズ導
体層2bを、セラミック層1cの上面に封止用のメタラ
イズ金属層2cを有している。そして、搭載部2aには
半導体素子等の電子部品が接着剤等を介して固着され、
メタライズ導体層2bにはその電子部品の電極がボンデ
ィングワイヤ等の電気的接続手段を介して接続され、メ
タライズ金属層2cには封止用の金属リングや金属蓋体
がろう材を介して接合される。
Each wiring board region 2 includes a mounting portion 2a for mounting an electronic component on the upper surface of the ceramic layer 1a, a metallized conductor layer 2b to which electrodes of the electronic component are connected on the upper surface of the ceramic layer 1b, and a ceramic layer 1c. The upper surface has a metallized metal layer 2c for sealing. An electronic component such as a semiconductor element is fixed to the mounting portion 2a via an adhesive or the like,
Electrodes of the electronic component are connected to the metallized conductor layer 2b via electrical connection means such as bonding wires, and a metal ring for sealing or a metal lid is joined to the metallized metal layer 2c via a brazing material. You.

【0020】また、セラミック多層基板1は、その外周
縁に位置決め用の切り欠き部3を有している。
The ceramic multilayer substrate 1 has a notch 3 for positioning at the outer peripheral edge.

【0021】切り欠き部3は、セラミック多層基板1に
種々の加工を施す際や電子部品を搭載する際等に、セラ
ミック多層基板1を所定の位置に位置決めするためのも
のであり、この例では各辺に2箇所ずつ、それぞれセラ
ミック層1a・1b・1cを上下に貫通して設けられて
いる。
The notch 3 is used to position the ceramic multilayer substrate 1 at a predetermined position when various processing is performed on the ceramic multilayer substrate 1 or when electronic components are mounted. The ceramic layers 1a, 1b, and 1c are provided at two locations on each side so as to penetrate vertically.

【0022】そして、セラミック多層基板1の位置決め
は、各切り欠き部3に対応する位置に位置決めピン22を
有する治具21上にセラミック多層基板1を、各切り欠き
部3内に各々対応する位置決めピン22が挿入されるよう
にして載置することによって行なわれる。
The ceramic multilayer substrate 1 is positioned by positioning the ceramic multilayer substrate 1 on a jig 21 having positioning pins 22 at positions corresponding to the notches 3, respectively. This is performed by placing the pin 22 so as to be inserted.

【0023】なお、このようなセラミック多層基板1
は、セラミック層1a・1b・1cが酸化アルミニウム
質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結
体・ムライト質焼結体・窒化珪素質焼結体・ガラスセラ
ミックス等のセラミックスから形成されており、メタラ
イズ導体層2b・メタライズ金属層2cがタングステン
やモリブデン・モリブデン−マンガン・銅・銀・銀−パ
ラジウム等の金属粉末メタライズから形成されている。
Incidentally, such a ceramic multilayer substrate 1
The ceramic layers 1a, 1b, 1c are made of ceramics such as aluminum oxide sintered body, aluminum nitride based sintered body, silicon carbide based sintered body, mullite sintered body, silicon nitride based sintered body and glass ceramic. The metallized conductor layer 2b and metallized metal layer 2c are formed of metal powder metallized metal such as tungsten or molybdenum / molybdenum-manganese / copper / silver / silver / palladium.

【0024】例えばセラミック層1a・1b・1cが酸
化アルミニウム質焼結体から成り、メタライズ導体層2
b・メタライズ金属層2cがタングステンメタライズか
ら成る場合であれば、酸化アルミニウム・酸化珪素・酸
化マグネシウム・酸化カルシウム等のセラミック原料粉
末に適当な有機バインダ・溶剤を添加混合して泥漿状と
なすとともに、これを従来周知のドクタブレード法を採
用してシート状となすことによりそれぞれがセラミック
層1a・1b・1cとなるセラミックグリーンシートを
得、しかる後、これらのセラミックグリーンシートに打
ち抜き加工を施すとともにメタライズ導体層2bやメタ
ライズ金属層2cとなるタングステンペーストをスクリ
ーン印刷により所定のパターンに印刷し、最後にこれら
のセラミックグリーンシートを積層するとともに、約16
00℃の高温で焼成することによって製作される。
For example, the ceramic layers 1a, 1b and 1c are made of an aluminum oxide sintered body,
b. If the metallized metal layer 2c is made of tungsten metallized, an appropriate organic binder and a solvent are added to a ceramic raw material powder such as aluminum oxide, silicon oxide, magnesium oxide, calcium oxide, etc. and mixed to form a slurry. This is formed into a sheet shape by employing a well-known doctor blade method to obtain ceramic green sheets, each of which becomes a ceramic layer 1a, 1b, 1c. Thereafter, these ceramic green sheets are subjected to punching and metallization. Tungsten paste to be used as the conductor layer 2b and the metallized metal layer 2c is printed in a predetermined pattern by screen printing.
It is manufactured by firing at a high temperature of 00 ° C.

【0025】そして、本発明のセラミック多層基板1に
おいて、切り欠き部3は、図2に要部拡大斜視図で示す
ように、最上層のセラミック層1cにおいて、その幅W
1が他のセラミック層1a・1bにおける幅W2よりも
0.2 〜8mm程度狭いものとなっているとともに、その
奥行きD1が他のセラミック層1a・1bにおける奥行
きD2よりも0.1 〜4mm程度深いものとなっている。
なお、セラミック層1cにおける切り欠き部3の幅W1
は1〜10mm程度であり、奥行きD1は2〜20mm程度
である。
In the ceramic multilayer substrate 1 of the present invention, the notch portion 3 has a width W in the uppermost ceramic layer 1c as shown in an enlarged perspective view of a main part in FIG.
1 is larger than the width W2 of the other ceramic layers 1a and 1b.
It is about 0.2 to 8 mm narrower, and its depth D1 is about 0.1 to 4 mm deeper than the depth D2 of the other ceramic layers 1a and 1b.
The width W1 of the notch 3 in the ceramic layer 1c
Is about 1 to 10 mm, and the depth D1 is about 2 to 20 mm.

【0026】このように、位置決め用の切り欠き部3の
セラミック層1cにおける幅W1が他のセラミック層1
a・1bにおける幅W2よりも0.2 〜8mm程度狭くな
っていることにより、たとえセラミック層1a・1b・
1cの間に0.1 mm程度の積層ずれが生じた場合であっ
ても、セラミック層1cに形成された切り欠き部3の内
壁は、その幅方向において常に他のセラミック層1a・
1bに形成された切り欠き部3の内壁よりも突出し、切
り欠き部3の上下方向の投影幅が常に一定となる。その
ため、セラミック多層基板1をその各切り欠き部3内に
対応する位置決めピン22が挿入されるようにして治具21
上に載置した際に、正確な位置決めが可能である。
As described above, the width W1 of the positioning notch 3 in the ceramic layer 1c is different from that of the other ceramic layer 1c.
Since the width W2 is smaller by about 0.2 to 8 mm than the width W2 of the ceramic layers 1a, 1b,
Even when a stacking deviation of about 0.1 mm occurs between the ceramic layers 1c, the inner wall of the cutout 3 formed in the ceramic layer 1c always has the other ceramic layers 1a.
The projection width of the notch 3 protrudes from the inner wall of the notch 3 formed in 1b, and the projection width in the vertical direction of the notch 3 is always constant. Therefore, the jig 21 is inserted into the ceramic multilayer substrate 1 such that the corresponding positioning pins 22 are inserted into the respective notches 3.
When placed on top, accurate positioning is possible.

【0027】また同時に、切り欠き部3のセラミック層
1cにおける奥行きD1が他のセラミック層1a・1b
における奥行きD2よりも0.1 〜4mm程度深いものと
なっていることから、セラミック層1cに形成された切
り欠き部3の内壁は、その奥行き方向において、常に他
のセラミック層1a・1bに形成された切り欠き部3の
内壁よりも突出することがない。したがって、図3に要
部拡大斜視図で示すように、セラミック多層基板1と治
具21との熱膨張係数の相違に起因して発生する熱応力や
外力による荷重Aが位置決めピン22を介して印加されて
も、この荷重Aによる引っ張り応力Bはセラミック層1
a・1bに形成された切り欠き部3の奥部近傍ならびに
セラミック層1cに形成された切り欠き部3の奥部近傍
に分散して印加され、これによりセラミック多層基板1
にクラックが発生することが有効に防止される。
At the same time, the depth D1 of the notch 3 in the ceramic layer 1c is different from the other ceramic layers 1a and 1b.
, The inner wall of the cutout 3 formed in the ceramic layer 1c is always formed in the other ceramic layers 1a and 1b in the depth direction. It does not protrude beyond the inner wall of the notch 3. Therefore, as shown in the enlarged perspective view of the main part in FIG. 3, a load A due to a thermal stress or an external force generated due to a difference in the coefficient of thermal expansion between the ceramic multilayer substrate 1 and the jig 21 passes through the positioning pin 22. Even if applied, the tensile stress B due to this load A is
a and 1b are applied in a distributed manner to the vicinity of the back of the notch 3 formed in the ceramic layer 1c and the vicinity of the back of the notch 3 formed in the ceramic layer 1c.
Cracks are effectively prevented.

【0028】なお、位置決め用の切り欠き部3は、その
幅が狭くなっているセラミック層1cにおける幅W1と
他のセラミック層1a・1bにおける幅W2との差が0.
2 mm未満では、セラミック層1a・1b・1cに積層
ずれがあった場合に、セラミック層1cに形成された切
り欠き部3の内壁をその幅方向において常に他のセラミ
ック層1a・1bに形成された切り欠き部3の内壁より
も突出させて切り欠き部3の上下方向の投影幅を常に一
定とすることが困難となる傾向にある。他方、8mmを
超えると、セラミック層1cに形成された切り欠き部3
の内壁が他のセラミック層1a・1bに形成された切り
欠き部3の内壁から突出しすぎるために切り欠き部3に
おけるセラミック層1cの機械的強度が低いものとなっ
てしまいやすい傾向にある。したがって、位置決め用の
切り欠き部3は、その幅が狭くなっているセラミック層
1cにおける幅W1と他のセラミック層1a・1bにお
ける幅W2との差が0.2 〜8mmの範囲であることが好
ましい。
In the positioning notch 3, the difference between the width W1 of the narrowed ceramic layer 1c and the width W2 of the other ceramic layers 1a and 1b is equal to 0.
If the thickness is less than 2 mm, the inner wall of the cutout 3 formed in the ceramic layer 1c is always formed in the other ceramic layers 1a and 1b in the width direction when the ceramic layers 1a, 1b and 1c are displaced from each other. There is a tendency that it is difficult to make the projection width of the notch 3 always be constant by projecting from the inner wall of the notch 3. On the other hand, if it exceeds 8 mm, the notch 3 formed in the ceramic layer 1c
Because the inner wall protrudes too much from the inner wall of the notch 3 formed in the other ceramic layers 1a and 1b, the mechanical strength of the ceramic layer 1c in the notch 3 tends to be low. Therefore, it is preferable that the difference between the width W1 of the narrowed ceramic layer 1c and the width W2 of the other ceramic layers 1a and 1b of the positioning notch 3 is in the range of 0.2 to 8 mm.

【0029】また、位置決め用切り欠き部3は、その奥
行きが深くなっているセラミック層1cにおける奥行き
D1と他のセラミック層1a・1bにおける奥行きD2
との差が0.1 mm未満では、セラミック層1a・1b・
1cに積層ずれがあった場合に、セラミック層1cに形
成された切り欠き部3の内壁がその奥行き方向において
他のセラミック層1a・1bに形成された切り欠き部3
の内壁から突出して、この部分に応力が大きく集中して
クラックが発生しやすいものとなる危険性が大きくな
る。他方、4mmを超えると、応力が他のセラミック層
1a・1bに形成された切り欠き部3の奥部に大きく集
中して、他のセラミック層1a・1bにクラックが発生
する危険性が大きなものとなる。したがって、位置決め
用の切り欠き部3は、その奥行きが深くなっているセラ
ミック層1cにおける奥行きD1と他のセラミック層1
a・1bにおける奥行きD2との差が0.1 〜4mmの範
囲であることが好ましい。
The positioning notch 3 has a depth D1 in the ceramic layer 1c having a greater depth and a depth D2 in the other ceramic layers 1a and 1b.
Is less than 0.1 mm, the ceramic layers 1a, 1b,
If there is a misalignment in the ceramic layer 1c, the inner wall of the notch 3 formed in the ceramic layer 1c is notch 3 formed in the other ceramic layers 1a and 1b in the depth direction.
There is a greater danger that the stress protrudes from the inner wall of the first portion and stress is greatly concentrated on this portion, and cracks are likely to occur. On the other hand, if it exceeds 4 mm, the stress is largely concentrated in the notch 3 formed in the other ceramic layers 1a and 1b, and there is a large risk of cracks occurring in the other ceramic layers 1a and 1b. Becomes Therefore, the notch 3 for positioning is formed by the depth D1 of the ceramic layer 1c whose depth is deep and the other ceramic layer 1c.
It is preferable that the difference from the depth D2 in a.1b is in the range of 0.1 to 4 mm.

【0030】さらに、例えば図4に要部拡大斜視図で示
すように、各セラミック層1a・1b・1cのうちの少
なくともひとつの主面、この例ではセラミック層1bの
上面であって、位置決め用切り欠き部3の奥部近傍にメ
タライズ障壁層4を設けておくと、このメタライズ障壁
層4が障壁となって、セラミック層1a・1b・1cに
おけるクラックの発生および伝播を有効に阻止すること
ができる。したがって、各セラミック層1a・1b・1
cのうちの少なくともひとつの主面であって、位置決め
用切り欠き部3の奥部近傍に、メタライズ障壁層4を設
けておくことが好ましい。このようなメタライズ障壁層
4としては、メタライズ導体層2aやメタライズ金属層
2bと同様の材料を用いればよい。
Further, for example, as shown in an enlarged perspective view of a main part in FIG. 4, at least one main surface of each of the ceramic layers 1a, 1b, 1c, in this example, the upper surface of the ceramic layer 1b, If the metallized barrier layer 4 is provided in the vicinity of the deep portion of the notch 3, the metallized barrier layer 4 acts as a barrier to effectively prevent the generation and propagation of cracks in the ceramic layers 1a, 1b and 1c. it can. Therefore, each of the ceramic layers 1a, 1b, 1
It is preferable to provide the metallized barrier layer 4 on at least one main surface of c and near the back of the positioning notch 3. Such a metallized barrier layer 4 may be made of the same material as the metallized conductor layer 2a and the metallized metal layer 2b.

【0031】かくして、本発明のセラミック多層基板1
によれば、上下のセラミック層1a・1b・1cに積層
ずれがあってもセラミック多層基板1を治具21上に正確
に位置決めすることができるとともに、セラミック多層
基板1と治具21との熱膨張係数の相違に起因して発生す
る熱応力や外力等による荷重が位置決めピン22を介して
印加されてもクラックが発生することのないセラミック
多層基板1を提供することがてきる。
Thus, the ceramic multilayer substrate 1 of the present invention
According to this, even if the upper and lower ceramic layers 1a, 1b, and 1c are misaligned, the ceramic multilayer substrate 1 can be accurately positioned on the jig 21, and the heat between the ceramic multilayer substrate 1 and the jig 21 can be reduced. It is possible to provide the ceramic multilayer substrate 1 in which cracks do not occur even when a load such as thermal stress or external force generated due to a difference in expansion coefficient is applied through the positioning pin 22.

【0032】なお、本発明のセラミック多層基板1は上
述の実施の形態の一例に限定されるものではなく、本発
明の要旨を逸脱しない範囲であれば種々の変更が可能で
ある。例えば、上述の実施の形態の一例では、切り欠き
部3は、最上層のセラミック層1cにおいてその幅が狭
く、かつその奥行きが深いものとなっていたが、切り欠
き部3は、図5に要部拡大斜視図で示すように、最下層
のセラミック層1aにおいてその幅が狭く、かつその奥
行きが深いものとなっていてもよく、また図6に要部拡
大斜視図で示すように、中間のセラミック層1bにおい
てその幅が狭く、かつその奥行きが深いものとなってい
てもよい。さらには、これらの図2・図5・図6に示す
ような切り欠き部3をひとつのセラミック多層基板1に
混在させて設けてもよい。
The ceramic multilayer substrate 1 of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the example of the above-described embodiment, the notch 3 has a small width and a large depth in the uppermost ceramic layer 1c. As shown in the main part enlarged perspective view, the width of the lowermost ceramic layer 1a may be narrow and the depth may be deep, and as shown in the main part enlarged perspective view in FIG. The ceramic layer 1b may have a narrow width and a large depth. Further, the cutouts 3 as shown in FIGS. 2, 5, and 6 may be provided in a single ceramic multilayer substrate 1.

【0033】位置決め用の切り欠き部3が、図2に示す
ように最上層のセラミック層1cにおいてその幅が狭
く、かつその奥行きが深いものとなっている場合には、
これを例えば各配線基板領域2のメタライズ金属層2c
に封止用の金属リングや金属蓋体をろう付けする際の位
置決めに用いれば、メタライズ金属層2cと封止用の金
属リングや金属蓋体とを正確に位置合わせすることが可
能である。
In the case where the positioning notch 3 is narrow and deep in the uppermost ceramic layer 1c as shown in FIG.
This is applied, for example, to the metallized metal layer 2c of each wiring board region 2.
If it is used for positioning when brazing a metal ring or metal lid for sealing, the metallized metal layer 2c and the metal ring or metal lid for sealing can be accurately aligned.

【0034】また、位置決め用の切り欠き部3が、図5
に示すように最下層のセラミック層1aにおいてその幅
が狭く、かつその奥行きが深いものとなっている場合に
は、例えばこれを各配線基板領域2の搭載部2aに電子
部品を搭載する際の位置決めに用いれば、搭載部2aと
電子部品とを正確に位置合わせすることが可能である。
The notch 3 for positioning is provided in FIG.
In the case where the lowermost ceramic layer 1a has a small width and a large depth as shown in FIG. 1, for example, when the electronic component is mounted on the mounting portion 2a of each wiring board region 2, If used for positioning, the mounting portion 2a and the electronic component can be accurately positioned.

【0035】さらに、位置決め用の切り欠き部3が、図
6に示すように中間のセラミック層1bにおいてその幅
が狭く、かつその奥行きが深いものとなっている場合に
は、例えば各配線基板領域2の搭載部2aに電子部品を
搭載する際および電子部品とメタライズ導体層2bとを
電気的に接続する際の位置決めに用いれば、メタライズ
導体層2bと電子部品とを正確に電気的に接続すること
が可能である。
In the case where the positioning notch 3 has a small width and a large depth in the intermediate ceramic layer 1b as shown in FIG. When the electronic component is used for positioning when mounting the electronic component on the mounting portion 2a and when electrically connecting the electronic component and the metallized conductor layer 2b, the metallized conductor layer 2b and the electronic component are accurately electrically connected. It is possible.

【0036】また、上述の実施の形態の一例ではセラミ
ック多層基板1は3層のセラミック層1a・1b・1c
から構成されていたが、セラミック多層基板1が2層の
セラミック層や4層以上のセラミック層から成る場合で
あっても本発明が適用できることは言うまでもない。そ
の場合には、あるひとつの任意のセラミック層において
位置決め用切り欠き部3の幅を狭く、かつ奥行きを深い
ものとすればよい。
In the above-described embodiment, the ceramic multilayer substrate 1 has three ceramic layers 1a, 1b, 1c.
However, it goes without saying that the present invention can be applied to a case where the ceramic multilayer substrate 1 is composed of two ceramic layers or four or more ceramic layers. In such a case, the width of the positioning notch 3 in one arbitrary ceramic layer may be narrow and the depth may be large.

【0037】[0037]

【発明の効果】以上説明したように、本発明のセラミッ
ク多層基板によれば、位置決め用の切り欠き部は、セラ
ミック層のうちのひとつにおいてその幅が狭く、かつそ
の奥行きが深いことから、たとえ上下のセラミック層に
積層ずれが生じた場合であっても、そのひとつのセラミ
ック層に形成された切り欠き部の内壁がその幅方向にお
いて常に他のセラミック層に形成された切り欠き部の内
壁よりも突出して切り欠き部の上下方向の投影幅が常に
一定となるので、この切り欠き部に治具の位置決めピン
を挿入させることにより高精度な位置決めが可能とな
る。また同時に、ひとつのセラミック層に形成された位
置決め用の切り欠き部の内壁がその奥行き方向において
常に他のセラミック層に形成された切り欠き部の内壁よ
りも突出することがなく、したがって、セラミック多層
基板と治具との熱膨張係数の相違に起因して発生する熱
応力や外力等による荷重が位置決めピンを介して印加さ
れても、そのひとつのセラミック層に形成された切り欠
き部の奥部に荷重による応力が大きく集中することはな
く、他のセラミック層にも良好に分散され、その結果、
セラミック多層基板にクラックが発生することを有効に
防止することができる。
As described above, according to the ceramic multilayer substrate of the present invention, the notch for positioning has a narrow width and a deep depth in one of the ceramic layers. Even when the upper and lower ceramic layers are misaligned, the inner wall of the notch formed in one of the ceramic layers always has a greater width than the inner wall of the notch formed in the other ceramic layer in the width direction. Also, the projection width of the notch portion in the up-down direction is always constant, so that the positioning pin of the jig is inserted into this notch portion to enable high-precision positioning. At the same time, the inner wall of the notch for positioning formed in one ceramic layer does not always protrude in the depth direction from the inner wall of the notch formed in the other ceramic layer. Even if a load due to thermal stress or external force generated due to a difference in the coefficient of thermal expansion between the substrate and the jig is applied through the positioning pin, the deep portion of the notch formed in one of the ceramic layers The stress due to the load does not concentrate significantly on the other ceramic layers, and is well dispersed in the other ceramic layers.
The generation of cracks in the ceramic multilayer substrate can be effectively prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のセラミック多層基板を電子部品を搭載
するための配線基板に適用した場合の実施の形態の一例
を示す斜視図である。
FIG. 1 is a perspective view showing an example of an embodiment in which a ceramic multilayer substrate of the present invention is applied to a wiring board for mounting electronic components.

【図2】図1に示すセラミック多層基板の要部拡大斜視
図である。
FIG. 2 is an enlarged perspective view of a main part of the ceramic multilayer substrate shown in FIG.

【図3】図1に示すセラミック多層基板における応力の
かかり具合を説明するための図2に相当する要部拡大斜
視図である。
FIG. 3 is an enlarged perspective view of a main part corresponding to FIG. 2 for explaining how stress is applied to the ceramic multilayer substrate shown in FIG. 1;

【図4】本発明のセラミック多層基板の実施の形態の他
の例を示す要部拡大斜視図である。
FIG. 4 is an enlarged perspective view of a main part showing another example of the embodiment of the ceramic multilayer substrate of the present invention.

【図5】本発明のセラミック多層基板の実施の形態の他
の例を示す要部拡大斜視図である。
FIG. 5 is an enlarged perspective view of a main part showing another example of the embodiment of the ceramic multilayer substrate of the present invention.

【図6】本発明のセラミック多層基板の実施の形態の他
の例を示す要部拡大斜視図である。
FIG. 6 is an enlarged perspective view of a main part showing another example of the embodiment of the ceramic multilayer substrate of the present invention.

【図7】従来のセラミック多層基板の例を示す斜視図で
ある。
FIG. 7 is a perspective view showing an example of a conventional ceramic multilayer substrate.

【図8】図7に示すセラミック多層基板の要部拡大斜視
図である。
8 is an enlarged perspective view of a main part of the ceramic multilayer substrate shown in FIG. 7;

【図9】従来のセラミック多層基板の例を示す要部拡大
斜視図である。
FIG. 9 is an enlarged perspective view of a main part showing an example of a conventional ceramic multilayer substrate.

【図10】図9に示すセラミック多層基板に発生するク
ラックを説明するための図9に相当する要部拡大斜視図
である。
10 is an enlarged perspective view of a main part corresponding to FIG. 9 for explaining cracks generated in the ceramic multilayer substrate shown in FIG. 9;

【符号の説明】[Explanation of symbols]

1・・・・・・セラミック多層基板 1a〜1c・・セラミック層 3・・・・・・位置決め用の切り欠き部 1 ... Ceramic multilayer substrate 1a-1c ... Ceramic layer 3 ... Notch for positioning

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数のセラミック層を積層するととも
に、その外周縁に前記複数のセラミック層を貫通する位
置決め用の切り欠き部を形成して成るセラミック多層基
板であって、前記切り欠き部は、前記複数のセラミック
層のうちのひとつにおいてその幅が狭く、かつその奥行
きが深いことを特徴とするセラミック多層基板。
1. A ceramic multilayer substrate comprising a plurality of ceramic layers laminated and a positioning notch formed through the plurality of ceramic layers at an outer peripheral edge thereof, wherein the notch comprises: A ceramic multilayer substrate, wherein one of the plurality of ceramic layers has a small width and a large depth.
JP14699699A 1999-05-26 1999-05-26 Ceramic multilayer substrate Expired - Fee Related JP3232066B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14699699A JP3232066B2 (en) 1999-05-26 1999-05-26 Ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14699699A JP3232066B2 (en) 1999-05-26 1999-05-26 Ceramic multilayer substrate

Publications (2)

Publication Number Publication Date
JP2000340898A true JP2000340898A (en) 2000-12-08
JP3232066B2 JP3232066B2 (en) 2001-11-26

Family

ID=15420248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14699699A Expired - Fee Related JP3232066B2 (en) 1999-05-26 1999-05-26 Ceramic multilayer substrate

Country Status (1)

Country Link
JP (1) JP3232066B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063992A1 (en) * 2000-02-24 2001-08-30 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
JP2006310432A (en) * 2005-04-27 2006-11-09 Kyocera Corp Individually dividable multi-wiring board
JP2007123786A (en) * 2005-10-31 2007-05-17 Kyocera Kinseki Corp Sheet substrate
JP2014157864A (en) * 2013-02-14 2014-08-28 Kyocera Corp Laminated substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063992A1 (en) * 2000-02-24 2001-08-30 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
US6560844B1 (en) 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
US6675456B2 (en) 2000-02-24 2004-01-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion method
JP2006310432A (en) * 2005-04-27 2006-11-09 Kyocera Corp Individually dividable multi-wiring board
JP4557786B2 (en) * 2005-04-27 2010-10-06 京セラ株式会社 Multiple wiring board
JP2007123786A (en) * 2005-10-31 2007-05-17 Kyocera Kinseki Corp Sheet substrate
JP2014157864A (en) * 2013-02-14 2014-08-28 Kyocera Corp Laminated substrate

Also Published As

Publication number Publication date
JP3232066B2 (en) 2001-11-26

Similar Documents

Publication Publication Date Title
JP4465634B2 (en) Manufacturing method of multilayer ceramic substrate
JP2003017851A (en) Manufacturing method of multilayer ceramic substrate
JP3232066B2 (en) Ceramic multilayer substrate
JP7145739B2 (en) Wiring boards, electronic devices and electronic modules
JP4595199B2 (en) Manufacturing method of multilayer ceramic substrate
JP6826185B2 (en) Wiring boards, electronics and electronic modules
EP3547357A1 (en) Wiring board, electronic device, and electronic module
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP4733061B2 (en) Plural wiring base, wiring base and electronic device, and division method of multiple wiring base
JP4986500B2 (en) Laminated substrate, electronic device and manufacturing method thereof.
JP4501227B2 (en) Manufacturing method of ceramic multilayer wiring board
JP5158875B2 (en) Ceramic package for storing electronic components and manufacturing method thereof
JP2015005532A (en) Manufacturing method of coupling wiring board, and coupling wiring board
JP4791313B2 (en) Wiring board and electronic device
WO2014046133A1 (en) Package for accommodating electronic part, and electronic device
JP2006100449A (en) Multiple patterning wiring board, package for storing electronic component, and electronic device
JP2004207592A (en) Method of producing multilayer ceramics substrate
JP2000332378A (en) Manufacture of wiring substrate
JP4646825B2 (en) Multiple wiring board
JP2004055991A (en) Wiring board
JP4767120B2 (en) Multiple wiring board, wiring board, electronic device
JP6258679B2 (en) Wiring board and electronic device
JP4172789B2 (en) Wiring board
JP2001326298A (en) Interposer with built-in capacitor and method for manufacturing the same
JP2005045143A (en) Method for manufacturing ceramic substrate with projection electrode

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070914

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees