JP2000340827A - 光応答型トランジスタ - Google Patents

光応答型トランジスタ

Info

Publication number
JP2000340827A
JP2000340827A JP11150446A JP15044699A JP2000340827A JP 2000340827 A JP2000340827 A JP 2000340827A JP 11150446 A JP11150446 A JP 11150446A JP 15044699 A JP15044699 A JP 15044699A JP 2000340827 A JP2000340827 A JP 2000340827A
Authority
JP
Japan
Prior art keywords
layer
light
gate electrode
transistor according
photoresponsive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11150446A
Other languages
English (en)
Other versions
JP4172092B2 (ja
Inventor
Yasuyuki Miyake
康之 三宅
Koichi Hoshino
浩一 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP15044699A priority Critical patent/JP4172092B2/ja
Publication of JP2000340827A publication Critical patent/JP2000340827A/ja
Application granted granted Critical
Publication of JP4172092B2 publication Critical patent/JP4172092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】新規な構成にて光に対して高速動作させるとと
もに感度性能を向上させることができる光応答型トラン
ジスタを提供する。 【解決手段】半絶縁性InP基板11の上に、i−In
0.52Al0.48Asバッファ層12、i−In0.80Ga
0.20As電子蓄積層13、i−In0.52Al0.48Asゲ
ートコンタクト層15、i−In0.53Ga0.47As光吸
収用半導体層16、i−In0.52Al0.48Asゲートコ
ンタクト層17、In0.53Ga0.47Asキャップ層18
が積層されている。キャップ層18の上面にはソース電
極20およびドレイン電極22がオーム特性を示すよう
に形成されている。ゲート電極19はショットキー接合
をするようにキャップ層18をエッチングによって削
り、In 0.52Al0.48Asゲートコンタクト層17と接
触させている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、光信号を電気信
号に変換するための光応答型トランジスタに関するもの
である。
【0002】
【従来の技術】光信号を電気信号に変換する半導体受光
能動素子として、従来よりInP系のへテロ接合フォト
トランジスタが提案されている(特開平5一27573
0号公報、特開平5一304165号公報、特開平5一
95130号公報等)。この構造の一例を図15に示
す。図15において、InP基板101上に、n型のI
nPまたはn型のInGaAs層102、n型のInG
aAs層103、p型のInGaAs層104、n型の
InPもしくはInGaAs層105が順に積層されて
いる。n型のInGaAs層103がトランジスタのコ
レクタ部となり、InGaAs層103の上面の一部に
コレクタ電極106が配置されている。また、p型のI
nGaAs層104がトランジスタのべース部となり、
InGaAs層104の上面の一部にベース電極107
が配置されている。さらに、n型のInPもしくはIn
GaAs層105がトランジスタのエミッタ部となり、
InPもしくはInGaAs層105の上面にエミッタ
電極108が配置されている。各電極106,107,
108はオーミック接触している。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うなバイポーラ型のフォトトランジスタではp型とn型
領域を形成するために、電子が走行する層における電子
の不純物散乱が大きく、バルク結晶の物性で決定される
キャリアの移動度が非常に小さくなってしまう。すなわ
ち、高速動作が制限されるという問題がある。さらに、
光吸収によって生じた電子とホールを光電流として外部
に取り出すために、その感度が小さいという問題があっ
た。
【0004】そこで、この発明の目的は、新規な構成に
て光に対して高速動作させるとともに感度性能を向上さ
せることができる光応答型トランジスタを提供すること
にある。
【0005】
【課題を解決するための手段】請求項1に記載の発明
は、基板の上に、電子移動度が高い半導体による電子蓄
積層および電子供給層が配置されるとともに、ゲートコ
ンタクト層にショットキー接合するゲート電極が配置さ
れ、ゲート電極への印加電圧によって前記電子蓄積層中
の電子数を制御する光応答型トランジスタであって、ゲ
ートコンタクト層の内部に、所定の光を吸収する光吸収
用半導体層を配置したことを特徴としている。また、請
求項4に記載の発明は、電子移動度が高い半導体による
電子蓄積層および電子供給層が配置されるとともに、ゲ
ートコンタクト層にショットキー接合するゲート電極が
配置され、ゲート電極への印加電圧によって前記電子蓄
積層中の電子数を制御する光応答型トランジスタであっ
て、ゲートコンタクト層の内部に、所定の光を吸収する
ための多重量子井戸構造の光吸収用多層膜を配置したこ
とを特徴としている。
【0006】この請求項1または4に記載のようなへテ
ロ接合型フォトトランジスタは、電子供給層と電子蓄積
層が分離した高電子移動度トランジスタを受光素子とし
て用いており、電子蓄積層での不純物によるキャリアの
散乱が少ない。一般的に高電子移動度トランジスタでは
ゲート金属とのショットキー接合により生じる空乏層容
量をゲート電極に印加する電圧によって制御し、ドレイ
ン電流の変化として外部に電波信号を取り出している
が、例えば、ゲート電極に、ある周波数を持った電波信
号を入射するとゲート直下の空乏層容量はその周期にし
たがって変化する。すると、その空乏層変化がドレイン
電流の振動として外部に取り出せる。
【0007】つまり、光照射によってゲート電極に印加
されている電圧を変調させることができれば外部に電波
を取り出すフォトトランジスタ効果を生じさせることが
可能となる。
【0008】それには、光応答型トランジスタのゲート
コンタクト層に所定の光を吸収するような光吸収層を挿
入すれば、高速フォトトランジスタが実現できる。光吸
収層を挿入したトランジスタは、光を入射すると、例え
ば図2に示すように、光吸収用半導体層または光吸収用
多層膜に吸収され、同領域において電子とホールを生成
する。生成した電子とホールは直ちにショットキー接合
によるエネルギーバンドの傾きおよびゲート印加電圧に
よって、電子は電子蓄積層側、ホールはゲート電極側へ
移動する。しかし、電子とホールの双方ともゲートコン
タクト層と光吸収用半導体層または光吸収用多層膜によ
る井戸型ポテンシャルによって、それぞれ電子蓄積層、
ゲート電極に達することができず、光吸収用半導体層ま
たは光吸収用多層膜のゲート電極側と電子蓄積層側に局
在する。すると、電子とホールはそれらの領域に電子は
負の空間電荷を、また、ホールは正の空間電荷を形成
し、ゲート電極に正電圧を印加した際と同様な効果を生
む。つまり、電子蓄積層の電子の数を制御することがで
き、例えば、強度変調された光信号を照射した際には、
電流振動が生じ、外部に電波を取り出すことができる。
【0009】また、感度の小さい光電流を直接外部に取
り出しているのではなく、光強度によってゲートのショ
ットキーレベルを調整できるため、従来のバイポーラ型
フォトトランジスタに比べ、大きい感度が期待できる。
【0010】また、移動度の高い電子の伝導を利用する
ため高速度な光変調に対してその応答性が高い。ここ
で、請求項2に記載のように、請求項1に記載の光応答
型トランジスタにおいて前記光吸収用半導体層は、ゲー
ト電極側ほど禁制帯幅が広くなっているものとしたり、
請求項3に記載のように、前記光吸収用半導体層は、I
1-x Ga x As(x<0.7)で形成され、ゲート電
極側ほどx値が大きくなっているものとすると、実用上
好ましい。
【0011】また、請求項5に記載のように、請求項4
に記載の光応答型トランジスタにおいて前記光吸収用多
層膜は、ゲート電極側の光吸収層ほど禁制帯幅が広くな
っているものとしたり、請求項6に記載のように、前記
光吸収用多層膜は、In0.52Al0.48As/In1-x
x As(x<0.7)で形成され、ゲート電極側の層
ほどx値が大きくなっているものとすると、実用上好ま
しい。
【0012】また、請求項7,8に記載のように、前記
光吸収用半導体層または光吸収用多層膜におけるゲート
電極側界面部と基板側界面部の少なくともいずれか一方
に、ゲートコンタクト層および光吸収用半導体層または
光吸収用多層膜より禁制帯幅が広いバリア層を配置する
と、キャリアの拡散を防止できるため実用上好ましい。
【0013】請求項9に記載のように、前記バリア層
は、In1-x Alx As(x>0.48)よりなるもの
としてもよい。請求項10,11に記載のように、前記
電子蓄積層よりも上で、かつ、前記光吸収用半導体層ま
たは光吸収用多層膜よりも下に、反射層を設けたること
もでき、さらに、請求項12のように、前記反射層は、
多層膜よりなるものとしたり、請求項13のように、前
記多層膜は、InAs/AlAsのへテロ接合を有する
ものとすることができる。あるいは、請求項14に記載
のように、前記反射層は、超格子であるとしてもよい。
【0014】また、請求項15に記載のように、電子蓄
積層の下に不純物ドープ層を配置することもできる。ま
た、請求項16,17のように、前記ゲート電極とソー
ス電極の間、および、ゲート電極とドレイン電極の間に
おいて前記光吸収用半導体層または光吸収用多層膜を電
気的に遮断するもできる。このとき、請求項18のよう
に、溝により電気的に遮断することができる。
【0015】請求項19に記載のように、ゲート電極に
受光回路形成用高周波伝送線路が接続され、ドレイン電
極側に、受光回路形成用のスタブおよび高周波伝送線路
からなる整合回路を接続してもよい。このようにするこ
とにより、例えば強度変調された光を照射した場合に、
所望の周波数を有する信号だけを感度よく取り出すこと
ができる。
【0016】
【発明の実施の形態】(第1の実施の形態)以下、この
発明を具体化した第1の実施の形態を図面に従って説明
する。
【0017】図1には、本実施の形態における光応答型
トランジスタの断面図を示す。半絶縁性InP基板11
の上に、i−In0.52Al0.48Asバッファ層12が積
層され、その上に電子移動度が高い半導体によるi−I
0.80Ga0.20As電子蓄積層13が積層されている。
なお、電子蓄積層13はIn0.53Ga0.47Asでもよ
い。電子蓄積層13の上にはi−In0.52Al0.48As
層15が積層されている。ただし、i−In0.52Al
0.48As層15の中にはSiによってδドープされた電
子供給層(δドープ層)14が配置されている。なお、
δドープ層14は電子蓄積層13の下層に形成してもよ
い。さらに、i−In0.52Al0.48As層15の上に
は、例えば波長が1.55μmの赤外光に対する光吸収
層となるi−In0.53Ga0.47As層16が積層されて
いる。この光吸収用半導体層16の上には、i−In
0.52Al0.48As層17が積層されている。
【0018】このように、本実施形態では、i−In
0.52Al0.48As層15とi−In0. 52Al0.48As層
17によりゲートコンタクト層を構成しており、ゲート
コンタクト層15,17の内部に、所定の光を吸収する
光吸収用半導体層16を配置している。
【0019】i−In0.52Al0.48As層17上には、
n型のIn0.53Ga0.47Asからなるキャップ層18が
積層されている。キャップ層18の上面にはソース電極
20およびドレイン電極22がオーム特性を示すように
形成されている。また、ゲート電極19はショットキー
接合をするようにキャップ層18をエッチングによって
削り、In0.52Al0.48Asゲートコンタクト層17と
接触させている。このゲート電極19への印加電圧によ
って電子蓄積層13中の電子数を制御することができ
る。
【0020】なお、電極部以外は窒化シリコンや酸化シ
リコンなどの絶縁膜21によって被覆されている。図1
5に示したInP系のへテロ接合フォトトランジスタに
対し、図1のへテロ接合型フォトトランジスタ(受光素
子としての光応答型トランジスタ)は、電子供給層14
と電子蓄積層13が分離しており、電子蓄積層13での
不純物によるキャリアの散乱が少なく、光に対する高速
動作が可能である。
【0021】ここで、本例では、光応答型トランジスタ
のゲートコンタクト層15,17間に所定の光を吸収す
るような、例えば、光通信で用いられる1.55μmの
赤外光を吸収させる場合には、In0.53Ga0.47As光
吸収用半導体層16を挿入して、高速フォトトランジス
タとしている。
【0022】本発明第1の実施形態である光応答型トラ
ンジスタの伝導帯および価電子帯のバンドダイヤグラム
を図2に示す。この光応答型トランジスタにゲート表面
側から波長1.55μmの赤外光を入射すると、そのフ
ォトンエネルギーがおよそ0.8eVであるため、積層
した半導体の中で、禁制帯幅が0.8eV以下であるn
型のIn0.53Ga0.47As光吸収用半導体層16および
i−In0.80Ga0.20As電子蓄積層13で吸収される
ようとする。ここで、i−In0.80Ga0.20As電子蓄
積層13において光が吸収されると、電子蓄積層13
に、電子と共に移動度の遅いホールが生成され、高速動
作性が低下する。そのため、本例では、電子蓄積層13
で光がほとんど吸収されないように、n型のIn0.53
0.47As光吸収用半導体層16の厚さが入射光の強度
に応じて調整されている。
【0023】光吸収用半導体層16において光が吸収さ
れると、光吸収用半導体層16において電子とホールが
生成される。生成した電子とホールは直ちにショットキ
ー接合による伝導帯および価電子帯のエネルギーバンド
の傾き、及び、ゲート印加電圧によって、電子は光吸収
用半導体層16での電子蓄積層13側に、ホールは光吸
収用半導体層16でのゲート電極19側に移動する。し
かし、電子とホールの双方とも光吸収用半導体層16と
ゲートコンタクト層17の間のバンド不連続および光吸
収用半導体層16とゲートコンタクト層15の間のバン
ド不連続によって、それぞれ電子蓄積層13、ゲート電
極19に達することができず、光吸収用半導体層16で
のゲート電極19側、電子蓄積層13側に局在する。
【0024】すると、電子とホールはそれらの領域に、
電子は負の空間電荷を、また、ホールは正の空間電荷を
形成する。そのために、図2で破線で示すように、伝導
帯および価電子帯の傾斜が緩和する方向に変化する。
【0025】これによって、ゲート電極19の直下の空
乏層容量は大きくなり、電子蓄積層13の電子の数が増
加する。つまり、ゲート電極19に正電圧を印加した際
と同様な効果を生み、ドレイン・ソース間の電流が増加
する。つまり、電子蓄積層13の電子の数を制御するこ
とができ、例えば、強度変調された赤外光信号を照射し
た際には、電流振動が生じ、外部に電波を取り出すこと
ができる。
【0026】この場合、電子蓄積層13における電子移
動度が同領域の電子の有効質量を反映して極めて高いた
めに、高速動作が可能となる。つまり、感度の小さい光
電流を直接外部に取り出しているのではなく、光強度に
よってゲートのショットキーレベルを調整できるため、
従来のバイポーラ型フォトトランジスタに比べ、大きい
感度が期待できる。
【0027】このように、本実施の形態は下記の特徴を
有する。 (イ)高電子移動度トランジスタを光応答型トランジス
タとし、かつ、ゲートコンタクト層15,17の内部
に、所定の光を吸収する光吸収用半導体層16を配置し
た。よって、電子蓄積層13での不純物によるキャリア
の散乱が少なく、ゲートコンタクト層15,17に所定
の光を吸収するような光吸収用半導体層16を挿入する
ことにより、電子とホールを光吸収用半導体層16のゲ
ート電極19側と電子蓄積層13側に局在させ、正負の
空間電荷を形成し、電子蓄積層13の電子の数を制御す
ることができ、強度変調された光信号を電流振動として
外部に電波を取り出すことができる。さらに、感度の小
さい光電流を直接外部に取り出しているのではなく、光
強度によってゲートのショットキーレベルを調整できる
ため、従来のバイポーラフォトトランジスタに比べ、大
きい感度が得られる。このようにして、光に対して高速
動作させるとともに感度性能を向上させることができ
る。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0028】図3には、本実施の形態による光応答型ト
ランジスタ(高電子移動度フォトトランジスタ)の断面
図を示す。図1と同一機能・構成をなす部材については
同一の符号を付すことによりその説明は省略する。
【0029】本実施形態においては、図1のi−In
0.53Ga0.47As光吸収用半導体層16の代わりに、光
吸収用半導体層25を用いている。この光吸収用半導体
層25は、図4に示すように、ゲート電極19側ほど禁
制帯幅Egが広くなっている。具体的には、光吸収用半
導体層25は、図5に示すように、In1-x Gax As
(x<0.7)で形成され、ゲート電極19側ほどx値
が大きくなっている。
【0030】詳しくは、光吸収用半導体層であるIn
1-x Gax As層の組成xを表面のゲート電極19側に
向かうに従って、x=0.20から0.70まで変化さ
せている。つまり、In1-x Gax As層25の組成x
を表面側に向かうに従って、x=0.20から0.70
まで変化させ、伝導帯のバンド傾斜を大きくしている。
【0031】電子蓄積層13の移動度は前述のように移
動度が極めて高いため、入射する変調光に対する応答性
を左右するのはゲートコンタクト層15,17に誘起さ
れる空間電荷が形成される速さである。本発明第2の実
施形態では、伝導帯のバンド傾斜を大きくすることによ
って、i−In0.52Al0.48As層15の上層に生じさ
せる負の空間電荷が形成する時間を短縮することができ
る。
【0032】このように、本実施の形態は下記の特徴を
有する。 (イ)光吸収用半導体層25をIn1-x Gax As(x
<0.7)で形成し、ゲート電極19側ほどx値を大き
くすることにより、ゲート電極19側ほど禁制帯幅Eg
が広くなっているので、応答性を向上することができ
る。 (第3の実施の形態)次に、第3の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0033】図6には、本実施の形態による光応答型ト
ランジスタ(高電子移動度フォトトランジスタ)の断面
図を示す。図1と同一機能・構成をなす部材については
同一の符号を付すことによりその説明は省略する。
【0034】本実施形態においては、図1の光吸収用半
導体層16の代わりに、多重量子井戸構造の光吸収用多
層膜31を用いている。つまり、ゲートコンタクト層1
5,17の内部に、所定の光を吸収するための多重量子
井戸構造の光吸収用多層膜31を配置している。
【0035】詳しくは、光吸収用多層膜31は、ゲート
コンタクト層をなすi−In0.52Al0.48As層15,
17の中において、図7に示すように、i−In0.53
0. 47As層31a,31b,31c,31dとi−I
0.52Al0.48As層31e,31f,31gを交互に
積層することにより多重量井戸構造(MQW)としたも
のである。
【0036】ところで、高速強度変調された光に応じ
て、高周波信号を出力するためには、i−In0.52Al
0.48Asゲートコンタクト層17の下層およびi−In
0.52Al0.48Asゲートコンタクト層15の上層側に引
き寄せられている電子やホールによる空間電荷が高速で
誘起され、消滅しなければならない。そのためには、電
子とホールの再結合速度をある程度速くしなければなら
ない。ここで、本実施の形態では、光吸収用多層膜31
をMQW構造にすることで、電子とホールの再結合速度
を向上している。
【0037】図7で示すように、光吸収用多層膜31で
生成した電子とホールは伝導帯や価電子帯の傾きによ
り、それぞれ空間的に反対側に引き寄せられる。しか
し、光吸収用多層膜31がMQW構造となっているた
め、電子とホールの再結合速度が速く、高速に強度変調
された光を照射した際に、それに追従した出力信号が得
られる。
【0038】このように、本実施の形態は下記の特徴を
有する。 (イ)ゲートコンタクト層15,17の内部に、所定の
光を吸収するための多重量子井戸構造の光吸収用多層膜
31を配置したので、第1の実施の形態と同様な作用・
効果により、光に対して高速動作させるとともに感度性
能を向上させることができる。
【0039】なお、本実施形態においても、第2の実施
の形態で説明したように、光吸収用多層膜31(i−I
0.53Ga0.47As層31a〜31dおよびi−In
0.52Al0.48As層31e〜31g)は、ゲート電極側
の光吸収層31a〜31dほど禁制帯幅Egが広くなっ
ており、具体的には、In0.52Al0.48As/In1-x
Gax As(x<0.7)で形成され、ゲート電極19
側の層ほどx値が大きくなっているものとすることがで
きる。 (第4の実施の形態)次に、第4の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0040】図8には、本実施の形態による光応答型ト
ランジスタ(高電子移動度フォトトランジスタ)の断面
図を示す。図1と同一機能・構成をなす部材については
同一の符号を付すことによりその説明は省略する。
【0041】本実施形態においては、図1の光吸収用半
導体層16におけるゲート電極19側界面部と基板11
側界面部に、ゲートコンタクト層15,17および光吸
収用半導体層16より禁制帯幅Egが広いバリア層4
1,42を配置している(図9参照)。
【0042】詳しくは、i−In0.52Al0.48Asゲー
トコンタクト層15の上にはAlAsバリア層41が積
層されている。AlAsはi−In0.53Ga0.47Asと
比較すると禁制帯幅Egが大きい。バリア層41の上に
は、i−In0.53Ga0.47As光吸収用半導体層16が
積層されている。さらに、光吸収用半導体層16の上に
はAlAsバリア層42が積層されている。バリア層4
2上にi−In0.52Al0.48Asゲートコンタクト層1
7が積層されている。
【0043】図9に示すように、AlAsバリア層4
1,42により、電子およびホールがそれぞれ電子蓄積
層13、ゲート電極19に熱拡散やトンネル現象によっ
て流れ込まないようなポテンシャルバリアを形成してい
る。そのため、電子、ホールによる空間電荷が大きくな
り、電子蓄積層13中の電流に対する変調感度が高い。
さらに、i- In0.52Al0.48Asゲートコンタクト層
15,17中を走行するキャリアが少なくなり、トラン
ジスタの耐圧が向上するというメリットが得られる。
【0044】なお、バリア層41,42はいずれか一方
のみ設けてもよい。このように、本実施の形態は下記の
特徴を有する。 (イ)光吸収用半導体層16におけるゲート電極19側
界面部と基板11側界面部の少なくともいずれか一方
に、ゲートコンタクト層15,17および光吸収用半導
体層16より禁制帯幅が広いバリア層41,42を配置
したので、変調感度を高くすることができる。
【0045】なお、バリア層41,42は、In1-x
x As(x>0.48)よりなるものとしてもよい。
また、この構成を第3の実施の形態において適用しても
よい。つまり、図6,7の光吸収用多層膜31における
ゲート電極19側界面部と基板11側界面部の少なくと
もいずれか一方に、ゲートコンタクト層15,17およ
び光吸収用多層膜31より禁制帯幅が広いバリア層を配
置してもよい。 (第5の実施の形態)次に、第5の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0046】図10は、本実施の形態による光応答型ト
ランジスタ(高電子移動度フォトトランジスタ)の断面
図を示している。図1と同一機能・構成をなす部材につ
いては同一の符号を付すことによりその説明は省略す
る。
【0047】本実施形態においては、図1の電子蓄積層
13よりも上で、かつ、光吸収用半導体層16よりも下
に、反射層51を設けている。詳しくは、電子蓄積層1
3上にInAs/AlAsヘテロ接合の超格子層51が
積層されている。つまり、反射層51は多層膜であっ
て、InAs/AlAsヘテロ接合を有し、かつ超格子
である。その上にはIn0.52Al0.48Asゲートコンタ
クト層15、さらには、i−In0.53Ga0.47As光吸
収用半導体層16が積層されている。
【0048】そして、例えばフォトンエネルギーが0.
8eVである波長1.55μmの赤外光を表面から照射
した際に、電子蓄積層13では、禁制帯幅がそれより小
さいために光を吸収する。しかし、電子蓄積層13にお
いて光吸収が起こると、電子とともに移動度が小さいホ
ールが生成してしまい、高速性が低下してしまう。ここ
で、本実施の形態では、電子蓄積層13の上層に配置し
たInAs/AlAsヘテロ接合である多層膜(超格
子)層51によってゲート表面から入射した光が反射さ
れ、電子蓄積層13で吸収されないようになる。つま
り、InAsとAlAsの屈折率の違いにより、ゲート
表面から入射した光が多層膜(超格子)層51で反射
し、光吸収用半導体層16以外での光吸収を抑制してい
る。
【0049】このように、本実施の形態は下記の特徴を
有する。 (イ)電子蓄積層13よりも上で、かつ、光吸収用半導
体層16よりも下に、反射層51を設けたので、ホール
を生成しにくくできる。
【0050】なお、この構成を第3の実施の形態におい
て適用してもよい。つまり、図6の電子蓄積層13より
も上で、かつ、光吸収用多層膜31よりも下に、反射層
を設けてもよい。 (第6の実施の形態)次に、第6の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0051】図11は、本実施の形態による光応答型ト
ランジスタ(高電子移動度フォトトランジスタ)を示す
断面図を示している。図1と同一機能・構成をなす部材
については同一の符号を付すことによりその説明は省略
する。
【0052】図11,12に示すように、i−In0.52
Al0.48Asバッファ層12の内部にSiによってδド
ープされた不純物ドープ層61が配置されている。この
ように、電子蓄積層13の下にδドープされた不純物ド
ープ層61を配置すると、電子蓄積層13に電子を容易
に供給することができるようになる。
【0053】これは、他の実施の形態(例えば、第3の
実施の形態)でも適用できる。 (第7の実施の形態)次に、第7の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
【0054】図13には、本実施の形態による光応答型
トランジスタ(高電子移動度フォトトランジスタ)の断
面図を示す。図1と同一機能・構成をなす部材について
は同一の符号を付すことによりその説明は省略する。
【0055】本実施形態においては、ゲート電極19と
ソース電極20の間、および、ゲート電極19とドレイ
ン電極22の間において深い溝71を形成することによ
り光吸収用半導体層16を電気的に遮断している。
【0056】詳しくは、ゲート電極19とソース電極2
0、およびゲート電極19とドレイン電極22の間の半
導体層16,17,18はエッチングによって削られ、
i−In0.53Ga0.47As光吸収用半導体層16で発生
した電子がドレイン・ソース間、ゲート・ソース間等に
流れて、その領域がサブチャネルとならないようにして
いる。
【0057】なお、この構成を第3の実施の形態におい
て適用してもよい。つまり、図6のゲート電極19とソ
ース電極20の間、および、ゲート電極19とドレイン
電極22の間において光吸収用多層膜31を電気的に遮
断してもよい。 (第8の実施の形態)次に、第8の実施の形態を、第1
〜7の実施の形態との相違点を中心に説明する。
【0058】図14は、本実施の形態における半導体受
光回路を示している。第1〜7の実施の形態で説明して
きた光応答型トランジスタ(高電子移動度フォトトラン
ジスタ)80に対し、ゲート電極に例えばコプレナー型
高周波伝送線路81が接続されている。また、ドレイン
電極には、コプレナー型高周波伝送線路82およびスタ
ブ83から構成される出力整合回路84が接続されてい
る。さらに、スタブ83および伝送線路81にはコンデ
ンサ85,86が高周波信号の接地用として接続されて
いる。これらの各素子80,81,82,83,85,
86は同一基板の上に形成されている。
【0059】なお、各素子80,81,82,83,8
5,86を各チップに形成し、ハイブリッドタイプとし
てもよい。このように、ゲート側に伝送線路81を接続
すると、出力ポートから取り出される電波信号の感度を
高くすることができる。また、例えば入射する光の強度
変調を行った場合、ドレイン側に出力整合回路84を接
続することによって所望の周波数信号を感度よく取り出
すことができる。
【0060】また、図15においては、ベース電極10
7およびコレクタ電極106を形成するために半導体膜
を複雑な形にしなければならず、他のデバイスとの集積
化が困難という問題があった。これに対し、本実施形態
では、フォトトランジスタの他のデバイスへの整合性を
確保することができる。つまり、従来のフォトトランジ
スタのようにp型不純物領域を形成する必要がなく、他
のデバイスとの整合性がよく、集積化し易いというメリ
ットも有している。
【0061】このように、本実施の形態は下記の特徴を
有する。 (イ)ゲート電極に受光回路形成用高周波伝送線路81
を接続し、ドレイン電極側に、受光回路形成用のスタブ
83および高周波伝送線路82からなる整合回路84を
接続した。よって、例えば強度変調された光を照射した
場合に、所望の周波数を有する信号だけを感度よく取り
出すことができる。
【図面の簡単な説明】
【図1】 第1の実施の形態における光応答型トランジ
スタを示す概略断面図。
【図2】 第1の実施の形態における光応答型トランジ
スタのバンドダイアグラム。
【図3】 第2の実施の形態における光応答型トランジ
スタを示す概略断面図。
【図4】 第2の実施の形態における光応答型トランジ
スタのバンドダイアグラム。
【図5】 膜の組成分布を説明するための図。
【図6】 第3の実施の形態における光応答型トランジ
スタを示す概略断面図。
【図7】 第3の実施の形態における光応答型トランジ
スタのバンドダイアグラム。
【図8】 第4の実施の形態における光応答型トランジ
スタを示す概略断面図。
【図9】 第4の実施の形態における光応答型トランジ
スタのバンドダイアグラム。
【図10】 第5の実施の形態における光応答型トラン
ジスタを示す概略断面図。
【図11】 第6の実施の形態における光応答型トラン
ジスタを示す概略断面図。
【図12】 第6の実施の形態における光応答型トラン
ジスタのバンドダイアグラム。
【図13】 第7の実施の形態における光応答型トラン
ジスタを示す概略断面図。
【図14】 第8の実施の形態における光応答型トラン
ジスタを示す概略断面図。
【図15】 従来技術を説明するための図。
【符号の説明】
11…半絶縁性InP基板、13…i−In0.80Ga
0.20As電子蓄積層、14…電子供給層(δドープ
層)、15…i−In0.52Al0.48Asゲートコンタク
ト層、16…光吸収用半導体層、17…In0.53Ga
0.47Asゲートコンタクト層、19…ゲート電極、25
…光吸収用半導体層、31…光吸収用多層膜、41,4
2…バリア層、51…反射層、61…不純物ドープ層、
81,82…コプレナー型高周波伝送線路、83…スタ
ブ、84…出力整合回路。

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 基板の上に、電子移動度が高い半導体に
    よる電子蓄積層および電子供給層が配置されるととも
    に、ゲートコンタクト層にショットキー接合するゲート
    電極が配置され、ゲート電極への印加電圧によって前記
    電子蓄積層中の電子数を制御する光応答型トランジスタ
    であって、 前記ゲートコンタクト層の内部に、所定の光を吸収する
    光吸収用半導体層を配置したことを特徴とする光応答型
    トランジスタ。
  2. 【請求項2】 前記光吸収用半導体層は、ゲート電極側
    ほど禁制帯幅が広くなっていることを特徴とする請求項
    1に記載の光応答型トランジスタ。
  3. 【請求項3】 前記光吸収用半導体層は、In1-x Ga
    x As(x<0.7)で形成され、ゲート電極側ほどx
    値が大きくなっていることを特徴とする請求項2に記載
    の光応答型トランジスタ。
  4. 【請求項4】 基板の上に、電子移動度が高い半導体に
    よる電子蓄積層および電子供給層が配置されるととも
    に、ゲートコンタクト層にショットキー接合するゲート
    電極が配置され、ゲート電極への印加電圧によって前記
    電子蓄積層中の電子数を制御する光応答型トランジスタ
    であって、 前記ゲートコンタクト層の内部に、所定の光を吸収する
    ための多重量子井戸構造の光吸収用多層膜を配置したこ
    とを特徴とする光応答型トランジスタ。
  5. 【請求項5】 前記光吸収用多層膜は、ゲート電極側の
    光吸収層ほど禁制帯幅が広くなっていることを特徴とす
    る請求項4に記載の光応答型トランジスタ。
  6. 【請求項6】 前記光吸収用多層膜は、In0.52Al
    0.48As/In1-x Gax As(x<0.7)で形成さ
    れ、ゲート電極側の層ほどx値が大きくなっていること
    を特徴とする請求項5に記載の光応答型トランジスタ。
  7. 【請求項7】 前記光吸収用半導体層におけるゲート電
    極側界面部と基板側界面部の少なくともいずれか一方
    に、ゲートコンタクト層および光吸収用半導体層より禁
    制帯幅が広いバリア層を配置したことを特徴とする請求
    項1に記載の光応答型トランジスタ。
  8. 【請求項8】 前記光吸収用多層膜におけるゲート電極
    側界面部と基板側界面部の少なくともいずれか一方に、
    ゲートコンタクト層および光吸収用多層膜より禁制帯幅
    が広いバリア層を配置したことを特徴とする請求項4に
    記載の光応答型トランジスタ。
  9. 【請求項9】 前記バリア層は、In1-x Alx As
    (x>0.48)よりなることを特徴とする請求項7ま
    たは8に記載の光応答型トランジスタ。
  10. 【請求項10】 前記電子蓄積層よりも上で、かつ、前
    記光吸収用半導体層よりも下に、反射層を設けたことを
    特徴とする請求項1に記載の光応答型トランジスタ。
  11. 【請求項11】 前記電子蓄積層よりも上で、かつ、前
    記光吸収用多層膜よりも下に、反射層を設けたことを特
    徴とする請求項4に記載の光応答型トランジスタ。
  12. 【請求項12】 前記反射層は、多層膜よりなる請求項
    10または11に記載の光応答型トランジスタ。
  13. 【請求項13】 前記多層膜は、InAs/AlAsの
    へテロ接合を有するものであることを特徴とする請求項
    12に記載の光応答型トランジスタ。
  14. 【請求項14】 前記反射層は、超格子である請求項1
    2に記載の光応答型トランジスタ。
  15. 【請求項15】 電子蓄積層の下に不純物ドープ層を配
    置したことを特徴とする請求項1〜14のいずれか1項
    に記載の光応答型トランジスタ。
  16. 【請求項16】 前記ゲート電極とソース電極の間、お
    よび、ゲート電極とドレイン電極の間において前記光吸
    収用半導体層を電気的に遮断したことを特徴とする請求
    項1に記載の光応答型トランジスタ。
  17. 【請求項17】 前記ゲート電極とソース電極の間、お
    よび、ゲート電極とドレイン電極の間において前記光吸
    収用多層膜を電気的に遮断したことを特徴とする請求項
    4に記載の光応答型トランジスタ。
  18. 【請求項18】 溝により電気的に遮断したことを特徴
    とする請求項16または17に記載の光応答型トランジ
    スタ。
  19. 【請求項19】 ゲート電極に受光回路形成用高周波伝
    送線路が接続され、ドレイン電極側に、受光回路形成用
    のスタブおよび高周波伝送線路からなる整合回路を接続
    したことを特徴とする請求項1〜18のいずれか1項に
    記載の光応答型トランジスタ。
JP15044699A 1999-05-28 1999-05-28 光応答型トランジスタ Expired - Fee Related JP4172092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15044699A JP4172092B2 (ja) 1999-05-28 1999-05-28 光応答型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15044699A JP4172092B2 (ja) 1999-05-28 1999-05-28 光応答型トランジスタ

Publications (2)

Publication Number Publication Date
JP2000340827A true JP2000340827A (ja) 2000-12-08
JP4172092B2 JP4172092B2 (ja) 2008-10-29

Family

ID=15497122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15044699A Expired - Fee Related JP4172092B2 (ja) 1999-05-28 1999-05-28 光応答型トランジスタ

Country Status (1)

Country Link
JP (1) JP4172092B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007094493A1 (ja) * 2006-02-14 2007-08-23 National Institute Of Advanced Industrial Science And Technology 光電界効果トランジスタ、及びそれを用いた集積型フォトディテクタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007094493A1 (ja) * 2006-02-14 2007-08-23 National Institute Of Advanced Industrial Science And Technology 光電界効果トランジスタ、及びそれを用いた集積型フォトディテクタ
GB2445313A (en) * 2006-02-14 2008-07-02 Nat Inst Of Advanced Ind Scien Photo field effect transitor and intergrated photodetector using same
US7759698B2 (en) 2006-02-14 2010-07-20 National Institute Of Advanced Industrial Science And Technology Photo-field effect transistor and integrated photodetector using the same
GB2445313B (en) * 2006-02-14 2011-03-23 Nat Inst Of Advanced Ind Scien Photo field effect transistor and integrated photodetector using same
JP4963120B2 (ja) * 2006-02-14 2012-06-27 独立行政法人産業技術総合研究所 光電界効果トランジスタ,及びそれを用いた集積型フォトディテクタ

Also Published As

Publication number Publication date
JP4172092B2 (ja) 2008-10-29

Similar Documents

Publication Publication Date Title
US9276162B2 (en) Semiconductor photodetector and method for manufacturing the same
JP3292894B2 (ja) 集積化受光回路
US6894267B2 (en) Photodetector device having stacked structure with improved response rate
JP2934294B2 (ja) アバランシェフォトダイオード
WO2006046276A1 (ja) アバランシェフォトダイオード
US20020050622A1 (en) Semiconductor photodetector
JP3477147B2 (ja) 高パワーで大きいバンド幅の進行波光検出噐
US5185272A (en) Method of producing semiconductor device having light receiving element with capacitance
US4278986A (en) Semiconductor diode
US5107318A (en) Semiconductor device having light receiving diode element with capacitance
JPH07109929B2 (ja) 半導体デバイス
EP0530942B1 (en) Novel quantum well optoelectric switching device with stimulated emission
JPH0335556A (ja) ホトダイオード・電界効果トランジスタ組み合わせ体
JPH10190021A (ja) 非冷却式量子井戸構造を有する赤外線検出器
JP2002231992A (ja) 半導体受光素子
JP3589390B2 (ja) 光電気集積回路およびヘテロ接合ホトトランジスタ
JP4172092B2 (ja) 光応答型トランジスタ
US5939729A (en) Optical controlled resonant tunneling diode
JPS6358382B2 (ja)
JP4284781B2 (ja) Msm型フォトダイオード
JPH09223805A (ja) 半導体導波路型受光器
JP4168531B2 (ja) 高電子移動度光トランジスタ
JP3030394B2 (ja) 半導体受光素子
JP2001111096A (ja) 光応答型高電子移動度トランジスタ及び半導体受光素子
JPH0437591B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees