JP2000332537A - 圧電発振回路 - Google Patents
圧電発振回路Info
- Publication number
- JP2000332537A JP2000332537A JP11144023A JP14402399A JP2000332537A JP 2000332537 A JP2000332537 A JP 2000332537A JP 11144023 A JP11144023 A JP 11144023A JP 14402399 A JP14402399 A JP 14402399A JP 2000332537 A JP2000332537 A JP 2000332537A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation circuit
- voltage
- piezoelectric oscillation
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y02B60/50—
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 コルピッツ発振器の発振起動時間を短縮し、
又は発振周波数の出力レベル安定性を向上させた圧電発
振回路を提供すること。 【解決手段】 第１の手段は、コルピッツ発振器等の圧
電発振回路におけるエミッタ電流を、微分回路の出力電
圧をＦＥＴに印加し、該ＦＥＴによって制御するよう構
成することによって高速起動性を図った。第２の手段
は、ベース側バイアス回路に常時電源を印加するよう構
成し、更にコレクタ側バイアス回路は発振動作を必要と
する時のみ電源を印加するよう構成することによって高
速起動性を図った。第３の手段は電圧電流変換器の出力
信号によって差動増幅器の利得を調節することにより、
出力レベルの安定性を図った。
又は発振周波数の出力レベル安定性を向上させた圧電発
振回路を提供すること。 【解決手段】 第１の手段は、コルピッツ発振器等の圧
電発振回路におけるエミッタ電流を、微分回路の出力電
圧をＦＥＴに印加し、該ＦＥＴによって制御するよう構
成することによって高速起動性を図った。第２の手段
は、ベース側バイアス回路に常時電源を印加するよう構
成し、更にコレクタ側バイアス回路は発振動作を必要と
する時のみ電源を印加するよう構成することによって高
速起動性を図った。第３の手段は電圧電流変換器の出力
信号によって差動増幅器の利得を調節することにより、
出力レベルの安定性を図った。
Description
【０００１】
【発明の属する技術分野】本発明は圧電発振回路に関
し、特に高速起動性又は低消費電力或いは出力信号レベ
ルの安定性等の諸特性を向上した圧電発振回路に関す
る。
し、特に高速起動性又は低消費電力或いは出力信号レベ
ルの安定性等の諸特性を向上した圧電発振回路に関す
る。
【０００２】
【従来の技術】圧電発振器は、移動体通信機器などの各
種通信機器、電子機器及びＯＡ機器などの基準周波数源
として幅広く利用されている。その圧電発振器の中で
も、増幅素子としてトランジスタを用い、また圧電素子
として水晶振動子を用いたコルピッツ発振器が一般的に
広く利用されている。このコルピッツ発振器の基本的な
回路は、図４に図示した様に、トランジスタＱ１のベー
ス・エミッタ間とエミッタ・アース間に夫々コンデンサ
Ｃ１、Ｃ２を、又ベース・アース間に圧電振動子Ｘ１を
それぞれ接続し、更には抵抗Ｒ１乃至Ｒ４をトランジス
タＱ１のバイアス抵抗として接続したものである。
種通信機器、電子機器及びＯＡ機器などの基準周波数源
として幅広く利用されている。その圧電発振器の中で
も、増幅素子としてトランジスタを用い、また圧電素子
として水晶振動子を用いたコルピッツ発振器が一般的に
広く利用されている。このコルピッツ発振器の基本的な
回路は、図４に図示した様に、トランジスタＱ１のベー
ス・エミッタ間とエミッタ・アース間に夫々コンデンサ
Ｃ１、Ｃ２を、又ベース・アース間に圧電振動子Ｘ１を
それぞれ接続し、更には抵抗Ｒ１乃至Ｒ４をトランジス
タＱ１のバイアス抵抗として接続したものである。
【０００３】
【発明が解決しようとする課題】また一方、近年の移動
体通信機器では、バッテリーによる長時間動作を目的と
して、発振回路等の一部回路を間欠動作させる手法が用
いられるようになった。このような手法においては、よ
り高性能の通信を可能とするため、より高速に且つ安定
に起動する発振器が要求されるようになってきた。
体通信機器では、バッテリーによる長時間動作を目的と
して、発振回路等の一部回路を間欠動作させる手法が用
いられるようになった。このような手法においては、よ
り高性能の通信を可能とするため、より高速に且つ安定
に起動する発振器が要求されるようになってきた。
【０００４】しかしながら、従来のコルピッツ発振回路
では、種々の理由によりその要求に応えることが困難で
あった。即ち、本発明は上述した問題を解決するために
なされたものであり、高速起動性、出力レベルの安定性
といった諸特性について、より高性能な圧電発振回路を
提供することを目的とする。
では、種々の理由によりその要求に応えることが困難で
あった。即ち、本発明は上述した問題を解決するために
なされたものであり、高速起動性、出力レベルの安定性
といった諸特性について、より高性能な圧電発振回路を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上述の目的を達
成するため請求項１の発明は、半導体増幅素子を含むコ
ルピッツ型圧電発振回路において、前記半導体増幅素子
のバイアス制御回路が、電源供給された直後に，該半導
体増幅素子の増幅度が大きく且つ時間の経過とともにそ
の増幅度が小さくなるよう機能するものであることを特
徴とする。
成するため請求項１の発明は、半導体増幅素子を含むコ
ルピッツ型圧電発振回路において、前記半導体増幅素子
のバイアス制御回路が、電源供給された直後に，該半導
体増幅素子の増幅度が大きく且つ時間の経過とともにそ
の増幅度が小さくなるよう機能するものであることを特
徴とする。
【０００６】請求項２の発明は，前記バイアス制御回路
が，電界効果トランジスタを含み、そのゲートバイアス
回路に、抵抗とコンデンサからなる微分回路又は積分回
路を備えるとともに該電界効果トランジスタのドレイン
とソースを介して前記半導体増幅素子にバイアスをあた
えることを特徴とする。
が，電界効果トランジスタを含み、そのゲートバイアス
回路に、抵抗とコンデンサからなる微分回路又は積分回
路を備えるとともに該電界効果トランジスタのドレイン
とソースを介して前記半導体増幅素子にバイアスをあた
えることを特徴とする。
【０００７】請求項３の発明は，半導体増幅素子を含む
コルピッツ型圧電発振回路において、前記半導体増幅素
子のバイアス回路には電源を常時印加し、該素子の他の
所要部への電源供給は、発振動作を必要とする時のみ印
加するよう構成することを特徴とする。
コルピッツ型圧電発振回路において、前記半導体増幅素
子のバイアス回路には電源を常時印加し、該素子の他の
所要部への電源供給は、発振動作を必要とする時のみ印
加するよう構成することを特徴とする。
【０００８】請求項４の発明は，少なくともコルピッツ
型発振器と、前記発振器出力を入力とする電圧電流変換
器を含む差動増幅器と、発振器出力レベル検出器とを備
え、前記レベル検出器の出力信号によって、前記電圧電
流変換器の出力電流を制御することによって，出力信号
が常にほぼ一定の大きさになるよう制御したことを特徴
とする。
型発振器と、前記発振器出力を入力とする電圧電流変換
器を含む差動増幅器と、発振器出力レベル検出器とを備
え、前記レベル検出器の出力信号によって、前記電圧電
流変換器の出力電流を制御することによって，出力信号
が常にほぼ一定の大きさになるよう制御したことを特徴
とする。
【０００９】
【発明の実施の形態】以下、図示した実施形態例に基づ
いて本発明を詳細に説明する。 （第一の実施形態例）図１は、本発明による圧電発振回
路の一形態例を示す図である。図中１は、コルピッツ発
振器であり、トランジスタＱ１のベース・エミッタ間と
エミッタ・アース間に夫々コンデンサＣ１、Ｃ２を、又
ベース・アース間に圧電振動子Ｘ１をそれぞれ接続し、
更に抵抗Ｒ１乃至Ｒ４をトランジスタＱ１のバイアス抵
抗として接続する。また図中２は、バイアス制御回路で
あり、電源Ｖｃｃとアースとの間にコンデンサＣ３と抵
抗Ｒ５の直列回路からなる微分回路を接続し、前記コン
デンサＣ３と前記抵抗Ｒ５の接続点（図中ａ点）をエン
ハンスメント型ＮチャネルＭＯＳ電界効果トランジスタ
Ｑ２（以下、単にトランジスタＱ２と称する）のゲート
に接続する。更に前記トランジスタＱ２のドレインは抵
抗Ｒ６を介し前記トランジスタＱ１のエミッタに接続
し、また前記トランジスタＱ２のソースはアースに接続
する。
いて本発明を詳細に説明する。 （第一の実施形態例）図１は、本発明による圧電発振回
路の一形態例を示す図である。図中１は、コルピッツ発
振器であり、トランジスタＱ１のベース・エミッタ間と
エミッタ・アース間に夫々コンデンサＣ１、Ｃ２を、又
ベース・アース間に圧電振動子Ｘ１をそれぞれ接続し、
更に抵抗Ｒ１乃至Ｒ４をトランジスタＱ１のバイアス抵
抗として接続する。また図中２は、バイアス制御回路で
あり、電源Ｖｃｃとアースとの間にコンデンサＣ３と抵
抗Ｒ５の直列回路からなる微分回路を接続し、前記コン
デンサＣ３と前記抵抗Ｒ５の接続点（図中ａ点）をエン
ハンスメント型ＮチャネルＭＯＳ電界効果トランジスタ
Ｑ２（以下、単にトランジスタＱ２と称する）のゲート
に接続する。更に前記トランジスタＱ２のドレインは抵
抗Ｒ６を介し前記トランジスタＱ１のエミッタに接続
し、また前記トランジスタＱ２のソースはアースに接続
する。
【００１０】次に、上記構成の回路動作について説明す
る。スイッチＳＷをオンにした場合、コルピッツ発振器
１及びバイアス制御回路２には電源Ｖｃｃの大きさの電
圧がステップ的に印加される。この時、コンデンサＣ３
と抵抗Ｒ５からなる微分回路の出力電圧（図中ａ点の電
圧）は、電圧が瞬時に零からＶｃｃの値に変化した後、
過渡的に減少するよう変化する。このような変化を示す
電圧信号をトランジスタＱ２のゲートに印加すると、ト
ランジスタＱ２のソース・ドレイン間が、電源が印加さ
れた瞬時に低インピーダンス状態となり、更に時間の経
過とともに高インピーダンス状態に変化する。
る。スイッチＳＷをオンにした場合、コルピッツ発振器
１及びバイアス制御回路２には電源Ｖｃｃの大きさの電
圧がステップ的に印加される。この時、コンデンサＣ３
と抵抗Ｒ５からなる微分回路の出力電圧（図中ａ点の電
圧）は、電圧が瞬時に零からＶｃｃの値に変化した後、
過渡的に減少するよう変化する。このような変化を示す
電圧信号をトランジスタＱ２のゲートに印加すると、ト
ランジスタＱ２のソース・ドレイン間が、電源が印加さ
れた瞬時に低インピーダンス状態となり、更に時間の経
過とともに高インピーダンス状態に変化する。
【００１１】一方、コルピッツ発振器におけるトランジ
スタＱ１のエミッタ・アース間に接続されるエミッタ抵
抗の値は、抵抗Ｒ６及びトランジスタＱ２のソース・ド
レイン間インピーダンスの直列和と、抵抗Ｒ４との並列
合成和で与えることができる。従って前記エミッタ抵抗
の値は、電源投入時に最小の値となり、以降時間の経過
とともに抵抗Ｒ４の値まで大きくなるよう動作する。
スタＱ１のエミッタ・アース間に接続されるエミッタ抵
抗の値は、抵抗Ｒ６及びトランジスタＱ２のソース・ド
レイン間インピーダンスの直列和と、抵抗Ｒ４との並列
合成和で与えることができる。従って前記エミッタ抵抗
の値は、電源投入時に最小の値となり、以降時間の経過
とともに抵抗Ｒ４の値まで大きくなるよう動作する。
【００１２】一般にコルピッツ発振器においては、他の
条件を一定と考えるとエミッタ抵抗を小さくすると、ト
ランジスタのエミッタに流れる電流（以下、エミッタ電
流）が大きくなり、また大きなエミッタ電流を流した場
合の方が発振器の発振起動時間が短くなることが知られ
ている。従って、上述の如く構成することによって、電
源が印加された瞬間にのみエミッタ抵抗の抵抗値が小く
なり、定常時よりも大きなエミッタ電流が流れるため、
従来のコルピッツ発振回路よりもより短い時間で周波数
の発振を起動させることができる。
条件を一定と考えるとエミッタ抵抗を小さくすると、ト
ランジスタのエミッタに流れる電流（以下、エミッタ電
流）が大きくなり、また大きなエミッタ電流を流した場
合の方が発振器の発振起動時間が短くなることが知られ
ている。従って、上述の如く構成することによって、電
源が印加された瞬間にのみエミッタ抵抗の抵抗値が小く
なり、定常時よりも大きなエミッタ電流が流れるため、
従来のコルピッツ発振回路よりもより短い時間で周波数
の発振を起動させることができる。
【００１３】（第２の実施形態例）図２は、本発明によ
る圧電発振回路の他の一形態例を示す図である。同図の
３はカスコード型コルピッツ発振器であって、トランジ
スタＱ１のベース・エミッタ間とエミッタ・アース間に
夫々コンデンサＣ１、Ｃ２を、又ベース・アース間に圧
電振動子Ｘ１を、更にエミッタ・アース間に抵抗Ｒ１を
それぞれ接続し、トランジスタＱ１のコレクタ側にはト
ランジスタ２を縦属接続し、該トランジスタＱ２のベー
ス・アース間にはコンデンサＣ３を接続する。
る圧電発振回路の他の一形態例を示す図である。同図の
３はカスコード型コルピッツ発振器であって、トランジ
スタＱ１のベース・エミッタ間とエミッタ・アース間に
夫々コンデンサＣ１、Ｃ２を、又ベース・アース間に圧
電振動子Ｘ１を、更にエミッタ・アース間に抵抗Ｒ１を
それぞれ接続し、トランジスタＱ１のコレクタ側にはト
ランジスタ２を縦属接続し、該トランジスタＱ２のベー
ス・アース間にはコンデンサＣ３を接続する。
【００１４】同図の４は電源Ｖｃｃが常時供給されてい
る第１の電源供給点であり、該第１の電源供給点４とア
ースとの間に抵抗Ｒ２、Ｒ３、Ｒ４及びＮチャネルＭＯ
Ｓ電界効果トランジスタＱ３（以下単にトランジスタＱ
３と称す）のドレイン・ソース間を直列に接続し、更に
前記抵抗Ｒ２とＲ３との接続点をトランジスタＱ２のベ
ースに接続し、前記抵抗Ｒ３とＲ４との接続点をトラン
ジスタＱ１のベースに接続し、ベース側バイアス回路を
構成する。同図の５は発振動作を必要とする時にのみ電
源Ｖｃｃを供給する第２の電源供給点であり、該第２の
電源供給点５を抵抗Ｒ５を介してトランジスタＱ２のコ
レクタに接続し、コレクタ側バイアス回路を構成すると
ともに、前記第２の電源供給点５を前記トランジスタＱ
３のゲートに接続し、更に前記第２の電源供給点５とア
ースとの間に抵抗Ｒ６を接続する。
る第１の電源供給点であり、該第１の電源供給点４とア
ースとの間に抵抗Ｒ２、Ｒ３、Ｒ４及びＮチャネルＭＯ
Ｓ電界効果トランジスタＱ３（以下単にトランジスタＱ
３と称す）のドレイン・ソース間を直列に接続し、更に
前記抵抗Ｒ２とＲ３との接続点をトランジスタＱ２のベ
ースに接続し、前記抵抗Ｒ３とＲ４との接続点をトラン
ジスタＱ１のベースに接続し、ベース側バイアス回路を
構成する。同図の５は発振動作を必要とする時にのみ電
源Ｖｃｃを供給する第２の電源供給点であり、該第２の
電源供給点５を抵抗Ｒ５を介してトランジスタＱ２のコ
レクタに接続し、コレクタ側バイアス回路を構成すると
ともに、前記第２の電源供給点５を前記トランジスタＱ
３のゲートに接続し、更に前記第２の電源供給点５とア
ースとの間に抵抗Ｒ６を接続する。
【００１５】次に、上記構成の回路動作について説明す
る。スイッチＳＷがオフの場合、第２の電源供給点５、
即ち、トランジスタＱ３のゲートの電位は零になるか
ら、前記ベース側バイアス回路を構成しているトランジ
スタＱ３のドレイン・ソース間の抵抗値は非常に大きい
値となる。従って常時電源が印加される前記第１の電源
供給点４から前記ベース側バイアス回路に流れる電流は
ごく僅かであり、しかもベース側バイアス回路に接続す
るコンデンサＣ１、Ｃ２及びＣ３は常に充電された状態
にある。上記の状態において、スイッチＳＷをオンにし
た場合、第２の電源供給点５には電源電圧Ｖｃｃが印加
され、トランジスタＱ３のゲート電位が大となるから、
該トランジスタＱ３のドレイン・ソース間の抵抗が非常
に小さい値に変化する。従ってベース側バイアス回路は
周波数の発振に適切なバイアス電圧を発生するよう変化
し、トランジスタＱ１及びＱ２に適切なベース電流を流
すよう動作する。
る。スイッチＳＷがオフの場合、第２の電源供給点５、
即ち、トランジスタＱ３のゲートの電位は零になるか
ら、前記ベース側バイアス回路を構成しているトランジ
スタＱ３のドレイン・ソース間の抵抗値は非常に大きい
値となる。従って常時電源が印加される前記第１の電源
供給点４から前記ベース側バイアス回路に流れる電流は
ごく僅かであり、しかもベース側バイアス回路に接続す
るコンデンサＣ１、Ｃ２及びＣ３は常に充電された状態
にある。上記の状態において、スイッチＳＷをオンにし
た場合、第２の電源供給点５には電源電圧Ｖｃｃが印加
され、トランジスタＱ３のゲート電位が大となるから、
該トランジスタＱ３のドレイン・ソース間の抵抗が非常
に小さい値に変化する。従ってベース側バイアス回路は
周波数の発振に適切なバイアス電圧を発生するよう変化
し、トランジスタＱ１及びＱ２に適切なベース電流を流
すよう動作する。
【００１６】一般に抵抗やコンデンサ等の電子部品で構
成した回路にステップ的に直流電源を印加したとき、コ
ンデンサ等に電荷が流入する過渡現象を経て定常状態に
至るものである。しかしながら、本発明の構成によれ
ば、コンデンサＣ１、Ｃ２及びＣ３が常に充電された状
態にあり、電源が印加された直後の過渡状態を経ずに定
常状態に至ることができることから、従来のコルピッツ
発振回路に比べてより短い時間のうちに周波数の発振動
作に移行することができる。上述したカスコード型コル
ピッツ発振器においては、コンデンサＣ３の容量値をコ
ンデンサＣ１及びＣ２よりも大きな値になるよう設計す
るため、図４に図示した従来のコルピッツ回路に適用す
るよりも大きな効果を得ることができる。
成した回路にステップ的に直流電源を印加したとき、コ
ンデンサ等に電荷が流入する過渡現象を経て定常状態に
至るものである。しかしながら、本発明の構成によれ
ば、コンデンサＣ１、Ｃ２及びＣ３が常に充電された状
態にあり、電源が印加された直後の過渡状態を経ずに定
常状態に至ることができることから、従来のコルピッツ
発振回路に比べてより短い時間のうちに周波数の発振動
作に移行することができる。上述したカスコード型コル
ピッツ発振器においては、コンデンサＣ３の容量値をコ
ンデンサＣ１及びＣ２よりも大きな値になるよう設計す
るため、図４に図示した従来のコルピッツ回路に適用す
るよりも大きな効果を得ることができる。
【００１７】（第３の実施形態例）図３は、本発明によ
る圧電発振回路の更に他の一形態例を示す図である。同
図の６はコルピッツ発振器であって、トランジスタＱ１
のベース・エミッタ間とエミッタ・アース間に夫々コン
デンサＣ１、Ｃ２を、又ベース・アース間に圧電振動子
Ｘ１をそれぞれ接続し、更には抵抗Ｒ１乃至Ｒ４をトラ
ンジスタＱ１のバイアス抵抗として構成する。
る圧電発振回路の更に他の一形態例を示す図である。同
図の６はコルピッツ発振器であって、トランジスタＱ１
のベース・エミッタ間とエミッタ・アース間に夫々コン
デンサＣ１、Ｃ２を、又ベース・アース間に圧電振動子
Ｘ１をそれぞれ接続し、更には抵抗Ｒ１乃至Ｒ４をトラ
ンジスタＱ１のバイアス抵抗として構成する。
【００１８】同図の７は、トランジスタＱ２，Ｑ３及び
電圧電流変換器Ｕ１からなる差動増幅器であり、該差動
増幅器７の入力の一方端、即ち、トランジスタＱ２のベ
ースには、前記コルピッツ発振器４の出力端を接続し、
他方の入力端、即ちトランジスタＱ３のベースにはバイ
アス用直流電源Ｖ２を接続する。更に該差動増幅器５の
出力端であるトランジスタＱ３のコレクタには、検出回
路８を接続し、該検出回路８の出力を電圧電流変換器Ｕ
１の電圧入力端子に接続する。なお、該検出回路８は、
コンデンサＣ３及びダイオードＤ１からなる整流回路の
出力を、コンデンサＣ４と抵抗Ｒ６の平滑回路で電圧信
号に変換するよう構成する。また前記電圧電流変換器Ｕ
１は、入力電圧が小さいとき出力電流を大きく、逆に入
力電圧が大きいときに出力電流を小さくするよう機能す
る。
電圧電流変換器Ｕ１からなる差動増幅器であり、該差動
増幅器７の入力の一方端、即ち、トランジスタＱ２のベ
ースには、前記コルピッツ発振器４の出力端を接続し、
他方の入力端、即ちトランジスタＱ３のベースにはバイ
アス用直流電源Ｖ２を接続する。更に該差動増幅器５の
出力端であるトランジスタＱ３のコレクタには、検出回
路８を接続し、該検出回路８の出力を電圧電流変換器Ｕ
１の電圧入力端子に接続する。なお、該検出回路８は、
コンデンサＣ３及びダイオードＤ１からなる整流回路の
出力を、コンデンサＣ４と抵抗Ｒ６の平滑回路で電圧信
号に変換するよう構成する。また前記電圧電流変換器Ｕ
１は、入力電圧が小さいとき出力電流を大きく、逆に入
力電圧が大きいときに出力電流を小さくするよう機能す
る。
【００１９】以下、この実施形態例の詳細な動作につい
て説明する。コルピッツ発振器６の発振周波数の出力レ
ベルが変動して所望の出力レベルよりも大きくなった場
合、差動増幅器７の出力信号（図中ａ点）が大きくな
り、更に検出回路８によって直流に変換された電圧信号
が大きくなる。更に該電圧信号によって、電圧電流変換
器Ｕ１の出力電流が小さくなるから、差動増幅器７の利
得が小さくなり、該差動増幅器７の出力信号が小さくな
る。
て説明する。コルピッツ発振器６の発振周波数の出力レ
ベルが変動して所望の出力レベルよりも大きくなった場
合、差動増幅器７の出力信号（図中ａ点）が大きくな
り、更に検出回路８によって直流に変換された電圧信号
が大きくなる。更に該電圧信号によって、電圧電流変換
器Ｕ１の出力電流が小さくなるから、差動増幅器７の利
得が小さくなり、該差動増幅器７の出力信号が小さくな
る。
【００２０】逆にコルピッツ発振器６の所望の出力レベ
ルよりも小さくなった場合、差動増幅器７の出力信号
（図中ａ点）が小さくなり、更に検出回路８で変換され
た電圧信号が小さくなる。更に該直流電圧信号によっ
て、電圧電流変換器Ｕ１の出力電流が大きくなるから、
差動増幅器７の利得が大きくなり、差動増幅器７の出力
信号が大きくなる。
ルよりも小さくなった場合、差動増幅器７の出力信号
（図中ａ点）が小さくなり、更に検出回路８で変換され
た電圧信号が小さくなる。更に該直流電圧信号によっ
て、電圧電流変換器Ｕ１の出力電流が大きくなるから、
差動増幅器７の利得が大きくなり、差動増幅器７の出力
信号が大きくなる。
【００２１】一般にコルピッツ発振器は出力レベルが外
部温度などの影響やバイアス回路の変動を受けて変化し
やすいものであるが、本発明の如く構成することによ
り、発振周波数の出力レベルを常に一定に制御可能な圧
電発振回路を得ることができる。
部温度などの影響やバイアス回路の変動を受けて変化し
やすいものであるが、本発明の如く構成することによ
り、発振周波数の出力レベルを常に一定に制御可能な圧
電発振回路を得ることができる。
【００２２】以上、３つの実施形態例について夫々個別
のものとして詳細に説明したが、これら実施形態例の構
成は互いに組合わせが可能であり、それぞれ固有の効果
を兼ね備えた発振器を得ることができる。
のものとして詳細に説明したが、これら実施形態例の構
成は互いに組合わせが可能であり、それぞれ固有の効果
を兼ね備えた発振器を得ることができる。
【００２３】
【発明の効果】請求項１及び請求項２に記載の発明によ
れば、発振回路の電源投入時にエミッタ電流を大きく
し、その後、急速にエミッタ電流を小さくするので、発
振回路の起動時間を短縮することが出来る。
れば、発振回路の電源投入時にエミッタ電流を大きく
し、その後、急速にエミッタ電流を小さくするので、発
振回路の起動時間を短縮することが出来る。
【００２４】請求項３に記載の発明によれば、発振回路
に用いるコンデンサを常に充電状態に維持できるので発
振回路の起動時間を短縮することが出来る。
に用いるコンデンサを常に充電状態に維持できるので発
振回路の起動時間を短縮することが出来る。
【００２５】請求項４に記載の発明によれば、発振回路
の出力変動に応じて発振回路の出力端に設けた差動増幅
器の出力を制御するので、高い安定性の発振回路を得る
ことが出来る。
の出力変動に応じて発振回路の出力端に設けた差動増幅
器の出力を制御するので、高い安定性の発振回路を得る
ことが出来る。
【００２６】以上のように、本発明の圧電発振回路よれ
ば、高速起動性、低消費電力或は出力レベルといった発
振回路の電気的な諸特性の性能を向上させることが可能
であり、移動体通信等の通信機器により好適な圧電発振
回路を提供することができる。
ば、高速起動性、低消費電力或は出力レベルといった発
振回路の電気的な諸特性の性能を向上させることが可能
であり、移動体通信等の通信機器により好適な圧電発振
回路を提供することができる。
【図１】本発明の圧電発振回路における第１の実施形態
例
例
【図２】本発明の圧電発振回路における第２の実施形態
例
例
【図３】本発明の圧電発振回路における第３の実施形態
例
例
【図４】従来のコルピッツ型圧電発振回路
Ｘ１ 圧電振動子、Ｒ１〜Ｒ６ 抵抗、Ｃ１〜Ｃ６ コ
ンデンサ、Ｑ１〜Ｑ２トランジスタ、Ｖｃｃ，Ｖ２ 直
流電源、Ｕ１ 電圧電流変換器、Ｄ１ ダイオード １，６ コルピッツ発振器、２ バイアス制御回路、３
カスコード型コルピッツ発振器、４ 第１の電源供給
点、５ 第１の電源供給点、７ 差動増幅器、８レベル
検出器
ンデンサ、Ｑ１〜Ｑ２トランジスタ、Ｖｃｃ，Ｖ２ 直
流電源、Ｕ１ 電圧電流変換器、Ｄ１ ダイオード １，６ コルピッツ発振器、２ バイアス制御回路、３
カスコード型コルピッツ発振器、４ 第１の電源供給
点、５ 第１の電源供給点、７ 差動増幅器、８レベル
検出器
Claims (4)
- 【請求項１】半導体増幅素子を含むコルピッツ型圧電発
振回路において、前記半導体増幅素子のバイアス制御回
路が、電源供給された直後に，該半導体増幅素子の増幅
度が大きく且つ時間の経過とともにその増幅度が小さく
なるよう機能するものであることを特徴とする圧電発振
回路。 - 【請求項２】前記バイアス制御回路が，電界効果トラン
ジスタを含み、そのゲートバイアス回路に、抵抗とコン
デンサからなる微分回路又は積分回路を備えるとともに
該電界効果トランジスタのドレインとソースを介して前
記半導体増幅素子にバイアスをあたえることを特徴とす
る請求項１に記載の圧電発振回路。 - 【請求項３】半導体増幅素子を含むコルピッツ型圧電発
振回路において、前記半導体増幅素子のバイアス回路に
は電源を常時印加し、該素子の他の所要部への電源供給
は、発振動作を必要とする時のみ印加するよう構成する
ことを特徴とする圧電発振回路。 - 【請求項４】少なくともコルピッツ型発振器と、前記発
振器出力を入力とする電圧電流変換器を含む差動増幅器
と、発振器出力レベル検出器とを備え、前記レベル検出
器の出力信号によって、前記電圧電流変換器の出力電流
を制御することによって，出力信号が常にほぼ一定の大
きさになるよう制御したことを特徴とする圧電発振回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144023A JP2000332537A (ja) | 1999-05-24 | 1999-05-24 | 圧電発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11144023A JP2000332537A (ja) | 1999-05-24 | 1999-05-24 | 圧電発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332537A true JP2000332537A (ja) | 2000-11-30 |
Family
ID=15352540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11144023A Pending JP2000332537A (ja) | 1999-05-24 | 1999-05-24 | 圧電発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332537A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002007302A1 (fr) * | 2000-07-17 | 2002-01-24 | Toyo Communication Equipment Co., Ltd. | Oscillateur piezoelectrique |
-
1999
- 1999-05-24 JP JP11144023A patent/JP2000332537A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002007302A1 (fr) * | 2000-07-17 | 2002-01-24 | Toyo Communication Equipment Co., Ltd. | Oscillateur piezoelectrique |
| US6791424B2 (en) | 2000-07-17 | 2004-09-14 | Toyo Communication Equipment Co., Ltd. | Piezoelectric oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042299B2 (en) | Crystal oscillation circuit | |
| JP4922360B2 (ja) | 圧電発振器 | |
| TW445723B (en) | Voltage-controlled oscillator | |
| TW512585B (en) | Crystal oscillator with peak detector amplitude control | |
| US7852164B2 (en) | Piezoelectric oscillator | |
| CN101876836A (zh) | 参考电压产生电路 | |
| Esmaeelzadeh et al. | A sub-nW 32-kHz crystal oscillator architecture based on a DC-only sustaining amplifier | |
| GB2402276A (en) | A start-up circuit for a CMOS crystal oscillator, in which the initial bias current is readily determined | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| JP7537672B2 (ja) | 発振回路および電子機器 | |
| Jin et al. | A 0.8-V low-power low-cost CMOS crystal oscillator with high frequency accuracy | |
| JP2000332537A (ja) | 圧電発振回路 | |
| JP3736954B2 (ja) | 発振回路 | |
| JP2005086664A (ja) | 発振回路及び半導体集積回路 | |
| JP2004318604A (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| JP3299706B2 (ja) | 水晶発振回路 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| US6717483B2 (en) | Low cost voltage controlled crystal oscillator (VCXO) | |
| JP2000252749A (ja) | 圧電発振器 | |
| KR20030092585A (ko) | 저전압 고속용 셀프-오실레이터 | |
| JP3635519B2 (ja) | 発振回路 | |
| JP2001185952A (ja) | 圧電発振器 | |
| JP3198000B2 (ja) | ディジタル温度補償水晶発振回路 |