JP3198000B2 - ディジタル温度補償水晶発振回路 - Google Patents
ディジタル温度補償水晶発振回路Info
- Publication number
- JP3198000B2 JP3198000B2 JP30616893A JP30616893A JP3198000B2 JP 3198000 B2 JP3198000 B2 JP 3198000B2 JP 30616893 A JP30616893 A JP 30616893A JP 30616893 A JP30616893 A JP 30616893A JP 3198000 B2 JP3198000 B2 JP 3198000B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- resistance
- source
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル温度補償水
晶発振回路に関する。
晶発振回路に関する。
【０００２】
【従来の技術】近年における携帯電話、コードレス電話
など、移動体通信機器はＩＣ技術の進歩に伴い、小型
化、低コスト化が進み、それによって利用・加入者の増
加が加速してきている。
など、移動体通信機器はＩＣ技術の進歩に伴い、小型
化、低コスト化が進み、それによって利用・加入者の増
加が加速してきている。
【０００３】利用者の増加によって、電波利用の関係か
らキャリア周波数間隔（例えば１２.５ＫＨZ）と変調帯
域幅（例えば５ＫＨZ）が狭くなり、移動体通信機器の
発振周波数源への周波数安定化の要求が｜Δｆ／ｆ｜≦
２ｐｐｍなどますます厳しくなってきている。
らキャリア周波数間隔（例えば１２.５ＫＨZ）と変調帯
域幅（例えば５ＫＨZ）が狭くなり、移動体通信機器の
発振周波数源への周波数安定化の要求が｜Δｆ／ｆ｜≦
２ｐｐｍなどますます厳しくなってきている。
【０００４】広い温度範囲（−４０〜８５℃）で高精
度、小型化、低コストを図るものとしてディジタル温度
補償水晶発振器が知られている。
度、小型化、低コストを図るものとしてディジタル温度
補償水晶発振器が知られている。
【０００５】この水晶発振器は、基本的に図６に示すブ
ロック構成になる。即ち、水晶振動子１０と、発振回路
１１と、ディジタル制御温度補償回路１２及び電圧安定
化回路１３で構成される。１４は電源供給端子、１５
Ａ、１５Ｂ、１６Ａ、１６Ｂ、１７Ａ、１７Ｂは接続
線、１８は周波数出力端子を示す。
ロック構成になる。即ち、水晶振動子１０と、発振回路
１１と、ディジタル制御温度補償回路１２及び電圧安定
化回路１３で構成される。１４は電源供給端子、１５
Ａ、１５Ｂ、１６Ａ、１６Ｂ、１７Ａ、１７Ｂは接続
線、１８は周波数出力端子を示す。
【０００６】今、端子１４から電源が供給されると、電
圧安定化回路１３を通して発振回路１１が活性化され、
水晶振動子１０の励振がなされ、端子１８に発振周波数
出力が得られる。このときの周波数安定は水晶振動子１
０自体の温度偏差特性になり、このままでは所期の安定
化周波数が得られない。
圧安定化回路１３を通して発振回路１１が活性化され、
水晶振動子１０の励振がなされ、端子１８に発振周波数
出力が得られる。このときの周波数安定は水晶振動子１
０自体の温度偏差特性になり、このままでは所期の安定
化周波数が得られない。
【０００７】この周波数安定化のためのディジタル制御
温度補償回路１２は、発振回路１１から見た接続線１７
Ａ，１７Ｂ間の静電容量（水晶振動子１０に直列に挿入
される静電容量）を調整し、水晶振動子１０の周囲温度
の変化による発振周波数の変化を補償する。
温度補償回路１２は、発振回路１１から見た接続線１７
Ａ，１７Ｂ間の静電容量（水晶振動子１０に直列に挿入
される静電容量）を調整し、水晶振動子１０の周囲温度
の変化による発振周波数の変化を補償する。
【０００８】ディジタル制御温度補償回路１２は、温度
センサ、Ａ／Ｄ変換器、ＲＯＭ、Ｄ／Ａ変換器、バリキ
ャップ（バラクタダイオードなど）ローパスフィルタ及
びコントロールロジック等で構成される。
センサ、Ａ／Ｄ変換器、ＲＯＭ、Ｄ／Ａ変換器、バリキ
ャップ（バラクタダイオードなど）ローパスフィルタ及
びコントロールロジック等で構成される。
【０００９】電圧安定化回路１３は、バッテリ等からの
供給電圧が大幅に変化（例えば５.５〜２.７Ｖ）する場
合にも一定電圧を回路１１、１２に供給し、電圧変動に
よる周波数変化を防止する。
供給電圧が大幅に変化（例えば５.５〜２.７Ｖ）する場
合にも一定電圧を回路１１、１２に供給し、電圧変動に
よる周波数変化を防止する。
【００１０】
【発明が解決しようとする課題】ディジタル温度補償水
晶発振器に求められる要件は、移動体通信機器への利用
として、 （１）発振性能を満たす（出力周波数の偏差が一定であ
ること、周波数のゆれが小さいこと、出力波形が一定し
ていること）。
晶発振器に求められる要件は、移動体通信機器への利用
として、 （１）発振性能を満たす（出力周波数の偏差が一定であ
ること、周波数のゆれが小さいこと、出力波形が一定し
ていること）。
【００１１】（２）小型軽量である。
【００１２】（３）低電圧駆動が可能であること、消費
電力が小さいこと（例えば６ｍｗ）。
電力が小さいこと（例えば６ｍｗ）。
【００１３】（４）その他（耐震性、耐落下性、低価格
性など）。
性など）。
【００１４】である。
【００１５】このうち、（１）の項は、ディジタル制御
温度補償回路１２によって達成できるが、残りの（２）
〜（４）の項は通常の水晶振動子１０と発振回路１１の
組み合わせになるシンプル構成の水晶発振器に比べて劣
る。
温度補償回路１２によって達成できるが、残りの（２）
〜（４）の項は通常の水晶振動子１０と発振回路１１の
組み合わせになるシンプル構成の水晶発振器に比べて劣
る。
【００１６】このうち、（２）、（４）項の課題を解消
する最も有力な方法は、回路１１〜１３をＬＳＩ化した
ワンチップ構成にすることとなる。このワンチップ構成
は、最新の半導体技術によって目標コストの下で実現可
能になりつつある。
する最も有力な方法は、回路１１〜１３をＬＳＩ化した
ワンチップ構成にすることとなる。このワンチップ構成
は、最新の半導体技術によって目標コストの下で実現可
能になりつつある。
【００１７】残る大きな課題は（３）項の消費電力の削
減となる。
減となる。
【００１８】本発明の目的は、ワンチップ構成を可能に
しながら低消費電力になるディジタル温度補償水晶発振
回路を提供することにある。
しながら低消費電力になるディジタル温度補償水晶発振
回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明は、前記課題の解
決を図るため、ＭＯＳを能動素子としコルピッツ形水晶
発振回路に構成され、該ＭＯＳのソースへの帰還容量を
調整するディジタル制御温度補償回路を備えた水晶発振
回路において、抵抗と半導体スイッチの第１の直列回路
を有して前記ＭＯＳのソース抵抗に並列接続され、電源
投入時に前記半導体スイッチをオン状態にし、所定時間
後に該半導体スイッチをオフ状態にする電流制御回路
と、抵抗と半導体スイッチの第２の直列回路を有して前
記ＭＯＳのソース抵抗に並列接続され、該半導体スイッ
チを外部からオン・オフ制御して前記ＭＯＳのソース抵
抗を切換え可能にするソース抵抗制御回路とを備えたこ
とを特徴とする。
決を図るため、ＭＯＳを能動素子としコルピッツ形水晶
発振回路に構成され、該ＭＯＳのソースへの帰還容量を
調整するディジタル制御温度補償回路を備えた水晶発振
回路において、抵抗と半導体スイッチの第１の直列回路
を有して前記ＭＯＳのソース抵抗に並列接続され、電源
投入時に前記半導体スイッチをオン状態にし、所定時間
後に該半導体スイッチをオフ状態にする電流制御回路
と、抵抗と半導体スイッチの第２の直列回路を有して前
記ＭＯＳのソース抵抗に並列接続され、該半導体スイッ
チを外部からオン・オフ制御して前記ＭＯＳのソース抵
抗を切換え可能にするソース抵抗制御回路とを備えたこ
とを特徴とする。
【００２０】
【００２１】
【作用】コルピッツ形発振回路の発振条件は、水晶振動
子の直列共振周波数近傍での能動素子と帰還回路で構成
する回路の等価負性抵抗−Ｒnが水晶振動子の起動時等
価抵抗ＲQより十分大きいことである。
子の直列共振周波数近傍での能動素子と帰還回路で構成
する回路の等価負性抵抗−Ｒnが水晶振動子の起動時等
価抵抗ＲQより十分大きいことである。
【００２２】
【数１】｜−Ｒｎ｜＞αＲQ ……（１） 式中、αは定数であり、経験的数値は５程度になる。
【００２３】発振回路が励振されて安定したとき、負性
抵抗−ＲｎはＭＯＳの非線形特性と高周波振幅の増大に
伴うソース抵抗ＲSによるバイアス効果で安定点、
抵抗−ＲｎはＭＯＳの非線形特性と高周波振幅の増大に
伴うソース抵抗ＲSによるバイアス効果で安定点、
【００２４】
【数２】｜−Ｒｎ｜＝ＲQ ……（２） に落ち着く。水晶振動子は一般に上記（１）、（２）式
に示すように、起動時と安定時の等価抵抗ＲQは等しい
として差し支えない。
に示すように、起動時と安定時の等価抵抗ＲQは等しい
として差し支えない。
【００２５】図１は、水晶発振回路の等価回路である。
この等価回路中、ＸLとＲQは水晶振動子の等価リアクタ
ンス分と等価抵抗分であり、ＣnはＭＯＳのソースへの
帰還コンデンサＣ1（振動検出容量）とＣ2（振動励振容
量）及びＣ3（水晶直列付加容量）等の合成容量であ
る。等価リアクタンスＸLは発振角周波数をω0としたと
き、
この等価回路中、ＸLとＲQは水晶振動子の等価リアクタ
ンス分と等価抵抗分であり、ＣnはＭＯＳのソースへの
帰還コンデンサＣ1（振動検出容量）とＣ2（振動励振容
量）及びＣ3（水晶直列付加容量）等の合成容量であ
る。等価リアクタンスＸLは発振角周波数をω0としたと
き、
【００２６】
【数３】ＸL＝１／ω0 2Ｃn ……（３） となり、水晶振動子の直列共振角周波数ωSに対して、
【００２７】
【数４】 ω0≒ωS（１＋Ｃ10／（Ｃ0＋Ｃn））1/2 ……（４） となる。Ｃ0は水晶振動子の並列容量、Ｃ10は直列容量
である。
である。
【００２８】等価抵抗ＲQは発振角周波数ω0においてＣ
Ｉメータ等で可観測値であり、例えば１０ＭＨZで１０
Ω程度になる。
Ｉメータ等で可観測値であり、例えば１０ＭＨZで１０
Ω程度になる。
【００２９】次に、等価負性抵抗−Ｒnについて説明す
る。
る。
【００３０】図２は、図１の等価抵抗ＲQに高周波純抵
抗Ｒmを直列挿入した回路である。始めにＲm＝０として
おけば図１の回路と同じであるため、発振角周波数ω0
で安定発振する。次に、Ｒmを大きい方から徐々に小さ
くし、発振可能値Ｒm0を見つけたとき、回路側の起動可
能な実効負性抵抗−Ｒn0は、
抗Ｒmを直列挿入した回路である。始めにＲm＝０として
おけば図１の回路と同じであるため、発振角周波数ω0
で安定発振する。次に、Ｒmを大きい方から徐々に小さ
くし、発振可能値Ｒm0を見つけたとき、回路側の起動可
能な実効負性抵抗−Ｒn0は、
【００３１】
【数５】｜−Ｒn0｜＝ＲQ＋Ｒm0 ……（５） として可観測値になる。
【００３２】この実効負性抵抗−Ｒn0は、発振角周波数
ω0、コンデンサＣ1、Ｃ2及びＭＯＳの相互コンダクタ
ンスｇmによって決まる。
ω0、コンデンサＣ1、Ｃ2及びＭＯＳの相互コンダクタ
ンスｇmによって決まる。
【００３３】
【数６】−Ｒn0∝ｇm／ω0 2Ｃ1Ｃ2 ……（６） このうち、発振角周波数ω0（＝２πｆ0）は設計の前提
条件であり、コンデンサＣ1，Ｃ2とその比Ｃ1／Ｃ2が適
切に設計された場合、起動可能な実効負性抵抗−Ｒn0を
大きくするには相互コンダクタンスｇmを大きくするこ
とを必要とする。
条件であり、コンデンサＣ1，Ｃ2とその比Ｃ1／Ｃ2が適
切に設計された場合、起動可能な実効負性抵抗−Ｒn0を
大きくするには相互コンダクタンスｇmを大きくするこ
とを必要とする。
【００３４】この相互コンダクタンスｇmについて説明
する。
する。
【００３５】Ｎ−ＭＯＳの不飽和領域での特性は、次式
で表せる。
で表せる。
【００３６】
【数７】 ＩDS＝Ｋ［（ＶGS−ＶTH）＊ＶDS−（１／２）ＶDS 2］ ……（７） ＩDS：ドレーン・ソース間電流 ＶDS：ドレーン・ソース間電圧 ＶGS：ゲート・ソース間電圧 ＶTH：スレシホールド電圧 Ｋ＝（με／ｔ）（Ｗ／Ｌ） μ：キャリア移動度 ε：ＳiＯ2の誘電率 ｔ：ゲート酸化膜の厚さ Ｌ：ゲートのチャネル長 Ｗ：ゲートのチャネル幅 ここで、相互コンダクタンスｇmは
【００３７】
【数８】ｇm＝ΔＩDS／ＶGS ……（８） であるから、これを大きくするには、μ，ε，ｔを一定
とすれば、Ｗ／Ｌを大きくすること、すなわちチャネル
長Ｌを小さくするかチャネル幅Ｗを大きくすることであ
る。
とすれば、Ｗ／Ｌを大きくすること、すなわちチャネル
長Ｌを小さくするかチャネル幅Ｗを大きくすることであ
る。
【００３８】チャネル長Ｌを小さくするには、製造プロ
セスの関係から限界があり、チャネル幅Ｗを大きくする
にはＬＳＩの面積を大きくする欠点がある。
セスの関係から限界があり、チャネル幅Ｗを大きくする
にはＬＳＩの面積を大きくする欠点がある。
【００３９】したがって、目標寸法と製造コストに対す
る相互コンダクタンスｇmのねらい値のトレードオフで
Ｗ／Ｌが決まる。
る相互コンダクタンスｇmのねらい値のトレードオフで
Ｗ／Ｌが決まる。
【００４０】本発明は、前記（７）式において、相互コ
ンダクタンスｇmは、定数Ｋに関係すると同時にドレー
ン・ソース間電流ＩDSにも関係することを予想し、ソー
ス抵抗ＲSを発振周波数１０ＭＨZにおいて変化させたと
き、起動可能な実効負性抵抗−Ｒn0とドレーン・ソース
間電流ＩDSの関係を見いだした。この関係は、図３に示
すようになる。
ンダクタンスｇmは、定数Ｋに関係すると同時にドレー
ン・ソース間電流ＩDSにも関係することを予想し、ソー
ス抵抗ＲSを発振周波数１０ＭＨZにおいて変化させたと
き、起動可能な実効負性抵抗−Ｒn0とドレーン・ソース
間電流ＩDSの関係を見いだした。この関係は、図３に示
すようになる。
【００４１】この関係から、本発明は、電流制御回路に
よってソース抵抗ＲSの値を発振起動時に小さくして大
きな負性抵抗を得て確実な起動を得るようにし、発振安
定化が予測される時間τ後にソース抵抗ＲSを大きくす
ることによりＭＯＳのドレイン・ソース間電流を低減し
て消費電力を減らす。
よってソース抵抗ＲSの値を発振起動時に小さくして大
きな負性抵抗を得て確実な起動を得るようにし、発振安
定化が予測される時間τ後にソース抵抗ＲSを大きくす
ることによりＭＯＳのドレイン・ソース間電流を低減し
て消費電力を減らす。
【００４２】また、本発明は電流制御回路の他に、ＭＯ
Ｓのソース抵抗を外部から切換可能にするソース抵抗切
換回路を設け、ＬＳＩを指向した発振回路での発振周波
数の変更等に際し、回路構成を変更することなく外部か
らソース抵抗を切り換えて確実な起動と安定かつ低消費
電流の発振を得ることを可能にする。
Ｓのソース抵抗を外部から切換可能にするソース抵抗切
換回路を設け、ＬＳＩを指向した発振回路での発振周波
数の変更等に際し、回路構成を変更することなく外部か
らソース抵抗を切り換えて確実な起動と安定かつ低消費
電流の発振を得ることを可能にする。
【００４３】
【実施例】図４は、本発明の一実施例を示す回路図であ
る。水晶発振回路２１は、従来の水晶発振回路１１に抵
抗と半導体スイッチを直列接続したスイッチ回路２２
Ａ、２２Ｂが追加される。ディジタル制御温度補償回路
２３は、従来の温度補償回路１２にスイッチ制御回路２
４Ａ、２４Ｂが追加される。スイッチ回路２２Ａ、２２
Ｂの半導体スイッチはスイッチ制御回路２４Ａ、２４Ｂ
によってオン・オフ制御される。
る。水晶発振回路２１は、従来の水晶発振回路１１に抵
抗と半導体スイッチを直列接続したスイッチ回路２２
Ａ、２２Ｂが追加される。ディジタル制御温度補償回路
２３は、従来の温度補償回路１２にスイッチ制御回路２
４Ａ、２４Ｂが追加される。スイッチ回路２２Ａ、２２
Ｂの半導体スイッチはスイッチ制御回路２４Ａ、２４Ｂ
によってオン・オフ制御される。
【００４４】水晶発振回路１１は、消費電流を小さくで
きるトランジスタＴｒ（Ｎ−ＭＯＳ）を能動素子として
コルピッツ形発振回路に構成され、ソース抵抗Ｒ1と振
動検出容量Ｃ1と振動励振容量Ｃ2（温度補償回路１２の
バリキャップＶＣ１）と直列容量Ｃ3（温度補償回路１
２のバリキャップＶＣ２）及び水晶振動子１０によって
構成される。
きるトランジスタＴｒ（Ｎ−ＭＯＳ）を能動素子として
コルピッツ形発振回路に構成され、ソース抵抗Ｒ1と振
動検出容量Ｃ1と振動励振容量Ｃ2（温度補償回路１２の
バリキャップＶＣ１）と直列容量Ｃ3（温度補償回路１
２のバリキャップＶＣ２）及び水晶振動子１０によって
構成される。
【００４５】ディジタル制御温度補償は、バリキャップ
ＶＣ１、ＶＣ２の２つを並列にし、温度制御逆電圧Ｖｋ
で制御することにより温度補償感度を高める。また、電
圧Ｖｋの変化幅を小さくし、バリキャップが占有するＬ
ＳＩ上の面積を小さくする。また、図示省略するが、回
路の各接続点と抵抗及びワンチップ結線導体に入る寄生
容量でバリキャップによる周波数補償感度が下がらない
ようにしている。
ＶＣ１、ＶＣ２の２つを並列にし、温度制御逆電圧Ｖｋ
で制御することにより温度補償感度を高める。また、電
圧Ｖｋの変化幅を小さくし、バリキャップが占有するＬ
ＳＩ上の面積を小さくする。また、図示省略するが、回
路の各接続点と抵抗及びワンチップ結線導体に入る寄生
容量でバリキャップによる周波数補償感度が下がらない
ようにしている。
【００４６】バッファアンプＢは、トランジスタＴｒか
らの発振出力をインピーダンス変換して端子１８に一定
周波数、一定振幅の発振出力を得るためのものである。
この出力段は、一般には容量結合としているが、ＬＳＩ
化によってバッファアンプＢを設けるも回路の小型化、
低電力化への支障は生じない。
らの発振出力をインピーダンス変換して端子１８に一定
周波数、一定振幅の発振出力を得るためのものである。
この出力段は、一般には容量結合としているが、ＬＳＩ
化によってバッファアンプＢを設けるも回路の小型化、
低電力化への支障は生じない。
【００４７】抵抗Ｒ4は、トランジスタＴｒのゲート電
位を決めるもので、例えば１００ＫΩの拡散抵抗にされ
る。
位を決めるもので、例えば１００ＫΩの拡散抵抗にされ
る。
【００４８】回路抵抗Ｒ1，Ｒ2，Ｒ3，Ｒ5，Ｒ6等はポ
リシリコン抵抗を使用し、寄生容量による温度補償制御
の感度低下を防止する。
リシリコン抵抗を使用し、寄生容量による温度補償制御
の感度低下を防止する。
【００４９】抵抗Ｒ5，Ｒ6，Ｒ7は、制御電圧Ｖｋをバ
リキャップＶＣ１、ＶＣ２に直流的に印加するためのも
のである。コンデンサＣ4は、制御電圧Ｖｋが抵抗Ｒ１
側へ影響するのを防止するデカップリング用であり、両
端Ａ，Ｂの高周波電位を同じにするようＣ4≫Ｃ2に選定
される。
リキャップＶＣ１、ＶＣ２に直流的に印加するためのも
のである。コンデンサＣ4は、制御電圧Ｖｋが抵抗Ｒ１
側へ影響するのを防止するデカップリング用であり、両
端Ａ，Ｂの高周波電位を同じにするようＣ4≫Ｃ2に選定
される。
【００５０】コンデンサＣ5は、高周波アース点を作る
もので、大きな容量にされる。場合によっては、ＬＳＩ
チップの外付けにした小型のセラミックコンデンサで補
う。
もので、大きな容量にされる。場合によっては、ＬＳＩ
チップの外付けにした小型のセラミックコンデンサで補
う。
【００５１】以上のようにして、水晶発振回路１１とデ
ィジタル制御温度補償回路１２により、ワンチップＬＳ
Ｉを指向したディジタル制御温度補償コルピッツ形水晶
発振回路が構成される。
ィジタル制御温度補償回路１２により、ワンチップＬＳ
Ｉを指向したディジタル制御温度補償コルピッツ形水晶
発振回路が構成される。
【００５２】次に、スイッチ制御回路２４Ａとスイッチ
回路２２Ａについて説明する。
回路２２Ａについて説明する。
【００５３】コントロールロジック回路Ｌは、端子１４
から電圧安定化回路１３を経由して電源電圧が印加され
たときに比較基準としてのスレシホールド電圧ＶTHを
得、端子２５から印加されるアナログ回路用電源の電圧
がスレシホールド電圧ＶTHに一致したときに論理「０」
を得、この出力で半導体スイッチドライバＤＲ1を通し
て半導体スイッチＳＷ1をオンさせる。
から電圧安定化回路１３を経由して電源電圧が印加され
たときに比較基準としてのスレシホールド電圧ＶTHを
得、端子２５から印加されるアナログ回路用電源の電圧
がスレシホールド電圧ＶTHに一致したときに論理「０」
を得、この出力で半導体スイッチドライバＤＲ1を通し
て半導体スイッチＳＷ1をオンさせる。
【００５４】同時に、タイマ動作を開始し、時間τ後に
論理「１」を得、この出力でＤＲＬを通して半導体スイ
ッチＳＷ1をオフさせる。
論理「１」を得、この出力でＤＲＬを通して半導体スイ
ッチＳＷ1をオフさせる。
【００５５】これにより、スイッチ制御回路２４Ａは、
発振回路１１の起動時には半導体スイッチＳＷ1をオン
制御してソース抵抗Ｒ1に並列に抵抗Ｒ2を挿入してソー
ス抵抗値を下げ、トランジスタＴｒのドレイン・ソース
間電流ＩDSを大きくして確実な発振を得る。
発振回路１１の起動時には半導体スイッチＳＷ1をオン
制御してソース抵抗Ｒ1に並列に抵抗Ｒ2を挿入してソー
ス抵抗値を下げ、トランジスタＴｒのドレイン・ソース
間電流ＩDSを大きくして確実な発振を得る。
【００５６】そして、発振が安定に近くなる所定時間τ
後に半導体スイッチＳＷ1をオフ制御してソース抵抗を
Ｒ1に戻し、トランジスタＴｒのドレイン・ソース間電
流を小さくして消費電流を下げる。
後に半導体スイッチＳＷ1をオフ制御してソース抵抗を
Ｒ1に戻し、トランジスタＴｒのドレイン・ソース間電
流を小さくして消費電流を下げる。
【００５７】なお、アナログ回路用電源の電圧は、端子
２５と１４が同じ系統になる場合もあるが、電圧安定化
回路１３の電圧立ち上がりより遅く、図５に示すように
ゆっくり立ち上がる。これにより、制御が可能となる。
２５と１４が同じ系統になる場合もあるが、電圧安定化
回路１３の電圧立ち上がりより遅く、図５に示すように
ゆっくり立ち上がる。これにより、制御が可能となる。
【００５８】上記のソース抵抗の制御による発振動作を
具体的に説明する。図４の実施例の回路において、 抵抗Ｒ1＝１０ＫΩ、Ｒ2＝３ＫΩ とし、起動時にスイッチＳＷ1をオンしておけば、 ソース抵抗ＲS＝２.４ＫΩ となり、図３の特性から発振可能な負性抵抗は、 −Ｒn0≒１６０Ω となる。
具体的に説明する。図４の実施例の回路において、 抵抗Ｒ1＝１０ＫΩ、Ｒ2＝３ＫΩ とし、起動時にスイッチＳＷ1をオンしておけば、 ソース抵抗ＲS＝２.４ＫΩ となり、図３の特性から発振可能な負性抵抗は、 −Ｒn0≒１６０Ω となる。
【００５９】ここで、前記の（１）式によれば、ＲQ＜
３０Ωの水晶振動子１０は余裕を持って起動できる。そ
の後、τ（例えば５ｍｓ）後にスイッチＳＷ1をオフす
ると、周波数、振幅ともに支障のない変化で新しい回路
状態（ＲS＝Ｒ1＝１０ＫΩ）に遷移し、安定発振をす
る。
３０Ωの水晶振動子１０は余裕を持って起動できる。そ
の後、τ（例えば５ｍｓ）後にスイッチＳＷ1をオフす
ると、周波数、振幅ともに支障のない変化で新しい回路
状態（ＲS＝Ｒ1＝１０ＫΩ）に遷移し、安定発振をす
る。
【００６０】前記（２）式によれば、ＲQ＜３０Ωの水
晶振動子の定常時状態を得るには、ソース抵抗ＲSを２
０ＫΩまで大きくしても良いが、別途の発振安定度（周
波数揺れがない）のことを配慮し、１０ＫΩに設定す
る。
晶振動子の定常時状態を得るには、ソース抵抗ＲSを２
０ＫΩまで大きくしても良いが、別途の発振安定度（周
波数揺れがない）のことを配慮し、１０ＫΩに設定す
る。
【００６１】この条件では、トランジスタＴｒには起動
時には１.３ｍＡのドレイン電流になるのに対し、定常
時には０.７ｍＡまで低減され、消費電力を大幅に低減
できた。例えば、消費電力が３５％削減できる。
時には１.３ｍＡのドレイン電流になるのに対し、定常
時には０.７ｍＡまで低減され、消費電力を大幅に低減
できた。例えば、消費電力が３５％削減できる。
【００６２】次に、スイッチ制御回路２４Ｂとスイッチ
回路２２Ｂについて説明する。
回路２２Ｂについて説明する。
【００６３】スイッチ回路２２Ｂは、スイッチ回路２２
Ａと同様に抵抗Ｒ3と半導体スイッチＳＷ2の直列回路に
構成されてソース抵抗Ｒ1に並列接続される。スイッチ
制御回路２４Ｂは、半導体スイッチドライバＤＲ2を有
し、その論理入力に応じて半導体スイッチＳＷ2をオン
・オフ制御する。
Ａと同様に抵抗Ｒ3と半導体スイッチＳＷ2の直列回路に
構成されてソース抵抗Ｒ1に並列接続される。スイッチ
制御回路２４Ｂは、半導体スイッチドライバＤＲ2を有
し、その論理入力に応じて半導体スイッチＳＷ2をオン
・オフ制御する。
【００６４】前記（６）式によると、ｇm，Ｃ1，Ｃ2が
一定のＬＳＩ回路で、例えば ｆ0＝１０〜２０ＭＨZ の水晶発振回路を実現する場合、周波数ｆ0が２倍にな
ったとき、等価負性抵抗−Ｒn0は１／４になる。
一定のＬＳＩ回路で、例えば ｆ0＝１０〜２０ＭＨZ の水晶発振回路を実現する場合、周波数ｆ0が２倍にな
ったとき、等価負性抵抗−Ｒn0は１／４になる。
【００６５】これに対して、水晶振動子の等価抵抗ＲQ
は、１／４にならず、通常１／２〜１／１.５にしかな
らない。
は、１／４にならず、通常１／２〜１／１.５にしかな
らない。
【００６６】このような周波数の変更に対して、スイッ
チ回路２２Ａのみでは所望の負性抵抗（安定した発振）
が得られなくなり、別途のＬＳＩ化設計を必要とするこ
とになる。
チ回路２２Ａのみでは所望の負性抵抗（安定した発振）
が得られなくなり、別途のＬＳＩ化設計を必要とするこ
とになる。
【００６７】そこで、スイッチ回路２２Ｂ及びスイッチ
制御回路２４Ｂを含むＬＳＩ素子として設計しておき、
発振周波数に応じてスイッチ回路２２Ｂのオンによるソ
ース抵抗ＲSを小さくし、負性抵抗−Ｒn0を大きくでき
るようにする。これにより、同じ設計のＬＳＩ素子にし
ながら異なる周波数かつ消費電流を低減した水晶発振回
路とすることができる。
制御回路２４Ｂを含むＬＳＩ素子として設計しておき、
発振周波数に応じてスイッチ回路２２Ｂのオンによるソ
ース抵抗ＲSを小さくし、負性抵抗−Ｒn0を大きくでき
るようにする。これにより、同じ設計のＬＳＩ素子にし
ながら異なる周波数かつ消費電流を低減した水晶発振回
路とすることができる。
【００６８】なお、スイッチ制御回路２４Ｂのオン・オ
フ制御入力は、ハードウエア的又はＲＯＭ記憶方式のソ
フトウエア設定とすることができる。
フ制御入力は、ハードウエア的又はＲＯＭ記憶方式のソ
フトウエア設定とすることができる。
【００６９】以上までの実施例において、スイッチ回路
２２Ａ、２２Ｂとそれぞれの制御回路２４Ａ、２４Ｂ
は、１組の場合を示すが、複数組設けたＬＳＩ素子とし
て設計しておき、発振周波数の変更等に応じて確実な発
振と低電流化に最適なソース抵抗を外部設定できる構成
にすることもできる。
２２Ａ、２２Ｂとそれぞれの制御回路２４Ａ、２４Ｂ
は、１組の場合を示すが、複数組設けたＬＳＩ素子とし
て設計しておき、発振周波数の変更等に応じて確実な発
振と低電流化に最適なソース抵抗を外部設定できる構成
にすることもできる。
【００７０】
【発明の効果】以上のとおり、本発明によれば、起動時
にＭＯＳのソース抵抗を小さく制御してそのドレイン・
ソース間電流を大きく、すなわち負性抵抗を大きくした
起動を行い、安定した発振動作後にはソース抵抗を大き
く制御してＭＯＳのドレイン・ソース間電流を下げるよ
うにしたため、以下の効果がある。
にＭＯＳのソース抵抗を小さく制御してそのドレイン・
ソース間電流を大きく、すなわち負性抵抗を大きくした
起動を行い、安定した発振動作後にはソース抵抗を大き
く制御してＭＯＳのドレイン・ソース間電流を下げるよ
うにしたため、以下の効果がある。
【００７１】（１）大きい負性抵抗を得て発振の起動を
確実にする。また、等価抵抗ＲQの大きいものを使用で
き、低コスト化を図ることができる。
確実にする。また、等価抵抗ＲQの大きいものを使用で
き、低コスト化を図ることができる。
【００７２】（２）安定発振時のＭＯＳ電流を下げるこ
とができ、消費電力を大幅に低減できる。
とができ、消費電力を大幅に低減できる。
【００７３】（３）安定発振に必要な負性抵抗を確実に
得ることができ、出力周波数のゆれを改善できる。
得ることができ、出力周波数のゆれを改善できる。
【００７４】（４）電流制御回路の他に、ＭＯＳのソー
ス抵抗を外部から切換可能にすることにより、ＬＳＩ化
したワンチップ回路での発振周波数変更等を容易にし、
汎用性の高いものになる。
ス抵抗を外部から切換可能にすることにより、ＬＳＩ化
したワンチップ回路での発振周波数変更等を容易にし、
汎用性の高いものになる。
【図１】水晶発振回路の等価回路図。
【図２】等価回路に抵抗Ｒmを付加した等価回路図。
【図３】ＭＯＳのソース抵抗とドレイン・ソース間電流
及び負性抵抗特性図。
及び負性抵抗特性図。
【図４】本発明の一実施例を示す回路図。
【図５】ロジックコントロール回路の制御を説明するた
めの電源電圧特性図。
めの電源電圧特性図。
【図６】従来のディジタル制御温度補償水晶発振回路の
ブロック図。
ブロック図。
１０…水晶振動子 １１…水晶発振回路 １２…ディジタル制御温度補償回路 ２２Ａ、２２Ｂ…スイッチ回路 ２４Ａ、２４Ｂ…スイッチ制御回路 Ｂ…バッファアンプ Ｌ…ロジックコントロール ＶＣ1、ＶＣ2…バリキャップ Ｒ1…ソース抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 一成 東京都品川区大崎２丁目１番17号 株式 会社明電舎内 (72)発明者 土屋 主税 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 松井 孝至 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 実開 平４−94829（ＪＰ，Ｕ) 実開 平４−121113（ＪＰ，Ｕ) 実開 昭52−140742（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/32
Claims (1)
- 【請求項１】 ＭＯＳを能動素子としコルピッツ形水晶
発振回路に構成され、該ＭＯＳのソースへの帰還容量を
調整するディジタル制御温度補償回路を備えた水晶発振
回路において、 抵抗と半導体スイッチの第１の直列回路を有して前記Ｍ
ＯＳのソース抵抗に並列接続され、電源投入時に前記半
導体スイッチをオン状態にし、所定時間後に該半導体ス
イッチをオフ状態にする電流制御回路と、抵抗と半導体スイッチの第２の直列回路を有して前記Ｍ
ＯＳのソース抵抗に並列接続され、該半導体スイッチを
外部からオン・オフ制御して前記ＭＯＳのソース抵抗を
切換え可能にするソース抵抗制御回路と を備えたことを
特徴とするディジタル温度補償水晶発振回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30616893A JP3198000B2 (ja) | 1993-12-07 | 1993-12-07 | ディジタル温度補償水晶発振回路 |
| EP94119337A EP0658004A3 (en) | 1993-12-07 | 1994-12-07 | Crystal oscillator digitally compensated in temperature. |
| US08/350,965 US5548252A (en) | 1993-12-07 | 1994-12-07 | Digital temperature compensated crystal oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30616893A JP3198000B2 (ja) | 1993-12-07 | 1993-12-07 | ディジタル温度補償水晶発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162233A JPH07162233A (ja) | 1995-06-23 |
| JP3198000B2 true JP3198000B2 (ja) | 2001-08-13 |
Family
ID=17953866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30616893A Expired - Fee Related JP3198000B2 (ja) | 1993-12-07 | 1993-12-07 | ディジタル温度補償水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198000B2 (ja) |
-
1993
- 1993-12-07 JP JP30616893A patent/JP3198000B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07162233A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7369008B2 (en) | MOS varactor and voltage-controlled oscillator using the same | |
| US6956443B2 (en) | Differential oscillator circuit including an electro-mechanical resonator | |
| JP3921362B2 (ja) | 温度補償水晶発振器 | |
| US6927643B2 (en) | Oscillator topology for very low phase noise operation | |
| US20070126485A1 (en) | Voltage-controlled oscillator | |
| US7049899B2 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
| JP2003152454A (ja) | 発振回路および発振用集積回路 | |
| JP3198000B2 (ja) | ディジタル温度補償水晶発振回路 | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| US5982247A (en) | CR oscillating circuit | |
| JP3266883B2 (ja) | 圧電発振器 | |
| JP3577244B2 (ja) | 電圧制御型の水晶発振器 | |
| JP2000244243A (ja) | 電圧制御型の水晶発振器 | |
| JP3479475B2 (ja) | 電圧制御型の水晶発振器 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JP2002359519A (ja) | 電圧制御発振器およびそれを用いた電子装置 | |
| US20060061427A1 (en) | Piezoelectric oscillator | |
| JP2000114875A (ja) | 発振器 | |
| JP2000216633A (ja) | 電圧制御型水晶発振器 | |
| JP2004165799A (ja) | 発振器の周波数調整回路 | |
| JPH0533054Y2 (ja) | ||
| JP3319901B2 (ja) | 圧電発振回路 | |
| JPH0936662A (ja) | 電圧制御発振器 | |
| JPH06140836A (ja) | 電圧制御発振器 | |
| JPH10224148A (ja) | 圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010529 |
|
| LAPS | Cancellation because of no payment of annual fees |