JP2000323929A - 逓倍器 - Google Patents
逓倍器Info
- Publication number
- JP2000323929A JP2000323929A JP11129742A JP12974299A JP2000323929A JP 2000323929 A JP2000323929 A JP 2000323929A JP 11129742 A JP11129742 A JP 11129742A JP 12974299 A JP12974299 A JP 12974299A JP 2000323929 A JP2000323929 A JP 2000323929A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- multiplier
- drain
- fundamental wave
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本発明は電界効果トランジスタ（ＦＥＴ）を
非線形素子として使用するマイクロ波用の逓倍器に関
し、広い周波数帯域で、効率良く逓倍波を得ることを目
的とする。 【解決手段】 ソースおよびドレインの一方が接地され
ると共にゲート端子で入力周波数の供給を受けるＦＥＴ
１を用いて逓倍器を構成する。ＦＥＴ１のソースおよび
ドレインの他方に帯域通過フィルタ３ａを接続する。帯
域通過フィルタ３ａの他端は接地する。帯域通過フィル
タ３ａには、基本波の周波数を含む所定の周波数帯に属
する信号成分のみを通過させる周波数特性を付与する。
非線形素子として使用するマイクロ波用の逓倍器に関
し、広い周波数帯域で、効率良く逓倍波を得ることを目
的とする。 【解決手段】 ソースおよびドレインの一方が接地され
ると共にゲート端子で入力周波数の供給を受けるＦＥＴ
１を用いて逓倍器を構成する。ＦＥＴ１のソースおよび
ドレインの他方に帯域通過フィルタ３ａを接続する。帯
域通過フィルタ３ａの他端は接地する。帯域通過フィル
タ３ａには、基本波の周波数を含む所定の周波数帯に属
する信号成分のみを通過させる周波数特性を付与する。
Description
【０００１】
【発明の属する技術分野】本発明は逓倍器に係り、特に
電界効果トランジスタを非線形素子として使用するマイ
クロ波用の逓倍器に関する。
電界効果トランジスタを非線形素子として使用するマイ
クロ波用の逓倍器に関する。
【０００２】
【従来の技術】従来より、入力信号の周波数を逓倍する
逓倍器が知られている。図８は、電界効果トランジスタ
（以下「ＦＥＴ」と称す）を備える従来の逓倍器のブロ
ック図を示す。図８において、符号１はＧａＡｓタイプ
のＦＥＴ、符号２は入力整合回路、符号３は基本は抑圧
回路、符号４は出力整合回路を示す。
逓倍器が知られている。図８は、電界効果トランジスタ
（以下「ＦＥＴ」と称す）を備える従来の逓倍器のブロ
ック図を示す。図８において、符号１はＧａＡｓタイプ
のＦＥＴ、符号２は入力整合回路、符号３は基本は抑圧
回路、符号４は出力整合回路を示す。
【０００３】図８に示す逓倍器は、周波数ｆの入力信号
に対して周波数２ｆの出力信号を生成するための回路で
ある。入力整合回路２は、周波数ｆの入力信号が逓倍器
に供給される場合に、その前段の回路のインピーダンス
と逓倍器のインピーダンスとを整合させる回路である。
また、出力整合回路４は、周波数２ｆの出力信号が逓倍
器から出力される場合に、その後段の回路のインピーダ
ンスと逓倍器のインピーダンスとを整合させる回路であ
る。
に対して周波数２ｆの出力信号を生成するための回路で
ある。入力整合回路２は、周波数ｆの入力信号が逓倍器
に供給される場合に、その前段の回路のインピーダンス
と逓倍器のインピーダンスとを整合させる回路である。
また、出力整合回路４は、周波数２ｆの出力信号が逓倍
器から出力される場合に、その後段の回路のインピーダ
ンスと逓倍器のインピーダンスとを整合させる回路であ
る。
【０００４】基本波抑圧回路３は、周波数ｆの信号の波
長をλとした場合にλ／４で表される電気長を有するオ
ープンスタブ（先端が開放されたスタブ）、或いはλ／
２で表される電気長を有するショートスタブ（先端が接
地されたスタブ）で構成されている。このようなスタブ
は、線路を流れる周波数ｆの信号を全反射させる特性を
有している。従って、基本波抑圧回路３によれば、周波
数ｆの信号成分を、理想的にはＦＥＴ１のドレインに向
けて全反射させることができる。
長をλとした場合にλ／４で表される電気長を有するオ
ープンスタブ（先端が開放されたスタブ）、或いはλ／
２で表される電気長を有するショートスタブ（先端が接
地されたスタブ）で構成されている。このようなスタブ
は、線路を流れる周波数ｆの信号を全反射させる特性を
有している。従って、基本波抑圧回路３によれば、周波
数ｆの信号成分を、理想的にはＦＥＴ１のドレインに向
けて全反射させることができる。
【０００５】基本波抑圧回路３によってＦＥＴ１のドレ
インに向けて反射された信号は、ＦＥＴ１によって増幅
された信号と同相合成される。その結果、ＦＥＴ１に過
大振幅が加えられ、ＦＥＴ１が飽和し、ＦＥＴ１のドレ
インに周波数２ｆ，３ｆ，・・で振動する成分が発生す
る。
インに向けて反射された信号は、ＦＥＴ１によって増幅
された信号と同相合成される。その結果、ＦＥＴ１に過
大振幅が加えられ、ＦＥＴ１が飽和し、ＦＥＴ１のドレ
インに周波数２ｆ，３ｆ，・・で振動する成分が発生す
る。
【０００６】基本波抑圧回路３が備えるスタブは、周波
数ｆの偶数倍の周波数成分に対しては、スタブの根本が
開放されているのと同様に機能する。つまり、この場合
は、スタブが存在しないのと同様の状態が形成される。
このため、ＦＥＴ１で生成される周波数成分のうち周波
数２ｆの成分は、基本波抑圧回路３を通過して出力整合
回路４に到達する。尚、出力整合回路４には、周波数２
ｆの成分と共に、その成分に比して十分に小さな強度
で、周波数４ｆ，６ｆ，・・の成分が到達する。
数ｆの偶数倍の周波数成分に対しては、スタブの根本が
開放されているのと同様に機能する。つまり、この場合
は、スタブが存在しないのと同様の状態が形成される。
このため、ＦＥＴ１で生成される周波数成分のうち周波
数２ｆの成分は、基本波抑圧回路３を通過して出力整合
回路４に到達する。尚、出力整合回路４には、周波数２
ｆの成分と共に、その成分に比して十分に小さな強度
で、周波数４ｆ，６ｆ，・・の成分が到達する。
【０００７】基本波抑圧回路３が備えるスタブは、周波
数ｆの奇数倍の周波数成分に対しては、スタブの根本が
接地されているのと同様に機能する。その結果、ＦＥＴ
１で生成される周波数成分のうち周波数３ｆ，５ｆ，７
ｆ、・・の成分は、基本波抑圧回路３で反射され出力整
合回路４には到達しない。従って、従来の逓倍器が備え
る出力整合回路４からは、主に周波数２ｆの成分が出力
される。このように、従来の逓倍器によれば、周波数ｆ
の入力信号に対して周波数２ｆの出力信号を生成するこ
とができる。
数ｆの奇数倍の周波数成分に対しては、スタブの根本が
接地されているのと同様に機能する。その結果、ＦＥＴ
１で生成される周波数成分のうち周波数３ｆ，５ｆ，７
ｆ、・・の成分は、基本波抑圧回路３で反射され出力整
合回路４には到達しない。従って、従来の逓倍器が備え
る出力整合回路４からは、主に周波数２ｆの成分が出力
される。このように、従来の逓倍器によれば、周波数ｆ
の入力信号に対して周波数２ｆの出力信号を生成するこ
とができる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
逓倍器が備える基本波抑圧回路は、通過させる成分の周
波数帯をスタブを用いて制御する構成である。このた
め、従来の逓倍器では、基本波抑圧回路に広い通過帯域
を与えることができず、広い周波数帯域で良好なＤ／Ｕ
比（Desired to Undesired signal Ratio)を得ることが
できなかった。
逓倍器が備える基本波抑圧回路は、通過させる成分の周
波数帯をスタブを用いて制御する構成である。このた
め、従来の逓倍器では、基本波抑圧回路に広い通過帯域
を与えることができず、広い周波数帯域で良好なＤ／Ｕ
比（Desired to Undesired signal Ratio)を得ることが
できなかった。
【０００９】また、従来の逓倍器が用いるスタブは、入
力信号の周波数がｆである場合はその信号成分を効率良
く反射するものの、その周波数がｆから僅かにずれただ
けで大きく反射効率を悪化させる。従来の逓倍器におい
てこのような事態が生ずると、ＦＥＴ１で生成される周
波数２ｆの成分の強度が低下し、その結果、周波数２ｆ
の出力信号の強度が大きく低下する。このため、従来の
逓倍器は、良好な効率を安定に維持することが困難であ
るという問題点も有していた。
力信号の周波数がｆである場合はその信号成分を効率良
く反射するものの、その周波数がｆから僅かにずれただ
けで大きく反射効率を悪化させる。従来の逓倍器におい
てこのような事態が生ずると、ＦＥＴ１で生成される周
波数２ｆの成分の強度が低下し、その結果、周波数２ｆ
の出力信号の強度が大きく低下する。このため、従来の
逓倍器は、良好な効率を安定に維持することが困難であ
るという問題点も有していた。
【００１０】本発明は、上記のような課題を解決するた
めになされたもので、広い周波数帯域で、効率良く逓倍
波を得ることができる逓倍器を提供することを目的とす
る。
めになされたもので、広い周波数帯域で、効率良く逓倍
波を得ることができる逓倍器を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
ソースおよびドレインの一方が接地されると共にゲート
端子で入力周波数の供給を受ける電界効果トランジスタ
と、前記電界効果トランジスタのソースおよびドレイン
の他方に接続される基本波抑圧回路とを備える逓倍器で
あって、前記基本波抑圧回路は、一端が前記ソースおよ
びドレインの他方に接続され、かつ、他端が接地される
ように配置され、基本波の周波数を含む所定の周波数帯
に属する信号成分のみを通過させる帯域通過フィルタを
備えることを特徴とするものである。
ソースおよびドレインの一方が接地されると共にゲート
端子で入力周波数の供給を受ける電界効果トランジスタ
と、前記電界効果トランジスタのソースおよびドレイン
の他方に接続される基本波抑圧回路とを備える逓倍器で
あって、前記基本波抑圧回路は、一端が前記ソースおよ
びドレインの他方に接続され、かつ、他端が接地される
ように配置され、基本波の周波数を含む所定の周波数帯
に属する信号成分のみを通過させる帯域通過フィルタを
備えることを特徴とするものである。
【００１２】請求項２記載の発明は、ソースおよびドレ
インの一方が接地されると共にゲート端子で入力周波数
の供給を受ける電界効果トランジスタと、前記電界効果
トランジスタのソースおよびドレインの他方に接続され
る基本波抑圧回路とを備える逓倍器であって、前記基本
波抑圧回路は、前記ソースおよびドレインの他方に現れ
る信号成分のうち、出力すべき逓倍波の周波数を含む所
定の周波数帯に属する成分のみを増幅する増幅器を備え
ることを特徴とするものである。
インの一方が接地されると共にゲート端子で入力周波数
の供給を受ける電界効果トランジスタと、前記電界効果
トランジスタのソースおよびドレインの他方に接続され
る基本波抑圧回路とを備える逓倍器であって、前記基本
波抑圧回路は、前記ソースおよびドレインの他方に現れ
る信号成分のうち、出力すべき逓倍波の周波数を含む所
定の周波数帯に属する成分のみを増幅する増幅器を備え
ることを特徴とするものである。
【００１３】請求項３記載の発明は、請求項１記載の逓
倍器であって、前記基本波抑圧回路は、前記帯域通過フ
ィルタと共に、前記ソースおよびドレインの他方に現れ
る信号成分のうち、出力すべき逓倍波の周波数を含む所
定の周波数帯に属する成分のみを増幅する増幅器を備え
ることを特徴とするものである。
倍器であって、前記基本波抑圧回路は、前記帯域通過フ
ィルタと共に、前記ソースおよびドレインの他方に現れ
る信号成分のうち、出力すべき逓倍波の周波数を含む所
定の周波数帯に属する成分のみを増幅する増幅器を備え
ることを特徴とするものである。
【００１４】請求項４記載の発明は、ソースおよびドレ
インの一方が接地されると共にゲート端子で入力周波数
の供給を受ける電界効果トランジスタと、前記電界効果
トランジスタのソースおよびドレインの他方に接続され
る基本波抑圧回路とを備える逓倍器であって、前記基本
波抑圧回路は、前記ソースおよびドレインの他方から出
力される信号成分のうち基本波の周波数を含む第１の所
定周波数帯の成分を増幅して反射する基本波負性抵抗増
幅器と、前記ソースおよびドレインの他方に現れる信号
成分から、基本波の所定整数倍の周波数を含む所定周波
数帯の信号成分を取り出すＮ倍波結合器と、を備えるこ
とを特徴とするものである。
インの一方が接地されると共にゲート端子で入力周波数
の供給を受ける電界効果トランジスタと、前記電界効果
トランジスタのソースおよびドレインの他方に接続され
る基本波抑圧回路とを備える逓倍器であって、前記基本
波抑圧回路は、前記ソースおよびドレインの他方から出
力される信号成分のうち基本波の周波数を含む第１の所
定周波数帯の成分を増幅して反射する基本波負性抵抗増
幅器と、前記ソースおよびドレインの他方に現れる信号
成分から、基本波の所定整数倍の周波数を含む所定周波
数帯の信号成分を取り出すＮ倍波結合器と、を備えるこ
とを特徴とするものである。
【００１５】請求項５記載の発明は、請求項４記載の逓
倍器であって、前記基本波負性抵抗増幅器は、前記ソー
スおよびドレインの他方から出力される信号成分のう
ち、前記第１の所定周波数帯に属する成分と、基本波の
所定整数倍の周波数を含む第２の所定周波数帯の成分と
を増幅して反射する基本波Ｎ倍波負性抵抗増幅器である
ことを特徴とするものである。
倍器であって、前記基本波負性抵抗増幅器は、前記ソー
スおよびドレインの他方から出力される信号成分のう
ち、前記第１の所定周波数帯に属する成分と、基本波の
所定整数倍の周波数を含む第２の所定周波数帯の成分と
を増幅して反射する基本波Ｎ倍波負性抵抗増幅器である
ことを特徴とするものである。
【００１６】請求項６記載の発明は、請求項４または５
記載の逓倍器であって、前記Ｎ倍波結合器によって取り
出された信号成分のうち、出力すべき逓倍波の周波数を
含む所定の周波数帯に属する成分のみを通過させる帯域
通過フィルタを備えることを特徴とするものである。
記載の逓倍器であって、前記Ｎ倍波結合器によって取り
出された信号成分のうち、出力すべき逓倍波の周波数を
含む所定の周波数帯に属する成分のみを通過させる帯域
通過フィルタを備えることを特徴とするものである。
【００１７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００１８】実施の形態１．図１は、本発明の実施の形
態１の逓倍器のブロック図を示す。図１において、符号
１はＧａＡｓタイプのＦＥＴ、符号２は入力整合回路、
符号３は基本波抑圧回路、符号４は出力整合回路を示
す。ＦＥＴ１は、ゲートに入力整合回路２が接続され、
ドレインに基本波抑圧回路３が接続され、更に、ソース
が接地されるように配置されている。
態１の逓倍器のブロック図を示す。図１において、符号
１はＧａＡｓタイプのＦＥＴ、符号２は入力整合回路、
符号３は基本波抑圧回路、符号４は出力整合回路を示
す。ＦＥＴ１は、ゲートに入力整合回路２が接続され、
ドレインに基本波抑圧回路３が接続され、更に、ソース
が接地されるように配置されている。
【００１９】本実施形態の逓倍器は、周波数ｆの入力信
号に対して周波数２ｆの出力信号を生成するための回路
である。入力整合回路２は、周波数ｆの入力信号が逓倍
器に供給される場合に、その前段の回路のインピーダン
スと逓倍器のインピーダンスとを整合させる回路であ
る。また、出力整合回路４は、周波数２ｆの出力信号が
逓倍器から出力される場合に、その後段の回路のインピ
ーダンスと逓倍器のインピーダンスとを整合させる回路
である。
号に対して周波数２ｆの出力信号を生成するための回路
である。入力整合回路２は、周波数ｆの入力信号が逓倍
器に供給される場合に、その前段の回路のインピーダン
スと逓倍器のインピーダンスとを整合させる回路であ
る。また、出力整合回路４は、周波数２ｆの出力信号が
逓倍器から出力される場合に、その後段の回路のインピ
ーダンスと逓倍器のインピーダンスとを整合させる回路
である。
【００２０】基本波抑圧回路３は、周波数ｆ近傍の所定
周波数帯域の信号成分をＦＥＴ１のドレインに向けて反
射させると共に、周波数２ｆ近傍の周波数帯域の信号成
分を通過させるための回路である。本実施形態におい
て、基本波抑圧回路３は、反射すべき所定周波数帯域の
信号成分のみを通過させる帯域通過フィルタ（ＢＰＦ）
を備えている。ＢＰＦ３ａは、その一端がＦＥＴ１のド
レインに接続され、かつ、その他端が接地されるよう
に、信号線に対して並列に配置されている。
周波数帯域の信号成分をＦＥＴ１のドレインに向けて反
射させると共に、周波数２ｆ近傍の周波数帯域の信号成
分を通過させるための回路である。本実施形態におい
て、基本波抑圧回路３は、反射すべき所定周波数帯域の
信号成分のみを通過させる帯域通過フィルタ（ＢＰＦ）
を備えている。ＢＰＦ３ａは、その一端がＦＥＴ１のド
レインに接続され、かつ、その他端が接地されるよう
に、信号線に対して並列に配置されている。
【００２１】ＢＰＦ３ａは、反射すべき周波数帯の信号
成分に対しては、ＦＥＴ１のドレインが接地されている
のと同様の状態を形成する。このため、その周波数帯の
信号成分はＢＰＦ３ａにより反射される。従って、本実
施形態の逓倍器によれば、入力信号の周波数がｆの近傍
で変化しても、その信号成分を、常に効率よくＦＥＴ１
のドレインに向けて反射することができる。このよう
に、本実施形態の逓倍器によれば、基本波抑圧回路３が
短絡していると見える帯域を、従来の逓倍器に比してよ
り広範囲とすることができる。
成分に対しては、ＦＥＴ１のドレインが接地されている
のと同様の状態を形成する。このため、その周波数帯の
信号成分はＢＰＦ３ａにより反射される。従って、本実
施形態の逓倍器によれば、入力信号の周波数がｆの近傍
で変化しても、その信号成分を、常に効率よくＦＥＴ１
のドレインに向けて反射することができる。このよう
に、本実施形態の逓倍器によれば、基本波抑圧回路３が
短絡していると見える帯域を、従来の逓倍器に比してよ
り広範囲とすることができる。
【００２２】ＦＥＴ１のドレインに向けて反射された信
号は、ＦＥＴ１によって増幅された信号と同相合成され
ることにより、周波数２ｆ近傍の信号成分を出現させ
る。本実施形態の逓倍器では、上記の如く、広い周波数
帯域に属する信号成分が効率良くＦＥＴ１のドレインに
向けて反射される。このため、ＦＥＴ１のドレイン近傍
では、周波数２ｆ付近の周波数帯に属する信号成分が効
率良く生成され得る。
号は、ＦＥＴ１によって増幅された信号と同相合成され
ることにより、周波数２ｆ近傍の信号成分を出現させ
る。本実施形態の逓倍器では、上記の如く、広い周波数
帯域に属する信号成分が効率良くＦＥＴ１のドレインに
向けて反射される。このため、ＦＥＴ１のドレイン近傍
では、周波数２ｆ付近の周波数帯に属する信号成分が効
率良く生成され得る。
【００２３】ＢＰＦ３ａは、周波数２ｆ付近の信号成分
を、その強度を抑圧することなく通過させる。従って、
出力整合回路４には周波数２ｆ近傍の広い周波数帯に属
する信号成分が十分な強度を保ったまま到達する。この
ように、本実施形態の逓倍器によれば、入力信号の周波
数が変化した場合にも、良好なＤ／Ｕ比を維持したまま
効率良く逓倍波を生成することができる。
を、その強度を抑圧することなく通過させる。従って、
出力整合回路４には周波数２ｆ近傍の広い周波数帯に属
する信号成分が十分な強度を保ったまま到達する。この
ように、本実施形態の逓倍器によれば、入力信号の周波
数が変化した場合にも、良好なＤ／Ｕ比を維持したまま
効率良く逓倍波を生成することができる。
【００２４】実施の形態２．図２は、本発明の実施の形
態２の逓倍器のブロック図を示す。上述した実施の形態
１では、所定の通過帯域を有するＢＰＦ３ａを用いるこ
とにより、広い周波数帯域で良好なＤ／Ｕ比を確保する
機能が実現されている。これに対して、本実施形態で
は、生成すべき逓倍波の周波数帯域を増幅帯域とする増
幅器３ｂを用いることで同様の機能が実現される。
態２の逓倍器のブロック図を示す。上述した実施の形態
１では、所定の通過帯域を有するＢＰＦ３ａを用いるこ
とにより、広い周波数帯域で良好なＤ／Ｕ比を確保する
機能が実現されている。これに対して、本実施形態で
は、生成すべき逓倍波の周波数帯域を増幅帯域とする増
幅器３ｂを用いることで同様の機能が実現される。
【００２５】すなわち、本実施形態の逓倍器において、
ＦＥＴ１のドレインと出力整合回路４との間には、増幅
器３ｂが直列に挿入されている。増幅器３ｂは、生成す
べき逓倍波の周波数を含む所定の周波数帯（例えば周波
数２ｆ付近の周波数帯）の信号成分を増幅し、基本波
（例えば周波数ｆの信号成分）等の不要な成分を増幅し
ないように構成されている。
ＦＥＴ１のドレインと出力整合回路４との間には、増幅
器３ｂが直列に挿入されている。増幅器３ｂは、生成す
べき逓倍波の周波数を含む所定の周波数帯（例えば周波
数２ｆ付近の周波数帯）の信号成分を増幅し、基本波
（例えば周波数ｆの信号成分）等の不要な成分を増幅し
ないように構成されている。
【００２６】上記の構成によれば、入力信号の周波数の
変動に関わらず、常に効率よく出力整合回路４に逓倍波
を供給することができる。このため、本実施形態の逓倍
器によれば、実施の形態１の逓倍器とと同様に、広い周
波数帯で良好なＤ／Ｕ比を効率良く確保することができ
る。
変動に関わらず、常に効率よく出力整合回路４に逓倍波
を供給することができる。このため、本実施形態の逓倍
器によれば、実施の形態１の逓倍器とと同様に、広い周
波数帯で良好なＤ／Ｕ比を効率良く確保することができ
る。
【００２７】実施の形態３．図３は、本発明の実施の形
態３の逓倍器のブロック図を示す。図３に示す如く、本
実施形態の逓倍器は、実施の形態１で用いられたＢＰＦ
３ａと、実施の形態２で用いられた３ｂとを備える基本
波抑圧回路３を備えている。本実施形態の逓倍器によれ
ば、ＢＰＦ３ａおよび増幅器３ｂが、それぞれ実施の形
態１または２の場合と同様に動作することにより、広い
周波数帯域で、良好なＤ／Ｕ比を効率良く確保すること
ができる。
態３の逓倍器のブロック図を示す。図３に示す如く、本
実施形態の逓倍器は、実施の形態１で用いられたＢＰＦ
３ａと、実施の形態２で用いられた３ｂとを備える基本
波抑圧回路３を備えている。本実施形態の逓倍器によれ
ば、ＢＰＦ３ａおよび増幅器３ｂが、それぞれ実施の形
態１または２の場合と同様に動作することにより、広い
周波数帯域で、良好なＤ／Ｕ比を効率良く確保すること
ができる。
【００２８】実施の形態４．図４は、本発明の実施の形
態４の逓倍器のブロック図を示す。図４において、符号
５は基本波（以下、周波数ｆとする）を増幅して反射す
る基本波負性抵抗増幅器を、また、符号６は基本波のＮ
倍の周波数（例えば２ｆ）で振動するＮ倍波を取り出す
Ｎ倍波結合器である。
態４の逓倍器のブロック図を示す。図４において、符号
５は基本波（以下、周波数ｆとする）を増幅して反射す
る基本波負性抵抗増幅器を、また、符号６は基本波のＮ
倍の周波数（例えば２ｆ）で振動するＮ倍波を取り出す
Ｎ倍波結合器である。
【００２９】本実施形態の逓倍器において、ＦＥＴ１か
ら出力される周波数ｆ（基本波の周波数）の成分は、Ｎ
倍波結合器６を介して基本波負性抵抗増幅器５に到達す
る。基本波負性抵抗増幅器５に供給された周波数ｆの成
分は、その内部で増幅され、ＦＥＴ１に向けて反射され
る。ＦＥＴ１のドレインに到達した反射波は、ＦＥＴ１
によって増幅された波と同相合成される。その結果、周
波数ｆの成分がＦＥＴ１のドレイン−ソース間の非線形
特性で逓倍され、基本波の整数倍の周波数で振動する成
分（Ｎ倍波を含む）が生成される。
ら出力される周波数ｆ（基本波の周波数）の成分は、Ｎ
倍波結合器６を介して基本波負性抵抗増幅器５に到達す
る。基本波負性抵抗増幅器５に供給された周波数ｆの成
分は、その内部で増幅され、ＦＥＴ１に向けて反射され
る。ＦＥＴ１のドレインに到達した反射波は、ＦＥＴ１
によって増幅された波と同相合成される。その結果、周
波数ｆの成分がＦＥＴ１のドレイン−ソース間の非線形
特性で逓倍され、基本波の整数倍の周波数で振動する成
分（Ｎ倍波を含む）が生成される。
【００３０】基本波の整数倍の周波数で振動する成分の
うちＮ倍波は、Ｎ倍波結合器６によって出力信号として
取り出される。従って、本実施形態の逓倍器によれば、
周波数ｆの基本波の入力に対して、そのＮ倍の周波数を
有するＮ倍波を出力することができる。
うちＮ倍波は、Ｎ倍波結合器６によって出力信号として
取り出される。従って、本実施形態の逓倍器によれば、
周波数ｆの基本波の入力に対して、そのＮ倍の周波数を
有するＮ倍波を出力することができる。
【００３１】本実施形態において、基本波負性抵抗増幅
器５には、所定帯域（周波数ｆを含む）の信号成分を増
幅・反射する周波数特性が与えられている。同様に、Ｎ
倍波結合器６にも、所定の帯域（周波数Ｎｆを含む）の
信号成分を取り出し得る周波数特性が与えられている。
このため、本実施形態の逓倍器によれば、入力信号の周
波数変動に関わらず広い帯域で良好なＤ／Ｕ比を確保す
ることができる。
器５には、所定帯域（周波数ｆを含む）の信号成分を増
幅・反射する周波数特性が与えられている。同様に、Ｎ
倍波結合器６にも、所定の帯域（周波数Ｎｆを含む）の
信号成分を取り出し得る周波数特性が与えられている。
このため、本実施形態の逓倍器によれば、入力信号の周
波数変動に関わらず広い帯域で良好なＤ／Ｕ比を確保す
ることができる。
【００３２】また、本実施形態の逓倍器においては、上
記の如く、逓倍波の基礎となる基本波が基本波負性抵抗
増幅器１で増幅された後にＦＥＴ１に向けて反射され
る。このため、本実施形態の逓倍器によれば、高い効率
で逓倍波を生成することができる。
記の如く、逓倍波の基礎となる基本波が基本波負性抵抗
増幅器１で増幅された後にＦＥＴ１に向けて反射され
る。このため、本実施形態の逓倍器によれば、高い効率
で逓倍波を生成することができる。
【００３３】実施の形態５．図５は、本発明の実施の形
態５の逓倍器のブロック図を示す。図５において、符号
７はＮ倍波近傍の周波数成分のみを通過させる帯域通過
フィルタ（ＢＰＦ）である。本実施形態の逓倍器は、実
施の形態４の逓倍器の出力経路にＢＰＦ７を挿入するこ
とで実現されている。ＢＰＦ７によれば、Ｎ倍波と大き
く周波数の異なる不要成分を出力信号から除去すること
ができる。従って、本実施形態の逓倍器によれば、実施
の形態４の逓倍器に比して更に良好なＤ／Ｕ比を実現す
ることができる。
態５の逓倍器のブロック図を示す。図５において、符号
７はＮ倍波近傍の周波数成分のみを通過させる帯域通過
フィルタ（ＢＰＦ）である。本実施形態の逓倍器は、実
施の形態４の逓倍器の出力経路にＢＰＦ７を挿入するこ
とで実現されている。ＢＰＦ７によれば、Ｎ倍波と大き
く周波数の異なる不要成分を出力信号から除去すること
ができる。従って、本実施形態の逓倍器によれば、実施
の形態４の逓倍器に比して更に良好なＤ／Ｕ比を実現す
ることができる。
【００３４】実施の形態６．図６は、本発明の実施の形
態６の逓倍器のブロック図を示す。図６において、符号
８は基本波Ｎ倍波負性抵抗増幅器を示す。基本波Ｎ倍波
負性抵抗増幅器８は、基本波（以下、周波数ｆとする）
と、基本波のＮ倍の周波数（例えば２ｆ）で振動するＮ
倍波とを増幅して反射する回路である。
態６の逓倍器のブロック図を示す。図６において、符号
８は基本波Ｎ倍波負性抵抗増幅器を示す。基本波Ｎ倍波
負性抵抗増幅器８は、基本波（以下、周波数ｆとする）
と、基本波のＮ倍の周波数（例えば２ｆ）で振動するＮ
倍波とを増幅して反射する回路である。
【００３５】本実施形態の逓倍器において、ＦＥＴ１か
ら出力される周波数ｆ（基本波の周波数）の成分は、基
本波Ｎ倍波負性抵抗増幅器８によって増幅された後、Ｆ
ＥＴ１に向けて反射される。その結果、周波数ｆの成分
がＦＥＴ１のドレイン−ソース間の非線形特性で逓倍さ
れ、実施の形態４の場合と同様に、Ｎ倍波を含む高周波
成分が生成される。
ら出力される周波数ｆ（基本波の周波数）の成分は、基
本波Ｎ倍波負性抵抗増幅器８によって増幅された後、Ｆ
ＥＴ１に向けて反射される。その結果、周波数ｆの成分
がＦＥＴ１のドレイン−ソース間の非線形特性で逓倍さ
れ、実施の形態４の場合と同様に、Ｎ倍波を含む高周波
成分が生成される。
【００３６】ＦＥＴ１によって生成された高周波成分
は、Ｎ倍波結合器６を介して基本波Ｎ倍波負性抵抗増幅
器８に供給される。基本波Ｎ倍波負性抵抗増幅器８は、
周波数ｆの成分と共に、そのＮ倍の周波数成分も増幅・
反射する。このようにして増幅されたＮ倍波は、Ｎ倍波
結合器６によって出力信号として取り出される。
は、Ｎ倍波結合器６を介して基本波Ｎ倍波負性抵抗増幅
器８に供給される。基本波Ｎ倍波負性抵抗増幅器８は、
周波数ｆの成分と共に、そのＮ倍の周波数成分も増幅・
反射する。このようにして増幅されたＮ倍波は、Ｎ倍波
結合器６によって出力信号として取り出される。
【００３７】基本波Ｎ倍波負性抵抗増幅器８には、周波
数ｆ近傍の所定帯域、および周波数Ｎｆ近傍の所定帯域
に属する信号成分を増幅・反射する周波数特性が与えら
れている。このため、本実施形態の逓倍器によれば、入
力信号の周波数変動に関わらず広い帯域で良好なＤ／Ｕ
比を確保することができる。
数ｆ近傍の所定帯域、および周波数Ｎｆ近傍の所定帯域
に属する信号成分を増幅・反射する周波数特性が与えら
れている。このため、本実施形態の逓倍器によれば、入
力信号の周波数変動に関わらず広い帯域で良好なＤ／Ｕ
比を確保することができる。
【００３８】本実施形態において、Ｎ倍波結合器６に供
給されるＮ倍波は、基本波Ｎ倍波負性抵抗増幅器８によ
って増幅されているため、実施の形態４の場合に比して
大きな強度を有している。従って、本実施形態の逓倍器
によれば、実施の形態４の逓倍器に比して更に高い効率
でＮ倍波を出力することができる。
給されるＮ倍波は、基本波Ｎ倍波負性抵抗増幅器８によ
って増幅されているため、実施の形態４の場合に比して
大きな強度を有している。従って、本実施形態の逓倍器
によれば、実施の形態４の逓倍器に比して更に高い効率
でＮ倍波を出力することができる。
【００３９】実施の形態７．図７は、本発明の実施の形
態７の逓倍器のブロック図を示す。本実施形態の逓倍器
は、実施の形態６の逓倍器の出力経路にＢＰＦ７を挿入
することで実現されている。ＢＰＦ７によれば、Ｎ倍波
と大きく周波数の異なる不要成分を出力信号から除去す
ることができる。従って、本実施形態の逓倍器によれ
ば、実施の形態６の逓倍器に比して更に良好なＤ／Ｕ比
を実現することができる。
態７の逓倍器のブロック図を示す。本実施形態の逓倍器
は、実施の形態６の逓倍器の出力経路にＢＰＦ７を挿入
することで実現されている。ＢＰＦ７によれば、Ｎ倍波
と大きく周波数の異なる不要成分を出力信号から除去す
ることができる。従って、本実施形態の逓倍器によれ
ば、実施の形態６の逓倍器に比して更に良好なＤ／Ｕ比
を実現することができる。
【００４０】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
記載の発明によれば、電界効果トランジスタに接続され
た帯域通過フィルタにより、基本波を含む所定の周波数
帯に属する信号成分が反射される。その結果、電界効果
トランジスタによって逓倍波が生成される。帯域通過フ
ィルタは、逓倍波の周波数帯の信号成分を反射しないた
め、出力信号として逓倍波が得られる。このような逓倍
器によれば、入力信号の周波数が基本波の周波数からず
れても効率良く逓倍波を得ることができる。従って、本
発明によれば、広い帯域で効率良く良好なＤ／Ｕ比を確
保することができる。
ているので、以下に示すような効果を奏する。請求項１
記載の発明によれば、電界効果トランジスタに接続され
た帯域通過フィルタにより、基本波を含む所定の周波数
帯に属する信号成分が反射される。その結果、電界効果
トランジスタによって逓倍波が生成される。帯域通過フ
ィルタは、逓倍波の周波数帯の信号成分を反射しないた
め、出力信号として逓倍波が得られる。このような逓倍
器によれば、入力信号の周波数が基本波の周波数からず
れても効率良く逓倍波を得ることができる。従って、本
発明によれば、広い帯域で効率良く良好なＤ／Ｕ比を確
保することができる。
【００４１】請求項２記載の発明によれば、電界効果ト
ランジスタに接続された増幅器によって、出力すべき逓
倍波の周波数を含む所定の周波数帯に属する信号成分の
みを増幅することができる。この場合、入力信号の周波
数が基本波の周波数からずれて、逓倍波の周波数が目標
の周波数から多少外れても効率良く逓倍波を出力するこ
とができる。従って、本発明によれば、広い帯域で効率
良く良好なＤ／Ｕ比を確保することができる。
ランジスタに接続された増幅器によって、出力すべき逓
倍波の周波数を含む所定の周波数帯に属する信号成分の
みを増幅することができる。この場合、入力信号の周波
数が基本波の周波数からずれて、逓倍波の周波数が目標
の周波数から多少外れても効率良く逓倍波を出力するこ
とができる。従って、本発明によれば、広い帯域で効率
良く良好なＤ／Ｕ比を確保することができる。
【００４２】請求項３記載の発明によれば、帯域通過フ
ィルタと、増幅器とを合わせて用いることにより、広い
帯域で、請求項１または２の逓倍器に比して更に良好な
Ｄ／Ｕ比を確保することができる。
ィルタと、増幅器とを合わせて用いることにより、広い
帯域で、請求項１または２の逓倍器に比して更に良好な
Ｄ／Ｕ比を確保することができる。
【００４３】請求項４記載の発明によれば、基本波負性
抵抗増幅器によって第１の所定周波数帯の成分を効率的
に増幅・反射することで、Ｎ倍波を効率的に生成するこ
とができると共に、Ｎ倍波結合器によってそのＮ倍波を
効率的に取り出すことができる。上記の構成によれば、
入力信号の周波数が基本波の周波数からずれても効率的
にＮ倍波を生成することができる。従って、本発明によ
れば、広い帯域で効率良く良好なＤ／Ｕ比を確保するこ
とができる。と、
抵抗増幅器によって第１の所定周波数帯の成分を効率的
に増幅・反射することで、Ｎ倍波を効率的に生成するこ
とができると共に、Ｎ倍波結合器によってそのＮ倍波を
効率的に取り出すことができる。上記の構成によれば、
入力信号の周波数が基本波の周波数からずれても効率的
にＮ倍波を生成することができる。従って、本発明によ
れば、広い帯域で効率良く良好なＤ／Ｕ比を確保するこ
とができる。と、
【００４４】請求項５記載の発明によれば、基本波Ｎ倍
波負性抵抗増幅器によって、第１の所定周波数帯に属す
る成分のみならず、Ｎ倍波を含む第２の所定周波数帯の
成分をも増幅することができる。このため、本発明によ
れば、請求項４記載の逓倍器に比して更に効率良くＮ倍
波を生成することができる。
波負性抵抗増幅器によって、第１の所定周波数帯に属す
る成分のみならず、Ｎ倍波を含む第２の所定周波数帯の
成分をも増幅することができる。このため、本発明によ
れば、請求項４記載の逓倍器に比して更に効率良くＮ倍
波を生成することができる。
【００４５】請求項６記載の発明によれば、Ｎ倍波結合
器から出力される信号成分を帯域通過フィルタで処理す
ることにより、出力信号から不要信号を除去することが
できる。従って、本発明によれば、請求項４または５記
載の逓倍器に比して、更に良好なＤ／Ｕ比を確保するこ
とができる。
器から出力される信号成分を帯域通過フィルタで処理す
ることにより、出力信号から不要信号を除去することが
できる。従って、本発明によれば、請求項４または５記
載の逓倍器に比して、更に良好なＤ／Ｕ比を確保するこ
とができる。
【図１】 本発明の実施の形態１の逓倍器のブロック図
である。
である。
【図２】 本発明の実施の形態２の逓倍器のブロック図
である。
である。
【図３】 本発明の実施の形態３の逓倍器のブロック図
である。
である。
【図４】 本発明の実施の形態４の逓倍器のブロック図
である。
である。
【図５】 本発明の実施の形態５の逓倍器のブロック図
である。
である。
【図６】 本発明の実施の形態６の逓倍器のブロック図
である。
である。
【図７】 本発明の実施の形態７の逓倍器のブロック図
である。
である。
【図８】 従来の逓倍器のブロック図である。
１ ＦＥＴ、 ２ 入力整合回路、 ３ 基本波抑
圧回路、 ３ａ 帯域通過フィルタ、 ３ｂ 増幅
器、 ４ 出力整合回路、 ５ 基本波負性抵抗増
幅器、 ６ Ｎ倍波結合器、 ７ 帯域通過フィル
タ、 ８ 基本波・Ｎ倍波負性抵抗増幅器。
圧回路、 ３ａ 帯域通過フィルタ、 ３ｂ 増幅
器、 ４ 出力整合回路、 ５ 基本波負性抵抗増
幅器、 ６ Ｎ倍波結合器、 ７ 帯域通過フィル
タ、 ８ 基本波・Ｎ倍波負性抵抗増幅器。
Claims (6)
- 【請求項１】 ソースおよびドレインの一方が接地され
ると共にゲート端子で入力周波数の供給を受ける電界効
果トランジスタと、前記電界効果トランジスタのソース
およびドレインの他方に接続される基本波抑圧回路とを
備える逓倍器であって、 前記基本波抑圧回路は、一端が前記ソースおよびドレイ
ンの他方に接続され、かつ、他端が接地されるように配
置され、基本波の周波数を含む所定の周波数帯に属する
信号成分のみを通過させる帯域通過フィルタを備えるこ
とを特徴とする逓倍器。 - 【請求項２】 ソースおよびドレインの一方が接地され
ると共にゲート端子で入力周波数の供給を受ける電界効
果トランジスタと、前記電界効果トランジスタのソース
およびドレインの他方に接続される基本波抑圧回路とを
備える逓倍器であって、 前記基本波抑圧回路は、前記ソースおよびドレインの他
方に現れる信号成分のうち、出力すべき逓倍波の周波数
を含む所定の周波数帯に属する成分のみを増幅する増幅
器を備えることを特徴とする逓倍器。 - 【請求項３】 前記基本波抑圧回路は、前記帯域通過フ
ィルタと共に、前記ソースおよびドレインの他方に現れ
る信号成分のうち、出力すべき逓倍波の周波数を含む所
定の周波数帯に属する成分のみを増幅する増幅器を備え
ることを特徴とする請求項１記載の逓倍器。 - 【請求項４】 ソースおよびドレインの一方が接地され
ると共にゲート端子で入力周波数の供給を受ける電界効
果トランジスタと、前記電界効果トランジスタのソース
およびドレインの他方に接続される基本波抑圧回路とを
備える逓倍器であって、前記基本波抑圧回路は、 前記ソースおよびドレインの他方から出力される信号成
分のうち基本波の周波数を含む第１の所定周波数帯の成
分を増幅して反射する基本波負性抵抗増幅器と、 前記ソースおよびドレインの他方に現れる信号成分か
ら、基本波の所定整数倍の周波数を含む所定周波数帯の
信号成分を取り出すＮ倍波結合器と、 を備えることを特徴とする逓倍器。 - 【請求項５】 前記基本波負性抵抗増幅器は、前記ソー
スおよびドレインの他方から出力される信号成分のう
ち、前記第１の所定周波数帯に属する成分と、基本波の
所定整数倍の周波数を含む第２の所定周波数帯の成分と
を増幅して反射する基本波Ｎ倍波負性抵抗増幅器である
ことを特徴とする請求項４記載の逓倍器。 - 【請求項６】 前記Ｎ倍波結合器によって取り出された
信号成分のうち、出力すべき逓倍波の周波数を含む所定
の周波数帯に属する成分のみを通過させる帯域通過フィ
ルタを備えることを特徴とする請求項４または５記載の
逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11129742A JP2000323929A (ja) | 1999-05-11 | 1999-05-11 | 逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11129742A JP2000323929A (ja) | 1999-05-11 | 1999-05-11 | 逓倍器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323929A true JP2000323929A (ja) | 2000-11-24 |
Family
ID=15017094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11129742A Pending JP2000323929A (ja) | 1999-05-11 | 1999-05-11 | 逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000323929A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347729A (zh) * | 2011-07-29 | 2012-02-08 | 西安空间无线电技术研究所 | 基片集成波导平衡式三倍频器 |
| US9473131B2 (en) | 2014-07-23 | 2016-10-18 | Seiko Epson Corporation | Signal output circuit, electronic device and moving object |
| JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
-
1999
- 1999-05-11 JP JP11129742A patent/JP2000323929A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347729A (zh) * | 2011-07-29 | 2012-02-08 | 西安空间无线电技术研究所 | 基片集成波导平衡式三倍频器 |
| US9473131B2 (en) | 2014-07-23 | 2016-10-18 | Seiko Epson Corporation | Signal output circuit, electronic device and moving object |
| JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4476534B2 (ja) | 増幅器回路 | |
| JP6482685B2 (ja) | 高周波増幅器及び増幅器モジュール | |
| EP0896743A1 (en) | Odd order mesfet frequency multiplier | |
| JP2998837B2 (ja) | マイクロ波周波数逓倍増幅器 | |
| JP2000323929A (ja) | 逓倍器 | |
| JPH11234148A (ja) | デュアルバンドマイクロ波増幅器 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| JPS5827402A (ja) | Ｓｈｆ受信機の前置増幅回路 | |
| JPH08139535A (ja) | 高効率の電力増幅器 | |
| JPH1065465A (ja) | 高周波電力増幅回路 | |
| JPS63279608A (ja) | 増幅器集積回路 | |
| JP3224509B2 (ja) | マイクロ波逓倍器 | |
| JPH0213847B2 (ja) | ||
| JPH0213846B2 (ja) | ||
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JP2848617B2 (ja) | 周波数２逓倍器 | |
| CA2033305C (en) | Amplifier circuit having second order signal cancellation | |
| JP2536643B2 (ja) | 半導体増幅器 | |
| KR19980026768A (ko) | 고주파 전력 증폭기 | |
| JPH0738350A (ja) | 電力増幅器 | |
| JPS59200504A (ja) | 逓倍器 | |
| JPH05275930A (ja) | 逓倍器 | |
| JPH0537204A (ja) | マイクロ波フイルタ | |
| WO2020003417A1 (ja) | 電力増幅器及びフィルタ | |
| JP2005223502A (ja) | マイクロ波装置用バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |