JP2000323701A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JP2000323701A
JP2000323701A JP12885999A JP12885999A JP2000323701A JP 2000323701 A JP2000323701 A JP 2000323701A JP 12885999 A JP12885999 A JP 12885999A JP 12885999 A JP12885999 A JP 12885999A JP 2000323701 A JP2000323701 A JP 2000323701A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
hole
forming
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12885999A
Other languages
Japanese (ja)
Inventor
Tetsuhiro Nakamura
中村  哲浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP12885999A priority Critical patent/JP2000323701A/en
Publication of JP2000323701A publication Critical patent/JP2000323701A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can be made compact and highly integrated, and its manufacture. SOLUTION: The semiconductor device can be obtained which has circuit elements 2 on both surfaces of a silicon substrate, so that the circuit elements 2 are electrically connected through a conductive film 4 on a through hole 3, and this structure enables the formation of circuit elements, which are about twice as many as before for the same size of the semiconductor device, and is of high integration.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関するものである。
The present invention relates to a semiconductor device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】以下、図面を用いて従来技術の一例を説
明する。図14は従来例の半導体装置を示す断面図であ
る。図14に記載するようにシリコン基板1の一方の面
にのみ回路素子2が形成されている構造となっている。
2. Description of the Related Art An example of the prior art will be described below with reference to the drawings. FIG. 14 is a sectional view showing a conventional semiconductor device. As shown in FIG. 14, the circuit element 2 is formed only on one surface of the silicon substrate 1.

【0003】また、上記半導体装置を基板などに実装す
る場合は、図15に示すようにシリコン基板1上に形成
した回路素子2の端子上に突起電極5を設け、突起電極
5と基板11上に設けた配線8とを導電接着剤やハンダ
などの接続材料6を介して接続し、半導体装置と基板1
1との間に封止樹脂7を流し込み、硬化させている。
When the above semiconductor device is mounted on a substrate or the like, as shown in FIG. 15, a projecting electrode 5 is provided on a terminal of a circuit element 2 formed on a silicon substrate 1, and To the semiconductor device and the substrate 1 via a connection material 6 such as a conductive adhesive or solder.
1 and the sealing resin 7 is poured and cured.

【0004】[0004]

【発明が解決しようとする課題】前述した半導体装置に
は以下に記載するような問題点がある。半導体装置の高
機能化に伴いシリコン基板上に形成する回路素子の高集
積化が進められてきたが、シリコン基板の一方の面にし
か回路素子を形成していなかった。このことは、シリコ
ン基板上に形成する回路素子を設計する上で制約を受け
てしまう。
The above-described semiconductor device has the following problems. 2. Description of the Related Art Higher integration of circuit elements formed on a silicon substrate has been pursued with the advancement of functions of semiconductor devices, but circuit elements have been formed only on one surface of the silicon substrate. This imposes restrictions on designing circuit elements formed on a silicon substrate.

【0005】半導体装置の高機能化には回路素子の形成
する面積を大きくする必要があり、従来のシリコン基板
の一方の面にしか回路素子を形成しない構造では、半導
体装置を大きくしなければならなかった。半導体装置が
大きくなるということは、当然、1枚のシリコンウエハ
ーからの取り個数が少なく、コストが高くなることにな
り、半導体装置を基板に実装する際の面積も大きくなっ
てしまう。半導体装置の実装面積が大きいということ
は、配線を形成した基板との熱膨張係数差により受ける
応力が大きくなり、その応力により断線が発生し半導体
装置の不良が発生しやすくなる。
In order to enhance the function of a semiconductor device, it is necessary to increase the area in which circuit elements are formed. In a conventional structure in which circuit elements are formed only on one surface of a silicon substrate, the size of the semiconductor device must be increased. Did not. The increase in the size of the semiconductor device naturally means that the number of pieces to be taken from one silicon wafer is small, the cost is high, and the area for mounting the semiconductor device on the substrate is also large. When the mounting area of the semiconductor device is large, a stress received due to a difference in thermal expansion coefficient between the semiconductor device and the substrate on which the wiring is formed is increased, and the stress causes disconnection, and the semiconductor device is likely to be defective.

【0006】本発明の目的は、上記課題を解決して、よ
りコンパクトで、かつ高集積化を可能とする半導体装置
およびその製造方法を提供することにある。
An object of the present invention is to solve the above-mentioned problems and to provide a semiconductor device which is more compact and which can be highly integrated, and a method of manufacturing the same.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明における半導体装置およびその製造方法
は、下記記載の構成と製造方法を採用する。
In order to achieve the above object, a semiconductor device and a method of manufacturing the same according to the present invention employ the following configurations and manufacturing methods.

【0008】本発明の半導体装置は、シリコン基板の上
下両面に回路素子を有し、上面の回路素子と下面の回路
素子とを導通させるためのスルーホールを有し、スルー
ホール内部に導電膜を有することを特徴としている。
The semiconductor device of the present invention has circuit elements on both upper and lower surfaces of a silicon substrate, has through holes for conducting circuit elements on the upper surface and circuit elements on the lower surface, and has a conductive film inside the through holes. It is characterized by having.

【0009】本発明の積載型半導体装置は、シリコン基
板の上下両面に回路素子を有し、上面の回路素子と下面
の回路素子とを導通させるためのスルーホールを有し、
スルーホール内部に導電膜を有する半導体装置を複数有
し、一つあるいは複数の半導体装置は回路素子上に突起
電極を備え、一つの半導体装置の突起電極と他の半導体
装置の回路素子が接続材料で接続されていることを特徴
としている。
A stacked semiconductor device according to the present invention has circuit elements on both upper and lower surfaces of a silicon substrate, and has through holes for electrically connecting the circuit elements on the upper surface and the circuit elements on the lower surface.
A plurality of semiconductor devices having a conductive film inside a through hole are provided, and one or more semiconductor devices are provided with a protruding electrode on a circuit element, and a protruding electrode of one semiconductor device and a circuit element of another semiconductor device are connected materials. It is characterized by being connected by.

【0010】さらに、半導体装置と半導体装置との間の
隙間に封止樹脂を有することを特徴としている。
Further, the semiconductor device is characterized in that a sealing resin is provided in a gap between the semiconductor devices.

【0011】本発明の半導体パッケージは、突起電極を
有する半導体装置を配線基板上に搭載する半導体パッケ
ージであって、この配線基板は主にシリコンから形成さ
れ、この配線基板の上面には半導体装置の突起電極と接
続するための配線と、配線基板の下面には外部接続端子
と接続するための配線とを有し、かつこの配線基板は上
面の配線と下面の配線とを導通させるためのスルーホー
ルと、配線を保護するための保護膜とを備え、半導体装
置上に形成した突起電極と配線基板の配線とを接続材料
で接続し、半導体装置と配線基板との間を封止樹脂で封
止していることを特徴としている。
A semiconductor package according to the present invention is a semiconductor package in which a semiconductor device having a protruding electrode is mounted on a wiring board. The wiring board is mainly formed of silicon, and the upper surface of the wiring board has a semiconductor device. A wiring for connecting to the protruding electrode and a wiring for connecting to an external connection terminal on a lower surface of the wiring board, and the wiring board has a through hole for conducting between the upper wiring and the lower wiring. And a protective film for protecting the wiring, connecting the protruding electrodes formed on the semiconductor device and the wiring of the wiring substrate with a connection material, and sealing the semiconductor device and the wiring substrate with a sealing resin. It is characterized by doing.

【0012】本発明の半導体装置の製造方法は、シリコ
ン基板の上下両面に回路素子を形成する回路素子形成工
程と、上下両面の回路素子同士を接続するためのスルー
ホールを形成するための穴あけ加工工程と、穴あけ加工
工程で設けられたスルーホールの内側に導電膜を形成す
る導電膜形成工程とを有することを特徴としている。
According to the method of manufacturing a semiconductor device of the present invention, there are provided a circuit element forming step of forming circuit elements on both upper and lower surfaces of a silicon substrate, and a boring process for forming through holes for connecting the circuit elements on the upper and lower surfaces. And a conductive film forming step of forming a conductive film inside the through hole provided in the drilling step.

【0013】本発明の積載型半導体装置の製造方法は、
回路素子形成工程と、穴あけ加工工程と、導電膜形成工
程とで形成された半導体装置を複数用い、これら半導体
装置の上下両面の一方あるいは両方の回路素子上に突起
電極を設ける突起電極形成工程と、突起電極と回路素子
とを接続材料で接続し、複数の半導体装置を積載する積
載工程と、半導体装置間に封止樹脂を設置する封止工程
とを有することを特徴としている。
A method for manufacturing a stacked semiconductor device according to the present invention comprises:
A plurality of semiconductor devices formed in the circuit element forming step, the drilling step, and the conductive film forming step, and a projecting electrode forming step of providing projecting electrodes on one or both circuit elements on the upper and lower surfaces of these semiconductor devices; A connecting step of connecting the protruding electrode and the circuit element with a connection material, and mounting a plurality of semiconductor devices; and a sealing step of installing a sealing resin between the semiconductor devices.

【0014】本発明の半導体パッケージの製造方法は、
主にシリコンからなるシリコン基板の上下両面に配線を
形成するためのパターン化工程と、シリコン基板の上下
両面の配線同士を接続するためのスルーホールを形成す
る穴あけ加工工程と、スルーホールの内側に導電膜を設
ける導電膜形成工程と、配線を保護する保護膜を配線上
に形成する保護膜形成工程と、配線と半導体装置の突起
電極とを接続材料で固定するボンディング工程と、半導
体装置とシリコン基板間に封止樹脂を設置する封止工程
とを有することを特徴としている。
The method for manufacturing a semiconductor package according to the present invention comprises:
A patterning process for forming wiring on the upper and lower surfaces of a silicon substrate mainly made of silicon, a hole forming process for forming through holes for connecting the wiring on the upper and lower surfaces of the silicon substrate, A conductive film forming step of providing a conductive film, a protective film forming step of forming a protective film for protecting the wiring on the wiring, a bonding step of fixing the wiring and the protruding electrode of the semiconductor device with a connection material, a semiconductor device and silicon And a sealing step of installing a sealing resin between the substrates.

【0015】[0015]

【発明の実施の形態】本発明はシリコン基板の上下両面
に回路素子や配線を形成し、スルーホール内に形成した
導電膜を介して電気的に導通している。このように、シ
リコン基板の上下両面に形成した回路素子や配線を、ス
ルーホール内に形成した導電膜を介して電気的に導通さ
せることで、従来の半導体装置の大きさで約2倍の回路
素子を形成することができ、高集積化が可能となる。さ
らにこの半導体装置に突起電極を設け、接続材料を用い
て積層することで、従来の半導体装置の実装面積でより
多くの回路素子を設置することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, circuit elements and wirings are formed on both upper and lower surfaces of a silicon substrate, and are electrically connected through conductive films formed in through holes. In this way, the circuit elements and wirings formed on the upper and lower surfaces of the silicon substrate are electrically conducted through the conductive film formed in the through-hole, so that the circuit is twice as large as a conventional semiconductor device. An element can be formed, and high integration can be achieved. Further, by providing the semiconductor device with the protruding electrodes and laminating using the connection material, more circuit elements can be installed in the mounting area of the conventional semiconductor device.

【0016】また、シリコン基板からなる配線基板を用
いて半導体パッケージを形成することにより、半導体装
置と配線基板の熱膨張係数が同一になるため、熱応力の
影響を受けにくく、シリコン基板の両面に回路素子を形
成し、回路素子がスルーホール内部に形成した導電膜を
介して電気的に導通している半導体装置を積層したり、
配線基板を構成するシリコン基板上に回路素子を形成す
ることで、従来の半導体パッケージの実装面積でより多
くの回路素子を設置することが可能となる。
Further, by forming a semiconductor package using a wiring substrate made of a silicon substrate, the semiconductor device and the wiring substrate have the same thermal expansion coefficient. Forming circuit elements, laminating semiconductor devices that are electrically conducting through conductive films formed inside the through holes,
By forming circuit elements on a silicon substrate constituting a wiring board, it becomes possible to install more circuit elements in a mounting area of a conventional semiconductor package.

【0017】[0017]

【実施例】以下、図面を用いて、本発明の半導体装置お
よびその製造方法について説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.

【0018】(実施例1)図1は本発明の第1の実施例
における半導体装置を示す断面図である。図1に記載す
るように、シリコン基板1の上下両面に回路素子2が形
成されており、シリコン基板1に形成したスルーホール
3に導電膜4を設け、回路素子2同士を電気的に導通し
ている構造となっている。
FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention. As shown in FIG. 1, circuit elements 2 are formed on both upper and lower surfaces of a silicon substrate 1, conductive films 4 are provided in through holes 3 formed in the silicon substrate 1, and the circuit elements 2 are electrically connected to each other. It has a structure.

【0019】つぎに第1の実施例における半導体装置の
製造方法を説明する。図1から図4は、第1の実施例に
おける半導体装置の製造工程を示す断面図である。
Next, a method of manufacturing the semiconductor device according to the first embodiment will be described. 1 to 4 are cross-sectional views showing the steps of manufacturing the semiconductor device according to the first embodiment.

【0020】図2に記載するように、シリコン基板1の
上下両面に回路素子2を形成する。そのとき、シリコン
基板1の上下両面に形成した回路素子2のスルーホール
3を介して、導通させる端子部分の位置を揃えるため
に、あらかじめウェットブラスト法によりシリコン基板
1の一部分にスルーホール3を設けておき、そのスルー
ホール3をアライメントマークとして、回路素子2を形
成する。その後、ウェットブラスト法により、シリコン
基板1に形成した回路素子2の上下面を導通させる端子
部分にスルーホール3を設ける。
As shown in FIG. 2, circuit elements 2 are formed on the upper and lower surfaces of a silicon substrate 1. At this time, in order to align the positions of the terminal portions to be conducted through the through holes 3 of the circuit element 2 formed on the upper and lower surfaces of the silicon substrate 1, the through holes 3 are provided in advance in a part of the silicon substrate 1 by a wet blast method. In advance, the circuit element 2 is formed using the through hole 3 as an alignment mark. Thereafter, through holes 3 are provided in terminal portions for conducting the upper and lower surfaces of the circuit element 2 formed on the silicon substrate 1 by wet blasting.

【0021】ウェットブラスト法は水や水と同粘度の液
体に、50μm以下のアルミナやガラスなどの微小粒子
を10〜20重量%含有したものを、噴射ノズルより3
0〜100m/sの噴射速度でシリコン基板1に噴射す
ることで、微小粒子が研磨材としてシリコン基板1を削
りスルーホール3が開口する。このとき形成されるスル
ーホール3の形状は噴射ノズルの形状に依存する。
In the wet blast method, water or a liquid having the same viscosity as water containing 10 to 20% by weight of fine particles such as alumina or glass having a particle size of 50 μm or less is injected from an injection nozzle.
By injecting the silicon substrate 1 at an injection speed of 0 to 100 m / s, the fine particles cut the silicon substrate 1 as an abrasive and the through holes 3 are opened. The shape of the through hole 3 formed at this time depends on the shape of the injection nozzle.

【0022】その後、図3に示すように、真空蒸着法、
電解メッキ法、無電解メッキ法などにより導電膜4をシ
リコン基板1上に形成した回路素子2上およびスルーホ
ール3内部に形成する。このとき回路素子2とスルーホ
ール3内部に形成した導電膜4が電気的に導通する。回
路素子2上およびスルーホール3内部に形成された導電
膜4は図4に記載するように、エッチングしない部分に
感光性樹脂12などでマスキングをしておき、余分な導
電膜4をエッチングにより除去し、その後、感光性樹脂
12を除去する。導電膜としては金、銀、銅、ニッケ
ル、ハンダなどの金属や、導電性高分子材料などを用い
ることができ、また回路素子と同一の材料で形成しても
良い。
Thereafter, as shown in FIG.
A conductive film 4 is formed on the circuit element 2 formed on the silicon substrate 1 and inside the through hole 3 by an electrolytic plating method, an electroless plating method, or the like. At this time, the circuit element 2 and the conductive film 4 formed inside the through hole 3 are electrically connected. As shown in FIG. 4, the conductive film 4 formed on the circuit element 2 and inside the through hole 3 is masked with a photosensitive resin 12 or the like at a portion not to be etched, and an unnecessary conductive film 4 is removed by etching. Then, the photosensitive resin 12 is removed. As the conductive film, a metal such as gold, silver, copper, nickel, or solder, a conductive polymer material, or the like can be used. Alternatively, the conductive film may be formed using the same material as the circuit element.

【0023】以上の工程によりシリコン基板1の両面に
回路素子2を有し、回路素子2がスルーホール3内部に
形成した導電膜4を介して、電気的に導通している半導
体装置を得ることができる。この構造とすることで従来
の半導体装置の大きさで約2倍の回路素子2を形成する
ことができ、高集積化が可能となる。
Through the above steps, a semiconductor device having circuit elements 2 on both surfaces of silicon substrate 1 and electrically conducting circuit elements 2 through conductive film 4 formed in through hole 3 is obtained. Can be. With this structure, it is possible to form the circuit element 2 about twice the size of the conventional semiconductor device, and it is possible to achieve high integration.

【0024】(実施例2)図5は本発明の第2の実施例
における積載型半導体装置を示す断面図である。図5に
記載するように、シリコン基板1の上下両面に回路素子
2を有し、回路素子2同士を導通させるためのスルーホ
ール3を有し、スルーホール3内部に導電膜4を有し、
上下いずれか一方の面に突起電極5を有している半導体
装置を接続材料6で積載してあり、その隙間に封止樹脂
7を有する構造となっている。
(Embodiment 2) FIG. 5 is a sectional view showing a stacked semiconductor device according to a second embodiment of the present invention. As shown in FIG. 5, a silicon substrate 1 has circuit elements 2 on both upper and lower surfaces, has through holes 3 for electrically connecting the circuit elements 2 to each other, has a conductive film 4 inside the through holes 3,
A semiconductor device having a protruding electrode 5 on one of the upper and lower surfaces is mounted with a connection material 6, and has a structure having a sealing resin 7 in a gap therebetween.

【0025】つぎに第2の実施例における半導体装置の
製造方法を説明する。図5から図6は、第2の実施例に
おける半導体装置の製造工程を示す断面図である。
Next, a method of manufacturing a semiconductor device according to the second embodiment will be described. 5 and 6 are cross-sectional views illustrating the steps of manufacturing the semiconductor device according to the second embodiment.

【0026】図6に記載するように、第1の実施例に記
載した方法により形成した半導体装置上の、上下いずれ
か一方の面に金や銅やニッケルなどからなる突起電極5
をメッキ法、スタッドバンプ法などにより形成する。同
様にして形成した半導体装置同士を、図5に記載するよ
うに導電接着剤、ハンダなどの接続材料6を用いて機械
的、電気的に接続し、半導体装置間の隙間には機械的強
度を向上させたり、耐環境性を向上させるために液状の
封止樹脂7を流し込み、硬化させた。
As shown in FIG. 6, a protruding electrode 5 made of gold, copper, nickel or the like is formed on one of the upper and lower surfaces of a semiconductor device formed by the method described in the first embodiment.
Is formed by a plating method, a stud bump method, or the like. Semiconductor devices formed in the same manner are mechanically and electrically connected to each other using a connection material 6 such as a conductive adhesive or solder as shown in FIG. A liquid sealing resin 7 was poured and hardened in order to improve the environmental resistance.

【0027】以上の工程によりシリコン基板1の両面に
回路素子2を有し、回路素子2がスルーホール3内部に
形成した導電膜4を介して、電気的に導通している半導
体装置を積層することができ、従来の半導体装置の実装
面積でより多くの回路素子2を設置することができた。
Through the above steps, a semiconductor device having the circuit elements 2 on both sides of the silicon substrate 1 and electrically conducting the circuit elements 2 via the conductive film 4 formed inside the through holes 3 is laminated. As a result, more circuit elements 2 can be installed in the mounting area of the conventional semiconductor device.

【0028】(実施例3)図7は本発明の第3の実施例
における半導体パッケージを示す断面図である。図7に
記載するように、上面側に半導体装置を接続するための
配線8と、下面側に外部接続端子と導通させるための配
線8を備え、さらに、配線8同士を接続するためのスル
ーホール3と、配線8を保護するための保護膜9とを備
えるシリコンからなる配線基板と、半導体装置上に形成
した突起電極5と、配線8とを接続するための接続材料
6と、半導体装置と配線基板の間に封止樹脂7とを有す
る構造となっている。
(Embodiment 3) FIG. 7 is a sectional view showing a semiconductor package according to a third embodiment of the present invention. As shown in FIG. 7, a wiring 8 for connecting the semiconductor device is provided on the upper surface side, and a wiring 8 for conducting to the external connection terminal is provided on the lower surface side, and further, a through hole for connecting the wirings 8 to each other. 3, a wiring substrate made of silicon provided with a protective film 9 for protecting the wiring 8, a bump electrode 5 formed on the semiconductor device, a connection material 6 for connecting the wiring 8, and a semiconductor device. The structure has the sealing resin 7 between the wiring boards.

【0029】つぎに第3の実施例における半導体パッケ
ージの製造方法を説明する。図7から図13は、第3の
実施例における半導体装置の製造工程を示す断面図であ
る。
Next, a method of manufacturing a semiconductor package according to the third embodiment will be described. 7 to 13 are cross-sectional views illustrating the steps of manufacturing the semiconductor device according to the third embodiment.

【0030】図8に記載するように、シリコン基板1の
上下両面にスパッタ法や真空蒸着法により配線8となる
金属膜を形成する。シリコン基板1には、複数のスルー
ホール3をウェットブラスト法によって設ける。シリコ
ン基板1上に形成した配線8となる金属膜上およびスル
ーホール3内部に図9に記載するように、電解メッキ
法、無電解メッキ法などにより金属膜が設けられ、この
ときシリコン基板1上に形成した配線8となる金属膜
と、スルーホール3内部に形成した金属膜が電気的に導
通する。配線8となる金属膜や、スルーホール内側に形
成する金属膜は、銅、金、ニッケルなどで形成すること
ができる。また、第1および第2の実施例で使用した半
導体装置上の回路素子2と、同一の材料でもかまわな
い。
As shown in FIG. 8, a metal film to be the wiring 8 is formed on both upper and lower surfaces of the silicon substrate 1 by a sputtering method or a vacuum evaporation method. A plurality of through holes 3 are provided in the silicon substrate 1 by a wet blast method. As shown in FIG. 9, a metal film is provided on the metal film serving as the wiring 8 formed on the silicon substrate 1 and inside the through hole 3 by an electrolytic plating method, an electroless plating method, or the like. The metal film formed in the through hole 3 and the metal film formed in the through hole 3 are electrically connected. The metal film to be the wiring 8 and the metal film formed inside the through hole can be formed of copper, gold, nickel, or the like. Further, the same material as the circuit element 2 on the semiconductor device used in the first and second embodiments may be used.

【0031】つぎに図10に記載するように、シリコン
基板1の上下両面に、感光性樹脂を設け、露光現像して
エッチングレジスト12を形成させる。その後、図11
に記載するように、エッチング液によりエッチングレジ
スト12のない露出した金属膜を除去する。このエッチ
ング後、残ったエッチングレジスト12を除去する。こ
の工程により、シリコン基板1の上面側には、半導体装
置を実装するための配線8と、下面側には外部接続端子
と接続するための配線8とが設けられる。さらに図12
に記載するように、シリコン基板1の両面に配線8を保
護するための感光性樹脂からなる保護膜9を形成し、露
光現像を行い、半導体装置の接続部分と外部接続端子と
接続する部分に開口部を設ける。これにより配線基板が
完成する。
Next, as shown in FIG. 10, a photosensitive resin is provided on both upper and lower surfaces of the silicon substrate 1 and exposed and developed to form an etching resist 12. Then, FIG.
As described above, the exposed metal film without the etching resist 12 is removed by an etching solution. After this etching, the remaining etching resist 12 is removed. By this step, the wiring 8 for mounting the semiconductor device is provided on the upper surface side of the silicon substrate 1, and the wiring 8 for connecting to the external connection terminal is provided on the lower surface side. Further, FIG.
As described in (1), a protective film 9 made of a photosensitive resin for protecting the wiring 8 is formed on both surfaces of the silicon substrate 1 and subjected to exposure and development, so that a connection portion of the semiconductor device is connected to an external connection terminal. An opening is provided. Thereby, the wiring board is completed.

【0032】つぎに図7に記載するように、上記の方法
で形成した配線基板上面側の配線8と、半導体装置上に
形成した突起電極5とを導電接着剤またはハンダなどの
接続材料6を用いて電気的、機械的接続を行う。その
後、封止樹脂7を半導体装置と配線基板の隙間に流し込
み硬化することで、半導体装置を保護する。これで本発
明の半導体パッケージが完成する。
Next, as shown in FIG. 7, the wiring 8 on the upper surface of the wiring board formed by the above method and the protruding electrode 5 formed on the semiconductor device are connected to a connecting material 6 such as a conductive adhesive or solder. Electrical and mechanical connection. After that, the sealing resin 7 is poured into the gap between the semiconductor device and the wiring board and hardened, thereby protecting the semiconductor device. Thus, the semiconductor package of the present invention is completed.

【0033】このとき使用する半導体装置は、図13に
記載するように第2の実施例に記載した方法により形成
した積載型半導体装置を使用することで、より高集積化
された半導体パッケージとなった。また配線基板を構成
するシリコン基板1上に回路素子2を形成することでさ
らなる高集積化が可能となった。
The semiconductor device used at this time is a highly integrated semiconductor package by using the stacked semiconductor device formed by the method described in the second embodiment as shown in FIG. Was. Further, by forming the circuit element 2 on the silicon substrate 1 constituting the wiring substrate, further higher integration is possible.

【0034】以上の工程によりシリコン基板1からなる
配線基板を用いて半導体パッケージを形成することによ
り、半導体装置と配線基板の熱膨張係数が同一になるた
め、熱応力の影響を受けにくく、実施例2に記載する半
導体装置を用いたり、配線基板を構成するシリコン基板
1上に回路素子2を形成することで、従来の半導体パッ
ケージの実装面積でより多くの回路素子を設置すること
ができた。
By forming a semiconductor package using the wiring substrate made of the silicon substrate 1 by the above steps, the thermal expansion coefficients of the semiconductor device and the wiring substrate become the same, so that the semiconductor device is hardly affected by thermal stress. By using the semiconductor device described in No. 2 or forming the circuit element 2 on the silicon substrate 1 constituting the wiring board, more circuit elements could be installed in the mounting area of the conventional semiconductor package.

【0035】[0035]

【発明の効果】以上の説明で明らかなように、シリコン
基板の両面に回路素子を有し、回路素子がスルーホール
内部に形成した導電膜を介して電気的に導通している半
導体装置の構造とすることで、従来の半導体装置の大き
さで約2倍の回路素子を形成することができ、高集積化
が可能となる。さらにこの半導体装置に突起電極を設
け、接続材料を用いて積層することで、従来の半導体装
置の実装面積でより多くの回路素子を設置することがで
きる。
As is apparent from the above description, the structure of a semiconductor device having circuit elements on both sides of a silicon substrate, and the circuit elements are electrically connected via a conductive film formed inside the through hole. By doing so, it is possible to form about twice as many circuit elements as the size of a conventional semiconductor device, and high integration can be achieved. Further, by providing the semiconductor device with the protruding electrodes and laminating using the connection material, more circuit elements can be installed in the mounting area of the conventional semiconductor device.

【0036】また、シリコン基板からなる配線基板を用
いて半導体パッケージを形成することにより、半導体装
置と配線基板の熱膨張係数が同一になるため、熱応力の
影響を受けにくく、シリコン基板の両面に回路素子を形
成し、回路素子がスルーホール内部に形成した導電膜を
介して、電気的に導通している半導体装置を接続材料で
積層した半導体装置を用いたり、配線基板を構成するシ
リコン基板上に回路素子を形成することで、従来の半導
体パッケージの実装面積でより多くの回路素子を設置す
ることができる。
Further, by forming a semiconductor package using a wiring substrate made of a silicon substrate, the thermal expansion coefficient of the semiconductor device and that of the wiring substrate become the same. Use a semiconductor device in which a circuit element is formed and a semiconductor device electrically conductive through a conductive film formed inside the through hole is laminated with a connection material, or on a silicon substrate forming a wiring substrate Thus, more circuit elements can be installed in a conventional semiconductor package mounting area.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における半導体装置を示
す断面図である。
FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
FIG. 2 is a cross-sectional view illustrating a method for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
FIG. 3 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図4】本発明の第1の実施例における半導体装置の製
造方法を示す断面図である。
FIG. 4 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図5】本発明の第2の実施例における積載型半導体装
置を示す断面図である。
FIG. 5 is a sectional view showing a stacked semiconductor device according to a second embodiment of the present invention.

【図6】本発明の第2の実施例における積載型半導体装
置の製造方法を示す断面図である。
FIG. 6 is a sectional view illustrating a method for manufacturing a stacked semiconductor device according to a second embodiment of the present invention.

【図7】本発明の第3の実施例における半導体パッケー
ジを示す断面図である。
FIG. 7 is a sectional view showing a semiconductor package according to a third embodiment of the present invention.

【図8】本発明の第3の実施例における半導体パッケー
ジの製造方法を示す断面図である。
FIG. 8 is a sectional view illustrating a method for manufacturing a semiconductor package according to a third embodiment of the present invention.

【図9】本発明の第3の実施例における半導体パッケー
ジの製造方法を示す断面図である。
FIG. 9 is a sectional view illustrating a method of manufacturing a semiconductor package according to a third embodiment of the present invention.

【図10】本発明の第3の実施例における半導体パッケ
ージの製造方法を示す断面図である。
FIG. 10 is a sectional view illustrating a method of manufacturing a semiconductor package according to a third embodiment of the present invention.

【図11】本発明の第3の実施例における半導体パッケ
ージの製造方法を示す断面図である。
FIG. 11 is a sectional view illustrating a method for manufacturing a semiconductor package according to a third embodiment of the present invention.

【図12】本発明の第3の実施例における半導体パッケ
ージの製造方法を示す断面図である。
FIG. 12 is a sectional view illustrating a method of manufacturing a semiconductor package according to a third embodiment of the present invention.

【図13】本発明の実施例における半導体パッケージを
示す断面図である。
FIG. 13 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

【図14】従来例の半導体装置を示す断面図である。FIG. 14 is a cross-sectional view showing a conventional semiconductor device.

【図15】従来例の半導体装置の実装構造を示す断面図
である。
FIG. 15 is a cross-sectional view showing a mounting structure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 回路素子 3 スルーホール 4 導電膜 5 突起電極 6 接続材料 7 封止樹脂 8 配線 9 保護膜 11 基板 12 エッチングレジスト DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Circuit element 3 Through hole 4 Conductive film 5 Projection electrode 6 Connection material 7 Sealing resin 8 Wiring 9 Protective film 11 Substrate 12 Etching resist

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/00 301 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H01L 27/00 301

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板の上下両面に回路素子を有
し、上面の回路素子と下面の回路素子とを導通させるた
めのスルーホールを有し、スルーホール内部に導電膜を
有することを特徴とする半導体装置。
1. A semiconductor device comprising: a circuit element on both upper and lower surfaces of a silicon substrate; a through hole for conducting a circuit element on an upper surface and a circuit element on a lower surface; and a conductive film inside the through hole. Semiconductor device.
【請求項2】 請求項1の半導体装置を複数有し、一つ
あるいは複数の半導体装置は回路素子上に突起電極を備
え、一つの半導体装置の突起電極と他の半導体装置の回
路素子が接続材料で接続されている構成を有することを
特徴とする積載型半導体装置。
2. The semiconductor device according to claim 1, wherein one or more of the semiconductor devices include a protruding electrode on a circuit element, and the protruding electrode of one semiconductor device is connected to a circuit element of another semiconductor device. A stacked semiconductor device having a structure in which the stacked semiconductor devices are connected by a material.
【請求項3】 請求項2に記載の積載型半導体装置であ
って、半導体装置間の隙間に封止樹脂を有することを特
徴とする積載型半導体装置。
3. The stacked semiconductor device according to claim 2, wherein a sealing resin is provided in a gap between the semiconductor devices.
【請求項4】 突起電極を有する半導体装置を配線基板
上に搭載する半導体パッケージであって、この配線基板
は主にシリコンから形成され、この配線基板の上面には
半導体装置の突起電極と接続するための配線と、配線基
板の下面には外部接続端子と接続するための配線とを有
し、かつこの配線基板は上面の配線と下面の配線とを導
通させるためのスルーホールと、配線を保護するための
保護膜とを備え、半導体装置上に形成した突起電極と配
線基板の配線とを接続材料で接続し、半導体装置と配線
基板との間を封止樹脂で封止している構成を有する半導
体パッケージ。
4. A semiconductor package for mounting a semiconductor device having a protruding electrode on a wiring board, wherein the wiring board is mainly formed of silicon, and an upper surface of the wiring board is connected to a protruding electrode of the semiconductor device. Wiring, and wiring on the lower surface of the wiring substrate for connecting to external connection terminals, and the wiring substrate has a through hole for conducting the upper wiring and the lower wiring, and protects the wiring. And a protective film for connecting the protruding electrodes formed on the semiconductor device and the wiring of the wiring substrate with a connection material, and sealing the semiconductor device and the wiring substrate with a sealing resin. Semiconductor package.
【請求項5】 請求項4に記載の配線基板が請求項1に
記載の半導体装置であり、請求項4に記載の配線が請求
項1に記載の回路素子と同様の機能を示すことを特徴と
する半導体パッケージ。
5. The wiring substrate according to claim 4, wherein the wiring substrate according to claim 4 has the same function as the circuit element according to claim 1. Semiconductor package.
【請求項6】 請求項4に記載の配線基板が、請求項2
および請求項3に記載の積載型半導体装置であることを
特徴とする半導体パッケージ。
6. The wiring board according to claim 4, wherein:
A semiconductor package comprising the stacked semiconductor device according to claim 3.
【請求項7】 シリコン基板の上下両面に回路素子を形
成する回路素子形成工程と、上下両面の回路素子同士を
接続するためのスルーホールを形成するための穴あけ加
工工程と、穴あけ加工工程で設けられたスルーホールの
内側に導電膜を形成する導電膜形成工程とを有すること
を特徴とする半導体装置の製造方法。
7. A circuit element forming step for forming circuit elements on both upper and lower surfaces of a silicon substrate, a hole forming step for forming through holes for connecting the circuit elements on the upper and lower surfaces, and a hole forming step. A step of forming a conductive film inside the through hole provided.
【請求項8】 請求項7に記載の回路素子形成工程と、
穴あけ加工工程と、導電膜形成工程とで形成された半導
体装置を複数用い、これら半導体装置の上下両面の一方
あるいは両方の回路素子上に突起電極を設ける突起電極
形成工程と、突起電極と回路素子とを接続材料で接続
し、複数の半導体装置を積載する積載工程と、半導体装
置間に封止樹脂を設置する封止工程とを有することを特
徴とする積載型半導体装置の製造方法。
8. A circuit element forming step according to claim 7,
A plurality of semiconductor devices formed in a hole forming step and a conductive film forming step, and a projecting electrode forming step of providing projecting electrodes on one or both circuit elements of upper and lower surfaces of these semiconductor devices; And a connecting step of connecting a plurality of semiconductor devices, and a sealing step of placing a sealing resin between the semiconductor devices, and a method of manufacturing the stacked semiconductor device.
【請求項9】 主にシリコンからなるシリコン基板の上
下両面に配線を形成するためのパターン化工程と、シリ
コン基板の上下両面の配線同士を接続するためのスルー
ホールを形成する穴あけ加工工程と、スルーホールの内
側に導電膜を設ける導電膜形成工程と、配線を保護する
保護膜を配線上に形成する保護膜形成工程と、配線と半
導体装置の突起電極とを接続材料で固定するボンディン
グ工程と、半導体装置とシリコン基板間に封止樹脂を設
置する封止工程とを有する半導体パッケージの製造方
法。
9. A patterning process for forming wiring on both upper and lower surfaces of a silicon substrate mainly made of silicon, a hole forming process for forming through holes for connecting wires on upper and lower surfaces of the silicon substrate, A conductive film forming step of providing a conductive film inside the through hole, a protective film forming step of forming a protective film for protecting the wiring on the wiring, and a bonding step of fixing the wiring and the bump electrode of the semiconductor device with a connection material. And a sealing step of disposing a sealing resin between the semiconductor device and the silicon substrate.
JP12885999A 1999-05-10 1999-05-10 Semiconductor device and its manufacture Pending JP2000323701A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12885999A JP2000323701A (en) 1999-05-10 1999-05-10 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12885999A JP2000323701A (en) 1999-05-10 1999-05-10 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JP2000323701A true JP2000323701A (en) 2000-11-24

Family

ID=14995143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12885999A Pending JP2000323701A (en) 1999-05-10 1999-05-10 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JP2000323701A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614106B2 (en) 2000-09-27 2003-09-02 Kabushiki Kaisha Toshiba Stacked circuit device and method for evaluating an integrated circuit substrate using the stacked circuit device
JP2007263650A (en) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd Tool for electrical signal measurement and its manufacturing method
JP2007263649A (en) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd Tool for electrical signal measurement and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614106B2 (en) 2000-09-27 2003-09-02 Kabushiki Kaisha Toshiba Stacked circuit device and method for evaluating an integrated circuit substrate using the stacked circuit device
JP2007263650A (en) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd Tool for electrical signal measurement and its manufacturing method
JP2007263649A (en) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd Tool for electrical signal measurement and its manufacturing method
JP4703456B2 (en) * 2006-03-28 2011-06-15 大日本印刷株式会社 Electric signal measuring jig

Similar Documents

Publication Publication Date Title
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
US7125798B2 (en) Circuit device and manufacturing method of circuit device
KR100426883B1 (en) Semiconductor Devices, Film Carrier Tapes and Their Manufacturing Methods
KR100400629B1 (en) Circuit device and method of manufacturing the same
JP2001250909A (en) Stress reducing interposer for electric component mounting substrate
JPH1154649A (en) Semiconductor device and manufacture thereof
JP2002184904A (en) Semiconductor device and method for manufacturing the same
JP3694255B2 (en) Structure and manufacturing method of SMD parts
WO2007102358A1 (en) Electronic device package, module and electronic device
TW200400918A (en) Method of manufacturing an electronic device
JP4282777B2 (en) Semiconductor device substrate and semiconductor device manufacturing method
JP4178715B2 (en) Semiconductor device and manufacturing method thereof
JPH11204678A (en) Semiconductor device and manufacturer of the same
JP2005064446A (en) Method of manufacturing laminating module
JPS62230027A (en) Manufacture of semiconductor device
JP3561683B2 (en) Circuit device manufacturing method
JPH11204560A (en) Semiconductor device and manufacture thereof
JP2000323701A (en) Semiconductor device and its manufacture
JP2023086100A (en) Structure obtained by embedding and packaging multiple components layer by layer, and method for manufacturing the same
JP3394696B2 (en) Semiconductor device and manufacturing method thereof
JPH05166985A (en) Manufacture of electronic component m0unting device
JPH0425038A (en) Semiconductor device and manufacture of the same and electronic circuit utilizing the semiconductor device
JPH11191571A (en) Semiconductor device and manufacture thereof
CN112802757A (en) Substrate preparation method, substrate structure, chip packaging method and chip packaging structure
JPH11274155A (en) Semiconductor device