JP2000323452A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP2000323452A
JP2000323452A JP11129681A JP12968199A JP2000323452A JP 2000323452 A JP2000323452 A JP 2000323452A JP 11129681 A JP11129681 A JP 11129681A JP 12968199 A JP12968199 A JP 12968199A JP 2000323452 A JP2000323452 A JP 2000323452A
Authority
JP
Japan
Prior art keywords
etching
resist
material layer
carbon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11129681A
Other languages
English (en)
Inventor
Fumikatsu Uesawa
史且 上澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11129681A priority Critical patent/JP2000323452A/ja
Publication of JP2000323452A publication Critical patent/JP2000323452A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 酸素活性種を主体とするエッチングにおいて
エッチング異方性を得ることができるドライエッチング
方法を提供すること。 【解決手段】 エッチングチャンバ10の内部に炭素系
堆積物を付着させた状態で、下地基板1上に形成された
有機材料層2を、所定の形状にパターニングされた無機
材料層4をマスクとして酸素活性種でエッチングする。
エッチングチャンバ10の内部に付着させた炭素系堆積
物から、基板のエッチング処理時にカーボン系のガスを
生じさせ、これをパターニングした有機材料層2の側壁
に堆積させながら側壁保護膜として機能させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
等に適用されるドライエッチング方法に関し、更に詳し
くは、基板上に形成された有機材料層を、所定の形状に
パターニングされた無機材料層をマスクとしてエッチン
グガスによりエッチングするドライエッチング方法に関
する。
【0002】
【従来の技術】今日までの半導体産業は、3年で4倍と
いう高集積化の道を歩みながら発展してきた。この高集
積化は、LSIを構成する回路の最小線幅を、0.5μ
mから0.35μm、0.35μmから0.25μm
と、世代毎に7割ずつ細めることにより達成してきた。
しかし、このとどまることのない微細化の要求が今、リ
ソグラフィ技術の限界点に差し掛かろうとしている。
【0003】一般に、光リソグラフィの解像度は、光源
の波長(λ)と投影光学系の開口数(NA)を用いて、
解像度=0.5×λ/(NA)の式で求められることが
知られている。投影光学系のNAは、0.5から0.6
が用いられるため、結局、光リソグラフィの解像度は光
源の波長程度が限界となる。線幅0.25μm世代のL
SI作製には辛うじて波長248nmのKrFエキシマ
レーザが用いられようとしているが、それ以降の0.1
8μm世代や0.13μm世代における有力なリソグラ
フィ光源がないのが現状である。
【0004】この問題を解決する手段として、選択的シ
リル化を用いた表層イメージング技術が注目されてい
る。この技術は、高解像度と高いドライエッチング耐性
を両立できるため、特に波長193nmのArFエキシ
マレーザ以降のレジストプロセスにおいて期待されてい
る技術である。図1から図3を参照して、表層イメージ
ング技術(Top Surface Imaging 、以下、TSIと略記
する。)のプロセスを説明する。
【0005】下地基板1上に、下地基板1の表面段差を
吸収するのに十分な厚さで、本例ではポジ型のレジスト
2を有機材料層として塗布する。ステッパ等の投影露光
装置により回路パターンが露光されると、レジスト2は
光の照射された露光部3だけが選択的に架橋される(図
1参照)。架橋は、露光により直ちに反応が起こる材料
もあれば、露光によってまず酸が生じてこれが触媒とな
り、その後のベーキングプロセスにより二次的に架橋反
応が起こるタイプ等、様々な反応機構が提案されてい
る。いずれにせよ、架橋された部分は後述するシリル化
剤の拡散を防ぐため、未露光部のレジスト表層だけがシ
リル化されることになる(図2参照)。
【0006】シリル化の方法としては、減圧下で基板W
の表面に気化したシリル化剤を送る気相シリル化法と、
液体のシリル化剤に基板Wを浸漬させる液相シリル化法
の2通りの方法が提案されている。シリル化工程後、酸
素活性種(O2 ラジカル)を主体としたエッチングプロ
セスにより、無機材料層であるシリル化層4がマスクと
なり、シリル化されていない部分が除去されて現像工程
が終了し、最終的に未露光部分が残る(図3参照)。
【0007】この技術は、レジスト2の表層だけで光学
像が形成されればよいので、レジストが透明である必要
はなく、レジスト材料にドライエッチング耐性の高いポ
リマーを選択することができる。表層だけでイメージン
グを行うということは、光学的には薄膜レジストを用い
ているのと同じ原理になるので、高解像度と広い焦点深
度の確保が可能となる。
【0008】しかしながら、この技術の問題点は、酸素
プラズマを用いたエッチングが酸素活性種を主体とする
ものであり、しかもプラズマ中の酸素活性種は電気的に
中性のものがほとんどであるため、ウェットエッチング
と同様な等方的なエッチングとなり、よって酸素プラズ
マエッチングの異方性が確保できない点にある。
【0009】図7から図9に酸素プラズマエッチングの
異方性が十分に確保できず、シリル化層直下にアンダー
カットが入ったレジストパターンの断面SEM写真を示
す。図7は線幅0.30μmの孤立ラインを、図8はラ
インアンドスペースが0.30μmのパターンを、そし
て図9はラインアンドスペースが0.20μmのパター
ンをそれぞれ示しているが、特に図9では、上層のシリ
ル化層を下層のレジストが支えきれず、パターン倒れが
生じている。
【0010】このときの実験条件は以下のとおりであ
る。 露光:ArFステッパ(NA=0.55) レジスト:Microlithography Chemical Corp. 製、MX
−P7 エッチング 高周波電力:60W ガス流量:O2 /50sccm 基板温度:−50℃ ガス圧力:266mPa 処理時間:90sec
【0011】一方、レジストパターン側壁を酸素活性種
から保護する炭素系膜が側壁保護膜として有用であるこ
とは知られており、そのためにエッチングガスとともに
炭素系ガスをエッチングチャンバに導入し、かつ基板温
度が例えばマイナス50度の低温下でエッチング処理を
行うことによって、レジストパターン側壁への炭素の付
着・堆積を促進する技術が知られている。
【0012】ところが、この技術では一般に、エッチン
グ異方性を上げるのにエッチング中の基板温度を下げる
ことが有効とされているが、これは炭素系ガスをかなり
の流量でエッチングチャンバ内に導入しても大きな効果
を得ることができないことが原因にある。ゆえに、当該
技術ではエッチング異方性に関して大した効果が得られ
ていないというのが現状である。
【0013】
【発明が解決しようとする課題】本発明は上述の問題に
鑑みてなされ、酸素活性種を主体とするエッチングにお
いてエッチング異方性を得ることができるドライエッチ
ング方法を提供することを課題とする。
【0014】
【課題を解決するための手段】以上の課題を解決するに
あたり、本発明は、エッチングチャンバの内部に炭素系
堆積物を付着させた状態で、下地基板上に形成された有
機材料層を、所定の形状にパターニングされた無機材料
層をマスクとして、酸素活性種でエッチングする方法を
提案する。つまり、エッチングチャンバの内部に付着さ
せた炭素系堆積物から、基板のエッチング処理時にカー
ボン系のガスを生じさせ、これをパターニングした有機
材料層の側壁に堆積させながら側壁保護膜として機能さ
せる。
【0015】具体的には、マイナス10℃以下の低温
下、より好ましくはマイナス50℃以上マイナス20℃
以下の低温下で、例えば有機膜を塗布したダミーウェー
ハのエッチング処理を製品ウェーハのエッチング処理前
に行っておく。これにより、エッチングチャンバ内の内
壁や電極付近に炭素系堆積物を付着させることができ
る。
【0016】有機膜は、レジストやBARC(Bottom A
nti-Reflective Corting:反射防止膜)、あるいは有機
系層間絶縁膜といった半導体製造工程でよく用いられる
ものでよい。
【0017】その後、温度をマイナス10℃を越える、
好ましくは0℃以上20℃以下の基板温度で製品ウェー
ハのエッチング処理を行えば、エッチングチャンバの内
部に付着した炭素系堆積物から発生するカーボン系のガ
スが有機材料層の側壁に付着し、酸素活性種から側壁を
保護してパターン側壁の膜減りを減少させることができ
る。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。なお、本実施の形態におい
ても上述した従来例と同様に選択的シリル化によるTS
I技術を用いてレジストパターンの現像を行う例につい
て説明するが、図2のシリル化工程までは同一の内容で
あるので説明は省略する。
【0019】図3に示す酸素プラズマエッチングによる
レジストの現像工程は、例えば図10に示すエッチング
チャンバ10内で行う。エッチングチャンバ10には上
部電極13および下部電極14を備え、ガス導入孔11
から反応ガス(エッチングガス)を導入するとともに、
排気孔12からエッチングチャンバ10内を排気して所
定の真空度に維持する。基板Wは下部電極14の上に載
置され、下部電極14に高周波電源15を供給すること
により上部電極13と下部電極14との間に反応ガスの
プラズマを形成する。
【0020】そこで本実施の形態では、製品となる基板
Wのエッチング処理前に、有機膜としてレジストやBA
RC(反射防止膜)、あるいはTEOS等の有機系層間
絶縁膜を塗布したダミーウェーハをエッチングチャンバ
10内でエッチング処理することにより、エッチングチ
ャンバ10の内壁面や上部電極13に炭素系堆積物を付
着させる。このときの処理温度は、炭素系堆積物が堆積
し得る温度であるマイナス10℃以下であり、本実施の
形態ではマイナス50℃で行った。
【0021】次に、エッチングチャンバ10から上記ダ
ミーウェーハを除去し、図2に示すシリル化工程が終了
した基板Wを下部電極14上に載置し、酸素活性種を主
体とした酸素プラズマエッチングを行う(図3)。この
ときの処理条件は以下のとおりである。 露光:ArFステッパ(NA=0.55) レジスト:Microlithography Chemical Corp. 製、MX
−P7 エッチング(第1段階) 高周波電力:50W ガス流量:CHF3 /50sccm、O2 /25scc
m 基板温度:0℃ ガス圧力:666mPa 処理時間:2sec エッチング(第2段階) 高周波電力:60W ガス流量:O2 /50sccm 基板温度:0℃ ガス圧力:266mPa 処理時間:90sec
【0022】エッチングは2段階に分けて行っている。
最初のエッチングは、フッ素系(CHF3 )のガスを添
加し、基板Wの表面の露光部3の僅かにシリル化された
部分を取り去ることを目的としている(ブレークスルー
・エッチングと呼ばれる)。現実には、露光部3のシリ
ル化量がゼロではないため、フッ素系ガスを用いた最初
のブレークスルー・エッチングを行わないと、露光部3
にSi残渣が析出するためである。その後、ガスを酸素
のみに変えることにより、シリル化されていない部分の
レジスト2のみをエッチングすることができる。
【0023】以上のようにして基板W上のエッチング処
理を行ったときのレジストパターンの断面SEM写真を
図4から図6に示す。図4は線幅0.30μmの孤立ラ
インを、図5はラインアンドスペースが0.30μmの
パターンを、そして図6はラインアンドスペースが0.
20μmのパターンをそれぞれ示している。いずれもシ
リル化層直下のアンダーカットが抑制され、微小パター
ンが良好に形成されているのが確認できる。なお、図中
「15.0kV」は電子ビームの加速電圧を、「35.
0K」は倍率(すなわち35000倍)を示す。
【0024】なお、本例を含めて、基板温度20℃まで
の範囲で図示するようなパターン側壁の膜減りが減少し
た良好なレジストパターンを得ることができたのが確認
されている。
【0025】このように、低温下でダミーウェーハのエ
ッチング処理を行った後に、炭素系堆積物がガス化し得
るマイナス10℃を越える温度以上に基板温度を上昇さ
せることによって、ガス化した炭素系堆積物がレジスト
パターンの側壁に付着し、酸素活性種から側壁を保護す
る作用を行い、図4から図6に示したような良好な微細
レジストパターンを形成することができる。
【0026】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
【0027】例えば以上の実施の形態では、選択的シリ
ル化によるTSI技術でレジストパターンを形成するド
ライエッチング方法について説明したが、勿論、これに
限らず、多層レジスト法におけるドライエッチング法に
も、本発明は適用可能である。多層レジスト法は、下地
基板の表面段差を吸収するのに十分な厚い下層レジスト
と、下層レジストをエッチングする際の実質的なマスク
パターンを構成するための無機材料からなる薄い中間層
と、高解像度を達成するのに十分な薄い上層レジストと
を組み合わせて使用する方法であり、いわゆる3層レジ
スト法が該当する。
【0028】また、保護膜や層間膜として用いられるポ
リイミドのパターニングにも、本発明は適用可能であ
る。
【0029】
【発明の効果】以上述べたように、本発明のドライエッ
チング方法によれば、酸素活性種を主体とするエッチン
グにおいてエッチング異方性を得ることができ、パター
ン側壁の膜減りを減少させた微細なパターンを形成する
ことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態において適用したシリル化
レジストプロセスにおける露光工程を説明する基板の断
面模式図である。
【図2】同シリル化レジストプロセスにおける未露光部
分のシリル化工程を説明する基板の断面模式図である。
【図3】同シリル化レジストプロセスにおける酸素プラ
ズマエッチングによる現像工程を説明する基板の断面模
式図である。
【図4】図3に示したシリル化レジストプロセスにおけ
る現像工程を本発明のドライエッチング方法で行った線
幅0.30μmの孤立ラインレジストパターンの断面S
EM写真である。
【図5】図3に示したシリル化レジストプロセスにおけ
る現像工程を本発明のドライエッチング方法で行ったラ
インアンドスペース0.30μmのレジストパターンの
断面SEM写真である。
【図6】図3に示したシリル化レジストプロセスにおけ
る現像工程を本発明のドライエッチング方法で行ったラ
インアンドスペース0.20μmのレジストパターンの
断面SEM写真である。
【図7】図3に示したシリル化レジストプロセスにおけ
る現像工程を従来のドライエッチング方法で行った線幅
0.30μmの孤立ラインレジストパターンの断面SE
M写真である。
【図8】図3に示したシリル化レジストプロセスにおけ
る現像工程を従来のドライエッチング方法で行ったライ
ンアンドスペース0.30μmのレジストパターンの断
面SEM写真である。
【図9】図3に示したシリル化レジストプロセスにおけ
る現像工程を従来のドライエッチング方法で行ったライ
ンアンドスペース0.20μmのレジストパターンの断
面SEM写真である。
【図10】エッチングチャンバの構造の一例を示す断面
模式図である。
【符号の説明】
1…下地基板、2…レジスト、3…露光部、4…シリル
化層、5…SiO2 膜、10…エッチングチャンバ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 エッチングチャンバの内部に炭素系堆積
    物を付着させた状態で、 下地基板上に形成された有機材料層を、所定の形状にパ
    ターニングされた無機材料層をマスクとして、酸素活性
    種でエッチングすることを特徴とするドライエッチング
    方法。
  2. 【請求項2】 あらかじめ、マイナス10℃以下の温度
    下で有機膜のエッチング処理を行って前記炭素系堆積物
    を生成しておき、 マイナス10℃を越える基板温度で、前記有機材料層の
    エッチングを行うことを特徴とする請求項1に記載のド
    ライエッチング方法。
JP11129681A 1999-05-11 1999-05-11 ドライエッチング方法 Pending JP2000323452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11129681A JP2000323452A (ja) 1999-05-11 1999-05-11 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11129681A JP2000323452A (ja) 1999-05-11 1999-05-11 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JP2000323452A true JP2000323452A (ja) 2000-11-24

Family

ID=15015552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11129681A Pending JP2000323452A (ja) 1999-05-11 1999-05-11 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2000323452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849556B2 (en) 2002-09-27 2005-02-01 Oki Electric Industry Co., Ltd. Etching method, gate etching method, and method of manufacturing semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849556B2 (en) 2002-09-27 2005-02-01 Oki Electric Industry Co., Ltd. Etching method, gate etching method, and method of manufacturing semiconductor devices
US7291559B2 (en) 2002-09-27 2007-11-06 Oki Electric Industry Co., Ltd. Etching method, gate etching method, and method of manufacturing semiconductor devices

Similar Documents

Publication Publication Date Title
TWI424469B (zh) 微影雙重圖形成形方法
TWI338332B (en) Method for etching a molybdenum layer suitable for photomask fabrication
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
JP2009076661A (ja) 半導体装置の製造方法
JPWO2009096371A1 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JPH10199864A (ja) 反射防止膜のエッチング方法
JP2009027146A (ja) 介挿領域を有するスペーサマスクを用いた頻度の3倍化
KR100823847B1 (ko) 반도체 소자의 패턴 형성방법
US6811959B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JP2009520356A (ja) フォトリソグラフィ用基体の改善されたエッチング方法
KR20090124353A (ko) 반도체 소자의 패턴 형성 방법
KR19980021248A (ko) 반도체소자 미세패턴 형성방법
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH08227873A (ja) 半導体装置の製造方法
JP2674589B2 (ja) レジストパターンの形成方法
JP2000323452A (ja) ドライエッチング方法
JP2003179064A (ja) 配線パターンの形成方法
JPH10189731A (ja) コンタクトホール形成方法
JP2001092152A (ja) 半導体装置の製造方法
JP2004200659A (ja) 微細パターン形成方法
JP3627137B2 (ja) パターン形成方法
JPH0722396A (ja) ドライエッチング方法
JP3179068B2 (ja) パターン形成方法
JPH05142788A (ja) レジストパターンの形成方法