JP2000321550A

JP2000321550A - 液晶表示装置

Info

Publication number: JP2000321550A
Application number: JP11132664A
Authority: JP
Inventors: Takeshi Shimoyoshi; 健下吉; Tadao Masuda; 忠雄増田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-05-13
Filing date: 1999-05-13
Publication date: 2000-11-24

Abstract

(57)【要約】【課題】走査側ドライバに備わる駆動用ＩＣのうち非駆
動の駆動用ＩＣでの漏れ電流による電力損失を解消す
る。【解決手段】走査線２ａの駆動電圧を発生する電源回路
７と走査線２ａに駆動電圧を入力する走査側ドライバ２
との間にスイッチング回路６を設け、スイッチング回路
６により、２電位に周期的に変化するＤＦ信号に同期さ
せて電源回路７から走査側ドライバ２に正極性又は負極
性の駆動電圧を入力するように構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、単純マトリックス
型の液晶表示装置であって、走査側駆動用ＩＣの漏れ電
流を小さくすることにより消費電力を大幅に低減させた
ものに関する。

【０００２】

【従来の技術】従来の単純マトリックス型の液晶表示装
置（Liquid Crystal Display：ＬＣＤ）の基本構成のブ
ロック回路図を図５に示す。同図において、１は複数の
走査線２ａを設けたガラス等から成る第一の透明基板
と、複数の信号線３ａを設けたガラス等から成る第二の
透明基板とを有し、前記走査線２ａと信号線３ａとを対
向させかつ直交させた状態で液晶層を介して、第一の透
明基板と第二の透明基板とを接合した単純マトリックス
型の液晶パネルであり、２は走査線２ａを順次駆動する
走査側駆動回路（以下、走査側ドライバという）、３は
信号線３ａに走査パルスに同期して表示データを入力す
る信号側駆動回路（以下、信号側ドライバという）であ
る。

【０００３】また、４は液晶に常時直流電圧が印加され
ないように１フレーム（１描画期間）毎又は数走査期間
毎に液晶に印加する電圧の極性を反転させるＤＦ信号
（交流化信号）発生器、５は走査側ドライバ２及び信号
側ドライバ３に、ＣＰ（クロックパルス），階調データ
Ｄ０〜Ｄ７，ＬＯＡＤ信号，ＤＩＳＰ信号，ＦＲＡＭ信
号等の各種制御信号及び駆動信号を入力する液晶駆動用
パルス発生器、７は走査側ドライバ２の駆動電圧ＶＨ，
ＶＭ，ＶＬを発生する走査線駆動電圧用の電源回路、８
は信号側ドライバ３の駆動電圧Ｖ０，Ｖ１を発生する信
号線駆動電圧用の電源回路である。

【０００４】上記液晶駆動用パルス発生器５において、
一般に共通化されている、走査側ドライバ２のシフトク
ロックとしてのＬＯＡＤ信号と、信号側ドライバ３の出
力ラッチパルスとしてのＬＯＡＤ信号が分離され、各々
入力される。また、ＦＲＡＭ信号は、１フレームで一画
面の描画を行う際にその開始タイミングを規定するフレ
ーム信号、ＣＰ信号は、ＬＯＡＤ信号入力タインミング
及び信号側ドライバ３の表示データの取り込みタイミン
グを複数のクロックパルス毎に規定するクロックパル
ス、ＤＩＳＰ信号は、Ｈ（Ｈｉｇｈ）レベルとＬ（Ｌｏ
ｗ）レベルの２レベルに変化し得、Ｌレベルで走査線パ
ルスを非選択電位にする表示信号、Ｄ０〜Ｄ７は、例え
ば８ビットで各信号線３ａに入力する表示データの階調
等を規定する表示データである。

【０００５】このようなＬＣＤは基本的に以下のように
動作する。液晶の駆動方法としてはＡＰ（Alt Pleshko
）法が用いられており、液晶に直流電圧を常時印加し
ないように１フレーム（１描画期間）毎に又は数走査期
間毎に印加電圧の極性を反転させて駆動する。図６の交
流化制御信号１３に示すように、交流化制御信号１３の
極性反転に伴って、電源回路７から供給される液晶駆動
電圧はその極性を正極性と負極性に交互に反転させる。

【０００６】そして、ＶＨは正極性での走査線選択電圧
（駆動電圧）、ＶＬは負極性での走査線選択電圧、ＶＭ
は走査線非選択電圧（以下、非選択電圧ＶＭとする）で
ある。また、Ｖ０は正極性における信号線非選択電圧で
かつ負極性での信号線選択電圧、Ｖ１は負極性での信号
線非選択電圧でかつ正極性での信号線選択電圧である。
また、ＶＨ＞Ｖ０＞ＶＭ＞Ｖ１＞ＶＬの関係にあり、Ｖ
０−ＶＭ＝ＶＭ−Ｖ１，ＶＨ−ＶＭ＝ＶＭ−ＶＬであ
る。具体的には、ＶＭ＝１〜３Ｖ、ＶＨ＝１０〜４０
Ｖ、ＶＬ＝−１０〜−４０Ｖ、Ｖ１は一般に接地電位
（０電位）である。

【０００７】まず、図５のブロック回路図を用いて説明
すると、走査側ドライバ２は画面上側より走査線２ａを
一本ずつ順に走査し、走査線選択電圧ＶＨ，ＶＬ又は非
選択電圧ＶＭを各走査線２ａに入力する。信号側ドライ
バ３は、走査しようとする走査線２ａ上の画素の表示状
態に応じて、各信号線３ａに所定の信号線駆動電圧を印
加することにより、線順次駆動を行う。このとき、液晶
の交流化極性が正極性の時、走査側ドライバ２は走査す
る走査線２ａに対しては正極性の走査線選択電圧ＶＨを
印加し、残りの走査線２ａには非選択電圧ＶＭを印加す
る。また、信号側ドライバ３は、走査する走査線２ａ上
の画素のうちオン画素の信号線３ａについてはＶ１を、
オフ画素の信号線３ａには電圧Ｖ０を印加する。

【０００８】一方、液晶の交流化極性が負極性の時、走
査側ドライバ２は走査する走査線２ａに対しては負極性
の走査線選択電圧ＶＬを印加し、残りの走査線２ａには
非選択電圧ＶＭを印加する。また、信号側ドライバ３
は、走査する走査線２ａ上の画素のうちオン画素の信号
線３ａについてはＶ０を、オフ画素の信号線３ａには電
圧Ｖ１を印加する。

【０００９】次に、図６を用いてＬＣＤの制御信号及び
駆動波形について詳細に説明する。フレーム信号１１は
１フレームの開始タイミングを規定する信号であり、あ
るフレーム信号１１から次のフレーム信号１１までの期
間をフレーム期間１８といい、フレーム期間１８で一画
面の描画を終える。走査クロック信号（ＬＯＡＤ信号）
１２は、フレーム期間１８を走査線数又はそれ以上の数
で分割した制御信号であり、次のパルスまでの期間は一
走査あたりの走査期間１９である。交流化制御信号１３
は液晶に印加する駆動信号の極性をフレーム期間１８毎
に反転させ、液晶に直流電圧が印加されないように制御
する信号である。尚、同図ではフレーム期間１８毎に極
性を反転させているが、複数の走査線２ａ毎に交流化制
御を行う方法もあり、現状では複数の走査線２ａ毎に交
流化制御を行う方法が一般的である。また、２０はパル
ス幅制御信号（ＤＩＳＰ信号）であり、各走査期間１８
内において走査線駆動電圧（以下、走査線パルスとい
う）を制御するロジック信号である。即ち、ＤＩＳＰ信
号２０がＨレベルの時に走査線にはＶＨ又はＶＬが出力
され、Ｌレベルの時にはＶＭが出力される。

【００１０】また、走査側ドライバ２は、走査クロック
信号１２によってフレーム信号１１を取り込み、走査対
象の走査線２ａを順次シフトすることによって各走査線
２ａを一本ずつ順に走査し、走査線２ａに対し走査パル
スを入力する。ここで、信号線駆動電圧（以下、信号線
パルスという）１５はある信号線３ａ中央部の約１／３
が全黒表示の場合のもの、信号線パルス１６はある信号
線３ａ全体が全白表示の場合のものを示す。また、各画
素には信号線パルスと走査線パルスとの差分電圧が印加
されることになる。尚、上記信号線パルス１５，１６の
動作はノーマリーホワイトの液晶パネルに相当し、オフ
画素は白表示、オン画素は黒表示となる。ノーマリーブ
ラックの場合は逆になる。

【００１１】そして、上記走査側ドライバ２には数個〜
１０個程度の駆動用ＩＣが備わっており、各駆動用ＩＣ
にはアナログスイッチが設けられ、ＤＦ信号のＨ（Ｈｉ
ｇｈ）レベル／Ｌ（Ｌｏｗ）レベルの切り換わりに従っ
て前記アナログスイッチが切り換えられ、各駆動用ＩＣ
から走査線２ａに対してＶＨ，ＶＬのいずれかが出力さ
れる。例えば、ＤＦ信号がＬレベルの場合電圧ＶＨが、
Ｈレベルの場合電圧ＶＬが走査線２ａに印加される。

【００１２】

【発明が解決しようとする課題】しかしながら、図５に
示すように、走査対象の一走査線２ａを実際に駆動する
駆動用ＩＣは１個であり、かつＶＨ，ＶＬのいずれかが
入力されれば良いのに対し、走査側ドライバ２内の各駆
動用ＩＣの入力端子にはＶＨ，ＶＬが常時入力された状
態にある。即ち、ＤＦ信号がＬレベルの時走査線２ａへ
の印加電圧はＶＨでありＶＬは使用されず、駆動用ＩＣ
にＶＬを入力する必要はない。また、ＤＦ信号がＨレベ
ルの時走査線２ａへの印加電圧はＶＬでありＶＨは使用
されず、駆動用ＩＣにＶＨを入力する必要はない。その
ため、非駆動の駆動用ＩＣでの漏れ電流による電力損失
が大きく、この電力損失は駆動用ＩＣの数、ＶＨ，ＶＬ
が入力される端子数が増えるほど大きくなる。尚、走査
対象ではない走査線２ａには、非選択電位ＶＭが選択的
に入力される。

【００１３】従って、本発明は上記事情に鑑みて完成さ
れてものであり、その目的は、走査側ドライバに備わる
駆動用ＩＣのうち非駆動の駆動用ＩＣでの漏れ電流によ
る電力損失を解消し、ＬＣＤ全体での消費電力を大幅に
低減させることである。

【００１４】

【課題を解決するための手段】本発明の液晶表示装置
は、複数の走査線を設けた第一の透明基板と複数の信号
線を設けた第二の透明基板とを有し、前記走査線と信号
線とを対向させかつ交差させた状態で液晶層を介して、
第一の透明基板と第二の透明基板とを接合して成り、２
電位に周期的に変化する交流化信号に伴って駆動する単
純マトリックス型の液晶表示装置であって、前記走査線
の駆動電圧を発生する電源回路と前記走査線に駆動電圧
を入力する駆動回路との間にスイッチング回路を設け、
該スイッチング回路により、前記交流化信号に同期させ
て電源回路から駆動回路に正極性又は負極性の駆動電圧
を入力させることを特徴とする。

【００１５】本発明は、上記構成により、走査側ドライ
バに備わる駆動用ＩＣのうち非駆動の駆動用ＩＣでの漏
れ電流による電力損失を解消し、ＬＣＤ全体での消費電
力が大幅に低減する。

【００１６】

【発明の実施の形態】本発明のＬＣＤについて以下に説
明する。本発明のＬＣＤのセルの基本構成は特に図示す
るものではないが、複数の走査線を設けたガラス等から
成る第一の透明基板と、複数の信号線を設けたガラス等
から成る第二の透明基板とを有し、前記走査線と信号線
とを対向させかつ交差（直交）させた状態で液晶層を介
して、第一の透明基板と第二の透明基板とを接合して成
り、２電位に周期的に変化する交流化信号に伴って駆動
する単純マトリックス型のものであり、ＳＴＮ（SuperT
wisted Nematic ）型，ＴＮ（Twisted Nematic ）型，
強誘電性液晶型，反強誘電性液晶型，双安定性液晶型等
の種々の単純マトリックス型のＬＣＤが相当する。

【００１７】そして、図１は本発明のＬＣＤの基本構成
のブロック回路図、図２は本発明のスイッチング回路で
あって、走査線駆動電圧発生用の電源回路７の正極性の
駆動電圧ＶＨと走査側ドライバの駆動用ＩＣ入力端子間
を電気的に導通又は切断するスイッチング回路６ａの回
路図、図３は本発明のスイッチング回路であって、電源
回路７の負極性の駆動電圧ＶＬと走査側ドライバの駆動
用ＩＣ入力端子間を電気的に導通又は切断するスイッチ
ング回路６ｂの回路図である。尚、図１において、ＬＣ
Ｄの主要部は図５のものと同様であり、同一符号を付し
た部位についてはその説明を省略する。

【００１８】前記スイッチング回路６ａ及びスイッチン
グ回路６ｂは、図１のスイッチング回路６に内蔵されて
あり、図２のスイッチング回路６ａは電源回路７の正極
性の駆動電圧ＶＨ出力端子（同図の電源Ｈ側）と駆動用
ＩＣのＶＨ入力端子との間に設けられる。スイッチング
回路６ａにおいて、トランジスタＴＲ２のエミッタとコ
レクタが導通状態の時、つまりＴＲ２がオン状態の時に
駆動電圧ＶＨ出力端子と駆動用ＩＣのＶＨ入力端子が電
気的に導通接続され、逆にＴＲ２のエミッタとコレクタ
が非導通状態の時、つまりＴＲ２がオフ状態の時に駆動
電圧ＶＨ出力端子と駆動用ＩＣのＶＨ入力端子は電気的
に切断される。

【００１９】また、図３のスイッチング回路６ｂは電源
回路７の負極性の駆動電圧ＶＬ出力端子（同図の電源Ｌ
側）と駆動用ＩＣのＶＬ入力端子との間に設けられる。
トランジスタＴＲ４のエミッタとコレクタが導通状態の
時、つまりＴＲ４がオン状態の時に駆動電圧ＶＬ出力端
子と駆動用ＩＣのＶＬ入力端子が電気的に導通接続さ
れ、逆にＴＲ４のエミッタとコレクタが非導通状態の
時、つまりＴＲ４がオフ状態の時に駆動電圧ＶＬ出力端
子と駆動用ＩＣのＶＬ入力端子は電気的に切断される。

【００２０】尚、図２及び図３において、バイアス抵抗
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８、コ
ンデンサＣ１，Ｃ２は、ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ
４のスイッチング動作を良好に行わせるためのものであ
る。

【００２１】そして、上記ＴＲ２はＴＲ１の動作に追従
し、ＴＲ４はＴＲ３の動作に追従して動作するが、以下
にこれらの動作の詳細について説明する。図２〜図４に
示すように、スイッチング回路６ａのＴＲ１のスイッチ
動作を制御する信号をＤＦＨ信号、スイッチング回路６
ｂのＴＲ３のスイッチ動作を制御する信号をＤＦＬ信号
とする。スイッチング回路６ａにおいて、ＤＦＨ信号が
Ｈレベルの時にはＴＲ１はオン状態になり、それに従い
ＴＲ２もオン状態になり、電源Ｈと駆動用ＩＣのＶＨ入
力端子とが電気的に導通し接続する。一方、ＤＦＨ信号
がＬレベルの時にはＴＲ１はオフ状態になり、それに従
いＴＲ２もオフ状態になり、電源Ｈと駆動用ＩＣのＶＨ
入力端子とが電気的に切断される。

【００２２】また、スイッチング回路６ｂにおいて、Ｄ
ＦＬ信号がＨレベルの時にはＴＲ３はオフ状態になり、
それに従いＴＲ４もオフ状態になり、電源Ｌと駆動用Ｉ
ＣのＶＬ入力端子とが電気的に切断される。一方、ＤＦ
Ｌ信号がＬレベルの時にはＴＲ３はオン状態になり、そ
れに従いＴＲ４もオン状態になり、電源Ｌと駆動用ＩＣ
のＶＬ入力端子とが電気的に導通し接続される。

【００２３】ＤＦＨ信号及びＤＦＬ信号のＨレベル／Ｌ
レベルのタイミングについては、図４に示す如く、Ｖ
Ｈ，ＶＬの両方が駆動用ＩＣに入力されない期間が発生
しないように、ＤＦＨ信号がオンになる期間とＤＦＬ信
号がオンになる期間とを重複させるのが良い。

【００２４】これについて、以下に詳細に説明する。本
実施形態では、スイッチング回路６ａ，６ｂに同期させ
る２電位に周期的に変化するＤＦ信号（交流化信号）を
用い、ＤＦ信号がＬレベルの時には駆動用ＩＣの出力端
子からＶＨが出力され、ＤＦ信号がＨレベルの時には電
圧ＶＬが入力されるので、理論的にはＶＨはＤＦ信号が
Ｌレベルの時のみ、ＶＬはＤＦ信号がＨレベルの時のみ
駆動用ＩＣに入力されていれば良い。しかしながら、実
際にはＤＦ信号，ＤＦＨ信号，ＤＦＬ信号は、図４に示
すような理想的な矩形波ではなく、その切り換わり時に
波形が鈍りスイッチ動作に遅延時間が存在する。従っ
て、スイッチング回路６ａ，６ｂのスイッチ動作をＤＦ
信号のタイミングに合わせて行うと、ＶＨ，ＶＬの入力
が遅れることになり、液晶パネルの表示が乱れたものに
なる。

【００２５】上記の理由から、ＶＨについては、ＤＦ信
号がＨレベルからＬレベルに切り換わる直前からＤＦ信
号がＬレベルからＨレベルに切り換わった直後まで、駆
動用ＩＣにＶＨが入力されている必要がある。よって、
ＤＦＨ信号はＤＦ信号がＨレベルからＬレベルに切り換
わる直前にＨレベルに、ＤＦ信号がＬレベルからＨレベ
ルに切り換わった直後にＤＦＨ信号をＬレベルに切り換
えることが好ましい。

【００２６】一方、ＶＬについては、ＤＦ信号がＬレベ
ルからＨレベルに切り換わる直前からＤＦ信号がＨレベ
ルからＬレベルに切り換わった直後まで、駆動用ＩＣに
ＶＬが入力されている必要がある。よって、ＤＦＬ信号
はＤＦ信号がＬレベルからＨレベルに切り換わる直前に
Ｌレベルに、ＤＦ信号がＨレベルからＬレベルに切り換
わった直後にＤＦＬ信号をＨレベルに切り換えることが
好ましい。

【００２７】尚、図４において、ｔ１，ｔ２，ｔ３，ｔ
４は上記波形鈍りを考慮した期間であり、スイッチング
回路６ａ，６ｂの過渡期間以上の長さがあれば良い。

【００２８】また、本発明において、ＤＦ信号は図６に
示すように１フレーム期間毎に反転させる以外に、１走
査期間毎、数走査期間毎、又は１０走査期間毎に反転さ
せても良い。更に、スイッチング回路６ａ，６ｂに同期
させる２電位に周期的に変化する交流化信号に代えて、
ＤＦ信号発生器４と別個の新たな駆動回路を設けその駆
動回路でＤＦ信号と同期して２電位に周期的に変化する
信号を発生させても構わない。

【００２９】かくして、本発明は、走査側ドライバに備
わる駆動用ＩＣのうち非駆動の駆動用ＩＣでの漏れ電流
による電力損失を解消し、ＬＣＤ全体での消費電力が大
幅に低減するという作用効果を有する。

【００３０】例えば、走査側ドライバに対しＶＨ，ＶＬ
のいずれかのみが導通し入力されるので、走査側ドライ
バにおける漏れ電流は従来に比してほぼ半減する。ま
た、数個〜１０個ある駆動用ＩＣのうち駆動中のものは
１個であり、駆動中のＩＣにのみＶＨ，ＶＬのいずれか
一方を導通し入力させることもでき、その場合走査側ド
ライバにおける漏れ電流は従来に比してほぼ１／ｎ
（ｎ：駆動用ＩＣの数）になる。

【００３１】尚、本発明は上記の実施形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更は何等差し支えない。

【００３２】

【実施例】本発明の実施例について以下に説明する。

【００３３】（実施例）図１〜図３のＬＣＤを以下のよ
うに構成した。液晶パネル１のサイズは１２．１イン
チ、画素数８００×６００＝２４００００ドット、カラ
ー（ＲＧＢ）表示、走査側ドライバ２の駆動用ＩＣは５
個とした。尚、駆動用ＩＣの出力側の駆動については、
非駆動のものはＶＭを出力し、駆動状態のものはＶＨ又
はＶＬを出力するものであり従来と変わらないが、本実
施例では駆動用ＩＣの入力端子にかかる電圧を制御する
ものである。

【００３４】そして、ＤＩＳＰ信号がＬレベルで走査線
が非選択電位ＶＭにある場合に、スイッチング回路６の
電源回路７側のＶＬラインの電流を測定したところ０．
８８１ｍＡであり、ＶＬは３０．０Ｖであった。同値の
電流がＶＨラインにも流れており、走査側ドライバ２に
対しＶＨ又はＶＬを入力させることにより、従来に比し
て走査ドライバ２における漏れ電流による損失は約１／
２になる。よって、上記ＶＬラインについてのみ着目す
れば良く、ＶＬラインで測定した分が削減されることに
なる。即ち、図１の如く構成することで、走査側ドライ
バ２での損失の削減は、０．８８１×３０．０＝２６．
４ｍＷであった。

【００３５】また、前記走査線駆動電圧ＶＬはロジック
電圧レベルＶDDからＤＣ（直流）−ＤＣ変換し昇圧して
生成するが、ＶDDレベルに換算した損失削減効果につい
て以下に示す。上記０．８８１ｍＡの漏れ電流がある場
合に、ＬＣＤ全体でのＩDD（ＶDD＝３．３ＶでのＶDDラ
インの電流）は１８９ｍＡであった。これに対し、スイ
ッチング回路６によりＶＨ又はＶＬのいずれかを入力さ
せた場合、ＩDDは２３３ｍＡであった。よって、ＶDDレ
ベルでは２３３−１８９＝４４ｍＡに相当し、４４×
３．３＝１４５ｍＷの消費電力損失を削減できた。これ
は、２３３×３．３＝７６９ｍＷに対し１９％程度の大
幅な削減効果となった。

【００３６】

【発明の効果】本発明は、走査線の駆動電圧を発生する
電源回路と走査線に駆動電圧を入力する駆動回路との間
にスイッチング回路を設け、スイッチング回路により、
２電位に周期的に変化する交流化信号に同期させて電源
回路から駆動回路に正極性又は負極性の駆動電圧を入力
させることにより、走査側ドライバに備わる駆動用ＩＣ
のうち非駆動の駆動用ＩＣでの漏れ電流による電力損失
を解消し、ＬＣＤ全体での消費電力が大幅に低減され
る。

【図面の簡単な説明】

【図１】本発明のＬＣＤの基本構成のブロック回路図で
ある。

【図２】本発明の正極性の駆動電圧ＶＨ入力用のスイッ
チング回路６ａの回路図である。

【図３】本発明の負極性の駆動電圧ＶＬ入力用のスイッ
チング回路６ｂの回路図である。

【図４】本発明のスイッチング回路の制御信号のタイミ
ングチャートである。

【図５】従来のＬＣＤの基本構成のブロック回路図であ
る。

【図６】従来のＬＣＤの各種駆動波形及び制御信号のタ
イミングチャートである。

【符号の説明】

１：液晶パネル２：走査側ドライバ２ａ：走査線３：信号側ドライバ３ａ：信号線４：ＤＦ信号発生器５：液晶駆動用パルス発生器６：スイッチング回路７：走査線の駆動電圧を発生する電源回路８：信号線の駆動電圧を発生する電源回路

フロントページの続きＦターム(参考） 2H093 NA06 NA33 NA43 NB12 NC03 NC10 ND39 5C006 AA22 AC27 AC28 AF44 AF71 BB12 BC03 BC12 BF31 BF37 FA36 FA47 5C080 AA10 BB05 CC03 DD26 EE30 FF12 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】複数の走査線を設けた第一の透明基板と複
数の信号線を設けた第二の透明基板とを有し、前記走査
線と信号線とを対向させかつ交差させた状態で液晶層を
介して、第一の透明基板と第二の透明基板とを接合して
成り、２電位に周期的に変化する交流化信号に伴って駆
動する単純マトリックス型の液晶表示装置であって、前
記走査線の駆動電圧を発生する電源回路と前記走査線に
駆動電圧を入力する駆動回路との間にスイッチング回路
を設け、該スイッチング回路により、前記交流化信号に
同期させて電源回路から駆動回路に正極性又は負極性の
駆動電圧を入力させることを特徴とする液晶表示装置。