JP3258082B2 - 液晶表示装置およびその走査用集積回路 - Google Patents
液晶表示装置およびその走査用集積回路Info
- Publication number
- JP3258082B2 JP3258082B2 JP24012892A JP24012892A JP3258082B2 JP 3258082 B2 JP3258082 B2 JP 3258082B2 JP 24012892 A JP24012892 A JP 24012892A JP 24012892 A JP24012892 A JP 24012892A JP 3258082 B2 JP3258082 B2 JP 3258082B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- scanning
- mode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置並びにこ
れに用いる走査電極駆動用集積回路に関する。
れに用いる走査電極駆動用集積回路に関する。
【０００２】
【従来の技術】現在液晶表示装置（ＬＣＤ）は携帯用パ
ーソナルコンピュータ、ＴＶ等、多くの分野で使われつ
つある。それに伴ってＬＣＤ走査用集積回路（ＴＰＧ−
ＩＣ）の開発も重要になってきている。図１０は従来の
ＴＰＧ−ＩＣの入出力信号の一例である。クロック信号
６０２とリセット信号６０３はＴＰＧ−ＩＣ６０１内部
のカウンターまたはシフトレジスタのためのクロック信
号とリセット信号として入力される。また、選択された
出力１信号６０６〜出力２４０信号６１４を順次出力す
る。この動作を更に分かり易く説明するために図１１に
タイミングチャートを示す。リセット信号６０３を基準
にして、クロック信号６０２に同期して出力１信号６０
６から出力２４０信号６１４まで順次出力していく。こ
の動作を繰り返して続けることにより、ＬＣＤを走査す
ることが出来る。なお、図１１における出力波形は実際
にはＬＣＤの劣化を防ぐための交流駆動のための波形と
なっているが、図中では簡単のため省略してある。
ーソナルコンピュータ、ＴＶ等、多くの分野で使われつ
つある。それに伴ってＬＣＤ走査用集積回路（ＴＰＧ−
ＩＣ）の開発も重要になってきている。図１０は従来の
ＴＰＧ−ＩＣの入出力信号の一例である。クロック信号
６０２とリセット信号６０３はＴＰＧ−ＩＣ６０１内部
のカウンターまたはシフトレジスタのためのクロック信
号とリセット信号として入力される。また、選択された
出力１信号６０６〜出力２４０信号６１４を順次出力す
る。この動作を更に分かり易く説明するために図１１に
タイミングチャートを示す。リセット信号６０３を基準
にして、クロック信号６０２に同期して出力１信号６０
６から出力２４０信号６１４まで順次出力していく。こ
の動作を繰り返して続けることにより、ＬＣＤを走査す
ることが出来る。なお、図１１における出力波形は実際
にはＬＣＤの劣化を防ぐための交流駆動のための波形と
なっているが、図中では簡単のため省略してある。
【０００３】
【発明が解決しようとする課題】上記したような従来の
ＬＣＤ走査用集積回路では表示データのいかんにかかわ
らずＬＣＤドライバーの駆動領域は同じであり、不必要
な消費電力を必要とする。
ＬＣＤ走査用集積回路では表示データのいかんにかかわ
らずＬＣＤドライバーの駆動領域は同じであり、不必要
な消費電力を必要とする。
【０００４】本発明はこの問題を解決し、低電力でしか
も見やすい液晶表示装置を提供するとともに、この目的
を達成するために好適な、表示目的に応じて表示品質を
自在に調節できる液晶表示装置用走査用集積回路を提供
する事にある。
も見やすい液晶表示装置を提供するとともに、この目的
を達成するために好適な、表示目的に応じて表示品質を
自在に調節できる液晶表示装置用走査用集積回路を提供
する事にある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明が用いる手段は、複数の走査電極を有する液
晶表示装置に於いて、その走査電極の総数よりも少ない
数の走査電極に係る表示範囲にのみ有意な表示を行う場
合に於いて、該有意な表示に係る走査電極以外の走査電
極には走査信号を供給しない事であり、またこの手段を
容易に実施するために、液晶表示装置の走査用集積回路
に於いて、１以上のモード信号の状態に基づいて、複数
の走査電極用出力端に対し、走査信号を出力する範囲を
設定可能とし、該範囲以外の走査電極用出力端には走査
信号を出力しないようにすることである。
に、本発明が用いる手段は、複数の走査電極を有する液
晶表示装置に於いて、その走査電極の総数よりも少ない
数の走査電極に係る表示範囲にのみ有意な表示を行う場
合に於いて、該有意な表示に係る走査電極以外の走査電
極には走査信号を供給しない事であり、またこの手段を
容易に実施するために、液晶表示装置の走査用集積回路
に於いて、１以上のモード信号の状態に基づいて、複数
の走査電極用出力端に対し、走査信号を出力する範囲を
設定可能とし、該範囲以外の走査電極用出力端には走査
信号を出力しないようにすることである。
【０００６】
【作用】例えば、通常ＶＧＡパネルと称される６４０Ｘ
４８０画素の液晶表示素子上にＣＧＡと称される６４０
Ｘ２００の表示モードによる表示を表示した場合、表示
の必要がない残りの２８０行も走査している事になる。
もし、ＬＣＤデータの状態によってＬＣＤスキャンの分
割数を減少させることができれば、従来の表示品質を高
めると同時に表示システムの消費電力も低減することが
できる。本発明はモード信号入力部から、表示すべき状
態に応じたモード信号を入力し、このモード信号に従っ
て、表示範囲選択回路で表示範囲を設定し、時分割数を
決める。表示範囲が狭い場合は、分割数を下げることに
よりドライバーの駆動周波数を下げることができ、更に
駆動電圧を下げる事ができるので消費電力が少なくな
る。単純マトリクス方式のＬＣＤ駆動において分割数を
下げるとコントラストを上げる事ができる。
４８０画素の液晶表示素子上にＣＧＡと称される６４０
Ｘ２００の表示モードによる表示を表示した場合、表示
の必要がない残りの２８０行も走査している事になる。
もし、ＬＣＤデータの状態によってＬＣＤスキャンの分
割数を減少させることができれば、従来の表示品質を高
めると同時に表示システムの消費電力も低減することが
できる。本発明はモード信号入力部から、表示すべき状
態に応じたモード信号を入力し、このモード信号に従っ
て、表示範囲選択回路で表示範囲を設定し、時分割数を
決める。表示範囲が狭い場合は、分割数を下げることに
よりドライバーの駆動周波数を下げることができ、更に
駆動電圧を下げる事ができるので消費電力が少なくな
る。単純マトリクス方式のＬＣＤ駆動において分割数を
下げるとコントラストを上げる事ができる。
【０００７】
【実施例】図１は本発明に基づくＬＣＤ走査用集積回路
と入出力信号を示す図である。ここでクロック信号１０
２はＬＣＤ走査のための基本クロック信号で、通常１０
〜２０ＫＨｚである。リセット信号１０３はＬＣＤ走査
の基準となる垂直同期信号に相当するリセット信号であ
り、通常７０〜９０Ｈｚである。モード０信号１０４と
モード１信号１０５は、図示してないが新ＴＰＧ−ＩＣ
１０１のモード信号入力部に入力する。モード０信号１
０４とモード１信号１０５が共にロウレベルの時は出力
１信号１０６から出力２４０信号１１４まで順次出力さ
れる。モード０信号１０４がハイレベルでモード１信号
１０５がロウレベルの時は出力１信号１０６から出力２
００信号１１２まで順次出力される。モード０信号１０
４がロウレベルでモード１信号１０５がハイレベルの時
は出力４１信号１０９から出力２４０信号１１４まで順
次出力される。ここで、各出力信号を出力するか否かの
制御は、図示してないが新ＴＰＧ−ＩＣ１０１に設けた
走査範囲設定回路で行う。
と入出力信号を示す図である。ここでクロック信号１０
２はＬＣＤ走査のための基本クロック信号で、通常１０
〜２０ＫＨｚである。リセット信号１０３はＬＣＤ走査
の基準となる垂直同期信号に相当するリセット信号であ
り、通常７０〜９０Ｈｚである。モード０信号１０４と
モード１信号１０５は、図示してないが新ＴＰＧ−ＩＣ
１０１のモード信号入力部に入力する。モード０信号１
０４とモード１信号１０５が共にロウレベルの時は出力
１信号１０６から出力２４０信号１１４まで順次出力さ
れる。モード０信号１０４がハイレベルでモード１信号
１０５がロウレベルの時は出力１信号１０６から出力２
００信号１１２まで順次出力される。モード０信号１０
４がロウレベルでモード１信号１０５がハイレベルの時
は出力４１信号１０９から出力２４０信号１１４まで順
次出力される。ここで、各出力信号を出力するか否かの
制御は、図示してないが新ＴＰＧ−ＩＣ１０１に設けた
走査範囲設定回路で行う。
【０００８】図２から図４は本発明に基づくタイミング
チャートを示す。図２はモード０信号１０４とモード１
信号１０５が共にロウレベルの場合であり、リセット信
号１０３を基準にクロック信号１０２に同期して出力１
信号１０６から出力２４０信号１１４まで順次出力す
る。図３はモード０信号１０４がハイレベルでモード１
信号１０５がロウレベルの場合であり、リセット信号１
０３を基準にクロック信号１０２に同期して出力１信号
１０６から出力２００信号１１２まで順次出力する。こ
の場合は出力２０１番目の出力信号である２０１信号か
ら出力２４０信号１１４までは出力されない。図４はモ
ード０信号１０４がロウレベルでモード１信号１０５が
ハイレベルの場合であり、リセット信号１０３を基準に
クロック信号１０２に同期して出力４１信号１０９から
出力２４０信号１１４まで順次出力する。この場合は出
力１信号１０６から４０番目の出力信号である出力４０
信号までは出力されない。なお、図２から図４における
出力波形は実際にはＬＣＤの劣化を防ぐための交流駆動
のための波形となっているが、図中では簡単のため省略
した。
チャートを示す。図２はモード０信号１０４とモード１
信号１０５が共にロウレベルの場合であり、リセット信
号１０３を基準にクロック信号１０２に同期して出力１
信号１０６から出力２４０信号１１４まで順次出力す
る。図３はモード０信号１０４がハイレベルでモード１
信号１０５がロウレベルの場合であり、リセット信号１
０３を基準にクロック信号１０２に同期して出力１信号
１０６から出力２００信号１１２まで順次出力する。こ
の場合は出力２０１番目の出力信号である２０１信号か
ら出力２４０信号１１４までは出力されない。図４はモ
ード０信号１０４がロウレベルでモード１信号１０５が
ハイレベルの場合であり、リセット信号１０３を基準に
クロック信号１０２に同期して出力４１信号１０９から
出力２４０信号１１４まで順次出力する。この場合は出
力１信号１０６から４０番目の出力信号である出力４０
信号までは出力されない。なお、図２から図４における
出力波形は実際にはＬＣＤの劣化を防ぐための交流駆動
のための波形となっているが、図中では簡単のため省略
した。
【０００９】図５は本発明に基づくＬＣＤ走査用集積回
路内部の回路ブロック図を示す。Ｘカウンタ回路３０１
はリセット信号１０３を基準としクロック信号１０２を
基本クロック信号とするカウンタ回路であり、４０カウ
ントごとにＹクロック信号３０３を出力する。Ｙカウン
タ回路３０２はＹクロック信号３０３を基本クロック信
号とし、リセット信号１０３をリセット信号とするカウ
ンタ回路であり、モード０信号１０４とモード１信号１
０５は、Ｙカウンタ回路３０２のカウント開始の初期状
態とカウントの終了状態を決める。ストップ信号である
ＣＫＳ信号３１５はリセット信号１０３によってロウレ
ベルになり、Ｙカウンタ回路３０２がモード０信号１０
４とモード１信号１０５によって決められるカウント終
了状態になるとハイレベルになる。すなわち、Ｘカウン
タ回路３０１をリセットしＸデータバス３０４を全てロ
ウレベルとする。
路内部の回路ブロック図を示す。Ｘカウンタ回路３０１
はリセット信号１０３を基準としクロック信号１０２を
基本クロック信号とするカウンタ回路であり、４０カウ
ントごとにＹクロック信号３０３を出力する。Ｙカウン
タ回路３０２はＹクロック信号３０３を基本クロック信
号とし、リセット信号１０３をリセット信号とするカウ
ンタ回路であり、モード０信号１０４とモード１信号１
０５は、Ｙカウンタ回路３０２のカウント開始の初期状
態とカウントの終了状態を決める。ストップ信号である
ＣＫＳ信号３１５はリセット信号１０３によってロウレ
ベルになり、Ｙカウンタ回路３０２がモード０信号１０
４とモード１信号１０５によって決められるカウント終
了状態になるとハイレベルになる。すなわち、Ｘカウン
タ回路３０１をリセットしＸデータバス３０４を全てロ
ウレベルとする。
【００１０】Ｘデータバス３０４はＸカウンタ回路３０
１による１〜４０番目のカウントに応じた出力データバ
スであり、Ｙデータバス３０５はＹカウンタ回路３０２
による１〜６番目のカウントに応じた出力データバスで
ある。ただし、Ｙデータバスはモード０信号１０４、モ
ード１信号１０５により指定された範囲の出力線しか使
用しない。すなわち、例えばモード０信号１０４がロウ
レベルでモード１信号１０５がハイレベルの場合、２〜
６番目までの出力線しか使用しない。デコーダ１回路３
０６〜デコーダ２４０回路３０８はＸデータバス３０４
とＹデータバス３０５のＡＮＤである。ドライバ１回路
３１２〜ドライバ２４０回路３１４はそれぞれデコーダ
１回路３０６〜デコーダ２４０回路３０８の結果である
ドライブ１信号３０９〜ドライブ２４０信号３１１を受
けて高出力の出力１信号１０６〜出力２４０信号１１４
を可能にするための回路である。
１による１〜４０番目のカウントに応じた出力データバ
スであり、Ｙデータバス３０５はＹカウンタ回路３０２
による１〜６番目のカウントに応じた出力データバスで
ある。ただし、Ｙデータバスはモード０信号１０４、モ
ード１信号１０５により指定された範囲の出力線しか使
用しない。すなわち、例えばモード０信号１０４がロウ
レベルでモード１信号１０５がハイレベルの場合、２〜
６番目までの出力線しか使用しない。デコーダ１回路３
０６〜デコーダ２４０回路３０８はＸデータバス３０４
とＹデータバス３０５のＡＮＤである。ドライバ１回路
３１２〜ドライバ２４０回路３１４はそれぞれデコーダ
１回路３０６〜デコーダ２４０回路３０８の結果である
ドライブ１信号３０９〜ドライブ２４０信号３１１を受
けて高出力の出力１信号１０６〜出力２４０信号１１４
を可能にするための回路である。
【００１１】図６は本発明の中心となるＹカウント回路
の詳細回路図である。図中ＤＦ１回路４０１〜ＤＦ４回
路４０４は通常のフリップフロップ回路であり、各フリ
ップフロップのＣはクロック入力端子を示し、Ｄはデー
タ信号入力端子、Ｒはリセット入力端子、Ｓはセット入
力端子を示す。ＤＦ１回路４０１〜ＤＦ３回路４０３の
クロック入力端子ＣにはＹクロック３０３が入力してお
り、リセット信号１０３は各フリップフロップのＲまた
はＳ端子に直接または間接に入っている。また、モード
０信号１０４、モード１信号１０５はモード入力回路を
構成するゲート回路に入っている。
の詳細回路図である。図中ＤＦ１回路４０１〜ＤＦ４回
路４０４は通常のフリップフロップ回路であり、各フリ
ップフロップのＣはクロック入力端子を示し、Ｄはデー
タ信号入力端子、Ｒはリセット入力端子、Ｓはセット入
力端子を示す。ＤＦ１回路４０１〜ＤＦ３回路４０３の
クロック入力端子ＣにはＹクロック３０３が入力してお
り、リセット信号１０３は各フリップフロップのＲまた
はＳ端子に直接または間接に入っている。また、モード
０信号１０４、モード１信号１０５はモード入力回路を
構成するゲート回路に入っている。
【００１２】クロック入力の立ち上がりでデータ信号を
Ｑから出力する。Ｓがハイレベルの場合Ｑは必ずハイレ
ベルとなり、Ｒがハイレベルの場合Ｑは必ずロウレベル
となる。ＱＢはＱの反転信号である。Ｙ０信号４１１は
ＱＢ１信号４０６とＱＢ３信号４１０のＡＮＤであり、
Ｙ１信号４１２はＱ１信号４０５とＱＢ２信号４０８の
ＡＮＤであり、Ｙ２信号４１３はＱ２信号４０７とＱＢ
３信号４１０のＡＮＤであり、Ｙ３信号４１４はＱ１信
号４０５とＱ３信号４０９のＡＮＤであり、Ｙ４信号４
１５はＱＢ１信号４０６とＱ２信号４０７のＡＮＤであ
り、Ｙ５信号４１６はＱ３信号４０９とＱＢ２信号４０
８のＡＮＤである。また、ＤＦ４回路４０４からは、Ｃ
ＫＳ信号３１５が出力される。
Ｑから出力する。Ｓがハイレベルの場合Ｑは必ずハイレ
ベルとなり、Ｒがハイレベルの場合Ｑは必ずロウレベル
となる。ＱＢはＱの反転信号である。Ｙ０信号４１１は
ＱＢ１信号４０６とＱＢ３信号４１０のＡＮＤであり、
Ｙ１信号４１２はＱ１信号４０５とＱＢ２信号４０８の
ＡＮＤであり、Ｙ２信号４１３はＱ２信号４０７とＱＢ
３信号４１０のＡＮＤであり、Ｙ３信号４１４はＱ１信
号４０５とＱ３信号４０９のＡＮＤであり、Ｙ４信号４
１５はＱＢ１信号４０６とＱ２信号４０７のＡＮＤであ
り、Ｙ５信号４１６はＱ３信号４０９とＱＢ２信号４０
８のＡＮＤである。また、ＤＦ４回路４０４からは、Ｃ
ＫＳ信号３１５が出力される。
【００１３】図７から図９はそれぞれのモードに対応す
るタイミングチャートを示す。図７はモード０信号１０
４がロウレベルでモード１信号１０５がロウレベルであ
る場合のタイミングチャートであり、出力１信号１０６
から出力２４０信号１１４まで順次出力する場合に相当
する。この場合、ＤＦ１回路の出力であるＱ１信号４０
５〜ＤＦ３回路の出力であるＱ３信号４０９は以下の通
り動作する。 （１）Ｑ１信号４０５はリセット信号１０３がハイレベ
ルの時でロウレベルになり、次のＹクロック信号３０３
の立ち上がりでハイレベルになる。 （２）Ｑ２信号４０７はＱ１信号４０５がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がりでロ
ウレベルからハイレベルになる。 （３）Ｑ３信号４０９はＱ２信号４０７がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がりでロ
ウレベルからハイレベルになる。 （４）Ｑ１信号４０５はＱ３信号４０９がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる （５）Ｑ２信号４０７はＱ１信号４０５がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。 （６）Ｑ３信号４０９はＱ２信号４０７がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。Ｙ０信号〜Ｙ５信号は
順次選択される。ＣＫＳ信号３１５はリセット信号１０
３でロウレベルとなり、ＱＢ３信号の立ち上がりでハイ
レベルとなる。ＣＫＳ信号がハイレベルの時はＸデータ
バス３０４内のデータ線は全てロウレベルになる。
るタイミングチャートを示す。図７はモード０信号１０
４がロウレベルでモード１信号１０５がロウレベルであ
る場合のタイミングチャートであり、出力１信号１０６
から出力２４０信号１１４まで順次出力する場合に相当
する。この場合、ＤＦ１回路の出力であるＱ１信号４０
５〜ＤＦ３回路の出力であるＱ３信号４０９は以下の通
り動作する。 （１）Ｑ１信号４０５はリセット信号１０３がハイレベ
ルの時でロウレベルになり、次のＹクロック信号３０３
の立ち上がりでハイレベルになる。 （２）Ｑ２信号４０７はＱ１信号４０５がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がりでロ
ウレベルからハイレベルになる。 （３）Ｑ３信号４０９はＱ２信号４０７がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がりでロ
ウレベルからハイレベルになる。 （４）Ｑ１信号４０５はＱ３信号４０９がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる （５）Ｑ２信号４０７はＱ１信号４０５がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。 （６）Ｑ３信号４０９はＱ２信号４０７がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。Ｙ０信号〜Ｙ５信号は
順次選択される。ＣＫＳ信号３１５はリセット信号１０
３でロウレベルとなり、ＱＢ３信号の立ち上がりでハイ
レベルとなる。ＣＫＳ信号がハイレベルの時はＸデータ
バス３０４内のデータ線は全てロウレベルになる。
【００１４】図８はモード０信号１０４がハイレベルで
モード１信号１０５がロウレベルである場合のタイミン
グチャートであり、出力１信号１０６から出力２００信
号１１２まで順次出力し２０１番目の出力信号である出
力２０１信号から出力２４０信号１１４まで出力されな
い場合に相当する。Ｑ１信号４０５〜Ｑ３信号４０９の
動作はモード０信号１０４がロウレベルでモード１信号
１０５がロウレベルである場合のタイミングチャートと
同じであるが、ＣＫＳ信号がハイレベルの時はＸバス内
のデータ線は全てロウレベルになる。
モード１信号１０５がロウレベルである場合のタイミン
グチャートであり、出力１信号１０６から出力２００信
号１１２まで順次出力し２０１番目の出力信号である出
力２０１信号から出力２４０信号１１４まで出力されな
い場合に相当する。Ｑ１信号４０５〜Ｑ３信号４０９の
動作はモード０信号１０４がロウレベルでモード１信号
１０５がロウレベルである場合のタイミングチャートと
同じであるが、ＣＫＳ信号がハイレベルの時はＸバス内
のデータ線は全てロウレベルになる。
【００１５】図９はモード０信号１０４がロウレベルで
モード１信号１０５がハイレベルである場合のタイミン
グチャートであり、出力４１信号１０９から出力２４０
信号１１４まで順次出力し出力１信号１０６から４０番
目の出力信号である出力４０信号まで出力されない場合
に相当する。ＤＦ１回路の出力であるＱ１信号４０５〜
ＤＦ３回路の出力であるＱ３信号４０９は以下の通り動
作する。 （１）Ｑ１信号４０５はリセット信号１０３がハイレベ
ルの時ハイレベルになる。 （２）Ｑ２信号４０７はＱ１信号４０５がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がりでロ
ウレベルからハイレベルになる。 （３）Ｑ３信号４０９はＱ２信号４０７がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がり０信
号〜Ｙ５信号は順次選択される。 （４）Ｑ１信号４０５はＱ３信号４０９がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる （５）Ｑ２信号４０７はＱ１信号４０５がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。 （６）Ｑ３信号４０９はＱ２信号４０７がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。ＣＫＳ信号３１５はリ
セット信号１０３でロウレベルとなり、ＱＢ３信号４１
０の立ち上がりでハイレベルとなる。ＣＫＳ信号３１５
がハイレベルの時はＸデータバス３０４内のデータ線は
全てロウレベルになる。
モード１信号１０５がハイレベルである場合のタイミン
グチャートであり、出力４１信号１０９から出力２４０
信号１１４まで順次出力し出力１信号１０６から４０番
目の出力信号である出力４０信号まで出力されない場合
に相当する。ＤＦ１回路の出力であるＱ１信号４０５〜
ＤＦ３回路の出力であるＱ３信号４０９は以下の通り動
作する。 （１）Ｑ１信号４０５はリセット信号１０３がハイレベ
ルの時ハイレベルになる。 （２）Ｑ２信号４０７はＱ１信号４０５がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がりでロ
ウレベルからハイレベルになる。 （３）Ｑ３信号４０９はＱ２信号４０７がハイレベルに
なった後、次のＹクロック信号３０３の立ち上がり０信
号〜Ｙ５信号は順次選択される。 （４）Ｑ１信号４０５はＱ３信号４０９がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる （５）Ｑ２信号４０７はＱ１信号４０５がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。 （６）Ｑ３信号４０９はＱ２信号４０７がロウレベルに
なった後、次のＹクロック信号３０３の立ち上がりでハ
イレベルからロウレベルになる。ＣＫＳ信号３１５はリ
セット信号１０３でロウレベルとなり、ＱＢ３信号４１
０の立ち上がりでハイレベルとなる。ＣＫＳ信号３１５
がハイレベルの時はＸデータバス３０４内のデータ線は
全てロウレベルになる。
【００１６】
【発明の効果】本発明によれば、必要のない走査電極に
対しては走査信号を供給しないので、表示領域が狭い範
囲でよい場合は、表示システムを低電力化でき、また分
割数が低下する事により画質の向上を図る事が出来る。
対しては走査信号を供給しないので、表示領域が狭い範
囲でよい場合は、表示システムを低電力化でき、また分
割数が低下する事により画質の向上を図る事が出来る。
【図１】本発明に基づくＬＣＤ走査用集積回路入出力図
である。
である。
【図２】本発明に基づくＬＣＤ走査用集積回路のタイミ
ングチャート図である。
ングチャート図である。
【図３】本発明に基づくＬＣＤ走査用集積回路のタイミ
ングチャート図である。
ングチャート図である。
【図４】本発明に基づくＬＣＤ走査用集積回路のタイミ
ングチャート図である。
ングチャート図である。
【図５】本発明に基づくＬＣＤ走査用集積回路の回路ブ
ロック図である。
ロック図である。
【図６】本発明に基づくＹカウント回路図である。
【図７】本発明に基づくＹカウント回路タイミングチャ
ート図である。
ート図である。
【図８】本発明に基づくＹカウント回路タイミングチャ
ート図である。
ート図である。
【図９】本発明に基づくＹカウント回路タイミングチャ
ート図である。
ート図である。
【図１０】従来のＬＣＤ走査用集積回路入出力図であ
る。
る。
【図１１】従来のＬＣＤ走査用集積回路のタイミングチ
ャート図である。
ャート図である。
１０１ 新ＴＰＧ−ＩＣ １０２ クロック信号 １０３ リセット信号 １０４ モード０信号 １０５ モード１信号 １０６ 出力１信号 ３０１ Ｘカウンタ回路 ３０２ Ｙカウンタ回路 ４０１ ＤＦ１回路 ４０５ Ｑ１信号 ４１１ Ｙ０信号
Claims (2)
- 【請求項１】 複数の走査電極を有する液晶表示装置に
於いて、その走査電極の総数よりも少ない数の走査電極
に係る表示範囲にのみ有意な表示を行う場合に於いて、
該有意な表示に係る走査電極以外の走査電極には走査信
号を供給しない事を特徴とする液晶表示装置。 - 【請求項２】 １以上のモード信号の状態に基づいて、
複数の走査電極用出力端に対し、走査信号を出力する範
囲を設定可能とし、該範囲以外の走査電極用出力端には
走査信号を出力しないように構成したことを特徴とする
液晶表示装置の走査用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24012892A JP3258082B2 (ja) | 1992-08-18 | 1992-08-18 | 液晶表示装置およびその走査用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24012892A JP3258082B2 (ja) | 1992-08-18 | 1992-08-18 | 液晶表示装置およびその走査用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06195041A JPH06195041A (ja) | 1994-07-15 |
| JP3258082B2 true JP3258082B2 (ja) | 2002-02-18 |
Family
ID=17054918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24012892A Expired - Fee Related JP3258082B2 (ja) | 1992-08-18 | 1992-08-18 | 液晶表示装置およびその走査用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258082B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522319B1 (en) | 1998-02-09 | 2003-02-18 | Seiko Epson Corporation | Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device |
| JP2002268609A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
-
1992
- 1992-08-18 JP JP24012892A patent/JP3258082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06195041A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100426365C (zh) | 扫描驱动电路、显示装置、电光装置及扫描驱动方法 | |
| JP3743503B2 (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
| US20010033278A1 (en) | Display device driving circuit, driving method of display device, and image display device | |
| KR100613325B1 (ko) | 구동 장치 및 표시 모듈 | |
| KR100602761B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| CN100407257C (zh) | 帧速率控制器 | |
| EP1618546A2 (en) | Display system with frame buffer and power saving sequence | |
| KR20130039077A (ko) | 표시 장치 | |
| JP2000181414A (ja) | 表示駆動装置 | |
| JP2006078765A (ja) | 液晶表示装置及び液晶表示装置の駆動制御方法 | |
| JPH0915560A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| JPH08278769A (ja) | マイクロコンピュータ | |
| JP3258082B2 (ja) | 液晶表示装置およびその走査用集積回路 | |
| JP4754064B2 (ja) | 表示装置の駆動方法 | |
| JP2000148098A (ja) | 液晶ディスプレーの周辺回路 | |
| JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 | |
| JP2001296829A (ja) | 平面表示装置 | |
| JP3400082B2 (ja) | 液晶表示装置 | |
| JP2604750Y2 (ja) | 表示駆動装置 | |
| TWI798987B (zh) | 膽固醇液晶顯示器裝置及清除畫面時降低湧浪電流的控制方法 | |
| JP2002287112A (ja) | 液晶ディスプレイ及びその駆動方法 | |
| JP2003005152A (ja) | 液晶表示装置 | |
| JP2000321550A (ja) | 液晶表示装置 | |
| KR20040039870A (ko) | 액정표시장치의 구동회로 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |