JP2000315122A

JP2000315122A - タイマ回路及びタイムアウト通知方法

Info

Publication number: JP2000315122A
Application number: JP11125598A
Authority: JP
Inventors: Osamu Sakakibara; 修榊原
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1999-05-06
Filing date: 1999-05-06
Publication date: 2000-11-14

Abstract

(57)【要約】【課題】長時間のタイマ値を設定することができ、且
つ複数の時間のタイマ値を設定することができるタイマ
回路及びタイムアウト通知方法を提供する。【解決手段】ハードウェアタイマ３は、クロック発生
回路ＣＧ１から入力される計数クロック１０１により計
数動作を回帰的に行い、ハードウェアタイマ計数値１０
５、ハードウェアタイマ計数値更新信号１０４、及びＲ
ＣＯ信号１１１を減算周期可変回路９へ出力する。減算
周期可変回路９は、ハードウェアタイマ３からのＲＣＯ
信号１１１、及びプログラム１０から設定される減算周
期マスク範囲に基づいて、ハードウェアタイマ計数値１
０５とハードウェアタイマ計数値更新信号１０４をマス
クする。減算回路４は、減算周期可変回路９から入力さ
れるハードウェアタイマ計数値１０５、及びハードウェ
アタイマ計数値更新信号１０４により、タイマレジスタ
群６に格納されているソフトウェアタイマ計数値につい
て減算処理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵのプログラ
ム動作に必要なタイムベースを発生するタイマ回路及び
タイムアウト通知方法に関する。

【０００２】

【従来の技術】従来、マルチインターバルタイマ回路
は、一般的にタイマ設定値の単位時間（タイマインター
バル）が単一のハードウェアタイマを複数個使用し、各
ハードウェアタイマにタイマレジスタ、減算回路、ファ
ームウェア（プログラム）を組み合わせる事により、マ
ルチインターバルタイマ機能を実現していた。

【０００３】このマルチインターバルタイマ機能を有す
る従来のタイマ回路について、図１３を参照して説明す
る。

【０００４】タイマ回路１は、システム起動後、制御回
路２により各構成回路が初期化される。

【０００５】これによりハードウェアタイマ３は、計数
可能状態となり、クロック発生回路ＣＧ１からの計数ク
ロック１０１を受領することにより、ハードウェアタイ
マ計数値１０５を加算していく。

【０００６】ここでハードウェアタイマ計数値１０５の
遷移を説明すると、初期値は”０”であり、計数値の種
類がｍ個とすると、最大の計数値は（ｍ−１）となる。

【０００７】例えば、ｍ＝５の場合、計数値は０、１、
２、３、４の５種類となり、最大値は４となる。ハード
ウェアタイマ計数値１０５が最大値（ｍ−１）の場合、
次の計数クロック１０１をハードウェアタイマ３が受領
した場合、ハードウェアタイマ計数値１０５は初期値で
ある”０”に回帰される。

【０００８】このハードウェアタイマ計数値１０５が”
０”に回帰された後、ハードウェアタイマ３が計数クロ
ック１０１を受領すると、ハードウェアタイマ計数値１
０５は、ハードウェアタイマ３によって、”０”から
（ｍ−１）までの加算と、”０”への回帰が繰り返され
る。

【０００９】このような遷移をするハードウェアタイマ
計数値１０５とタイマレジスタアドレス１１０とは一対
一で対応しており、減算回路４は、入力されるハードウ
ェアタイマ計数値１０５を、タイマレジスタアドレス１
１０として認識して、所定の処理を実行する。

【００１０】すなわち、ハードウェアタイマ計数値１０
５の種類の数とタイマレジスタ群６の持つタイマレジス
タ１００の数とは一致し、ハードウェアタイマ計数値１
０５が”０”の場合は、減算回路４が参照するタイマレ
ジスタ１００のアドレスの値は”０”＝“００００（ｈ
ｅｘ）”となる。

【００１１】ハードウェアタイマ計数値１０５を更新す
る時間幅、すなわち、計数クロック１０１の一周期をタ
イマインターバルという。この時間が短いほど、ソフト
ウェアタイマのタイムアウト時間を細かく設定すること
が可能になる。

【００１２】また、ハードウェアタイマ３によるハード
ウェアタイマ計数値１０５の計数処理が行われて、この
計数値が一巡する時間を減算周期という。この時間（減
算周期）がソフトウェアタイマの設定時間の最小値とな
り、この設定時間が長いほど、余分なプログラム関与に
よる操作無しに長時間のソフトウェアタイマのタイムア
ウト設定が可能となる。

【００１３】上述したことを式に表わすと、以下のよう
になる。減算周期＝（タイマインターバル）×（タイマレジスタ数）＝１マイクロ秒×１０００個＝１ミリ秒

【００１４】減算回路４は、ハードウェアタイマ３から
のハードウェアタイマ計数値更新信号１０４を処理の起
動信号として認識すると共に、ハードウェアタイマ計数
値１０５が更新された場合に、該更新値に対応したタイ
マレジスタ１００を参照し、所定の処理を行う。

【００１５】ここで、更新されたハードウェアタイマ計
数値１０５に基づく、減算回路４による所定の処理につ
いて説明する。

【００１６】減算回路４は、［処理１］タイマレジスタバス調停回路７を介して、タ
イマレジスタ１００に格納されているソフトウェアタイ
マ計数値を読み出す。

【００１７】［処理２］また、ソフトウェアタイマ計数
値を減算する。

【００１８】［処理３］更に、減算した結果と”０”と
を比較する。

【００１９】［処理４］上記処理（３）において、減算
結果が”０”の場合、減算回路４は、割り込み要求発生
回路５及びハードウェアタイマ３へ、レベル“Ｈ”のタ
イムアウト検出信号１０６を送出し、同時に、割り込み
要求発生回路５へセット信号１０７を送出する。

【００２０】セット信号１０７を受信した割り込み要求
発生回路５は、制御回路２へ割り込み信号１０８を送出
する。

【００２１】“Ｈ”レベルのタイムアウト検出信号は、
ＣＰＵバス１０３を介してハードウェアタイマ３へ入力
される。このタイムアウト検出信号を受信したハードウ
ェアタイマ３においては、図示しないＣＰＵインタフェ
ース（以下、ＣＰＵＩ／Ｆという）がハードウェアタイ
マ計数値１０５を保持する。

【００２２】その後、減算回路４内の図示しない動作タ
イミング信号発生回路が、制御回路２からの割り込み解
除信号を受信すると、減算回路４は、後述する処理
（６）に移行する。

【００２３】［処理５］上記処理（３）において減算結
果が”０”でない場合、減算回路４は、割り込み要求発
生回路５及びハードウェアタイマ３内のＣＰＵＩ／Ｆ
（図示せず）へ、レベルが“Ｈ”から“Ｌ”に変化した
タイムアウト検出信号１０６を送出すると共に、これと
同時に、割り込み要求発生回路５へセット信号１０７を
送出する。

【００２４】その後、減算回路４は、減算した結果を、
タイマレジスタバス調停回路７を介してタイマレジスタ
１００に格納する。

【００２５】［処理６］再び、ハードウェアタイマ計数
値更新信号１０４が到来するまで待機状態に遷移する。

【００２６】割り込み要求発生回路５は、上記処理
（４）において減算回路４からのタイムアウト検出信号
１０６を受信すると、以下の処理を行う。

【００２７】すなわち、［処理１］割り込み要求発生回
路５は、減算回路４からのセット信号１０７に従って、
タイムアウト検出信号１０６を取り込んで保持すると同
時に、割り込み信号１０８を制御回路２に送出する。

【００２８】この場合、レベルが“Ｌ”から“Ｈ”に変
化した割り込み信号の場合には、制御回路２への割り込
み信号１０８が要求状態となる。一方、“Ｌ”レベルの
割り込み信号の場合は、制御回路２への割り込み信号１
０８は変化しないので、割り込み処理の非要求状態とな
る。

【００２９】［処理２］“Ｈ”レベルの割り込み信号を
受信した制御回路２は、割り込み要求発生回路５に対し
て割り込み信号１０８をリセットするためのリセット信
号１０７を送出する。このリセット信号１０７を受信し
た割り込み要求発生回路５は、割り込み信号１０８をリ
セットする。

【００３０】［処理３］割り込み要求発生回路５は、再
び、減算回路４からのタイムアウト検出信号１０６を受
領するまで、待機状態に遷移する。

【００３１】割り込み信号１０８を受領する制御回路２
においては、制御回路２で動作するプログラムは、割り
込み信号１０８が到来すると、減算回路４内のＣＰＵＩ
／Ｆ（図示せず）を参照し、タイムアウトしたソフトウ
ェアタイマを特定し、該ソフトウェアタイマに規定した
処理を実行すると同時に、そのソフトウェアタイマに対
応したタイマレジスタ１００に、新たなソフトウェアタ
イマ計数値の初期値を格納する。

【００３２】また、制御回路２で動作するプログラム
は、上記の動作に関わり無く、必要に応じて任意にタイ
マレジスタ１００内のソフトウェアタイマ計数値を読み
出すと共に、ソフトウェアタイマ計数値を変更すること
が可能である。

【００３３】タイマレジスタバス調停回路７は、制御回
路２で動作するプログラム、及び減算回路４による、タ
イマレジスタ１００に対するソフトウェアタイマ計数値
の参照及び格納処理を、円滑に誤り無く行うためのもの
である。

【００３４】例えば、制御回路２で動作するプログラム
と減算回路４とがそれぞれ独自のタイミングで、ソフト
ウェアタイマ計数値の参照及び格納を実施する為に、同
時に、同一のタイマレジスタ１００にアクセスするとい
うことが、その動作シーケンス上、起こり得る。

【００３５】このような競合状態においては、タイマレ
ジスタバス調停回路７は、一方の回路に処理を待機さ
せ、もう一方の回路の処理を優先実行させる。優先実行
させた方の処理が終了すると、タイマレジスタバス調停
回路７は待機させた回路に処理の実行再開を指示する。

【００３６】従来は、上述した様なタイマ回路を複数
個、システム内に実装する事により、マルチタイムイン
ターバルタイマを実現していた。

【００３７】しかし、近年、システム機能の増加、他の
システムとの連携強化、時分割方式によるデータ処理、
ＤＳＰ（ Digital Signal Processor ）等のデータ処理
専用プロセッサなどの導入により、より多くのタイマを
システムに実装することが要求されている。また、一方
では、省電力化、回路規模の小型化、プログラム制御の
簡略化、及び各回路間の動作の同期化という、相反する
要求も生じている。

【００３８】このような要求に応えるべくシステムとし
ては、特開平２−１１３３６３号公報に開示されたもの
が知られている。この公報に開示されたシステムは、Ｄ
ＳＰ等のデータ処理専用プロセッサを導入した際の時分
割方式によるデータ処理時の各回路間の動作の同期化に
応えるようにしたものである。

【００３９】すなわち、複数のプロセッサを使用するシ
ステムにおいて、タイムスライス実行制御部を設けるこ
とにより、処理を行うプロセッサを識別すると共に、識
別した各プロセッサに対応したタイムスライスインター
バル値を、タイムスライスインターバル値記憶域に設定
することにより、同一のタイムインターバルを、各処理
及びプロセッサに対応して設定可能にしている。

【００４０】

【発明が解決しようとする課題】しかしながら、上記従
来のタイマ回路においては、以下のような問題点があっ
た。

【００４１】第１の問題は、タイマ回路の設定時間を細
かくする、すなわち計数クロックの周期（タイマインタ
ーバル）を早くすると、減算周期が早くなってしまうこ
とになり、システム仕様が要求する長時間のタイマを設
定することができない、といいう点である。これは、タ
イマインターバルとタイマレジスタ数との積が減算周期
という固定した関係を持っていることによるものであ
る。

【００４２】第２の問題は、ソフトウェアタイマ数を加
減する、すなわちタイマレジスタの数を変更すると、減
算周期が変化してしまい、システム仕様が要求するタイ
マを設定することができない、という点である。これ
も、タイマインターバルとタイマレジスタ数との積が減
算周期という固定した関係を持っていることによるもの
である。

【００４３】第３の問題は、システムが要求するタイマ
設定値の範囲と、タイマ回路に設定可能なタイマ設定値
の範囲とが整合しない場合が発生する、という点であ
る。

【００４４】すなわち、タイマ回路において設定可能な
タイマ設定値の範囲は、減算周期自体の時間からタイマ
レジスタのカウント数の最大値までである。しかし、シ
ステムが要求するタイマ設定値が、その最大値を超える
長時間を示す値の場合には、タイマ回路においては、タ
イマ設定することができない。

【００４５】これも、タイマインターバルとタイマレジ
スタ数との積が減算周期という固定した関係を持ってい
ることによるものである。

【００４６】そこで、本発明の目的は、長時間のタイマ
値を設定することができ、且つ複数の時間のタイマ値を
設定することができるタイマ回路及びタイムアウト通知
方法を提供することにある。

【００４７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係るタイマ回路は、一定周期
のクロックをリセット状態から予め設定される最大値ま
で回帰的に計数し、該計数したクロック計数値を出力す
る計数手段と、予め設定されるタイマ計数値を記憶する
記憶手段と、前記計数手段から出力されるクロック計数
値を受領し、該クロック計数値の受領タイミングに従っ
て前記記憶手段へアクセスし、前記記憶手段に記憶され
ているタイマ計数値について一定値を減算し更新する処
理手段と、予め設定される一定期間中、前記記憶手段へ
はアクセスは実施しないよう前記処理手段を制御する制
御手段と、前記記憶手段に記憶されているタイマ計数値
が、予め設定される計数値に達したときにタイムアウト
である旨を外部に通知する通知手段と、を備えることを
特徴とする。

【００４８】上記タイマ回路では、制御手段は、予め設
定される一定期間中においては、記憶手段へはアクセス
は実施しないよう処理手段を制御するようにしているの
で、処理手段によって、記憶手段に記憶されているタイ
マ計数値については、一定値の減算処理は実行されな
い。

【００４９】このため、予め設定される一定期間中（処
理手段によるアクセスが行われない期間中）、減算処理
が行われない分、タイマ計数値が予め設定される計数値
（例えば値「０」）に達するまでに長い時間を要するこ
とになり、タイムアウト時間を延期（遅延）させること
ができる。すなわち、長時間のタイマ値を設定すること
ができる。

【００５０】また上記第１の観点に係るタイマ回路にお
いて、前記記憶手段は、予め設定されるタイマ計数値を
記憶する記憶領域であって、前記計数手段によりクロッ
クが計数される最大値までの各クロック計数値のうち、
互いに値の異なる少なくとも２つのクロック計数値に対
応する第１及び第２のアドレスで示される２つの記憶領
域を、備え、前記処理手段は、前記計数手段からの前記
第１及び第２のアドレスに対応するクロック計数値を受
領したときは、該クロック計数値の受領タイミングに従
って、当該クロック計数値に対応するアドレスで示され
る記憶領域へアクセスし、当該記憶領域に記憶されてい
るタイマ計数値について一定値を減算し更新する更新手
段、を備え、前記制御手段は、予め設定される一定期間
中、前記記憶手段の２つの記憶領域のうちの、予め設定
される１つの記憶領域へはアクセスは実施しないよう前
記更新手段を制御する手段、を備え、前記通知手段は、
前記第１のアドレスで示される記憶領域に記憶されてい
るタイマ計数値が、予め設定される計数値に達したとき
にタイムアウトである旨を外部に通知すると共に、前記
第２のアドレスで示される記憶領域に記憶されているタ
イマ計数値が、予め設定される計数値に達したときにタ
イムアウトである旨を外部に通知する手段、を備える、
ことを特徴とする。

【００５１】上記タイマでは、制御手段は、予め設定さ
れる一定期間中においては、予め設定される１つの記憶
領域（例えば、第１のアドレスで示される記憶手段）へ
はアクセスは実施しないよう処理手段を制御するように
しているので、処理手段によって、例えば、第１のアド
レスで示される記憶手段に記憶されているタイマ計数値
については、一定値の減算処理は実行されない。

【００５２】このため、予め設定される一定期間中（処
理手段によるアクセスが行われない期間中）、第１のア
ドレスで示される記憶手段に記憶されているタイマ計数
値については、減算処理が行われない分、タイマ計数値
が予め設定される計数値（例えば値「０」）に達するま
でに、長い時間を要することになり、よってタイムアウ
ト時間を延期（遅延）させることができる。

【００５３】従って、第１のアドレスで示される記憶手
段に記憶されているタイマ計数値が計数値「０」に達す
るまでの時間（すなわち、タイマ値）は、第２のアドレ
スで示される記憶手段に記憶されているタイマ計数値が
計数値「０」に達するまでの時間（すなわち、タイマ
値）よりも、長いことになる。

【００５４】また上記第１の観点に係るタイマ回路にお
いて、前記記憶手段は、予め設定されるタイマ計数値を
格納する格納領域であって、前記計数手段によりクロッ
クが計数される最大値までの各クロック計数値にそれぞ
れ対応し連続する複数のアドレスで示される複数の格納
領域、を備え、前記処理手段は、前記計数手段からのク
ロック計数値を受領し、該クロック計数値の受領タイミ
ングに従って、当該クロック計数値に対応するアドレス
で示される格納領域へアクセスし、当該格納領域に格納
されているタイマ計数値について一定値を減算し更新す
る更新手段、を備え、前記制御手段は、予め設定される
一定期間中、前記記憶手段における複数の格納領域のう
ちの、予め設定され連続する複数のアドレスで示される
複数の格納領域へは、アクセスは実施しないよう前記更
新手段を制御する手段、を備え、前記通知手段は、予め
設定され連続する複数のアドレスで示される複数の格納
領域に格納されているタイマ計数値全てが、予め設定さ
れる計数値に達したときにタイムアウトである旨を外部
に通知すると共に、予め設定され連続する複数のアドレ
スで示される複数の格納領域以外の格納領域に格納され
ているタイマ計数値全てが、予め設定される計数値に達
したときにタイムアウトである旨を外部に通知する手
段、を備える、ことを特徴とする。

【００５５】この場合、制御手段は、予め設定される一
定期間中においては、予め設定され連続する複数のアド
レスで示される複数の格納領域へはアクセスは実施しな
いよう処理手段を制御するようにしているので、処理手
段によって、予め設定され連続する複数のアドレスで示
される複数の格納領域に格納されているタイマ計数値に
ついては、一定値の減算処理は実行されない。

【００５６】このため、予め設定される一定期間中（処
理手段によるアクセスが行われない期間中）、予め設定
され連続する複数のアドレスで示される複数の格納領域
に格納されているタイマ計数値については、減算処理が
行われない分、タイマ計数値が予め設定される計数値
（例えば値「０」）に達するまでに、長い時間を要する
ことになり、よってタイムアウト時間を延期（遅延）さ
せることができる。

【００５７】また、予め設定される一定期間中、アクセ
スが実施されない記憶領域のタイマ計数値と、予め定さ
れる一定期間に関係なくアクセスが実施される記憶領域
のタイマ計数値とは、予め設定される計数値（例えば値
「０」）に達するまでに要する時間が異なる。

【００５８】従って、長時間のタイマ値を設定すること
ができると共に、複数の時間のタイマ値を設定すること
ができる。

【００５９】また上記第１の観点に係るタイマ回路にお
いて、前記記憶手段は、予め設定されるタイマ計数値を
格納する格納領域であって、前記計数手段によりクロッ
クが計数される最大値までの各クロック計数値のうち
の、任意の複数のクロック計数値にそれぞれ対応し互い
に値の異なる複数のアドレスで示される複数の格納領
域、を備え、前記処理手段は、前記計数手段からの前記
複数のアドレスに対応するクロック計数値を受領したと
きは、該クロック計数値の受領タイミングに従って、当
該クロック計数値に対応するアドレスで示される格納領
域へアクセスし、当該格納領域に格納されているタイマ
計数値について一定値を減算し更新する更新手段、を備
え、前記制御手段は、予め設定される一定期間中、前記
記憶手段における複数の格納領域のうちの、予め設定さ
れる複数の格納領域へは、アクセスは実施しないよう前
記更新手段を制御する手段、を備え、前記通知手段は、
前記予め設定される複数の格納領域に格納されているタ
イマ計数値が、予め設定される計数値に達したときにタ
イムアウトである旨を外部に通知すると共に、前記予め
設定される複数の格納領域以外の格納領域に格納されて
いるタイマ計数値が、予め設定される計数値に達したと
きにタイムアウトである旨を外部に通知する手段、を備
える、ことを特徴とする。

【００６０】この場合、制御手段は、予め設定される一
定期間中においては、予め設定される複数の格納領域
（任意の複数のアドレスで示される複数の格納領域）へ
はアクセスは実施しないよう処理手段を制御するように
しているので、処理手段によって、予め設定される複数
の格納領域に格納されているタイマ計数値については、
一定値の減算処理は実行されない。

【００６１】このため、予め設定される一定期間中（処
理手段によるアクセスが行われない期間中）、予め設定
され複数の格納領域に格納されているタイマ計数値につ
いては、減算処理が行われない分、タイマ計数値が予め
設定される計数値（例えば値「０」）に達するまでに、
長い時間を要することになり、よってタイムアウト時間
を延期（遅延）させることができる。

【００６２】また、予め設定される一定期間中、アクセ
スが実施されない記憶領域のタイマ計数値と、予め定さ
れる一定期間に関係なくアクセスが実施される記憶領域
のタイマ計数値とは、予め設定される計数値（例えば値
「０」）に達するまでに要する時間が異なる。

【００６３】従って、長時間のタイマ値を設定すること
ができると共に、複数の時間のタイマ値を設定すること
ができる。

【００６４】また上記第１の観点に係るタイマ回路にお
いて、前記計数手段は、前記クロックを計数したクロッ
ク計数値、クロック計数値がカウントアップされたこと
を示す更新信号、及びカウントアップされたクロック計
数値が最大値に達したことを示すキャリーアウト信号を
出力する出力手段、を備え、前記処理手段は、前記出力
手段から出力される更新信号及びクロック計数値を受領
し、該更新信号の受領タイミングに従って、当該クロッ
ク計数値に対応するアドレスで示される格納領域へアク
セスし、当該格納領域に格納されているタイマ計数値に
ついて一定値を減算し更新する更新処理手段、を備え、
前記制御手段は、前記出力手段から出力されるキャリー
アウト信号を計数する信号計数手段と、前記信号計数手
段により計数された計数結果に基づいて、前記予め設定
される一定期間中、前記予め設定される複数の格納領域
へは、アクセスは実施しないよう前記更新処理手段を制
御する手段と、を備える、ことを特徴とする。

【００６５】このタイマ回路では、処理手段において
は、更新処理手段は、更新信号の受領タイミングに従っ
て、クロック計数値に対応するアドレスで示される格納
領域に格納されているタイマ計数値について一定値を減
算し更新する。

【００６６】また、制御手段においては、信号計数手段
は、出力手段から出力されるキャリーアウト信号を計数
し、制御する手段は、信号計数手段によるキャリーアウ
ト信号の計数結果に基づいて、予め設定される一定期間
中、予め設定される複数の格納領域へは、アクセスは実
施しないよう更新処理手段を制御する。

【００６７】このため、キャリーアウト信号の計数結果
に基づいて、予め設定される一定期間中（更新処理手段
によるアクセスが行われない期間中）、予め設定される
複数の格納領域に格納されているタイマ計数値について
は、減算処理が行われない分、タイマ計数値が予め設定
される計数値（例えば値「０」）に達するまでに、長い
時間を要することになり、よってタイムアウト時間を延
期（遅延）させることができる。

【００６８】また、上記制御手段は、前記信号計数手段
により計数された計数値と予め設定される設定値とが一
致するか否かを判断する判断手段と、前記判断手段によ
る判断結果に応じて、前記出力手段から出力されるクロ
ック計数値のうちの、前記予め設定される一定期間中、
前記予め設定される複数の格納領域を示すアドレスに対
応するクロック計数値については、前記更新処理手段へ
供給させない供給不許可手段と、を備えるようにしても
良い。

【００６９】また、上記供給不許可手段は、前記判断手
段により計数値と設定値とが一致したと判断された場合
には、前記予め設定される複数の格納領域を示すアドレ
スに対応するクロック計数値については、マスク処理を
施して、前記更新処理手段へ供給させないマスク手段、
を備えるようにしても良い。

【００７０】この場合、制御手段においては、供給不許
可手段は、キャリーアウト信号の計数結果と予め設定さ
れる設定値とが一致する場合には、予め設定される一定
期間中、予め設定される複数の格納領域を示すアドレス
に対応するクロック計数値については、マスク手段によ
って、マスク処理を施して、更新処理手段へ供給させな
いようにしている。

【００７１】このため、処理手段によって、予め設定さ
れる一定期間中においては、予め設定される複数の格納
領域（任意の複数のアドレスで示される複数の格納領
域）へはアクセスが実施されないので、この予め設定さ
れ複数の格納領域に格納されているタイマ計数値につい
ては、一定値の減算処理は実行されない。

【００７２】従って、減算処理が行われない分、タイマ
計数値が予め設定される計数値（例えば値「０」）に達
するまでに長い時間を要することになり、よってタイム
アウト時間を延期（遅延）させることができる。

【００７３】また、上記目的を達成するため、本発明の
第２の観点に係るタイマ回路におけるタイムアウト通知
方法は、一定周期のクロックをリセット状態から予め設
定される最大値まで回帰的に計数し、該計数したクロッ
ク計数値を出力する計数ステップと、予め設定されるタ
イマ計数値を記憶する記憶ステップと、前記計数ステッ
プにより出力されるクロック計数値を受領し、該クロッ
ク計数値の受領タイミングに従って前記記憶ステップに
より記憶されている記憶内容へアクセスし、前記記憶ス
テップに記憶されているタイマ計数値について一定値を
減算し更新する処理ステップと、予め設定される一定期
間中、前記記憶ステップにより記憶されている記憶内容
への、前記処理ステップによるアクセスを禁止させる制
御ステップと、前記記憶ステップにより記憶されている
タイマ計数値が、予め設定される計数値に達したときに
タイムアウトである旨を外部に通知する通知ステップ
と、を含むことを特徴とする。

【００７４】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照して説明する。図１は、本発明の実
施の形態に係るタイマ回路の構成を示すブロック図であ
る。

【００７５】図示するように、タイマ回路は、ソフトウ
ェアタイマの機能を有しており、タイマ動作を実施する
タイマ回路１と、本回路全体の動作を制御する制御回路
２と、クロックを発生するクロック発生回路ＣＧ１と、
を備えている。

【００７６】クロック発生回路ＣＧ１は、タイマ回路１
の動作に用いられる計数クロック１０１と、制御回路２
の動作タイミングに用いられる制御回路動作用クロック
１０２とを発生する。

【００７７】制御回路動作用クロック１０２は、８．３
９ＭＨｚに設定されており、計数クロック１０１は、
８．３９ＭＨｚを２５６分周して得られる３２．７６８
ＫＨｚに設定されている。

【００７８】タイマ回路１は、ハードウェアタイマ３
と、減算回路４と、割り込み要求発生回路５と、タイマ
レジスタ群６と、タイマレジスタバス調停回路７と、減
算周期可変回路９と、を備えている。

【００７９】ハードウェアタイマ３は、クロック発生回
路ＣＧ１から入力される計数クロック１０１（３２．７
６８ＫＨｚ）により計数動作を回帰的に行い、ハードウ
ェアタイマ計数値１０５と、ハードウェアタイマ計数値
更新信号１０４と、ＲＣＯ信号１１１とを減算周期可変
回路９へ出力する。

【００８０】減算周期可変回路９は、ハードウェアタイ
マ３からのＲＣＯ信号１１１、及び制御回路２により実
行されるプログラムから設定される減算周期マスク範囲
に基づいて、ハードウェアタイマ計数値１０５とハード
ウェアタイマ計数値更新信号１０４をマスクする。

【００８１】減算周期可変回路９は、ハードウェアタイ
マ計数値１０５及び上記プログラムから設定されるマス
ク範囲終了レジスタアドレスに基づいて、ハードウェア
タイマ計数値１０５とハードウェアタイマ計数値更新信
号１０４をマスクする。この減算周期可変回路９のマス
ク処理の詳細については、後述する。

【００８２】減算回路４は、減算周期可変回路９から入
力されるハードウェアタイマ計数値１０５、及びハード
ウェアタイマ計数値更新信号１０４を基に、タイマレジ
スタバス調停回路７を介して、タイマレジスタ群６に格
納されているソフトウェアタイマ計数値を減算処理する
と共に、該演算結果に基づいて、ソフトウェアタイマの
タイムアウトを検出し、該検出結果を割り込み要求発生
回路５に出力する。

【００８３】この場合、ハードウェアタイマ計数値１０
５に基づくタイマレジスタアドレス１０９、１１０で示
されるタイマレジスタに格納されているソフトウェアタ
イマ計数値がアクセスされる。

【００８４】割り込み要求発生回路５は、減算回路４か
ら供給されるタイムアウト検出信号１０６により、制御
回路２に割り込み信号１０８を出力する。

【００８５】タイマレジスタバス調停回路７は、制御回
路２と減算回路４のタイマレジスタ１００に対するアク
セスを調停する。

【００８６】タイマレジスタバス調停回路７は、制御回
路２で動作しているプログラムと、減算回路４とが、同
時に、タイマレジスタ１００をアクセスした場合に、デ
ータの衝突、破壊、誤認識等の不具合が生じないよう
に、バス調停を実行する。

【００８７】この実施の形態においては、タイマレジス
タバス調停回路７は、減算回路４に優先権を与えて処理
を継続させ、プログラムに対しては処理を待機させ、優
先された方の処理の終了後に、待機させた方の処理を再
開させるという、一連の処理を行う。

【００８８】ここで、減算回路４に優先権を与えている
のは、減算回路４の処理が極めて短時間で完結し、尚か
つ、処理時間がどのシーケンスで起動、処理されても、
一定であるからである。

【００８９】これに対し、制御回路２内のＣＰＵ上の割
り込み処理プログラムの動作時間は、最短時間の処理で
も減算回路４の処理時間よりも長く、また、各ソフトウ
ェアタイマ別に異なった割り込み処理タスクが起動され
るため、減算回路４を待機させた場合、それぞれの待機
時間に大きな相違が生じてくる。

【００９０】このため、減算回路４に、ＣＰＵバス１０
３の調停時の待機機能を持たせるよりも、制御回路２内
のＣＰＵにより実行されるプログラムに待機機能を持た
せるほうが、ハードウェア、ソフトウェアの両面におい
て、遥かに容易であるので、減算回路４に優先権を与え
ている。

【００９１】タイマレジスタ群６は、ｍ個のタイマレジ
スタ１００から構成されており、それぞれにはソフトウ
ェアタイマの計数値が格納される。

【００９２】ここで、ソフトウェアタイマは、制御回路
２内のＣＰＵ上で動作するプログラムと、ハードウェア
タイマ３と、減算回路４と、タイマレジスタ１００とで
構成される。

【００９３】ハードウェアタイマ３が計数クロック１０
１を入力されるだけで基本的に時間計時を実行するのに
対して、ソフトウェアタイマは、減算回路４によって、
任意のインターバルで到来するハードウェアタイマ３の
カウントアップ信号（ハードウェアタイマ計数値更新信
号１０４）を起動信号として、タイマレジスタ１００に
格納されているソフトウェアタイマ計数値を演算するこ
とにより、タイマ機能が実現される。

【００９４】この実施の形態においては、タイマレジス
タ群６のアドレス範囲は、“００００（ｈｅｘ）”〜
“ｍ−１（ｈｅｘ）”すなわち、“００００（ｈｅ
ｘ）”〜“ｆｆｆｆ（ｈｅｘ）”から構成されている。

【００９５】制御回路２は、図２に示すように、ＣＰＵ
２１と、割り込み制御回路２２と、プログラムメモリ２
３と、待避レジスタ２４と、がＣＰＵバス１０３を介し
てそれぞれ接続されている。

【００９６】ＣＰＵ２１は、制御回路２の各構成要素、
及びタイマ回路１を制御すると共に、タイマ回路１から
の割り込み要求に対する処理を行う。

【００９７】ＣＰＵ２１から出力されるアドレスは６ｂ
ｙｔｅで構成されており、このアドレスの上位２ｂｙｔ
ｅはマスクされている。

【００９８】このようにＣＰＵ２１から出力されるアド
レスは、上位２ｂｙｔｅ分がマスクされるので、ＣＰＵ
２１から出力されるアドレスの下位４ｂｙｔｅと、対応
するソフトウェアタイマのカウント値が格納されている
タイマレジスタアドレス値とが一致することになる。

【００９９】割り込み制御回路２２は、タイマ回路１か
らの割り込み信号１０８を受領すると、その旨をＣＰＵ
２１へ通知する。

【０１００】プログラムメモリ２３には、タイマ回路１
を制御するプログラムが格納されている。このプログラ
ムは、タイマ回路１の各構成要素に、動作に必要なパラ
メータを設定する。

【０１０１】待避レジスタ２４は、ＣＰＵ２１の制御に
従って、プログラムに関する実行データ、ＣＰＵ２１の
内部レジスタの内容等を格納する。

【０１０２】ハードウェアタイマ３は、図３に示すよう
に、ＣＰＵインタフェース３１と、多段同期カウンタ３
２と、波形整形回路３３と、を備えている。

【０１０３】ＣＰＵインタフェース３１は、ＣＰＵバス
１０３を介してＣＰＵ２１からのプログラムによるパラ
メータ設定値（ＣＰＵ２１からのデータ）を受信する。

【０１０４】多段同期カウンタ３２は、プログラムによ
るパラメータ設定後に入力される計数クロック１０１を
計数し出力する共に、ハードウェアタイマ計数値の最高
計数値、すなわちｆｆｆｆ（ｈｅｘ）のときＲＣＯ（リ
ップルキャリーアウト）信号を出力する。

【０１０５】このＲＣＯ信号は、最高計数値すなわちｆ
ｆｆｆ（ｈｅｘ）が出力される時のデータの時間幅と同
じ時間幅で、ｆｆｆｆ（ｈｅｘ）のハードウェアタイマ
計数値と同時に、減算周期可変回路９へ出力される。

【０１０６】多段同期カウンタ３２による計数値は、
“０”から始まり最高計数値である（２^１６−１）まで
計数され、また“０”に戻され、再び、最高計数値まで
計数される。こうした動作がエンドレスで、プログラム
によるＣＰＵ２１からのハードウェアタイマ３の設定変
更の無い限り実施される。

【０１０７】この場合、タイマ回路１の減算周期でもあ
るハードウェアタイマ３の一周期は、（２^１６）／（３２．７６８×１０３Ｈｚ）＝２秒となる。

【０１０８】ソフトウェアタイマの数は、（２^１６）＝６５５３６個｛計数範囲：０〜（２^１６−
１）｝となる。

【０１０９】ここで、システム要求で、多くのソフトウ
ェアタイマが必要になった場合には、多段同期カウンタ
３２の段数とタイマレジスタ１００の数を増やすことに
より、ソフトウェアタイマを増加させることが可能にな
る。

【０１１０】また、計数クロック１０１と多段同期カウ
ンタ３２の段数と（すなわち、多段同期カウンタ３２及
びタイマレジスタ１００）により、タイマ回路１の減算
周期は一義的に決まるため、これらの値を変更すること
により減算周期を変更することができる。

【０１１１】波形整形回路３３は、入力される計数クロ
ック１０１を２３８．３８ミリ秒の正パルスに波形整形
する。この波形整形された信号は、ハードウェアタイマ
計数値更新信号１０４として出力され、減算回路４にお
いて使用される。

【０１１２】このハードウェアタイマ３の動作タイミン
グを、図４に示す。

【０１１３】図４（ａ）は、クロック発生回路ＣＧ１か
らの８．３９ＭＨｚの制御回路動作用クロックの波形を
示している。

【０１１４】また同図（ｂ）は、クロック発生回路ＣＧ
１からの８．３９ＭＨｚを２５６分周して得られる３
２．７６８ＫＨｚの計数クロックの波形を示している。

【０１１５】また同図（ｃ）は、上記（ｂ）に示した計
数クロックの波形数を多くした波形（時間軸を変化させ
た波形）を示している。

【０１１６】また同図（ｄ）は、計数クロックの立ち上
がりに同期してカウントアップされ、当該計数クロック
の１周期と同じ時間幅のハードウェアタイマ計数値（デ
ータ）の波形を示している。この実施の形態において
は、ハードウェアタイマ計数値（データ）は、同図
（ｄ）からも分かるように“００００（ｈｅｘ）”〜
“ｆｆｆｆ（ｈｅｘ）”まで計数され、再度、“０００
０（ｈｅｘ）”に回帰され計数される。

【０１１７】また同図（ｅ）は、計数クロック（同図
（ｃ）参照）の１周期の立ち上がりに同期して、当該計
数クロックが２３８．３８ミリ秒の正パルスに波形整形
されたハードウェアタイマ計数値更新信号の波形を示し
ている。

【０１１８】さらに同図（ｆ）は、ハードウェアタイマ
計数値の最高計数値“ｆｆｆｆ（ｈｅｘ）”のデータ
（同図（ｄ）参照）の時間幅と同じ時間幅、すなわち
“ｆｆｆｆ（ｈｅｘ）”の計数値である計数クロックの
立ち上がりに同期して、当該計数クロックの１周期と同
じ時間幅の正のパルスが出力されるＲＣＯ信号を示して
いる。

【０１１９】減算周期可変回路９は、図５に示すよう
に、ＣＰＵインタフェース９１と、ＲＣＯ信号カウンタ
９２と、判断回路９３と、計数値比較回路９４と、マス
ク回路９５と、を備えている。

【０１２０】ＣＰＵインタフェース９１は、ＣＰＵバス
１０３を介してＣＰＵ２１からのプログラムによるパラ
メータ設定値（ＣＰＵ２１からのデータ）を受信する。

【０１２１】ＲＣＯ信号カウンタ９２は、ハードウェア
タイマ３からのＲＣＯ信号１１１を計数し出力する。

【０１２２】判断回路９３は、プログラムにより設定さ
れた減算周期マスク範囲値と、ＲＣＯ信号カウンタ９２
による計数値とを比較する。

【０１２３】判断回路９３は、上記２つの値が一致しな
い場合は、マスク回路９５へマスク「ＯＮ」の設定を行
い、一方、上記２つの値が一致する場合は、マスク回路
９５へマスク「ＯＦＦ」の設定と共に、ＲＣＯ信号カウ
ンタ９２の計数値をリセットする。

【０１２４】計数値比較回路９４は、ハードウェアタイ
マ計数値更新信号１０４を検出すると、ハードウェアタ
イマ計数値１０５と、プログラムにより設定されたマス
ク範囲終了レジスタアドレスとを比較する。

【０１２５】計数値比較回路９４は、一致している場合
は、マスク回路９５へマスク「ＯＦＦ」の設定を行い、
一致しない場合は、次のハードウェアタイマ計数値更新
信号１０４を検出するまで待機する。

【０１２６】マスク回路９５は、判断回路９３及び計数
値判断回路９４により設定されるマスクの「ＯＮ」、
「ＯＦＦ」設定に応じて、ハードウェアタイマ計数値更
新信号１０４、及びハードウェアタイマ計数値１０５に
マスク処理を施して、減算回路４へ出力する。

【０１２７】減算周期可変回路９の動作を図６、図７の
タイミングチャートを参照して、具体例を用いて説明す
る。

【０１２８】この実施の形態では、減算周期マスクを
“０００４（ｈｅｘ）”、マスク範囲終了レジスタアド
レスを“００ｆｆ（ｈｅｘ）”つまり減算周期切替が
“０１００（ｈｅｘ）”であることを意味する。

【０１２９】図６は、減算周期回路９による周期の伸長
の動作タイミングを示したタイミングチャートである。
また図７は、図６に示したタイミングを時間的に長くし
て表したものであり、減算周期回路９によるレジスタの
マスクの動作タイミングを示したタイミングチャートで
ある。

【０１３０】図６（ａ）は、減算周期マスク範囲値が
「４」、すなわち４倍の減算周期（つまり“００００
（ｈｅｘ）”〜“ｆｆｆｆ（ｈｅｘ）”の周期が４回）
に設定された様子を示している。

【０１３１】また同図（ｂ）は、ハードウェアタイマ３
からのハードウェアタイマ計数値（図４（ｄ）参照）の
波形を示している。

【０１３２】また同図（ｃ）は、ハードウェアタイマ３
からのＲＣＯ信号（図４（ｆ）参照）の波形を示してい
る。

【０１３３】ここでは、４回出現する“ｆｆｆｆ（ｈｅ
ｘ）”のハードウェアタイマ計数値に対応して４回のＲ
ＣＯ信号が出力されている。

【０１３４】また同図（ｄ）は、ＲＣＯ信号カウンタ９
２から出力されるＲＣＯ信号の計数値のデータ波形を示
している。

【０１３５】１つの大きな周期（４倍の減算周期）にお
いて、ＲＣＯ信号が検出される毎に、計数値が順に、
“００００（ｈｅｘ）”、“０００１（ｈｅｘ）”、
“０００２（ｈｅｘ）”、“０００３（ｈｅｘ）”にな
っている。

【０１３６】また同図（ｅ）は、マスク回路９５により
マスク処理されたハードウェアタイマ計数値及びハード
ウェアタイマ計数値更新信号のマスク状況の様子を示し
ている。

【０１３７】ここでは、上記１つの大きな周期のうち、
最初の減算周期においては、ハードウェアタイマ計数値
及びハードウェアタイマ計数値更新信号は共に、マスク
は「ＯＦＦ」に設定されている。

【０１３８】また、上記１つの大きな周期のうち、２回
目以降の減算周期においては、ハードウェアタイマ計数
値“ｆｆｆｆ（ｈｅｘ）”〜“００ｆｆ（ｈｅｘ）”
（図示されていない）まではマスク「ＯＮ」に設定され
ている。

【０１３９】このマスク設定を詳細に説明すると、上述
したように、判断回路９３によって、ＲＣＯ信号のカウ
ント値と上記減算周期マスクの値“０００４（ｈｅ
ｘ）”とが比較され、この比較結果に応じてマスク設定
が行われる。

【０１４０】すなわち、ＲＣＯ信号カウンタ９２により
カウントされるＲＣＯ信号のカウント値が“０００１
（ｈｅｘ）”〜“０００３（ｈｅｘ）”までは、上記減
算周期マスクの値“０００４（ｈｅｘ）”と一致してい
ないので、ハードウェアタイマ計数値“ｆｆｆｆ（ｈｅ
ｘ）”及びハードウェアタイマ計数値更新信号は共にマ
スクが「ＯＮ」に設定されている。

【０１４１】一方、ＲＣＯ信号のカウント値が“０００
４（ｈｅｘ）”（図６（ｄ）ではリセットされ“０００
０（ｈｅｘ）”になっている）のときは、上記減算周期
マスクの値“０００４（ｈｅｘ）”と一致するので、ハ
ードウェアタイマ計数値“ｆｆｆｆ（ｈｅｘ）”及びハ
ードウェアタイマ計数値更新信号は共にマスクが「ＯＦ
Ｆ」に設定されている。同時に、“０００４（ｈｅ
ｘ）”のＲＣＯ信号のカウント値は、リセットされて
“００００（ｈｅｘ）”なっている。

【０１４２】ここで、ハードウェアタイマ計数値“ｆｆ
ｆｆ（ｈｅｘ）”〜“００ｆｆ（ｈｅｘ）”までの詳細
なマスク動作について、図７を参照して説明する。

【０１４３】図７（ａ）は、減算周期切替が“０１００
（ｈｅｘ）”に設定された様子を示している。

【０１４４】また同図（ｂ）は、図６（ｂ）と同様に、
ハードウェアタイマ３からのハードウェアタイマ計数値
（図４（ｄ）参照）の波形を示している。

【０１４５】また同図（ｃ）は、図６（ｃ）と同様に、
ハードウェアタイマ３からのＲＣＯ信号（図４（ｆ）参
照）の波形を示している。

【０１４６】また同図（ｄ）は、図６（ｄ）と同様に、
ＲＣＯ信号カウンタ９２から出力されるＲＣＯ信号の計
数値のデータ波形を示している。

【０１４７】また同図（ｅ）は、図６（ｄ）と同様に、
マスク回路９５によりマスク処理されたハードウェアタ
イマ計数値及びハードウェアタイマ計数値更新信号のマ
スク状況の様子を示している。

【０１４８】ここで、マスクは、ハードウェアタイマ計
数値“ｆｆｆｆ（ｈｅｘ）”つまりハードウェアタイマ
計数値更新信号の立ち上がりに同期して“Ｌ”から
“Ｈ”に変化し、また、ハードウェアタイマ計数値“０
１００（ｈｅｘ）”つまりハードウェアタイマ計数値更
新信号の立ち上がりに同期して“Ｈ”から“Ｌ”に変化
している。

【０１４９】すなわち、上記１つの大きな周期のうち、
２回目以降の減算周期においては、ハードウェアタイマ
計数値“ｆｆｆｆ（ｈｅｘ）”〜“００ｆｆ（ｈｅ
ｘ）”まではマスク「ＯＮ」に設定されている。

【０１５０】なお、減算周期マスク、すなわち判断回路
９３によるマスク設定（ＲＣＯ信号のカウント値に基づ
くマスク動作）は図６（ｅ）で説明した通りであるの
で、ここではその説明を省略し、次に、マスク範囲終了
レジスタアドレスが“００ｆｆ（ｈｅｘ）”つまり減算
周期切替が“０１００（ｈｅｘ）”である場合のマスク
動作について説明する。

【０１５１】この場合は、マスク範囲終了レジスタアド
レスが“００ｆｆ（ｈｅｘ）”であるので、上述したよ
うに計数値比較回路９４によって、“００００（ｈｅ
ｘ）”〜“００ｆｆ（ｈｅｘ）”までは、ハードウェア
タイマ計数値及びハードウェアタイマ計数値更新信号は
共に、マスクが「ＯＮ」に設定される。これは、上述し
たように、これらのアドレスに対応するタイマレジスタ
の減算処理は行われないことを意味する（換言すればア
クセスされないことを意味する）。

【０１５２】この計数値比較回路９４によるマスク設定
においては、マスクは、ハードウェアタイマ計数値“０
０００（ｈｅｘ）”つまりハードウェアタイマ計数値更
新信号の立ち上がりに同期して“Ｌ”から“Ｈ”に変化
し、ハードウェアタイマ計数値“０１００（ｈｅｘ）”
つまりハードウェアタイマ計数値更新信号の立ち上がり
に同期して“Ｈ”から“Ｌ”に変化している。

【０１５３】従って、判断回路９３によるマスク設定及
び計数値比較回路９４によるマスク設定の全体では、上
記１つの大きな周期のうち、２回目以降の減算周期にお
いて、ハードウェアタイマ計数値“ｆｆｆｆ（ｈｅ
ｘ）”〜“００ｆｆ（ｈｅｘ）”まではマスク「ＯＮ」
に設定されたことになる。

【０１５４】上記図６及び図７で説明した内容は、次の
ように説明することもできる。

【０１５５】ハードウェアタイマ最大計数値＝（２^１６
−１）の場合、すなわち多段同期カウンタ３２の最大計
数値＝（２^１６−１）の場合とする。

【０１５６】プログラムにより設定される減算周期マス
ク及びマスク範囲終了レジスタアドレスの値を以下とす
る。

【０１５７】減算周期マスクｘ４（ｈｅｘ）マスク範囲終了レジスタアドレスｙ００ｆｆ（ｈｅｘ）

【０１５８】この場合、減算周期可変回路９から減算回
路４へ出力されるハードウェアタイマ計数値１０５、及
びハードウェアタイマ計数値更新信号１０４のタイマレ
ジスタアドレス１１０Ａの範囲は、第一の周期００００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第二の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第三の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第四の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）が、一つの周期となる。

【０１５９】タイマレジスタ群６内の００００（ｈｅ
ｘ）〜００ｆｆ（ｈｅｘ）の範囲は、四周期のうちの、
第一の周期だけアクセスされる。

【０１６０】従って、タイマレジスタ群６のうち、｛０
０００（ｈｅｘ）からプログラムにより設定されたマス
ク範囲終了レジスタアドレス００ｆｆ（ｈｅｘ）｝まで
は、他のタイマレジスタ群６中の｛アドレス０１００
（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）｝に比較して、減算回
路４によってタイマレジスタ１００の格納値（ソフトウ
ェアタイマ計数値）が処理（減算）される回数は、プロ
グラムにより設定された減算周期マスク範囲の分だけ除
した回数となる。

【０１６１】つまり、０１００（ｈｅｘ）〜ｆｆｆｆ
（ｈｅｘ）で示されるアドレス群のソフトウェアタイマ
周期としては、他のタイマレジスタ１００、この場合、
０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）のアドレスの
タイマレジスタ１００に比較して４倍の時間の減算周期
を得たことになる。

【０１６２】ここで、減算周期マスク範囲を００００
（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）迄の値を取るとする
と、ハードウェアタイマ３の最大周期は当初の減算周期
のｆｆｆｆ倍の値を取ることになる。

【０１６３】すなわち、この実施の形態においては、ハードウェアタイマ周期＝２ミリ秒減算周期マスク範囲値＝ｆｆｆｆ（ｈｅｘ）マスク範囲の減算周期＝２ミリ秒×ｆｆｆｆ（ｈｅ
ｘ）＝１３１．０７２秒となる。

【０１６４】このマスク範囲の減算周期に、タイマレジ
スタ１００に格納するソフトウェアタイマ計数値を最大
値であるｆｆｆｆ（ｈｅｘ）とすると、ソフトウェアタ
イマの最長周期は、１３１．０７２×ｆｆｆｆ（ｈｅｘ）＝２３８６．０
２時間＝９９日となる。

【０１６５】減算周期可変回路９の処理によって、本
来、最長周期が１３１．０７２秒までのソフトウェアタ
イマタイムアウト時間が、最長９９日となり、大幅なソ
フトウェアタイマタイムアウト時間の拡大を図ることが
可能となる。

【０１６６】減算回路４は、図８に示すように、アドレ
スレジスタ４１と、動作タイミング信号発生回路４２
と、タイマレジスタインタフェース（以下、タイマレジ
スタＩ／Ｆという）４３と、演算回路４４と、比較回路
４５と、ＣＰＵインタフェース４６と、を備えている。

【０１６７】アドレスレジスタ４１は、ハードウェアタ
イマ３からのハードウェアタイマ計数値１０５を保持す
る。

【０１６８】動作タイミング信号発生回路４２は、ハー
ドウェアタイマ３からのハードウェアタイマ計数値更新
信号１０４を受領すると、アドレスレジスタ４１にハー
ドウェアタイマ計数値１０５を保持するように指示す
る。

【０１６９】タイマレジスタＩ／Ｆ４３は、タイマレジ
スタアドレス値１１０Ａに示されるタイマレジスタ１０
０に格納されているソフトウェアタイマ計数値１１０Ｂ
を、タイマレジスバス調停回路７を介してアクセスす
る。

【０１７０】ここで、タイマレジスタアドレス値１１０
Ａ及びソフトウェアタイマ計数値１１０Ｂは、図１に示
したタイマレジスタアドレス／ソフトウェアタイマ計数
値１０９に相当する。

【０１７１】演算回路４４は、タイマレジスタＩ／Ｆ４
３により読み出されたソフトウェアタイマ計数値から１
を減じる減算処理をする。

【０１７２】比較回路４５は、減算回路４４による減算
処理結果（ソフトウェアタイマ計数値）と、“０”とを
比較する。

【０１７３】減算処理結果が“０”の場合、“Ｈ”レベ
ルのタイムアウト検出信号１０６を、割り込み要求発生
回路５及びＣＰＵＩ／Ｆ４６へ送出する。

【０１７４】ＣＰＵＩ／Ｆ４６は、ＣＰＵバス１０３を
介してＣＰＵ２１からのプログラムによるパラメータ設
定値（ＣＰＵ２１からのデータ）を受信する。

【０１７５】割り込み要求発生回路５は、図８に示すよ
うに、ラッチ回路５１を備えており、セット信号１０７
に基づいて、タイムアウト検出信号１０６を取り込み、
このタイムアウト検出信号１０６をラッチ回路５１によ
って保持すると共に、この保持されている信号を出力す
る。“Ｈ”レベルの信号のときは、割り込み要求を示す
“Ｈ”レベルの割り込み信号１０８が出力される。

【０１７６】係る構成のマルチインターバルタイマ回路
の動作について説明する。

【０１７７】システムに電源が投入されると、クロック
発生回路ＣＧ１は、８．３９ＭＨｚの制御回路動作用ク
ロック１０２を制御回路２に送出し、３２．７６８ＫＨ
ｚの計数クロック１０１をハードウェアタイマ３に送出
する。

【０１７８】制御回路動作用クロック１０２が供給され
た制御回路２のＣＰＵ２１は、そのタイミングにより順
次、プログラムメモリ２３からプログラムを読み出して
実行する。

【０１７９】タイマ回路１を制御するプログラムは、Ｃ
ＰＵ２１により起動されて動作を開始する。このとき、
プログラムは、動作に必要なパラメータを各回路に設定
する。

【０１８０】プログラムによるパラメータ設定後に、ク
ロック発生回路８からの計数クロック１０１を受領した
ハードウェアタイマ３の多段同期カウンタ３２は、この
計数クロック１０１の計数を開始する。

【０１８１】多段同期カウンタ１６による計数値は、ハ
ードウェアタイマ計数値１０５として減算周期可変回路
９に出力され、同時にＲＣＯ信号１１１が減算周期可変
回路９に出力される。

【０１８２】システムの起動後、減算周期可変回路９
は、プログラムによって、ＲＣＯ信号カウンタ９２の初
期化、減算周期マスク範囲値、マスク範囲終了レジスタ
アドレス、マスク回路９５へのマスク「ＯＦＦ」等の設
定を受ける。

【０１８３】減算周期可変回路９においては、マスク回
路９５によりマスク「ＯＮ」になると、ハードウェアタ
イマ３からのハードウェアタイマ計数値１０５（すなわ
ち多段同期カウンタ３２の計数値）、及びハードウェア
タイマ計数値更新信号１０４は、マスクされ減算回路４
には出力されない。

【０１８４】一方、マスク「ＯＦＦ」となると、ハード
ウェアタイマ３からのハードウェアタイマ計数値１０５
（すなわち多段同期カウンタ３２の計数値）、及びハー
ドウェアタイマ計数値更新信号１０４は、何ら加工され
ずに、そのままの状態で、減算回路４へ出力される。

【０１８５】このハードウェアタイマ計数値更新信号１
０４を受領した減算回路４は、この信号の受信タイミン
グで動作を開始する。

【０１８６】減算回路４は、減算周期可変回路９からの
ハードウェアタイマ計数値１０５をアドレスレジスタ４
１によって保持する。

【０１８７】次に、減算回路４は、ハードウェアタイマ
計数値１０５が示す値と同一値のアドレスのタイマレジ
スタ１００に格納されているソフトウェアタイマ計数値
を、タイマレジスタバス調停回路７を介して読み出す。

【０１８８】その後、減算回路４は、読み出したソフト
ウェアタイマ計数値から“１”を減じ、その値を、タイ
マレジスタバス調停回路７を介して、読み出した元のタ
イマレジスタ１００に書き込む。

【０１８９】さらに、減算回路４は、ソフトウェアタイ
マ計数値から“１”を減じた減算結果と“０”とを比較
し、同一ならば、タイムアウト検出信号１０６及びセッ
ト信号１０７を割り込み要求発生回路５に出力すると共
に、ＣＰＵＩ／Ｆ４６によってハードウェアタイマ計数
値１０５を保持する。

【０１９０】上記減算結果と“０”とが異なる場合、減
算回路４は、何も処理を行わず、次のハードウェアタイ
マ計数値更新信号１０４が到来するまで待機する。

【０１９１】割り込み要求発生回路５は、システムが起
動すると、待機状態に入り、減算回路４からのタイムア
ウト検出信号１０６及びセット信号１０７が到来するま
で、待機する。

【０１９２】タイムアウト検出信号１０６及びセット信
号１０７が到来すると、割り込み要求発生回路５は、制
御回路２のＣＰＵ２１に対し、“Ｈ”レベルの割り込み
信号１０８を送出して、待機状態に戻る。

【０１９３】ＣＰＵ２１は、割り込み要求発生回路５か
らの“Ｈ”レベルの割り込み信号１０８を受領すると、
実行中のプログラムを中断し、このプログラムに関する
データ、及びＣＰＵ２１の内部レジスタの内容等を全
て、待避レジスタ１４に避難させる。

【０１９４】次に、ＣＰＵ２１は、ＣＰＵバス１０３を
介して、減算回路４により保持されているソフトウェア
タイマレジスタアドレス１１０（ハードウェアタイマ計
数値１０５）を読み出すと共に、その値が示すタイマレ
ジスタ１００のアドレス（すなわちソフトウェアタイ
マ）に応じた、プログラム中の子プロセスである割り込
み処理タスクを起動する。

【０１９５】割り込み処理タスク（子プロセス）は、規
定された処理を行い、それが終了すると、減算回路４を
介して、割り込み要求発生回路５から出力されている割
り込み信号１０８をリセットすると共に、新たなソフト
ウェアタイマ計数値を、対応するタイマレジスタ１００
に書き込み、処理を終了し、その後、ＣＰＵ２１に割り
込み処理の終了を通知する。

【０１９６】ＣＰＵ２１は、割り込み処理タスクからの
割り込み処理終了通知を受領すると、中断していたプロ
グラムの実行データ等のデータを、待避レジスタ２４か
ら元の状態に復帰させ、処理を再開する。

【０１９７】次に、マルチインターバルタイマ回路にお
いて、制御回路２のタイマ回路１に対する処理につい
て、図９に示すフローチャートを参照して説明する。

【０１９８】制御回路２、すなわちＣＰＵ２１により実
行されるプログラムは、制御回路２を初期化し、また、
割り込み要求発生回路５にパラメータ値を設定し（ステ
ップＳ１０１）、更に、ハードウェアタイマ３にパラメ
ータ値を設定すると共に、タイマレジスタ群６におい
て、各ソフトウェアタイマに対応したタイマ初期値を、
全てのタイマレジスタ１００に設定する（ステップＳ１
０２）。

【０１９９】次に、制御回路２は、ハードウェアタイマ
３を起動すると共に（ステップＳ１０３）、ソフトウェ
アタイマ回路、すなわち上記プログラム、ハードウェア
タイマ３、減算回路４及びタイマレジスタ群６のうち
の、待機状態にある減算回路４及びタイマレジスタ群６
を起動する（ステップＳ１０４）。

【０２００】続いて、制御回路２は、タイマ回路１の割
り込み要求発生回路５から出力される割り込み信号を受
領するまで待機し（ステップＳ１０５）、その割り込み
信号を受領した場合には（ステップＳ１０６）、各割り
込み信号に対応した処理を実行し（ステップＳ１０
７）、その後、ステップＳ１０５に戻り、このステップ
以降を実行する。

【０２０１】減算周期可変回路９の処理について、図１
０に示すフローチャートを参照して説明する。

【０２０２】システムが起動（ＣＰＵ２１により実行さ
れるプログラムが起動）すると、このプログラムによっ
て、判断回路９３に、ＣＰＵＩ／Ｆ９１を介して「ｎ＝
０、Ｘ＝減算周期マスク範囲値」が定義されると（ステ
ップＳ２０１）、ＲＣＯ信号カウンタ９２は、ハードウ
ェアタイマ３からのＲＣＯ信号１１１を計数し、この計
数値を判断回路９３に出力する（ステップＳ２０２）。

【０２０３】判断回路９３は、「ｎ＝ｎ＋１」を演算し
（ステップＳ２０３）、この演算結果（ｎ）と上記定義
された値「Ｘ」とが等しいか否か（ｎ＝Ｘか否か）を判
断する（ステップＳ２０４）。

【０２０４】判断回路９３は、ステップＳ２０４におい
て、２つの値が一致しない場合には、マスク回路９５へ
マスク「ＯＮ」を設定し（ステップＳ２０５）、その
後、ステップＳ２０２に戻り、このステップ以降を実行
し、２つの値が一致する場合は、マスク回路９５へマス
ク「ＯＦＦ」を設定すると共に（ステップＳ２０６）、
ＲＣＯ信号カウンタ９２の計数値をリセット（すなわち
ｎ＝０）し（ステップＳ２０７）、その後、ステップＳ
２０２に戻り、このステップ以降を実行する。

【０２０５】判断回路９３とは別に、計数値比較回路９
４は、ハードウェアタイマ計数値更新信号１０４を検出
すると、ハードウェアタイマ計数値１０５と、プログラ
ムにより設定されたマスク範囲終了レジスタアドレスと
を比較する。

【０２０６】計数値比較回路９４は、２つの値が一致し
ている場合には、マスク回路９５へマスク「ＯＦＦ」の
設定を行い、２つの値が一致しない場合は、次のハード
ウェアタイマ計数値更新信号１０４を検出するまで待機
する。

【０２０７】マスク回路９５は、判断回路９３及び計数
値判断回路９４により設定されるマスクの「ＯＮ」、
「ＯＦＦ」の設定に応じて、ハードウェアタイマ計数値
更新信号１０４、及びハードウェアタイマ計数値１０５
にマスク処理を施して、減算回路４へ出力する。

【０２０８】次に、減算周期可変回路９によるマスク処
理について説明する。

【０２０９】減算周期可変回路９は、ＲＣＯ信号カウン
タ９２によって、ハードウェアタイマ３からのＲＣＯ信
号１１１をカウントすることにより、ハードウェアタイ
マ３の計数周期を把握する。

【０２１０】そして、減算周期可変回路９は、プログラ
ムから設定される減算周期マスク範囲に基づき該当する
ハードウェアタイマ３の計数周期の期間中、マスク回路
２２によって、減算回路４へ出力するハードウェアタイ
マ計数値１０５、及びハードウェアタイマ計数値更新信
号１０４をマスクする。

【０２１１】また、減算周期可変回路９は、計数値比較
回路９４によって、ハードウェアタイマ３からのハード
ウェアタイマ計数値１０５を監視することにより、ハー
ドウェアタイマ計数値１０５、すなわち、ソフトウェア
タイマレジスタアドレス１１０を把握する。

【０２１２】そして、減算周期可変回路９は、プログラ
ムから設定されるマスク範囲終了レジスタアドレスに基
づき該当するソフトウェアタイマレジスタアドレス１１
０については、マスク回路９５によって、減算回路４へ
出力するハードウェアタイマ計数値１０５、及びハード
ウェアタイマ計数値更新信号１０４をマスクする。

【０２１３】上述した二つのマスク機能により、ハード
ウェアタイマ３の動作の特定の周期に、特定のソフトウ
ェアタイマレジスタアドレス１１０に対して減算回路４
の動作を先送りさせることにより、ソフトウェアタイマ
のカウント動作を引き伸ばすことができる。

【０２１４】このため、ハードウェアタイマ３の動作の
特定の周期に、特定のソフトウェアタイマレジスタによ
り構成されるソフトウェアタイマにおいては、これ以外
のソフトウェアタイマと異なる減算周期を実現させるこ
とができる。

【０２１５】次に、制御回路２及び減算回路４のタイマ
レジスタ１００に対する動作を、図１１に示すフローチ
ャートを参照して説明する。

【０２１６】システム起動後、制御回路２、すなわちＣ
ＰＵ２１により実行されるプログラムは、制御回路２を
初期化し、また、割り込み要求発生回路５にパラメータ
値を設定し（ステップＳ３０１）、ハードウェアタイマ
３にパラメータ値を設定すると共に、ハードウェアタイ
マ３を起動する前に、タイマレジスタ群６中の格納値が
不安定なため、タイマレジスタ群６において、各ソフト
ウェアタイマに対応したタイマ初期値を、全てのタイマ
レジスタ１００に設定する（ステップＳ４０１、Ｓ５０
１）。

【０２１７】これは、この実施の形態では、ソフトウェ
アタイマがタイマレジスタ群６をバレルレジスタとして
回帰的に使用している為に、プログラムの管理下に無い
ソフトウェアタイマが１つでも存在していると、それが
原因となってシステムが仕様と異なる動作をする、つま
りバグが発生する事を防ぐ為に行う処理である。

【０２１８】タイマ初期値設定後、プログラムは、ハー
ドウェアタイマ３を起動させ（ステップＳ３０２）、ソ
フトウェアタイマ回路、すなわち、待機状態にある減算
回路４及びタイマレジスタ群６を起動させる（ステップ
Ｓ３０３）。

【０２１９】プログラムは、減算回路４からの割り込み
信号１０８が到来するまで、他のタスクを処理し、ソフ
トウェアタイマの計数処理には介入しない。但し、当初
設定したソフトウェアタイマ計数値を随時変更すること
は可能である。

【０２２０】減算回路４は、各タイマ動作に対応した処
理を実行し（ステップＳ５０２）、タイマレジスタは、
各タイマ動作に対応した処理によりアクセスされる（ス
テップＳ４０２）。

【０２２１】すなわち、減算回路４は、ハードウェアタ
イマ３の計数値に従い対応したタイマレジスタ１００の
格納値、つまりソフトウェアタイマ計数値を読み出すと
共に、この値から“１”を減算し、元のタイマレジスタ
１００に、この減算結果を書き込む。

【０２２２】減算回路４は、順次、ハードウェアタイマ
計数値更新信号１０４が到来する毎に各タイマレジスタ
１００に格納されているソフトウェアタイマ計数値につ
いて減算処理していく。

【０２２３】減算回路４は、このソフトウェアタイマ計
数値の値が「０」になった場合、タイムアウト検出信号
１０６及びセット信号１０７を割込要求発生回路５に出
力する（ステップＳ５０３）。

【０２２４】タイムアウト検出信号１０６及びセット信
号１０７を受領した割込要求発生回路５によって、割込
信号１０８が制御回路２へ送出されるので、制御回路２
のＣＰＵ２１は、この割込信号１０８を受領すると（ス
テップＳ３０４）、この時点で、処理を実行しているタ
スクを停止し、割込要求信号に対応した処理すなわち割
り込み処理タスクを実行（移行）する。

【０２２５】この時、ＣＰＵ２１は、割り込み処理タス
クの実行を終了した後に、元のタスクを再開できるよう
に、ＣＰＵ２１内の情報を待避レジスタ２４に待避させ
る。

【０２２６】割り込み処理タスクに移行後、ＣＰＵ２１
は、割り込み信号１０８のリセットと、当該タイマレジ
スタ１００にソフトウェアタイマ計数値１１２の設定を
行い、その後、割り込み処理タスクを開始する（ステッ
プＳ３０５）。

【０２２７】このステップＳ３０５の処理は、割り込み
処理タスク実行中に、その次以降のソフトウェアタイマ
のタイムアウトが生じた場合に、割り込み信号１０８を
喪失させない為に、割り込み処理タスクよりも前に実行
する必要が有る為に実施している。

【０２２８】割り込み処理タスクの実行が終了すると、
プログラムは、タイマレジスタの再設定を行う。すなわ
ち、プログラムは、割り込み処理タスクの実行を終了し
た旨をＣＰＵ２１に伝達し、割り込み処理タスク実行前
に待避レジスタ１４に移動させたタスクの情報を元に戻
して（ステップＳ３０６）、そのタスクを再開する事に
より割り込み信号１０８到来前の状態に復帰させる。

【０２２９】ステップＳ３０６を終了した制御回路２に
おいては、ステップＳ３０４に戻り、このステップ以降
を実行する。

【０２３０】プログラムによりタイマレジスタの再設定
が行われると、上記ステップＳ４０１と同様に、タイマ
レジスタによるタイマレジスタの再設定が行われると共
に（ステップＳ４０３）、上記ステップＳ５０１と同様
に、減算回路によるタイマ回路の設定が行われる（ステ
ップＳ５０４）。

【０２３１】この実施の形態では、制御回路動作用クロ
ック１０２を８．３９２ＭＨｚ、計数クロック１０１を
３２．７６８ＫＨｚとしているが、これらの各クロック
の値は、システム要求に基づくもので、対象となる他の
システムにおいては異なった値を採用することもでき
る。

【０２３２】また、３２．７６８ＫＨｚのクロックは
８．３９ＭＨｚを２５６分周して得られたものである
が、分周数も、他の値を採用することも可能である。

【０２３３】さらに、制御回路動作用クロック１０２と
計数クロック１０１が異なっている源振（この実施形態
では、８．３９ＭＨｚは３２．７６８ＫＨｚの源振とな
る）から得ることも可能である。

【０２３４】また、この実施の形態では、システム起動
と同時に、プログラムによる各回路動作に必要なパラメ
ータを設定するようにしているが、これに限定されるこ
となく、システム起動と同時に、タイマ回路１を動作さ
せる必要がなければ、システム起動直後に、ハードウェ
アタイマ３に対しては非動作の設定を行い、システム動
作上必要となって初めて、動作に必要なパラメータを設
定するようにしても良い。

【０２３５】また、この実施の形態では、減算回路４
は、計数クロック１０１（３２．７６８ＫＨｚ）が波形
整形されたハードウェアタイマ計数値更新信号１０４
（２３８．３８ミリ秒の正パルス）を使用するようにし
ているが、これに限定されることなく、計数クロック１
０１を、そのままハードウェアタイマ計数値更新信号１
０４として使用するようにしても良い。

【０２３６】また、この実施の形態では、タイマレジス
タバス調停回路７においては、演算回路４に優先権を与
え、ＣＰＵ２１上のプログラムに待機機能を持たせるよ
うにしているが、これに限定されることなく、ＣＰＵ２
１上のプログラムに優先権を与えても良い（優先権の逆
転）。また、予め設定された何れか一方に優先権を与え
るのではなく、処理対象に応じて、動的に変更するよう
にして、何れか一方に優先権を与えるようにしても良
い。

【０２３７】更に、この実施の形態では、減算周期マス
ク範囲とマスク範囲終了レジスタアドレスを固定して使
用するようにしているが、これに限定されることなく、
これらの値を、動的にシステム稼働中に変更することも
可能である。更には、システムの動作モードによって、
減算周期可変回路９を動作／非動作切り替えて使用する
ことも可能である。

【０２３８】この実施の形態において、タイマを増設す
るには、ソフトウェアタイマを増設することにより達成
することができる。すなわち、ソフトウェアタイマの実
装数分のタイマレジスタ１００の追加、および僅かなプ
ログラムの変更により、タイマ数を追加することができ
る。

【０２３９】これに対し、従来の如くハードウェアタイ
マ３の数を増加させた場合には、タイマの数だけ回路規
模が増大するこになる。

【０２４０】この実施の形態のように、ハードウェア規
模を可能な限り抑制することを目標としている組込み型
システムにおいては、タイマの増設が、ソフトウェアタ
イマにより可能となることは、システム構成上、重要な
ことである。

【０２４１】以上説明したように、この実施の形態に係
るマルチインターバルタイマ回路によれば、減算周期可
変回路によって、制御回路により設定される減算周期マ
スク及びマスク範囲終了レジスタアドレスの値に基づい
て、任意の連続したアドレスで示されるタイマレジスタ
群へのアクセスを禁止するようにしているので、これら
のタイマレジスタ群に格納されているソフトウェアタイ
マ計数値の減算動作を中断させることができる。

【０２４２】すなわち、任意の減算周期の期間中におい
て、任意の連続したアドレスを持つ複数のソフトウェア
タイマレジスタについては、これらのソフトウェアタイ
マレジスタに格納されているソフトウェアタイマ計数値
に対する減算動作が実施されないことになる。

【０２４３】従って、任意の連続したアドレスを持つソ
フトウェアタイマレジスタ群は、他のソフトウェアタイ
マレジスタ群と比較して、減算動作が実施されない減算
周期の期間に応じて、減算周期が延長されることにな
る。

【０２４４】例えば、減算周期マスク範囲を0000(hex)
〜ffff(hex)の値、タイマレジスタに格納されるソフト
ウェアタイマ計数値をffff(hex)とした場合は、上述し
た様にソフトウェアタイマの最長周期は２３８６．０２
時間、つまり９９日となる。

【０２４５】このように、減算周期可変回路９の処理に
よって、本来、最長周期が１３１．０７２秒までのソフ
トウェアタイマタイムアウト時間が、最長９９日とな
り、大幅なソフトウェアタイマタイムアウト時間の拡大
を図ることが可能となる。

【０２４６】また、この実施の形態に係るマルチインタ
ーバルタイマ回路によれば、従来技術と比較して、制御
回路２が実行するプログラムにおいて異なっている点
は、減算周期マスク範囲とマスク範囲終了レジスタアド
レスの設定を行うことのみとしているので、減算周期可
変回路９の追加による上記プログラムへの影響は軽微な
ものとなる。

【０２４７】また、このプログラムが必要とするメモリ
容量に影響を与ることはなく、しかも、プログラムのバ
グが発生し難いシステム（マルチインターバルタイマ回
路）を提供することができる。

【０２４８】本発明の第２の実施の形態について、添付
図面を参照して説明する。

【０２４９】この実施の形態に係るマルチインターバル
タイマ回路は、基本的には図１に示した構成と同様であ
るが、減算周期可変回路９の構成が少し異なっている。

【０２５０】図１２は、この実施の形態に係るマルチイ
ンターバルタイマ回路に用いられる減算周期可変回路の
構成を示すブロック図である。

【０２５１】図１２に示す構成は、図５に示した減算周
期可変回路９においてＲＣＯ信号カウンタ９２、計数値
比較回路９４を削除し、第１のＲＣＯ信号カウンタ９
６、第２のＲＣＯ信号カウンタ９７、第１の計数値比較
回路９８、及び第２の計数値比較回路９９を追加した構
成になっている。なお、同図において、同一の機能を果
たす部分には同一の符号を付している。

【０２５２】第１のＲＣＯ信号カウンタ９６は、ＲＣＯ
信号１１１が到来すると、ＲＣＯ信号を計数しこの計数
値（ｍ）を加算処理して、判断回路９３に出力する。つ
まり、「ｍ＝ｍ＋１」（但し、初期値、ｍ＝０とする）
を演算して、この結果を出力する。

【０２５３】第２のＲＣＯ信号カウンタ９７は、ＲＣＯ
信号１１１が到来すると、ＲＣＯ信号を計数しこの計数
値（ｎ）を加算処理して、判断回路９３に出力する。つ
まり、「ｎ＝ｎ＋１」（但し、初期値、ｎ＝０とする）
を演算して、この結果を出力する。

【０２５４】判断回路９３は、第１のＲＣＯ信号カウン
タ９６の計数による第１のＲＣＯ信号カウンタ計数値
（ｍ）と、プログラムにより設定された減算周期マスク
範囲値（ｘｍ）とを比較して、一致した場合には、マス
ク回路９５へマスク「ＯＦＦ」の設定を行う。

【０２５５】一方、（ｍ）と（ｘｍ）とが一致しない場
合、判断回路９３は、マスク回路９５へマスク「ＯＮ」
の設定を行うと同時に、第２のＲＣＯ信号カウンタ９７
の計数による第二のＲＣＯ信号カウンタ計数値（ｎ）
と、プログラムにより設定された減算周期マスク範囲値
（ｘｎ）とを比較する。

【０２５６】判断回路９３は、（ｎ）と（ｘｎ）とが一
致した場合には、マスク回路３７へマスク「ＯＦＦ」の
設定を行い、一方、（ｎ）と（ｘｎ）とが一致しない場
合は、マスク回路９５へマスク「ＯＮ」の設定を行う。

【０２５７】第１の計数値比較回路９８は、ハードウェ
アタイマ３から入力されるハードウェアタイマ計数値更
新信号１０４が到来すると、ハードウェアタイマ計数値
１０５と、プログラムにより設定されたマスク範囲終了
レジスタアドレス（ｙｍ）とを比較する。

【０２５８】そして、第１の計数値比較回路９８は、上
記比較した結果、２つの値が同じ場合には、マスク回路
９５へマスク「ＯＦＦ」の設定を行い、一方、２つの値
が異なっている場合は、何も行わずに、次のハードウェ
アタイマ計数値更新信号１０４が到来するまで、待機す
る。

【０２５９】第２の計数値比較回路９９は、ハードウェ
アタイマ計数値１０５と、プログラムにより設定された
マスク範囲終了レジスタアドレス（ｙｎ）とを比較す
る。

【０２６０】そして、第２の計数値比較回路９９は、上
記比較した結果、２つの値が同じ場合には、マスク回路
９５へマスク「ＯＦＦ」の設定を行い、一方、２つの値
が異なっている場合は、何も行わずに、次のハードウェ
アタイマ計数値更新信号１０４が到来するまで、待機す
る。

【０２６１】次に、減算周期可変回路９の動作につい
て、具体例を挙げて説明する。

【０２６２】ハードウェアタイマ最大計数値つまり多段
同期カウンタ３２の最大計数値が（２^１６−１）の場
合、プログラムが設定する減算周期マスク範囲及びマス
ク範囲終了レジスタアドレスの値がそれぞれ以下である
とする。

【０２６３】減算周期マスク範囲ｘｍ４（ｈｅｘ）減算周期マスク範囲ｘｎ２（ｈｅｘ）マスク範囲終了レジスタアドレスｙｍ００ｆｆ（ｈｅｘ）マスク範囲終了レジスタアドレスｙｎ０００ｆ（ｈｅｘ）

【０２６４】このとき、減算周期可変回路９から減算回
路４へ出力されるハードウェアタイマ計数値１０５、及
びハードウェアタイマ計数値更新信号１０４のタイマレ
ジスタアドレス１１０の範囲は、第一の周期００００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第二の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第三の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第四の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第五の周期００１０（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第六の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第七の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）第八の周期０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）が、一つの大周期となる。

【０２６５】タイマレジスタ群６において、００００
（ｈｅｘ）〜０００ｆ（ｈｅｘ）の範囲は、八周期のう
ち第一の周期のみがアクセスされ、また００１０（ｈｅ
ｘ）〜００ｆｆ（ｈｅｘ）の範囲は、八周期のうち第一
及び第五の周期のみがアクセスされる。

【０２６６】従って、タイマレジスタ群６のうち、００
００（ｈｅｘ）から、プログラムにより設定されたマス
ク範囲終了レジスタアドレス００ｆｆ（ｈｅｘ）まで
は、他のアドレス０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅ
ｘ）に比較して、減算回路４によってタイマレジスタ１
００の格納値（ソフトウェアタイマ計数値１１２）を処
理（減算）される回数は、プログラムにより設定された
減算周期マスク範囲の分だけ除した回数となる。

【０２６７】すなわち、ソフトウェアタイマ周期として
は、タイマレジスタ群６のアドレスが００００（ｈｅ
ｘ）〜０００ｆ（ｈｅｘ）の範囲においては、他のタ
イマレジスタ群６、この場合、０１００（ｈｅｘ）〜ｆ
ｆｆｆ（ｈｅｘ）のアドレスのタイマレジスタ群６と比
較して、（ｘｍ）×（ｘｎ）＝４×２＝８倍の時間のソ
フトウェアタイマ設定周期を得たことになる。

【０２６８】また、タイマレジスタ群６のアドレスが０
０１０（ｈｅｘ）〜００ｆｆ（ｈｅｘ）の範囲において
は、０１００（ｈｅｘ）〜ｆｆｆｆ（ｈｅｘ）のアドレ
スのタイマレジスタ群６と比較して、ｘ×ｍ＝４倍の時
間のソフトウェアタイマ設定周期を得たことになる。

【０２６９】上述したように、ＲＣＯ信号カウンタと計
数値比較回路を二系統使用することにより、元のソフト
ウェアタイマ設定周期、４倍のソフトウェアタイマ設定
周期、及び８倍のソフトウェアタイマ設定周期と、いう
具合に、３種類のソフトウェアタイマ設定周期を実現す
ることができる。

【０２７０】この第２の実施の形態では、ＲＣＯ信号カ
ウンタと計数値比較回路を二系統使用することにより、
３種類のソフトウェアタイマ設定周期を実現するように
しているが、これに限定されることなく、より多くの種
類のソフトウェアタイマ設定周期を必要とする場合は、
ＲＣＯ信号カウンタと計数値比較回をｍ系統使用するこ
とにより、（ｍ＋１）種類のソフトウェアタイマ設定周
期を実現することができる。

【０２７１】また、この第２の実施の形態では、減算周
期マスク範囲とマスク範囲終了レジスタアドレスを固定
して使用するようにしているが、これに限定されること
なく、これらの値を、動的にシステム稼働中に変更する
ことも可能である。更には、システムの動作モードによ
って、減算周期可変回路９を動作／非動作切り替えて使
用することもできる。

【０２７２】この第２の実施の形態に係るマルチインタ
ーバルタイマ回路によれば、減算周期可変回路９を用い
ることにより、ソフトウェアタイマタイムアウト時間の
設定値の拡大を図ることができると共に、１つのハード
ウェアタイマ３から異なる３種類の減算周期を設定する
ことができる。

【０２７３】また、この第２の実施の形態においても、
上記第１の実施の形態における効果が期待できることは
勿論である。

【０２７４】

【発明の効果】以上説明したように、本発明によれば、
予め設定される一定期間中、記憶手段に記憶されている
タイマ値については、一定値の減算処理が実施されない
ので、この減算処理が実施されない期間分、タイマ計数
値が予め設定される計数値に達するまでに、長い時間を
要することになり、よってタイムアウトを延期（遅延）
させることができる。すなわち、長時間のタイマ値を設
定することができる。また、常にアクセスされる記憶領
域と、一定期間中はアクセスされない記憶領域とが設け
られているので、これらの記憶領域に記憶されているタ
イマ計数値が、予め設定される計数値に達するまでに要
する時間は、それぞれ異なることになり、よって異なる
複数のタイマ値を設定することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るマルチインターバル
タイマ回路の構成を示すブロック図である。

【図２】制御回路の構成を示すブロック図である。

【図３】ハードウェアタイマの構成を示すブロック図で
ある。

【図４】ハードウェアタイマの動作を示すタイミングチ
ャートである。

【図５】減算周期可変回路の構成を示すブロック図であ
る。

【図６】減算周期可変回路の動作を示すタイミングチャ
ートである。

【図７】減算周期可変回路の動作を示すタイミングチャ
ートである。

【図８】減算回路及び割込要求発生回路の構成を示すブ
ロック図である。

【図９】制御回路のタイマ回路に対する処理動作を示す
フローチャートである。

【図１０】減算周期可変回路の処理動作を示すフローチ
ャートである。

【図１１】制御回路及び減算回路のタイマレジスタに対
する処理動作を示すフローチャートである。

【図１２】本発明の第２の実施の形態に係るマルチイン
ターバルタイマ回路の減算周期可変回路の構成を示すブ
ロック図である。

【図１３】従来のタイマ回路の構成を示すブロック図で
ある。

【符号の説明】

１タイマ回路２制御回路３ハードウェアタイマ４減算回路５割り込み要求発生回路６タイマレジスタ群７ＣＰＵバス調停回路９減算周期可変回路２１ＣＰＵ２２割り込み制御回路２３プログラムメモリ２４待避レジスタ３１ＣＰＵインタフェース３２多段同期カウンタ３３波形整形回路４１アドレスレジスタ４２動作タイミング信号発生回路４３タイマレジスタインタフェース４４演算回路４５比較回路４６ＣＰＵインタフェース５１ラッチ回路９１ＣＰＵインタフェース９２ＲＣＯ信号カウンタ９３判断回路９４計数値比較回路９５マスク回路９６第一のＲＣＯ信号カウンタ９７第二のＲＣＯ信号カウンタ９８第一の計数値比較回路９９第二の計数値比較回路１００タイマレジスタ１０１計数クロック１０２制御回路動作用クロック１０３ＣＰＵバス１０４ハードウェアタイマ計数値更新信号１０５ハードウェアタイマ計数値１０６タイムアウト検出信号１０７セット信号１０８割り込み信号１０９減算回路側タイマレジスタアドレス／ソフトウ
ェアタイマ計数値１１０タイマレジスタアドレス／ソフトウェアタイマ
計数値１１１ＲＣＯ信号１１２ソフトウェアタイマ計数値ＣＧ１クロック発生回路

Claims

【特許請求の範囲】

【請求項１】一定周期のクロックをリセット状態から予
め設定される最大値まで回帰的に計数し、該計数したク
ロック計数値を出力する計数手段と、予め設定されるタイマ計数値を記憶する記憶手段と、前記計数手段から出力されるクロック計数値を受領し、
該クロック計数値の受領タイミングに従って前記記憶手
段へアクセスし、前記記憶手段に記憶されているタイマ
計数値について一定値を減算し更新する処理手段と、予め設定される一定期間中、前記記憶手段へはアクセス
は実施しないよう前記処理手段を制御する制御手段と、前記記憶手段に記憶されているタイマ計数値が、予め設
定される計数値に達したときにタイムアウトである旨を
外部に通知する通知手段と、を備えることを特徴とするタイマ回路。
【請求項２】前記記憶手段は、予め設定されるタイマ計数値を記憶する記憶領域であっ
て、前記計数手段によりクロックが計数される最大値ま
での各クロック計数値のうち、互いに値の異なる少なく
とも２つのクロック計数値に対応する第１及び第２のア
ドレスで示される２つの記憶領域を、備え、前記処理手段は、前記計数手段からの前記第１及び第２のアドレスに対応
するクロック計数値を受領したときは、該クロック計数
値の受領タイミングに従って、当該クロック計数値に対
応するアドレスで示される記憶領域へアクセスし、当該
記憶領域に記憶されているタイマ計数値について一定値
を減算し更新する更新手段、を備え、前記制御手段は、予め設定される一定期間中、前記記憶手段の２つの記憶
領域のうちの、予め設定される１つの記憶領域へはアク
セスは実施しないよう前記更新手段を制御する手段、を
備え、前記通知手段は、前記第１のアドレスで示される記憶領域に記憶されてい
るタイマ計数値が、予め設定される計数値に達したとき
にタイムアウトである旨を外部に通知すると共に、前記
第２のアドレスで示される記憶領域に記憶されているタ
イマ計数値が、予め設定される計数値に達したときにタ
イムアウトである旨を外部に通知する手段、を備える、ことを特徴とする請求項１に記載のタイマ回路。
【請求項３】前記記憶手段は、予め設定されるタイマ計数値を格納する格納領域であっ
て、前記計数手段によりクロックが計数される最大値ま
での各クロック計数値にそれぞれ対応し連続する複数の
アドレスで示される複数の格納領域、を備え、前記処理手段は、前記計数手段からのクロック計数値を受領し、該クロッ
ク計数値の受領タイミングに従って、当該クロック計数
値に対応するアドレスで示される格納領域へアクセス
し、当該格納領域に格納されているタイマ計数値につい
て一定値を減算し更新する更新手段、を備え、前記制御手段は、予め設定される一定期間中、前記記憶手段における複数
の格納領域のうちの、予め設定され連続する複数のアド
レスで示される複数の格納領域へは、アクセスは実施し
ないよう前記更新手段を制御する手段、を備え、前記通知手段は、予め設定され連続する複数のアドレスで示される複数の
格納領域に格納されているタイマ計数値全てが、予め設
定される計数値に達したときにタイムアウトである旨を
外部に通知すると共に、予め設定され連続する複数のア
ドレスで示される複数の格納領域以外の格納領域に格納
されているタイマ計数値全てが、予め設定される計数値
に達したときにタイムアウトである旨を外部に通知する
手段、を備える、ことを特徴とする請求項１に記載のタイマ回路。
【請求項４】前記記憶手段は、予め設定されるタイマ計数値を格納する格納領域であっ
て、前記計数手段によりクロックが計数される最大値ま
での各クロック計数値のうちの、任意の複数のクロック
計数値にそれぞれ対応し互いに値の異なる複数のアドレ
スで示される複数の格納領域、を備え、前記処理手段は、前記計数手段からの前記複数のアドレスに対応するクロ
ック計数値を受領したときは、該クロック計数値の受領
タイミングに従って、当該クロック計数値に対応するア
ドレスで示される格納領域へアクセスし、当該格納領域
に格納されているタイマ計数値について一定値を減算し
更新する更新手段、を備え、前記制御手段は、予め設定される一定期間中、前記記憶手段における複数
の格納領域のうちの、予め設定される複数の格納領域へ
は、アクセスは実施しないよう前記更新手段を制御する
手段、を備え、前記通知手段は、前記予め設定される複数の格納領域に格納されているタ
イマ計数値が、予め設定される計数値に達したときにタ
イムアウトである旨を外部に通知すると共に、前記予め
設定される複数の格納領域以外の格納領域に格納されて
いるタイマ計数値が、予め設定される計数値に達したと
きにタイムアウトである旨を外部に通知する手段、を備
える、ことを特徴とする請求項１に記載のタイマ回路。
【請求項５】前記計数手段は、前記クロックを計数したクロック計数値、クロック計数
値がカウントアップされたことを示す更新信号、及びカ
ウントアップされたクロック計数値が最大値に達したこ
とを示すキャリーアウト信号を出力する出力手段、を備
え、前記処理手段は、前記出力手段から出力される更新信号及びクロック計数
値を受領し、該更新信号の受領タイミングに従って、当
該クロック計数値に対応するアドレスで示される格納領
域へアクセスし、当該格納領域に格納されているタイマ
計数値について一定値を減算し更新する更新処理手段、
を備え、前記制御手段は、前記出力手段から出力されるキャリーアウト信号を計数
する信号計数手段と、前記信号計数手段により計数された計数結果に基づい
て、前記予め設定される一定期間中、前記予め設定され
る複数の格納領域へは、アクセスは実施しないよう前記
更新処理手段を制御する手段と、を備える、ことを特徴とする請求項４に記載のタイマ回路。
【請求項６】前記制御手段は、前記信号計数手段により計数された計数値と予め設定さ
れる設定値とが一致するか否かを判断する判断手段と、前記判断手段による判断結果に応じて、前記出力手段か
ら出力されるクロック計数値のうちの、前記予め設定さ
れる一定期間中、前記予め設定される複数の格納領域を
示すアドレスに対応するクロック計数値については、前
記更新処理手段へ供給させない供給不許可手段と、を備える、ことを特徴とする請求項５に記載のタイマ回
路。
【請求項７】前記供給不許可手段は、前記判断手段により計数値と設定値とが一致したと判断
された場合には、前記予め設定される複数の格納領域を
示すアドレスに対応するクロック計数値については、マ
スク処理を施して、前記更新処理手段へ供給させないマ
スク手段、を備えることを特徴とする請求項６に記載の
タイマ回路。
【請求項８】一定周期のクロックをリセット状態から予
め設定される最大値まで回帰的に計数し、該計数したク
ロック計数値を出力する計数ステップと、予め設定されるタイマ計数値を記憶する記憶ステップ
と、前記計数ステップにより出力されるクロック計数値を受
領し、該クロック計数値の受領タイミングに従って前記
記憶ステップにより記憶されている記憶内容へアクセス
し、前記記憶ステップに記憶されているタイマ計数値に
ついて一定値を減算し更新する処理ステップと、予め設定される一定期間中、前記記憶ステップにより記
憶されている記憶内容への、前記処理ステップによるア
クセスを禁止させる制御ステップと、前記記憶ステップにより記憶されているタイマ計数値
が、予め設定される計数値に達したときにタイムアウト
である旨を外部に通知する通知ステップと、を含むことを特徴とするタイマ回路におけるタイムアウ
ト通知方法。