JP7294430B2

JP7294430B2 - プロセッサ及びイベント処理方法

Info

Publication number: JP7294430B2
Application number: JP2021545041A
Authority: JP
Inventors: 仁美宍戸; 多恩李; 和大美馬
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2019-09-12
Filing date: 2019-09-12
Publication date: 2023-06-20
Anticipated expiration: 2039-09-12
Also published as: US20220179719A1; CN114258516B; CN114258516A; JPWO2021048964A1; US11868825B2; WO2021048964A1

Description

本発明は、イベント処理を実行するプロセッサ及びイベント処理方法に関するものである。

メインＣＰＵに替わって各種イベント処理を実行するプロセッサ（演算ユニット）としてイベントプロセッシングユニット（ＥＰＵ：Event Processing Unit）が用いられている。ＥＰＵは、プログラムカウンタ（ＰＣ）や汎用レジスタ等からなるハードウェアコンテキスト（以下、スレッドと称す）を複数持ち、優先順位に従ってスレッドを選択し、スレッドに対応するシーケンスを１つの演算装置で実行する構成である（例えば、特許文献１参照）。スレッドに対応するシーケンスは、プログラムメモリに格納され、各スレッドのＰＣが実行しようとするプログラムメモリ上の位置（アドレス）を示す。演算装置は、選択されたスレッドのＰＣが示すプログラムメモリのアドレスからプログラムコードを読み込み（フェッチ）そのコードに対応する演算を実行する。

ＥＰＵには、各スレッドに対応したイベントが入力される。そして、各スレッドは、イベントが入力されて有効化されると、命令を実行または実行要求中であるＲＵＮ（実行）状態と、命令の実行を待機しているＷＡＩＴ（待機）状態をとる。ＲＵＮ状態からＷＡＩＴ状態の遷移は、当該スレッドが実行する命令によって発生する。ＷＡＩＴ状態からＲＵＮ状態へは、当該スレッドへ入力されるイベントが発生したとき、または内部タイマによる計測している時間が経過したときに発生する。命令とイベント入力によって、各スレッドの命令実行の開始と停止を制御して必要なときに、必要な命令を実行させる動作をする。

スレッドをＷＡＩＴ状態に遷移させる命令は、ＥＶＴＷＡＩＴ命令がある。ＥＶＴＷＡＩＴ命令はオペランドに入力イベント番号を持つ。ＥＶＴＷＡＩＴ命令が実行されると当該スレッドはＲＵＮ状態からＷＡＩＴ状態に遷移し、指定した入力イベント番号に相当するイベントが発生するとＷＡＩＴ状態からＲＵＮ状態に遷移する。

特開２０１９－１０１５４３号公報

ＥＶＴＷＡＩＴ命令の実行後にＲＵＮ状態に復帰するまでの時間を計測することが求められている。例えば、電源の負荷が軽いとき、間欠動作させて低消費電力化を図る電源システムに用いられているＥＰＵでは、間欠動作をＥＶＴＷＡＩＴ命令による待機状態と出力電源電圧の低下の検出機構からのイベント入力による再開動作によって実現する。このとき電源の待機から再開までの時間を計測することによって、待機中の負荷を推定し、間欠動作から通常動作に切り替える判定に用いることがある。

現状は、ＥＶＴＷＡＩＴ命令実行前に外部タイマを起動し、再開直後のタイマのカウント値を参照することで待機から再開までの時間を計測している。この方式では、外部タイマリソースを消費することに加えて、外部タイマの制御の手間がそのままスレッドのプログラムサイズと実行時間に影響してしまう。制御ループを数百ｎｓで実行しなければならないこともある厳しいリアルタイム性を要求される電源システムにおいて、決して無視できない処理時間となっている。

本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、ＥＶＴＷＡＩＴ命令の実行後にＲＵＮ状態に復帰するまでの時間を、外部タイマリソースを消費することなく、リアルタイムに計測することができるプロセッサ及びイベント処理方法を提供する点にある。

本発明に係るプロセッサ及びイベント処理方法は、上記の目的を達成するため、次のように構成される。
本発明のプロセッサは、待受イベントを指定したイベント待受命令によって、命令を実行または実行要求中である実行状態から命令の実行を待機している待機状態に遷移させ、前記待受イベントの発生によって、前記待機状態から前記実行状態に遷移させるスレッドを複数備えたプロセッサであって、複数の前記スレッドは、初期値からカウントを開始するタイマカウンタと、イベントの発生を知らせるイベント入力を検出するイベント入力制御部と、前記イベント入力によって前記待受イベントを検出する待受イベント検出部と、前記イベント待受命令によって、前記実行状態から前記待機状態に遷移させると共に、前記タイマカウンタにカウント開始を指示するカウント開始信号を出力し、前記待受イベントの検出によって、前記待機状態から前記実行状態に遷移させると共に、前記タイマカウンタによるカウントの終了を指示するカウント終了信号を出力する状態制御部と、前記状態制御部からの前記カウント終了信号の出力により、前記タイマカウンタのカウント値を取り込んで保持する計測値レジスタと、をそれぞれ具備することを特徴とする。
また、本発明のイベント処理方法は、待受イベントを指定したイベント待受命令によって、命令を実行または実行要求中である実行状態から命令の実行を待機している待機状態に遷移させ、前記待受イベントの発生によって、前記待機状態から前記実行状態に遷移させるスレッドを複数備えたプロセッサのイベント処理方法であって、複数の前記スレッドは、タイマカウンタと、イベント入力制御部と、待受イベント検出部と、状態制御部と、計測値レジスタと、をそれぞれ備え、前記イベント入力制御部は、イベントの発生を知らせるイベント入力を検出し、前記待受イベント検出部は、前記イベント入力によって前記待受イベントを検出し、前記状態制御部は、前記イベント待受命令によって、前記実行状態から前記待機状態に遷移させると共に、カウント開始信号を出力し、前記待受イベントの検出によって、前記待機状態から前記実行状態に遷移させると共に、カウント終了信号を出力し、前記タイマカウンタは、前記状態制御部からの前記カウント開始信号の出力により、初期値からカウントを開始すると共に、前記状態制御部からの前記カウント終了信号の出力により、カウントを終了し、前記計測値レジスタは、前記状態制御部からの前記カウント終了信号の出力により、前記タイマカウンタのカウント値を取り込んで保持することを特徴とする。

本発明のプロセッサは、上位システムは、初期値及び計測値レジスタのカウント値を参照することで、イベント待受命令の実行後に実行状態に復帰するまでの時間を、外部タイマリソースを消費することなく、リアルタイムに計測することができるという効果を奏する。

本発明に係るプロセッサの実施の形態の構成を示すブロック図である。図１に示すスレッドの状態遷移を説明する説明図である。図１に示すプロセッサコア、スレッド選択制御部及びスレッド内のイベント制御部の詳細構成を示すブロック図である。ＷＡＩＴ期間の計測要求を伴うＥＶＴＷＡＩＴ命令による図１に示すプロセッサの動作を示すフローチャートである。図１に示すカウンタタイマの動作を説明する説明図である。本発明に係るプロセッサの電源システムへの適用例を説明する説明図である。ＷＡＩＴ期間の計測要求を伴うＭＥＶＴＷＡＩＴ命令による図１に示すプロセッサの動作を示すフローチャートである。図１に示すカウンタタイマの動作を説明する説明図である。

以下に、本発明の好適な実施の形態を添付図面に基づいて説明する。

本実施の形態のプロセッサ１は、図示しないメインＣＰＵ等の上位システムに替わって各種イベント処理を実行するとしてイベントプロセッシングユニット（ＥＰＵ：Event Processing Unit）であり、図１を参照すると、２個のスレッド２（２_０、２_１）と、プロセッサコア３と、スレッド選択制御部４と、システムバススレーブＩ／Ｆ５と、システムバスマスタ６と、命令メモリアクセスＩ／Ｆ７と、データメモリアクセスＩ／Ｆ８と、メモリ９とを備えている。なお、本実施の形態では、スレッド２の数を２個としたが、スレッド２の数には特に制限はない。

スレッド２は、３２ビットの汎用レジスタ群Ｒ０～Ｒ１５と、６４ビットの演算の積算を格納する格納領域ＡＣＣと、９ビットのカウンタタイマＴＭＲと、カウンタタイマＴＭＲのカウントタイミングを設定する設定領域ＰＲＥＳＣＡＬＥＲと、３２ビット浮動小数点演算（ＦＰＵ）の動作モードおよびステータスの設定領域ＦＰＵｆｌａｇ／ｍｏｄｅと、スタックポインタＳＰと、プログラムカウンタＰＣと、演算結果のキャリフラグＣと、比較結果保持領域Ｔとをコンテキストとして有している。また、スレッド２は、上述のコンテキストに加えて、入力イベントおよび出力イベントを制御するイベント制御部２１を有している。なお、スレッド２の構成要素は、本発明に必須なカウンタタイマＴＭＲとイベント制御部２１以外は汎用的なＣＰＵの構成であればどのような構成をとっても構わない。

プロセッサコア３は、メモリ９から命令コードをフェッチする機構、フェッチしたコードをどのような命令かを解釈する命令デコーダ、演算器およびデータアクセス命令を処理する機構で構成される。プロセッサコア３は、演算器として整数演算器ＩＮＴおよび浮動小数点演算器ＦＰＵを有している。整数演算器ＩＮＴは、加減算論理演算回路ＡＬＵ、比較回路ＣＭＰ及び乗算器ＭＵＬで構成されていると共に、浮動小数点演算器ＦＰＵは、加減算器ＡＤＤ、除算器ＤＩＶおよび乗算器ＭＵＬで構成され、命令に従ってこれらの構成を組み合わせて演算が実行される。

データアクセス命令は、レジスタ間アクセス命令、メモリアクセス命令、システムバスアクセス命令で構成される。プロセッサコア３は、レジスタ間アクセス命令によって、スレッド選択制御部４を経由してレジスタ間でのデータ転送を行う。また、プロセッサコア３は、メモリアクセス命令によって、データメモリアクセスＩ／Ｆ８を介してメモリ９からの読み込みおよびメモリ９への書き込みを行う。さらに、プロセッサコア３は、システムバスアクセス命令によって、システムバスマスタ６を介してシステムバス１０に接続されている各種周辺モジュールへ読み込みまたは書き込みを行う。

スレッド選択制御部４は、各スレッド２（２_０、２_１）からの命令実行要求から優先順位に従って１つのスレッドを選択してプロセッサコア３にコンテキストを渡す。なお、優先順位は、予め設定された固定優先順位（例えばスレッド番号が小さいほど優先順位が高いなど）、ラウンドロビン（実行が停止した直後のスレッドの優先順位を最も低くすることによりスレッド２間で優先順位を循環させる方式）、固定優先順位とラウンドロビンとを混在させた方式等が考えられる。

システムバススレーブＩ／Ｆ５は、スレッド２（２_０、２_１）とシステムバス１０との間のインターフェースであり、メインＣＰＵ等の上位システムからシステムバス１０を介してのアクセスを処理する。コンテキストの初期設定、動作開始／停止およびメモリへのプログラム配置もシステムバススレーブＩ／Ｆ５を介して行われる。

システムバスマスタ６は、プロセッサコア３とシステムバス１０との間のインターフェースであり、プロセッサコア３で発行されたシステムバスアクセス命令に従って、システムバス１０へのアクセスを制御する機能を有する。

命令メモリアクセスＩ／Ｆ７は、プロセッサコア３とメモリ９との間のインターフェースであり、プロセッサコア３からの命令フェッチ要求とフェッチアドレスを受けて、メモリ９へのアクセスを行う。

データメモリアクセスＩ／Ｆ８は、プロセッサコア３とメモリ９との間のインターフェースであり、プロセッサコア３で発行されたデータメモリアクセス命令に従って、メモリ９へのアクセスを制御する。また、データメモリアクセスＩ／Ｆ８は、システムバススレーブＩ／Ｆ５からのメモリアクセスも処理する。従って、データメモリアクセスＩ／Ｆ８は、プロセッサコア３とシステムバス１０からのアクセスを調停する機能を有する。

メモリ９は、イベントを実行するためのプログラムおよびデータを格納する記憶領域である。本実施の形態では、命令およびデータを１つのメモリ９に格納している。そして、メモリ９は、命令メモリアクセスＩ／Ｆ７に接続されるリードオンリ１ｐｏｒｔと、データメモリアクセスＩ／Ｆ８に接続されるリードライト１ｐｏｒｔとの計２ｐｏｒｔを備えている。

図２を参照すると、スレッド２は、ＳＴＯＰ状態（停止状態）と、命令を実行または実行要求中であるＲＵＮ状態（実行状態）と、命令の実行を待機しているＷＡＩＴ状態（待機状態）との間を状態遷移する。ＳＴＯＰ状態のスレッド２は、命令実行の要求を出さず、停止する。リセットなどの初期化時にＳＴＯＰ状態となる。ＲＵＮ状態のスレッド２は、命令の実行の要求を出力する。スレッド選択制御部４によって選択されたスレッド２が命令実行要求を受け付け、演算部（プロセッサコア３）が命令実行を行う。ＷＡＩＴ状態のスレッド２は、一時的に命令実行を停止する。

ＳＴＯＰ状態からＲＵＮ状態への状態遷移は、メインＣＰＵなどの上位システムからの制御レジスタへの設定や、他のスレッド２からの有効化命令による。また、ＲＵＮ状態からＷＡＩＴ状態への状態遷移は、ＥＶＴＷＡＩＴ命令（イベント待受命令）又はＭＥＶＴＷＡＩＴ命令（複数イベント待受命令）の実行による。ＷＡＩＴ状態からＲＵＮ状態への状態遷移は、待受イベントの発生の検出による。ＲＵＮ状態からＳＴＯＰ状態への状態遷移と、ＷＡＩＴ状態からＳＴＯＰ状態への状態遷移とは、メインＣＰＵなどの上位システムからＥＰＵの制御レジスタへの設定や、他スレッド２からの無効化命令による。

図３には、プロセッサコア３、スレッド選択制御部４及びスレッド２（イベント制御部２１）の詳細構成が示されている。

プロセッサコア３は、図示していない命令フェッチ機構において、スレッド選択部で選択されたスレッドの命令コードをメモリ９からフェッチする共に、選択されたスレッドをスレッド識別情報として保持する。命令コードは、オペコード（ｏｐｃｏｄｅ）とオペランド（ｏｐｒａｎｄ）に分離される。オペコードは命令の種類、オペランドはその命令に付随するデータや情報を示す。プロセッサコア３は、命令デコーダ３１を備え、命令デコーダ３１は、オペコードをデコードし、命令コードがＥＶＴＷＡＩＴ命令である場合、ＥＶＴＷＡＩＴ命令であることを示すＥＶＴＷＡＩＴ信号を、命令コードがＭＥＶＴＷＡＩＴ命令である場合、ＭＥＶＴＷＡＩＴ命令であることを示すＭＥＶＴＷＡＩＴ信号をそれぞれ出力する。また、命令デコーダ３１は、オペコードをデコードし、命令コードがＷＡＩＴ状態の期間（以下、ＷＡＩＴ期間）の計測を要求するものである場合、カウンタタイマＴＭＲの動作を有効にすることを示すＴＭＲ動作信号も出力する。オペランドは、ＥＶＴＷＡＩＴ命令の場合、どのイベントを待ち受けるかを示す待受イベント情報となり、ＭＥＶＴＷＡＩＴ命令の場合、復帰ステータスを格納するレジスタを選択する復帰ステータス格納先選択情報となる。

スレッド選択制御部４は、スレッド識別情報に基づいて命令コードを実行するスレッド２を選択し、選択したスレッド２に待受イベント情報、ＥＶＴＷＡＩＴ信号、ＭＥＶＴＷＡＩＴ信号、ＴＭＲ動作信号および復帰ステータス格納先選択信号を伝達する。

スレッド２のイベント制御部２１は、ＴＭＲＳＥＴレジスタ２２、ＴＭＲＣＡＰレジスタ２３、ＥＶＴＳＴＳレジスタ２４及びＥＶＴＳＥＬレジスタ２５を備え、イベント入力制御部２６、ＥＶＴＷＡＩＴ命令検出部２７、ＭＥＶＴＷＡＩＴイベント制御部２８、ＭＥＶＴＷＡＩＴ命令検出部２９及び状態制御部３０として機能する。

カウンタタイマＴＭＲは、状態制御部３０からのカウント開始信号によりＴＭＲＳＥＴレジスタ２２にセットされた初期値をカウンタ値としてロードする。ＴＭＲＳＥＴレジスタ２２への初期値のセットは、上位システムからシステムバススレーブＩ／Ｆ５を経由して行われる。また、命令コードのオペランドに初期値を含め、命令コード毎にセットするようにしても良い。

カウンタタイマＴＭＲは、状態制御部３０からのカウントダウン信号によりＰＲＥＳＣＡＬＥＲに設定されたカウントダウンタイミングでカウンタ値をカウントダウンする。そして、カウンタタイマＴＭＲは、カウントダウン信号でカウンタ値が０になるとタイマイベントを出力する。

ＴＭＲＣＡＰレジスタ２３は、状態制御部３０からのカウント終了信号によりカウンタタイマＴＭＲのカウンタ値を取り込む。

ＥＶＴＳＴＳレジスタ２４は、イベントごとに１ビット割り当てられたステータスレジスタであり、発生したイベントを検出するイベント入力制御部２６として機能する。イベント入力（イベントの発生）により、ＥＶＴＳＴＳレジスタ２４の該当するステータスビットが１になることで、発生したイベントが検出される。なお、イベント入力は、外部機能モジュールからの入力のほかに、カウンタタイマＴＭＲから出力されるタイマイベントがある。状態制御部から出力されるステータスクリア信号によって、ＥＶＴＳＴＳレジスタ２４の該当するステータスビットが１から０になり、イベントが検出されていない状態となる。

ＥＶＴＷＡＩＴ命令検出部２７は、状態制御部３０からの検出開始信号により、待受イベントに対応するＥＶＴＳＴＳレジスタ２４のステータスビットが１になるのを待ち受ける。そして、待受イベントに対応するＥＶＴＳＴＳレジスタ２４のステータスビットが１になったことを検出すると、検出信号を状態制御部３０に出力する。

ＥＶＴＳＥＬレジスタ２５は、イベントごとに１ビット割り当てられたステータスレジスタであり、ＭＥＶＴＷＡＩＴ命令で待受する複数のイベントが設定される。ＥＶＴＳＥＬレジスタ２５の設定は、上位システムからシステムバススレーブＩ／Ｆ５を経由して行われる。また、命令コードのオペランドにＥＶＴＳＥＬレジスタ２５の設定を含め、命令コード毎にセットするようにしても良い。

ＥＶＴＳＥＬレジスタ２５は、ＥＶＴＳＴＳレジスタ２４とＥＶＴＳＥＬレジスタ２５とをビットごとにＡＮＤ演算することで待受するイベントを選択する選択部２８１と、待受するイベントが複数同時に検出される場合の優先制御を行うイベント優先制御部２８２と共に、ＭＥＶＴＷＡＩＴ命令で待受したイベントの発生を検出してＭＥＶＴＷＡＩＴ命令検出部２９に出力するＭＥＶＴＷＡＩＴイベント制御部２８として機能する。以下、ＭＥＶＴＷＡＩＴイベント制御部２８によって検出されたイベントをＭＥＶＴＷＡＩＴイベントと称す。なお、イベント優先制御部２８２による優先制御は、予め設定された固定優先順位、ラウンドロビン、固定優先順位とラウンドロビンとを混在させた方式等が考えられる。

ＭＥＶＴＷＡＩＴ命令検出部２９は、状態制御部３０からの検出開始信号によりＭＥＶＴＷＡＩＴイベント制御部２８によるＭＥＶＴＷＡＩＴイベントの検出を待ち受ける。そして、ＭＥＶＴＷＡＩＴ命令検出部２９は、ＥＶＴＷＡＩＴイベント制御部２８によってＭＥＶＴＷＡＩＴイベントが検出されると、検出信号を状態制御３０に出力すると共に、検出されたＭＥＶＴＷＡＩＴイベントを特定するための情報として復帰イベント識別情報を汎用レジスタ群Ｒ０～Ｒ１５に出力する。

汎用レジスタ群Ｒ０～Ｒ１５は、状態制御部３０から復帰ステータス格納先（レジスタＲ０～Ｒ１５のいずれか）を指定した復帰ステータス書込み信号を受け取ると、指定されたレジスタＲ０～Ｒ１５のいずれかに復帰イベント識別情報を書き込む。これにより、ＭＥＶＴＷＡＩＴ命令からの復帰後、復帰イベント識別情報を確認することで、ＭＥＶＴＷＡＩＴ命令後にどのイベントで復帰したかを判別することができ、復帰後の処理を切り替えることが可能になる。

状態制御部３０は、ＥＶＴＷＡＩＴ信号によりＥＶＴＷＡＩＴ命令検出部２７に検出開始信号を出力し、スレッド２をＲＵＮ状態からＷＡＩＴ状態に遷移させる。そして、状態制御部３０は、ＥＶＴＷＡＩＴ命令検出部２７からの検出信号により、スレッド２をＷＡＩＴ状態からＲＵＮ状態に遷移させてスレッドの命令実行を再開すると共に、ステータスクリア信号をＥＶＴＳＴＳレジスタ２４に出力する。

状態制御部３０は、ＭＥＶＴＷＡＩＴ信号により、ＭＥＶＴＷＡＩＴ命令検出部２９に検出開始信号を出力し、スレッド２をＲＵＮ状態からＷＡＩＴ状態に遷移させる。そして、状態制御部３０は、ＭＥＶＴＷＡＩＴ命令検出部２９からの検出信号により、スレッド２をＲＵＮ状態からＷＡＩＴ状態に遷移させてスレッドの命令実行を再開すると共に、ステータスクリア信号をＥＶＴＳＴＳレジスタ２４に出力し、復帰ステータス格納先を指定した復帰ステータス書込み信号を汎用レジスタ群Ｒ０～Ｒ１５に出力する。

また、状態制御部３０は、ＥＶＴＷＡＩＴ信号又はＭＥＶＴＷＡＩＴ信号と共にＴＭＲ動作信号が入力されると、カウント開始信号を出力する。そして、ＷＡＩＴ状態の間、カウントダウン信号を出力すると共にもＷＡＩＴ状態からＲＵＮ状態への遷移時にカウント終了信号を出力する。

次に、ＷＡＩＴ期間の計測要求を伴うＥＶＴＷＡＩＴ命令によるプロセッサ１の動作について図４及び図５を参照して詳細に説明する。

図４を参照すると、プロセッサコア３は、スレッド選択制御部４により選択されたスレッドのプログラムカウンタＰＣが示すメモリアドレスから命令コードをフェッチ（ステップＳ１０１）すると共に、選択されたスレッド番号をスレッド識別情報として保持する。

次に、プロセッサコア３の命令デコーダ３１は、オペコードをデコードし、ＥＶＴＷＡＩＴ命令であることを示すＥＶＴＷＡＩＴ信号と、カウンタタイマＴＭＲの動作を有効にすることを示すＴＭＲ動作信号とをスレッド選択制御部４に出力する（ステップＳ１０２）。

また、プロセッサコア３は、スレッド識別情報と、オペランドの待受イベント情報とをスレッド選択制御部４に出力する（ステップＳ１０３）。

次に、スレッド選択制御部４は、スレッド識別情報に基づいて命令コードを実行するスレッド２を選択し、選択したスレッド２のＥＶＴＷＡＩＴ命令検出部２７に待受イベント情報を伝達すると共に（ステップＳ１０４）、状態制御部３０にＥＶＴＷＡＩＴ信号及びＴＭＲ動作信号を伝達する（ステップＳ１０５）。

次に、状態制御部３０は、ＥＶＴＷＡＩＴ信号によりＥＶＴＷＡＩＴ命令検出部２７に検出開始信号を出力し、スレッド２をＲＵＮ状態からＷＡＩＴ状態に遷移させる（ステップＳ１０６）。

また、状態制御部３０は、ＴＭＲ動作信号によりカウント開始信号をカウンタタイマＴＭＲに出力し、ＷＡＩＴ状態の間、カウントダウン信号を出力する（ステップＳ１０７）。

カウント開始信号により、カウンタタイマＴＭＲには、図５に示すように、ＴＭＲＳＥＴレジスタ２２にセットされた初期値Ｘがカウンタ値としてロードされる。そして、カウンタタイマＴＭＲのカウント値は、ＷＡＩＴ状態の間に入力されるカウントダウン信号によりＰＲＥＳＣＡＬＥＲに設定されたカウントダウンタイミングでカウントダウンされる。

ＥＶＴＷＡＩＴ命令検出部２７は、状態制御部３０からの検出開始信号により、待受イベントに対応するＥＶＴＳＴＳレジスタ２４のステータスビットが１になること、すなわち待受イベントの発生を待ち受ける（ステップＳ１０８）。

ステップＳ１０８で待受イベントに対応するＥＶＴＳＴＳレジスタ２４のステータスビットが１になると、ＥＶＴＷＡＩＴ命令検出部２７は、検出信号を状態制御部３０に出力する（ステップＳ１０９）。

状態制御部３０は、ＥＶＴＷＡＩＴ命令検出部２７からの検出信号により、スレッド２をＷＡＩＴ状態からＲＵＮ状態に遷移させて、ＥＶＴＷＡＩＴ命令に対応する処理を実行させると共に（ステップＳ１１０）、カウント終了信号をＴＭＲＣＡＰレジスタ２３に出力し（ステップＳ１１１）、さらにステータスクリア信号をＥＶＴＳＴＳレジスタ２４に出力して（ステップＳ１１２）、イベント待受動作を終了させる。

カウント終了信号により、図５に示すように、ＴＭＲＣＡＰレジスタ２３には、カウント終了信号の入力時のカウンタタイマＴＭＲのカウンタ値Ｙが取り込まれる。これにより、上位システムは、ＴＭＲＳＥＴレジスタ２２及びＴＭＲＣＡＰレジスタ２３のカウント値を参照するとこで、ＷＡＩＴ期間を把握することができる。すなわち、ＴＭＲＳＥＴレジスタ２２の初期値ＸとＴＭＲＣＡＰレジスタ２３に取り込まれたカウンタ値Ｙ＋１との差分にカウントダウン周期をかけた値を、ＥＶＴＷＡＩＴ命令の実行から待受イベントの検出までのＷＡＩＴ期間として計測することができる。なお、ＴＭＲＣＡＰレジスタ２３のリセットタイミングは、上位システムにより適宜設定すると良い。

電源システムにおいて、図６に示すように、電源の負荷が軽いときのＰＷＭ出力を間欠動作させて低消費電力化を図ることがなされている。時刻ｔ_０で出力電流の低下が検出されると、軽負荷と認識して電源制御を停止させる。すると、出力電圧は、出力キャパシタの電荷容量に従って電圧降下する。そして、時刻ｔ_１で出力電圧が閾値電圧Ｖ_ｔｈを下回ると、電源制御を再開して出力電圧を回復させる。この間欠動作により、電源制御停止期間は、電源制御によるスイッチング動作が発生しないため、効率向上が期待できる。

このような間欠動作は、ＥＶＴＷＡＩＴ命令によるＷＡＩＴ状態と出力電圧の低下の検出機構からのイベント入力による再開動作（ＲＵＮ状態）によって実現することができる。この場合、プロセッサ１には、出力電流の低下が検出された時刻ｔ_０で、出力電圧の閾値電圧Ｖ_ｔｈまでの低下を待受イベントとするＥＶＴＷＡＩＴ命令が入力され、ＷＡＩＴ状態に遷移する。

出力電圧の閾値電圧Ｖ_ｔｈまでの低下が検出された時刻ｔ_１で待受イベントが検出される。これにより、時刻ｔ_０から時刻ｔ_１までの電源制御停止期間がＷＡＩＴ期間として計測され、電源制御停止期間、降下電圧および外部負荷容量から停止期間中の消費電流を概算できる。従って、待機中の負荷を推定し、間欠動作から通常動作に切り替える判定に用いることが可能になり、軽負荷時の効率向上を高める制御を行うことができる。

図７を参照すると、プロセッサコア３は、スレッド選択制御部４により選択されたスレッドのプログラムカウンタＰＣが示すメモリアドレスから命令コードをフェッチ（ステップＳ２０１）すると共に、選択されたスレッド番号をスレッド識別情報として保持する。

次に、プロセッサコア３の命令デコーダ３１は、オペコードをデコードし、ＭＥＶＴＷＡＩＴ命令であることを示すＭＥＶＴＷＡＩＴ信号と、カウンタタイマＴＭＲの動作を有効にすることを示すＴＭＲ動作信号とをスレッド選択制御部４に出力する（ステップＳ２０２）。

また、プロセッサコア３は、スレッド識別情報と、オペランドの復帰ステータス格納先選択情報とをスレッド選択制御部４に出力する（ステップＳ２０３）。

次に、スレッド選択制御部４は、スレッド識別情報に基づいて命令コードを実行するスレッド２を選択し、状態制御部３０にＭＥＶＴＷＡＩＴ信号及びＴＭＲ動作信号を伝達する（ステップＳ２０４）。なお、ＥＶＴＳＥＬレジスタ２５には、上位システムによってＭＥＶＴＷＡＩＴ命令で待受する複数のＭＥＶＴＷＡＩＴイベントと共に、タイマイベントが設定される（ステップＳ２０５）。

次に、状態制御部３０は、ＭＥＶＴＷＡＩＴ信号によりＭＥＶＴＷＡＩＴ命令検出部２９に検出開始信号を出力し、スレッド２をＲＵＮ状態からＷＡＩＴ状態に遷移させる（ステップＳ２０６）。

また、状態制御部３０は、ＴＭＲ動作信号によりカウント開始信号をカウンタタイマＴＭＲに出力し、ＷＡＩＴ状態の間、カウントダウン信号を出力する（ステップＳ２０７）。

カウント開始信号により、カウンタタイマＴＭＲには、図８に示すように、ＴＭＲＳＥＴレジスタ２２にセットされた初期値Ｘがカウンタ値としてロードされる。そして、カウンタタイマＴＭＲのカウント値は、ＷＡＩＴ状態の間に入力されるカウントダウン信号によりＰＲＥＳＣＡＬＥＲに設定されたカウントダウンタイミングでカウントダウンされる。

ＭＥＶＴＷＡＩＴ命令検出部２９は、状態制御部３０からの検出開始信号により、ＭＥＶＴＷＡＩＴイベント制御部２８によるＭＥＶＴＷＡＩＴイベントの検出、すなわち待ち受ける複数のＭＥＶＴＷＡＩＴイベントのいずれかの発生を待ち受けると共に（ステップＳ２０８）、ＭＥＶＴＷＡＩＴイベント制御部２８によるタイマイベントの検出を待ち受ける（ステップＳ２０９）。

ステップＳ２０８でＭＥＶＴＷＡＩＴイベント制御部２８によってＭＥＶＴＷＡＩＴイベントが検出されると、ＭＥＶＴＷＡＩＴ命令検出部２９は、検出信号を状態制御３０に出力すると共に（ステップＳ２１０）、検出されたＭＥＶＴＷＡＩＴイベントを特定するための情報として復帰イベント識別情報を汎用レジスタ群Ｒ０～Ｒ１５に出力する（ステップＳ２１１）。

状態制御部３０は、ＭＥＶＴＷＡＩＴ命令検出部２９からの検出信号により、復帰ステータス格納先を指定した復帰ステータス書込み信号を汎用レジスタ群Ｒ０～Ｒ１５に出力する（ステップＳ２１２）。これにより、ＭＥＶＴＷＡＩＴ命令検出部２９からの復帰イベント識別情報は、復帰ステータス書込み信号によって指定されたレジスタＲ０～Ｒ１５のいずれかに書き込まれる。

そして、状態制御部３０は、ＭＥＶＴＷＡＩＴ命令検出部２７からの検出信号により、スレッド２をＷＡＩＴ状態からＲＵＮ状態に遷移させて、ＭＥＶＴＷＡＩＴ命令に対応する処理を実行させる（ステップＳ２１３）。処理の実行に際し、指定されたレジスタＲ０～Ｒ１５のいずれかに書き込まれた復帰イベント識別情報を参照することで、発生したイベントにより処理を切り替えることができる。

次に、状態制御部３０は、カウント終了信号をＴＭＲＣＡＰレジスタ２３に出力し（ステップＳ２１４）、さらにステータスクリア信号をＥＶＴＳＴＳレジスタ２４に出力して（ステップＳ２１５）、イベント待受動作を終了させる。

カウント終了信号により、図８（ａ）に示すように、ＴＭＲＣＡＰレジスタ２３には、カウント終了信号の入力時のカウンタタイマＴＭＲのカウンタ値Ｙが取り込まれる。これにより、上位システムは、ＴＭＲＳＥＴレジスタ２２及びＴＭＲＣＡＰレジスタ２３のカウント値を参照するとこで、ＷＡＩＴ期間を把握することができる。すなわち、ＴＭＲＳＥＴレジスタ２２の初期値ＸとＴＭＲＣＡＰレジスタ２３に取り込まれたカウンタ値Ｙ＋１との差分にカウントダウン周期をかけた値を、ＥＶＴＷＡＩＴ命令の実行から待受イベントの検出までのＷＡＩＴ期間として計測することができる。なお、ＴＭＲＣＡＰレジスタ２３のリセットタイミングは、上位システムにより適宜設定すると良い。

図８（ｂ）に示すように、カウンタタイマＴＭＲのカウンタ値が０になってタイマイベントが出力され、ステップＳ２０９でＭＥＶＴＷＡＩＴイベント制御部２８によってタイマイベントが検出されると、ＭＥＶＴＷＡＩＴ命令検出部２９は、検出信号を状態制御３０に出力すると共に（ステップＳ２１６）、検出されたタイマイベントを特定する復帰イベント識別情報を汎用レジスタ群Ｒ０～Ｒ１５に出力する（ステップＳ２１７）。

状態制御部３０は、ＭＥＶＴＷＡＩＴ命令検出部２７からの検出信号により、復帰ステータス格納先を指定した復帰ステータス書込み信号を汎用レジスタ群Ｒ０～Ｒ１５に出力する（ステップＳ２１８）。これにより、ＭＥＶＴＷＡＩＴ命令検出部２９からの復帰イベント識別情報は、復帰ステータス書込み信号によって指定されたレジスタＲ０～Ｒ１５のいずれかに書き込まれる。

そして、状態制御部３０は、ＭＥＶＴＷＡＩＴ命令検出部２７からの検出信号により、スレッド２をＷＡＩＴ状態からＲＵＮ状態に遷移させて、タイマイベントに対応する処理を実行させる（ステップＳ２１９）。処理の実行に際し、指定されたレジスタＲ０～Ｒ１５のいずれかに書き込まれた復帰イベント識別情報を参照することで、タイマイベントに対応する処理を実行できる。

次に、状態制御部３０は、ステータスクリア信号をＥＶＴＳＴＳレジスタ２４に出力して（ステップＳ２２０）、イベント待受動作を終了させる。なお、状態制御部３０は、カウント終了信号もＴＭＲＣＡＰレジスタ２３に出力することになるが、カウンタタイマＴＭＲのカウンタ値が０になっているため、ＴＭＲＣＡＰレジスタ２３に変化は生じない。

これにより、ＭＥＶＴＷＡＩＴ命令によって待っている待受イベントが一定時間待っても発生しない場合を認識して、通常時の処理とは異なるタイマイベントに対応する処理を実行することができる。ＴＭＲＳＥＴレジスタ２２にセットされる初期値Ｘにカウントダウン周期をかけた時間がＭＥＶＴＷＡＩＴイベントを待つタイムアウト時間となる。

以上説明したように、本実施の形態によれば、待受イベントを指定したＥＶＴＷＡＩＴ命令（イベント待受命令）によって、命令を実行または実行要求中であるＲＵＮ状態（実行状態）から命令の実行を待機しているＷＡＩＴ状態（待機状態）に遷移させ、待受イベントの発生によって、ＷＡＩＴ状態からＲＵＮ状態に遷移させるプロセッサ１であって、初期値からカウントを開始するタイマカウンタＴＭＲと、イベントの発生を知らせるイベント入力を検出するイベント入力制御部２６と、イベント入力によって待受イベントを検出するＥＶＴＷＡＩＴ命令検出部２７（待受イベント検出部）と、ＥＶＴＷＡＩＴ命令によって、ＲＵＮ状態からＷＡＩＴ状態に遷移させると共に、タイマカウンタＴＭＲにカウント開始を指示するカウント開始信号を出力し、待受イベントの検出によって、ＷＡＩＴ状態からＲＵＮ状態に遷移させると共に、タイマカウンタＴＭＲによるカウントの終了を指示するカウント終了信号を出力する状態制御部３０と、状態制御部３０からのカウント終了信号の出力により、タイマカウンタＴＭＲのカウント値を取り込んで保持するＴＭＲＣＡＰレジスタ２３（計測値レジスタ）と、を具備することを特徴とする。
この構成により、上位システムは、ＴＭＲＳＥＴレジスタ２２（初期値）及びＴＭＲＣＡＰレジスタ２３のカウント値を参照するとこで、ＷＡＩＴ期間を把握することができ、ＥＶＴＷＡＩＴ命令の実行後にＲＵＮ状態に復帰するまでの時間（ＷＡＩＴ期間）を、外部タイマリソースを消費することなく、リアルタイムに計測することができる。

さらに、本実施の形態は、状態制御部３０は、複数の待受イベントを指定したＭＥＶＴＷＡＩＴ命令（複数イベント待受命令）によって、ＲＵＮ状態からＷＡＩＴ状態に遷移させると共に、タイマカウンタＴＭＲにカウント開始を指示するカウント開始信号を出力し、ＭＥＶＴＷＡＩＴ命令検出部２９（待受イベント検出部）によるＭＥＶＴＷＡＩＴ命令で指定された複数の待受イベントのいずれかの検出によって、ＷＡＩＴ状態からＲＵＮ状態に遷移させると共に、タイマカウンタＴＭＲによるカウントの終了を指示するカウント終了信号を出力する。
この構成により、複数のイベントを待受イベントとして指定することができる。

さらに、本実施の形態は、タイマカウンタＴＭＲは、カウント値が設定値に到達すると、タイマイベントをイベント入力として出力し、ＭＥＶＴＷＡＩＴ命令検出部２９は、タイマイベントを複数の待受イベントの１つとして検出する。
この構成により、待受イベントが一定時間待っても発生しない場合を認識できる。

さらに、本実施の形態は、ＭＥＶＴＷＡＩＴ命令検出部２９によって検出された待受イベントを特定する待受イベント識別情報を保持する汎用レジスタＲ０～Ｒ１５（識別情報レジスタ）を備えている。
この構成により、汎用レジスタＲ０～Ｒ１５に保持された待受イベント識別情報により、発生した待受イベントを認識できるため、発生した待受イベントにより処理を切り替えることができる。

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。

１プロセッサ
２スレッド
３プロセッサコア
４スレッド選択制御部
５システムバススレーブＩ／Ｆ
６システムバスマスタ
７命令メモリアクセスＩ／Ｆ
８データメモリアクセスＩ／Ｆ
９メモリ
２１イベント制御部
２２ＴＭＲＳＥＴレジスタ
２３ＴＭＲＣＡＰレジスタ
２４ＥＶＴＳＴＳレジスタ
２５ＥＶＴＳＥＬレジスタ
２６イベント入力制御部
２７ＥＶＴＷＡＩＴ命令検出部
２８ＭＥＶＴＷＡＩＴイベント制御部
２９ＭＥＶＴＷＡＩＴ命令検出部
３０状態制御部
３１命令デコーダ

Claims

待受イベントを指定したイベント待受命令によって、命令を実行または実行要求中である実行状態から命令の実行を待機している待機状態に遷移させ、前記待受イベントの発生によって、前記待機状態から前記実行状態に遷移させるスレッドを複数備えたプロセッサであって、
複数の前記スレッドは、
初期値からカウントを開始するタイマカウンタと、
イベントの発生を知らせるイベント入力を検出するイベント入力制御部と、
前記イベント入力によって前記待受イベントを検出する待受イベント検出部と、
前記イベント待受命令によって、前記実行状態から前記待機状態に遷移させると共に、前記タイマカウンタにカウント開始を指示するカウント開始信号を出力し、前記待受イベントの検出によって、前記待機状態から前記実行状態に遷移させると共に、前記タイマカウンタによるカウントの終了を指示するカウント終了信号を出力する状態制御部と、
前記状態制御部からの前記カウント終了信号の出力により、前記タイマカウンタのカウント値を取り込んで保持する計測値レジスタと、をそれぞれ具備することを特徴とするプロセッサ。
前記状態制御部は、複数の前記待受イベントを指定した複数イベント待受命令によって、前記実行状態から前記待機状態に遷移させると共に、前記タイマカウンタにカウント開始を指示するカウント開始信号を出力し、前記複数イベント待受命令で指定された複数の前記待受イベントのいずれかの検出によって、前記待機状態から前記実行状態に遷移させると共に、前記タイマカウンタによるカウントの終了を指示するカウント終了信号を出力することを特徴とする請求項１記載のプロセッサ。
前記タイマカウンタは、カウント値が設定値に到達すると、タイマイベントを前記イベント入力として出力し、
前記待受イベント検出部は、前記タイマイベントを複数の前記待受イベントの１つとして検出することを特徴とする請求項２記載のプロセッサ。
前記待受イベント検出部によって検出された前記待受イベントを特定する待受イベント識別情報を保持する識別情報レジスタを具備することを特徴とする請求項２又は３記載のプロセッサ。
待受イベントを指定したイベント待受命令によって、命令を実行または実行要求中である実行状態から命令の実行を待機している待機状態に遷移させ、前記待受イベントの発生によって、前記待機状態から前記実行状態に遷移させるスレッドを複数備えたプロセッサのイベント処理方法であって、
複数の前記スレッドは、タイマカウンタと、イベント入力制御部と、待受イベント検出部と、状態制御部と、計測値レジスタと、をそれぞれ備え、
前記イベント入力制御部は、イベントの発生を知らせるイベント入力を検出し、
前記待受イベント検出部は、前記イベント入力によって前記待受イベントを検出し、
前記状態制御部は、前記イベント待受命令によって、前記実行状態から前記待機状態に遷移させると共に、カウント開始信号を出力し、前記待受イベントの検出によって、前記待機状態から前記実行状態に遷移させると共に、カウント終了信号を出力し、
前記タイマカウンタは、前記状態制御部からの前記カウント開始信号の出力により、初期値からカウントを開始すると共に、前記状態制御部からの前記カウント終了信号の出力により、カウントを終了し、
前記計測値レジスタは、前記状態制御部からの前記カウント終了信号の出力により、前記タイマカウンタのカウント値を取り込んで保持することを特徴とするイベント処理方法。