JP2000308367A - 半導体装置及びインバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源に急激な変動が生じても、期待通りに動
作することを可能にする半導体装置及びインバータ装置
を得る。 【解決手段】 電位差変動検出回路Ｙは、第１電位ＶＢ
と第２電位ＶＡとの間に互いに直列に接続された第１直
流短絡素子Ｂ１及び交流短絡素子Ａ１、入力端子が第１
直流短絡素子Ｂ１と交流短絡素子Ａ１との間に接続さ
れ、第１制御信号ＯＳ１を出力する第１インバータＧ１
を含む。能動回路Ｘ１は、第１電位ＶＢと第２電位ＶＡ
との電位差によって駆動し、第２制御信号ＯＳ２を出力
する。受動回路Ｘ２は第２制御信号ＯＳ２によって制御
される。信号伝搬阻止回路Ｘ３は第１制御信号ＯＳ１
が”Ｈ”のとき、能動回路Ｘ１から受動回路Ｘ２へ第２
制御信号ＯＳ２の立ち上がりが伝搬するのを阻止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷（例えばモー
タ）を駆動するためのインバータ装置及び例えばインバ
ータ装置に適用される半導体装置に関する。

【０００２】

【従来の技術】従来の半導体装置の一例としてレベルシ
フト回路を用いて説明する。レベルシフト回路は、例え
ば、インバータ装置に適用され、外部からの制御信号の
立ち上がりや立ち下がりに応じてレベルが設定された信
号を出力する。

【０００３】図１２は従来のレベルシフト回路の回路図
である。図１２のレベルシフト回路の動作について図１
３を用いて説明すると、要するに、能動回路Ｘ１は反転
増幅回路であり、時刻ｔ０から時刻ｔ４に示すように、
信号Ｓａ，Ｓｂの”Ｈ”あるいは”Ｌ”に応じて、信号
Ｓｆ，Ｓｂを”Ｈ”あるいは”Ｌ”にする。受動回路Ｘ
２は、信号Ｓｆ，Ｓｇに従順に制御され、信号Ｓｆの立
ち上がりを受けると、信号ＳＰを”Ｈ”にセットし、信
号Ｓｇの立ち上がりを受けると、信号ＳＰを”Ｌ”にリ
セットする。

【０００４】ところが、能動回路Ｘ１は、第１電位ＶＢ
と第２電位ＶＡとの電位差（能動回路Ｘ１の電源）の変
動で誤動作しやすく、間違った信号Ｓｆ，Ｓｇを出力す
る。従順な受動回路Ｘ２は、信号Ｓｆ，Ｓｇが間違って
いるとも知らず、信号Ｓｆ，Ｓｇに従う。その結果、信
号ＳＰは期待通りにならないことがある。

【０００５】例えば、図１３の時刻ｔ４から時刻ｔ５に
示すように、信号ＳＰが”Ｌ”の場合、信号Ｓａ，Ｓｂ
が共に”Ｌ”に保たれていれば、信号ＳＰは”Ｌ”に保
たれることが期待される。しかし、時刻ｔ５において第
１電位ＶＢが急上昇すると、トランジスタＴ２ａ，Ｔ２
ｂのドレイン電極とソース電極との間の電位差が急激に
変動する。トランジスタＴ２ａ，Ｔ２ｂにはそれぞれ、
ドレイン電極とソース電極との間に容量Ｃp2a，Ｃp2bが
寄生しているので、容量Ｃp2a，Ｃp2bに電流が流れる。
その電流は抵抗器Ｒ２ａ，Ｒ２ｂに流れ、抵抗器Ｒ２
ａ，Ｒ２ｂによる電圧降下が生じる。その結果、トラン
ジスタＴ２ａ，Ｔ２ｂと抵抗器Ｒ２ａ，Ｒ２ｂとの間の
信号Ｓｃ，Ｓｄは低下し、インバータＧ２ａ，Ｇ２ｂが
出力する信号Ｓｆ，Ｓｇは”Ｌ”から”Ｈ”に立ち上が
る。これによって、信号ＳＰは期待に反して”Ｌ”か
ら”Ｈ”になってしまうことがある。

【０００６】そこで、ロジックフィルタＧ８（図１４）
を設けた。ロジックフィルタＧ８の動作を図１５に示
す。ロジックフィルタＧ８は、信号Ｓｆ，Ｓｇが共に”
Ｈ”でないとき（ケースＴＡ，ＴＢ，ＴＣ）のとき、信
号Ｓｆ，Ｓｇに等しい信号Ｓｆｂ，ＳｇｂをＲＳフリッ
プフロップ回路Ｇ７のセット端子Ｓ、リセット端子Ｒに
出力する。一方、信号Ｓｆ，Ｓｇが共に”Ｈ”のときは
（ケースＴＤ）、ロジックフィルタＧ８は、信号Ｓｆ，
Ｓｇが共に”Ｌ”の間違いであるとして、ＲＳフリップ
フロップ回路Ｇ７のセット端子Ｓ、リセット端子Ｒに共
に”Ｌ”の信号Ｓｆｂ，Ｓｇｂを出力する。

【０００７】

【発明が解決しようとする課題】ところが、ロジックフ
ィルタＧ８を設けたにもかかわらず、実際には、信号Ｓ
Ｐは期待通りにならないという問題点が生じた。なぜな
ら、製造上のバラツキのため、例えば、インバータＧ２
ａの閾値Ｖta（図１６）とインバータＧ２ｂの閾値Ｖtb
とが厳密に同じにならないことがある。図１６に示すよ
うに、インバータＧ２ｂの閾値ＶtbがインバータＧ２ａ
の閾値Ｖtaと比較して少し低い場合、図１６に示すよう
に、時刻ｔ５において第１電位ＶＢが急上昇し、同時に
信号Ｓｆ，Ｓｇが”Ｌ”から”Ｈ”になったとしても、
第１電位ＶＢが安定する時刻ｔ８を過ぎて、今度は緩や
かに信号Ｓｃ，Ｓｄが”Ｌ”から”Ｈ”に回復すれば、
信号Ｓｆ，Ｓｇのうち、信号Ｓｇが先に”Ｌ”になる
（時刻ｔ９ｂ）。これによって、信号Ｓｆｇは”Ｌ”に
なり、信号Ｓｆｂが立ち上がるので、信号ＳＰは期待に
反し”Ｈ”にセットされてしまう。

【０００８】本発明は、以上の問題点を解決するために
なされたものであり、電源に急激な変動が生じても、期
待通りに動作することを可能にする半導体装置及びイン
バータ装置を得ることを目的とする。

【０００９】

【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、第１電位と第２電位との間に互いに直
列に接続された第１直流短絡素子及び交流短絡素子、入
力端子が前記第１直流短絡素子と前記交流短絡素子との
間に接続され、第１制御信号を出力する第１インバータ
を含む電位差変動検出回路と、前記第１電位と前記第２
電位とを受け、前記第１電位と前記第２電位との電位差
によって駆動し、第２制御信号を出力する能動回路と、
前記第２制御信号を受け、当該第２制御信号によって制
御される受動回路と、前記能動回路と前記受動回路との
間に介在し、前記第１制御信号が所定レベルのとき、前
記能動回路から前記受動回路へ前記第２制御信号が伝搬
するのを阻止する信号伝搬阻止回路とを備える。

【００１０】本発明の請求項２に係る課題解決手段にお
いて、前記受動回路は、順序回路を含む。

【００１１】本発明の請求項３に係る課題解決手段にお
いて、前記交流短絡素子は第１トランジスタであり、前
記能動回路は、前記第１電位と前記第２電位との間に互
いに直列に接続された第２直流短絡素子及び第２トラン
ジスタ、入力端子が前記第２直流短絡素子と第２トラン
ジスタとの間に接続されている第２インバータを含む。

【００１２】本発明の請求項４に係る課題解決手段は、
前記第１及び第２トランジスタに流れる電流を制限する
ための電流制限回路をさらに備える。

【００１３】本発明の請求項５に係る課題解決手段にお
いて、前記第１直流短絡素子は抵抗器を含む。

【００１４】本発明の請求項６に係る課題解決手段にお
いて、前記第１直流短絡素子は第３トランジスタを含
む。

【００１５】本発明の請求項７に係る課題解決手段は、
負荷を接続するための端子と、直流を交流に変換して前
記端子に出力するためのインバータ部と、請求項１から
６までのいずれかに記載の半導体装置、前記端子の電位
を基準として前記第１電位を生成する電源を有し、前記
インバータ部を制御するための制御回路とを備える。

【００１６】

【発明の実施の形態】発明の概念．従来の２つの目的回
路Ｘ（図１２及び図１４）を比較してみる。図１２の目
的回路Ｘでは、能動回路Ｘ１に従順なＲＳフリップフロ
ップ回路Ｇ７は、信号Ｓｆ，Ｓｇに制御される。一方、
図１４の目的回路Ｘはというと、ロジックフィルタＧ８
は、図１２のＲＳフリップフロップ回路Ｇ７同様、信号
Ｓｆ，Ｓｇに制御されている。つまり、図１４のロジッ
クフィルタＧ８は、能動回路Ｘ１に従順に制御される受
動回路Ｘ２という概念に吸収されると考えることができ
る。したがって、図１２の目的回路Ｘと、それを改良し
たはずの図１４の目的回路Ｘとは、共に能動回路Ｘ１及
び受動回路Ｘ２で構成され、概念的には全く変わってい
ないのである。

【００１７】さらに、信号Ｓｆ，Ｓｇがそれぞれ”
Ｈ”，”Ｌ”のときは、能動回路Ｘ１が正常に動作して
いる場合（時刻ｔ１〜ｔ２（図１３））と、能動回路Ｘ
１が誤動作している場合（時刻ｔ９ｂ〜ｔ９ａ（図１
６））とがある。したがって、受動回路Ｘ２は、能動回
路Ｘ１が誤動作しているかどうかを信号Ｓｆ，Ｓｇのみ
から分かるはずがない。

【００１８】そこで、本発明では図１に示すように、目
的回路Ｘの誤動作の原因となる第１電位ＶＢと第２電位
ＶＡとの電位差（電源）を監視し、期待通りに動作する
ように、目的回路Ｘを操るための第三者（電位差変動検
出回路Ｙ）を設けることにした。

【００１９】電位差変動検出回路Ｙは、第１直流短絡素
子Ｂ１、交流短絡素子Ａ１及び第１インバータＧ１を含
む。

【００２０】直流短絡素子とは、例えば抵抗器であり、
基本的には２端子素子であって、この２端子間を直流的
に短絡するものである。

【００２１】交流短絡素子とは、例えばコンデンサであ
り、基本的には２端子素子であって、この２端子間を交
流的に短絡し、かつ、直流的に開放するものである。

【００２２】第１直流短絡素子Ｂ１及び交流短絡素子Ａ
１は互いに直列に第１電位ＶＢと第２電位ＶＡとの間に
接続されている。つまり、第１直流短絡素子Ｂ１は、一
端が第１電位ＶＢを受け、他端が交流短絡素子Ａ１の一
端に接続されている。交流短絡素子Ａ１の他端は第２電
位ＶＡを受ける。

【００２３】第１インバータＧ１の入力端子は第１直流
短絡素子Ｂ１と交流短絡素子Ａ１との間の共通接続点に
接続されている。

【００２４】次に動作について説明する。目的回路Ｘ
は、第１電位ＶＢと第２電位ＶＡとの電位差を電源とし
て駆動する。

【００２５】一方、電位差変動検出回路Ｙは、第１電位
ＶＢと第２電位ＶＡとの電位差が安定していると、交流
短絡素子Ａ１の両端は開放されることになるので、第１
インバータＧ１の入力端子の電位は第１電位ＶＢであ
り、第１インバータＧ１は例えば”Ｌ”レベルの第１制
御信号ＯＳ１を出力する。次に、第１電位ＶＢと第２電
位ＶＡとの電位差に変動が生じると、交流短絡素子Ａ１
の両端は交流的に短絡することになるので、第１インバ
ータＧ１の入力端子の電位が第１電位ＶＢから第２電位
ＶＡへ近づく。これによって、第１インバータＧ１は第
１制御信号ＯＳ１を”Ｌ”レベルから”Ｈ”レベルにす
る。

【００２６】以上のように、電位差変動検出回路Ｙは、
第１電位ＶＢと第２電位ＶＡとの電位差の変動が生じる
と、例えば”Ｈ”レベルの第１制御信号ＯＳ１で目的回
路Ｘを操る。ここで、たとえ、第１電位ＶＢと第２電位
ＶＡとの電位差の変動が目的回路Ｘの動作に影響を与え
て目的回路Ｘ内の一部で誤動作が生じたとしても、電位
差変動検出回路Ｙは、目的回路Ｘを操ることによって目
的回路Ｘの動作を補正し、目的回路Ｘを期待通りに動作
させることができる可能となる。

【００２７】上記の発明の概念を例えばモータを駆動す
るためのインバータシステムに応用したものを次の実施
の形態１〜４で説明する。

【００２８】実施の形態１．図２は本発明の実施の形態
１〜４のインバータシステムの回路図である。図２のイ
ンバータシステムは制御用の電源Ｅ３と、電力用（例え
ば１２００Ｖ）の電源Ｅ２と、電源Ｅ２を交流に変換し
て負荷３００に出力するためのインバータ装置２００
と、インバータ装置２００を制御するためのＣＰＵ１０
０とを備える。なお、発明の概念はインバータ装置２０
０内のレベルシフト回路２１２に適用されている。

【００２９】インバータ装置２００は、端子Ｐ１〜Ｐ７
と、電源Ｅ２を交流に変換して端子Ｐ５に出力するため
のインバータ部２２０と、インバータ部２２０を制御す
るための制御回路２１０とを含む。ＣＰＵ１００は端子
Ｐ１，Ｐ３に接続される。電源Ｅ３は端子Ｐ２，Ｐ４に
接続される。電源Ｅ２は端子Ｐ６，Ｐ７に接続される。
負荷３００は端子Ｐ５に接続される。制御回路２１０は
例えばハイブリッドＩＣに内蔵されている。端子Ｐ４あ
るいはＰ７は安定した動作を提供するため接地しておく
ことが望ましい。

【００３０】制御回路２１０は端子Ｐ１〜Ｐ５に接続さ
れ、インバータ部２２０へ信号ＳＰＰ，ＳＮＮを出力す
る。制御回路２１０は電源Ｅ１、ワンショット回路２１
１、レベルシフト回路２１２、ドライバ２１３，２２４
を含む。ワンショット回路２１１は端子Ｐ１に接続さ
れ、レベルシフト回路２１２へ信号Ｓａ，Ｓｂを出力す
る。レベルシフト回路２１２は信号Ｓａ，Ｓｂを受け、
信号ＳＰを出力する。ドライバ２１３は信号ＳＰを受
け、信号ＳＰＰを出力する。ドライバ２１４は端子Ｐ３
に接続され、信号ＳＮＮを出力する。

【００３１】ドライバ２１３，２２４の各々は、インバ
ータＩＮ、トランジスタＴａ，Ｔｂ、抵抗器Ｒａ，Ｒｂ
を含む。インバータＩＮの出力端子はトランジスタＴ
ａ，Ｔｂのゲート電極に接続されている。トランジスタ
Ｔａのドレイン電極は抵抗器Ｒａの一端に接続されてい
る。抵抗器Ｒａの他端は抵抗器Ｒｂの一端に接続されて
いる。抵抗器Ｒｂの他端はトランジスタＴｂのドレイン
電極に接続されている。ドライバ２１３では、インバー
タＩＮの入力端子が信号ＳＰを受け、トランジスタＴａ
のソース電極及びバックゲート電極が電源Ｅ１の高電位
（第１電位ＶＢ）側に接続され、トランジスタＴｂのソ
ース電極及びバックゲート電極が電源Ｅ１の低電位（電
位ＶＳ）側に接続され、抵抗器Ｒａ，Ｒｂの共通接続点
から信号ＳＰＰが出力される。ドライバ２１４では、イ
ンバータＩＮの入力端子が端子Ｐ３に接続され、トラン
ジスタＴａのソース電極及びバックゲート電極が端子Ｐ
２に接続され、トランジスタＴｂのソース電極及びバッ
クゲート電極が端子Ｐ４に接続され、抵抗器Ｒａ，Ｒｂ
の共通接続点から信号ＳＮＮが出力される。

【００３２】インバータ部２２０は端子Ｐ５〜Ｐ７に接
続され、信号ＳＰＰ，ＳＮＮを受け、パワートランジス
タ回路２２１，２２２を含む。パワートランジスタ回路
２２１は、コレクタ電極が端子Ｐ６に接続され、エミッ
タ電極がパワートランジスタ２２２のコレクタ電極に接
続され、ベース電極が信号ＳＰＰを受ける。一方、パワ
ートランジスタ２２２は、エミッタ電極が端子Ｐ７に接
続され、ベース電極が信号ＳＮＮを受ける。

【００３３】端子Ｐ５はパワートランジスタ２２１，２
２２の共通接続点、ドライバ２１３のトランジスタＴｂ
のソース電極、電源Ｅ１の低電位側に接続されている。
端子Ｐ７，Ｐ４は互いに共通に接続されている。インバ
ータシステムに接続される負荷３００は例えばモータで
ある。

【００３４】次に、インバータシステムの動作について
説明する。インバータ装置２００は、インバータ部２２
０のパワートランジスタ２２１，２２２が適切にオン、
オフを繰り返すことによって、電源Ｅ２を交流に変換し
て端子Ｐ５から負荷３００へ出力する。

【００３５】パワートランジスタ２２１，レベルシフト
回路２１２のオン、オフの制御はＣＰＵ１００が制御回
路２１０を介して行う。パワートランジスタ２２２のオ
ン、オフの制御について、ＣＰＵ１００が”Ｈ”の信号
ＳＮを端子Ｐ３に出力すると、制御回路２１０のドライ
バ２１４はそれに応じて”Ｈ”の信号ＳＮＮを出力す
る。これによって、パワートランジスタ２２２はオンす
る。逆に、ＣＰＵ１００が”Ｌ”の信号ＳＮを端子Ｐ３
に出力すると、パワートランジスタ２２２はオフする。
同じように、ＣＰＵ１００が端子Ｐ１に”Ｈ”あるい
は”Ｌ”の信号ＳＰを出力するのに応じて、パワートラ
ンジスタ２２１はオンあるいはオフする。

【００３６】ところで、制御回路２１０の消費電力を削
減するために様々な工夫がなされている。例えば、電源
Ｅ１は、端子Ｐ５の電位ＶＳを基準として所要の電圧だ
け高い第１電位ＶＢを、電位ＶＳの電位の変動を利用し
て生成する。また、ワンショット回路２１１及びレベル
シフト回路２１２も、消費電力を削減する目的で設けら
れたものである。ワンショット回路２１１は、図３に示
すように、信号ＳＰの立ち上がり、立ち下がりに応じ
て、信号Ｓａ，Ｓｂを短い間だけ”Ｈ”（セットパルス
ＰＳ、リセットパルスＰＲ）にする。レベルシフト回路
２１２は主としてＲＳフリップフロップで構成され、図
３に示すように、セットパルスＰＳに応じて信号ＳＰ
を”Ｈ”にセットし、リセットパルスＰＲに応じて信号
ＳＰを”Ｌ”にリセットする。

【００３７】発明の概念が適用されたレベルシフト回路
２１２の内部構成を図４に示す。レベルシフト回路２１
２は、図１同様、目的回路Ｘ、電位差変動検出回路Ｙを
含む。

【００３８】目的回路Ｘは、能動回路Ｘ１、受動回路Ｘ
２、信号伝搬阻止回路Ｘ３を含む。能動回路Ｘ１は第１
電位ＶＢと第２電位ＶＡとを受け、第２制御信号ＯＳ２
を出力する。信号伝搬阻止回路Ｘ３は能動回路Ｘ１と受
動回路Ｘ２との間に介在し、第２制御信号ＯＳ２と電位
差変動検出回路Ｙが出力する第１制御信号ＯＳ１とを受
け、第３制御信号ＯＳ３を出力する。受動回路Ｘ２は第
３制御信号ＯＳ３を受け、第３制御信号ＯＳ３によって
制御される。

【００３９】能動回路Ｘ１は、第２トランジスタＴ２、
第２直流短絡素子Ｂ２、第２インバータＧ２を含む。第
２トランジスタＴ２は互いに並列するｐチャネルのトラ
ンジスタＴ２ａ，Ｔ２ｂを含む。第２直流短絡素子Ｂ２
は互いに並列する抵抗器Ｒ２ａ，Ｒ２ｂを含む。第２イ
ンバータＧ２は互いに並列するインバータＧ２ａ，Ｇ２
ｂを含む。

【００４０】抵抗器Ｒ２ａ、トランジスタＴ２ａ及びイ
ンバータＧ２ａは反転増幅回路を構成する。抵抗器Ｒ２
ａの一端は第１電位ＶＢを受ける。トランジスタＴ２ａ
は、ゲート電極が信号Ｓａを受け、ドレイン電極が抵抗
器Ｒ２ａの他端及びインバータＧ２ａの入力端子に接続
され、ソース電極及びバックゲート電極が第２電位ＶＡ
を受ける。

【００４１】抵抗器Ｒ２ｂ、トランジスタＴ２ｂ及びイ
ンバータＧ２ｂは別の反転増幅回路を構成する。抵抗器
Ｒ２ｂの一端は第１電位ＶＢを受ける。トランジスタＴ
２ｂは、ゲート電極が信号Ｓｂを受け、ドレイン電極が
抵抗器Ｒ２ｂの他端及びインバータＧ２ｂの入力端子に
接続され、ソース電極及びバックゲート電極が第２電位
ＶＡを受ける。

【００４２】Ｓｃ、Ｓｄ、Ｓｆ、Ｓｇはそれぞれインバ
ータＧ２ａの入力端子、インバータＧ２ｂの入力端子、
インバータＧ２ａの出力端子、インバータＧ２ｂの出力
端子の信号である。信号Ｓｆ及び信号Ｓｇは第２制御信
号ＯＳ２を構成する。

【００４３】電位差変動検出回路Ｙは、図１同様、交流
短絡素子Ａ１、第１直流短絡素子Ｂ１、第１インバータ
Ｇ１を含む。交流短絡素子Ａ１はｐチャネルの第１トラ
ンジスタＴ１を含む。第１直流短絡素子Ｂ１は抵抗器Ｒ
１を含む。抵抗器Ｒ１の一端は第１電位ＶＢを受ける。
第１トランジスタＴ１は、ドレイン電極が抵抗器Ｒ１の
他端及び第１インバータＧ１の入力端子に接続され、ゲ
ート電極、ソース電極及びバックゲート電極が第２電位
ＶＡを受ける。Ｓｅは第１インバータＧ１の入力端子の
信号である。第１制御信号ＯＳ１は第１インバータＧ１
の出力端子の信号である。

【００４４】また、第１インバータＧ１、インバータＧ
２ａ、インバータＧ２ｂの各々は、素子数をできるだけ
減らすため、２つのトランジスタで構成された、周知の
インバータを採用することが望ましい。

【００４５】以上のように、能動回路Ｘ１と電位差変動
検出回路Ｙとは互いに同じ構成要素で構成されている。
つまり、能動回路Ｘ１及び電位差変動検出回路Ｙの各々
は、第１電位ＶＢと第２電位ＶＡとの間に、互いに直列
に接続された直流短絡素子（Ｂ１，Ｂ２）及びトランジ
スタ（Ｔ１，Ｔ２）と、入力端子が直流短絡素子とトラ
ンジスタとの間に接続されているインバータ（Ｇ１，Ｇ
２）とで構成される。

【００４６】なお、第１トランジスタＴ１のソース電極
とドレイン電極との間には、寄生の容量Ｃp1を介して交
流的に電流ｉが流れることがあっても、ゲート電極、ソ
ース電極及びバックゲート電極が常に第２電位ＶＡを受
けているので直流的に電流が流れることはない。よっ
て、寄生の容量Ｃp1を有する第１トランジスタＴ１は交
流短絡素子Ａ１の概念に該当する。

【００４７】信号伝搬阻止回路Ｘ３は、インバータＧ
３，Ｇ４、否定論理和回路Ｇ５，Ｇ６を含む。インバー
タＧ３は入力端子が信号Ｓｆを受け、出力端子が否定論
理和回路Ｇ５の一方入力端子に接続されている。インバ
ータＧ４は入力端子が信号Ｓｇを受け、出力端子が否定
論理和回路Ｇ６の一方入力端子に接続されている。否定
論理和回路Ｇ５，Ｇ６の他方入力端子は第１制御信号Ｏ
Ｓ１を受ける。Ｓｈ、Ｓｉはそれぞれ否定論理和回路Ｇ
５，Ｇ６の出力端子の信号であり、第３制御信号ＯＳ３
を構成する。

【００４８】受動回路Ｘ２は、セット端子Ｓが信号Ｓｈ
を受け、リセット端子Ｒが信号Ｓｉを受け、データ出力
端子Ｑから信号ＳＰを出力するＲＳフリップフロップ回
路Ｇ７（順序回路）を含む。

【００４９】また、インバータＧ２ａ，Ｇ２ｂ，Ｇ３，
Ｇ４、否定論理和回路Ｇ５，Ｇ６、フリップフロップ回
路Ｇ７には、電源として例えば、第１電位ＶＢと電位Ｖ
Ｓとの間の電圧が与えられている。

【００５０】次に、図４のレベルシフト回路２１２の動
作を図５及び図６を用いて説明する。電位ＶＳに変動が
ほとんどなく、第１電位ＶＢと第２電位ＶＡとの電位差
が安定している場合（図５）、第１トランジスタＴ１の
容量Ｃp1には電流ｉが流れず、第１トランジスタＴ１の
ソース電極とドレイン電極との間は直流的に開放されて
いるので、信号Ｓｅは”Ｈ”（ここでは、第１電位ＶＢ
の電位）であり、第１インバータＧ１は”Ｌ”の第１制
御信号ＯＳ１を出力する。第１制御信号ＯＳ１が”Ｌ”
のとき、信号伝搬阻止回路Ｘ３内の否定論理和回路Ｇ
５，Ｇ６はそれぞれインバータと等価になるので、信号
伝搬阻止回路Ｘ３は、信号Ｓｆ，Ｓｇと等価な信号Ｓ
ｈ，Ｓｉを受動回路Ｘ２のＲＳフリップフロップ回路Ｇ
７へ出力する。受動回路Ｘ２のＲＳフリップフロップ回
路Ｇ７は、信号Ｓｈの立ち上がりを受けると信号ＳＰ
を”Ｈ”にセットし、信号Ｓｉの立ち上がりを受けると
信号ＳＰを”Ｌ”にリセットする。

【００５１】次に、端子Ｐ５（図２参照）の電位がフロ
ーティング状態のとき（パワートランジスタ２２１，２
２２が共にオフのとき）にパワートランジスタ２２１が
オンすると、端子Ｐ５の電位ＶＳは電源Ｅ２によって急
上昇し（例えば１２００Ｖ分）、第１電位ＶＢが急上昇
する（図６の時刻ｔ５）。すると、第１トランジスタＴ
１の容量Ｃp1には、電流ｉが交流短絡素子Ａ１に流れ、
抵抗器Ｒ１の両端間の電位差（電圧ＶR）が上昇すると
ともに、信号Ｓｅは下降する。なお、電流ｉ、電圧ＶR
はそれぞれ、 ｉ＝Ｃｐ×ｄＶ／ｄｔ ……式１ ＶR ＝Ｒ×ｉ ……式２ である。ｄＶ／ｄｔは第１トランジスタＴ１のソース電
極とドレイン電極との間の電位差の変動、Ｃｐは容量Ｃ
ｐ１の値、Ｒは抵抗器Ｒ１の抵抗値である。

【００５２】信号Ｓｅが下降し、第１インバータＧ１の
閾値Ｖt1以下になると、第１インバータＧ１は、第１制
御信号ＯＳ１を”Ｌ”から”Ｈ”にする。第１制御信号
ＯＳ１が”Ｈ”のときは、信号伝搬阻止回路Ｘ３内の否
定論理和回路Ｇ５，Ｇ６はそれぞれ”Ｌ”の信号Ｓｈ，
Ｓｉを出力する。その後、電位ＶＳが安定し、第１電位
ＶＢと第２電位ＶＡとの電位差が安定すると（時刻ｔ
８）、第１制御信号ＯＳ１は”Ｈ”から”Ｌ”に戻る。

【００５３】以上のように、信号伝搬阻止回路Ｘ３は第
１制御信号ＯＳ１が”Ｌ”のときは第２制御信号ＯＳ２
を第３制御信号ＯＳ３として出力し、逆に、第１制御信
号ＯＳ１が”Ｈ”のときは、能動回路Ｘ１から受動回路
Ｘ２へ第２制御信号ＯＳ２が伝搬するのを阻止し、第３
制御信号ＯＳ３を”Ｌ”に固定する。よって、第１電位
ＶＢと第２電位ＶＡとの電位差によって駆動する能動回
路Ｘ１は、第１電位ＶＢと第２電位ＶＡとの電位差の変
動によって、能動回路Ｘ１が誤動作し、間違って第２制
御信号ＯＳ２の立ち上がりを出力したとしても、信号伝
搬阻止回路Ｘ３は、能動回路Ｘ１から受動回路Ｘ２へ第
２制御信号ＯＳ２の立ち上がりが伝搬するのを阻止す
る。これによって、間違った第２制御信号ＯＳ２の立ち
上がりによって受動回路Ｘ２が制御されることはなく、
受動回路Ｘ２は期待通りに信号ＳＰを”Ｌ”に保持す
る。よって、信号ＳＰに基づいて制御されるパワートラ
ンジスタ２２１（図２）が間違ってオンするのを防ぐこ
とができ、ワンショット回路２１１及びレベルシフト回
路２１２の目的（消費電力の削減）を妨げることはな
い。

【００５４】また、第１電位ＶＢと第２電位ＶＡとの間
の電位差が安定しているときは、抵抗器Ｒ１及びトラン
ジスタＴ１に電流が流れないので、電位差変動検出回路
Ｙはほとんど電力を消費しない。よって、電位差変動検
出回路Ｙに消費される電力がワンショット回路２１１及
びレベルシフト回路２１２の上記の目的を妨げることは
ほとんどない。

【００５５】また、ＲＳフリップフロップ回路Ｇ７で
は、立ち上がり（極性の変化）という非常に瞬間的な変
化を受けるだけで、信号ＳＰは例えば”Ｌ”から”Ｈ”
へと大きく変わってしまう。よって、ＲＳフリップフロ
ップ回路Ｇ７に代表されるような順序回路を受動回路Ｘ
２が含む場合に、本発明を適用することが効果的であ
る。

【００５６】ところで、信号伝搬阻止回路Ｘ３が、たと
え、微差であっても、第１制御信号ＯＳ１の立ち上がり
を受ける前に、間違った第２制御信号ＯＳ２の立ち上が
りを受ければ、間違った第２制御信号ＯＳ２の立ち上が
りがＲＳフリップフロップ回路Ｇ７に与えられてしま
い、信号ＳＰが”Ｌ”から”Ｈ”になることが考えられ
る。これを解決するには、例えば、トランジスタＴ２
ａ，Ｔ２ｂ，Ｔ１のサイズを互いに等しく設定し、抵抗
器Ｒ２ａ，Ｒ２ｂ，Ｒ１の抵抗値を互いに等しく設定す
る。そして、製造上のバラツキを考慮しても、第１イン
バータＧ１の閾値Ｖt1がインバータＧ２ａの閾値Ｖta及
びインバータＧ２ｂの閾値Ｖtbのいずれよりも高く設定
すればよい。この場合を図７を用いて詳しく説明する。

【００５７】能動回路Ｘ１は電位差変動検出回路Ｙと同
じような構成なので、電位差変動検出回路Ｙと同じよう
に動作する。つまり、第１電位ＶＢに急激な変動が起こ
ると（図７の時刻ｔ５）、その変動に応じた電流が第１
トランジスタＴ１，Ｔ２ａ，Ｔ２ｂに同様に流れ、信号
Ｓｅ，Ｓｃ，Ｓｄが同様に下降するが、第１インバータ
Ｇ１の閾値Ｖt1をインバータＧ２ａ，Ｇ２ｂの閾値Ｖt
a，Ｖtbのいずれもより高く設定しているので、第１制
御信号ＯＳ１、信号Ｓｆ，Ｓｇのうち、まず、第１制御
信号ＯＳ１が”Ｌ”から”Ｈ”に立ち上がり（時刻ｔ
６）、その後、信号Ｓｆ，Ｓｇが”Ｌ”から”Ｈ”に立
ち上がる（時刻ｔ７）。

【００５８】次に、電位ＶＳが安定し、第１電位ＶＢと
第２電位ＶＡとの電位差が安定すると（時刻ｔ８）、信
号Ｓｅ，Ｓｃ，Ｓｄは同様に上昇するが、第１制御信号
ＯＳ１、信号Ｓｆ，Ｓｇのうち、まず、信号Ｓｆ，Ｓｇ
が”Ｈ”から”Ｌ”に立ち下がり（時刻ｔ９）、その
後、第１制御信号ＯＳ１が”Ｈ”から”Ｌ”に立ち下が
る（時刻ｔ１０）。

【００５９】以上のように、第１電位ＶＢと第２電位Ｖ
Ａとの電位差に変動が生じたとき、能動回路Ｘ１が間違
って第２制御信号ＯＳ２の立ち上がりを出力する前に、
電位差変動検出回路Ｙが”Ｈ”の第１制御信号ＯＳ１を
出力するように設定したことによって、信号伝搬阻止回
路Ｘ３は”Ｈ”の第１制御信号ＯＳ１を受けた後、間違
った第２制御信号ＯＳ２の立ち上がりを受けることにな
る。これによって、信号伝搬阻止回路Ｘ３は間違った第
２制御信号ＯＳ２の立ち上がりが能動回路Ｘ１から受動
回路Ｘ２へ伝搬するのを確実に阻止することができるの
で、間違った第２制御信号ＯＳ２の立ち上がりによって
受動回路Ｘ２が制御されることを確実に防ぐことができ
る。そして、上記の第１制御信号ＯＳ１、第２制御信号
ＯＳ２の立ち上がりのタイミングの設定は、もし、能動
回路Ｘ１と電位差変動検出回路Ｙとが互いに同じように
構成されていなければ、その構成上の違い及び製造上の
バラツキを考慮しなければならない。能動回路Ｘ１と電
位差変動検出回路Ｙとが互いに同じように構成したこと
によって、そのタイミングの設定を、例えば第１インバ
ータＧ１の閾値Ｖt1をインバータＧ２ａ，Ｇ２ｂの閾値
Ｖta，Ｖtbのいずれもより高く設定だけで、容易に実現
できるのである。

【００６０】実施の形態２．図８は本発明の実施の形態
２のレベルシフト回路２１２の回路図である。図８のレ
ベルシフト回路２１２は、図４のレベルシフト回路２１
２の抵抗器Ｒ２ａ，Ｒ２ｂ，Ｒ１をそれぞれｎチャネル
の第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃに置き換
え、信号印加回路Ｚを加えたものである。信号印加回路
Ｚはｎチャネルの第３トランジスタＴ３ｄ及び定電流源
ＩＳ１を含む。

【００６１】第３トランジスタＴ３ａは、ソース電極及
びバックゲート電極が第１電位ＶＢを受け、ドレイン電
極がトランジスタＴ２ａのドレイン電極に接続されてい
る。第３トランジスタＴ３ｂは、ソース電極及びバック
ゲート電極が第１電位ＶＢを受け、ドレイン電極がトラ
ンジスタＴ２ｂのドレイン電極に接続されている。第３
トランジスタＴ３ｃは、ソース電極及びバックゲート電
極が第１電位ＶＢを受け、ドレイン電極が第１トランジ
スタＴ１のドレイン電極に接続されている。第３トラン
ジスタＴ３ｄは、ソース電極及びバックゲート電極が第
１電位ＶＢを受け、ドレイン電極が定電流源ＩＳ１の一
端に接続されている。定電流源ＩＳ１の他端は第２電位
ＶＳを受ける。第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３
ｃ，Ｔ３ｄは、それらのゲート電極が定電流源ＩＳ１の
一端に接続され、カレントミラーを構成している。

【００６２】次に図８のレベルシフト回路２１２の動作
を説明する。第１直流短絡素子Ｂ１に流れ込む電流と第
１直流短絡素子Ｂ１の両端に生じる電圧との関係を図９
に示す。第３トランジスタＴ３ｃは抵抗器Ｒ１（図４）
と比較して、電流ｉが小さく変動しても、電圧ＶRが大
きく変動する。これによって、電位差変動検出回路Ｙは
感度が良くなり、第１電位ＶＢと第２電位ＶＡとの電位
差の変動を即座に検出して”Ｈ”の第１制御信号ＯＳ１
を出力することができる。

【００６３】また、第３トランジスタＴ３ａ，Ｔ３ｂ，
Ｔ３ｃを同じサイズにし、信号印加回路Ｚから第３トラ
ンジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃのゲート電極へ同じ信
号を与えるように設定することで、実施の形態１で説明
した第１制御信号ＯＳ１、第２制御信号ＯＳ２の立ち上
がりのタイミングの設定が容易になる。

【００６４】さらに、第３トランジスタＴ３ａ，Ｔ３
ｂ，Ｔ３ｃの回路面積を抵抗器Ｒ２ａ，Ｒ２ｂ，Ｒ１
（図４）と比較して小さくすることができる。

【００６５】実施の形態３．図１０は本発明の実施の形
態３のレベルシフト回路２１２の回路図である。図１０
のレベルシフト回路２１２は、図４のレベルシフト回路
２１２の電流制限回路Ｗを加えたものである。電流制限
回路Ｗはｐチャネルの第４トランジスタＴ４ａ，Ｔ４
ｂ，Ｔ４ｃ，Ｔ４ｄ及び定電流源ＩＳ２を含む。

【００６６】第４トランジスタＴ４ａは、ソース電極及
びバックゲート電極が第２電位ＶＳを受け、ドレイン電
極がトランジスタＴ２ａのソース電極に接続されてい
る。第４トランジスタＴ４ｂは、ソース電極及びバック
ゲート電極が第２電位ＶＳを受け、ドレイン電極がトラ
ンジスタＴ２ｂのソース電極に接続されている。第４ト
ランジスタＴ４ｃは、ソース電極及びバックゲート電極
が第２電位ＶＳを受け、ドレイン電極が第１トランジス
タＴ１のソース電極に接続されている。第４トランジス
タＴ４ｄは、ソース電極が第２電位ＶＳを受け、ドレイ
ン電極が定電流源ＩＳ２の一端に接続されている。定電
流源ＩＳ２の他端は電源ＶCCを受ける。第４トランジス
タＴ４ａ，Ｔ４ｂ，Ｔ４ｃ，Ｔ４ｄは、それらのゲート
電極が定電流源ＩＳ２の一端に接続され、カレントミラ
ーを構成している。

【００６７】次に図１０のレベルシフト回路２１２の動
作を説明する。第４トランジスタＴ４ａ，Ｔ４ｂ，Ｔ４
ｃ，Ｔ４ｄは、カレントミラーを構成しているので、ト
ランジスタＴ２ａ，Ｔ２ｂ，Ｔ１の各々に流れる電流は
定電流源ＩＳ２が生成する参照電流Ｉref内に制限され
る。これによって、能動回路Ｘ１及び電位差変動検出回
路Ｙの消費電力を小さくすることができる。また、制御
回路２１０（図２）が１チップのＩＣの場合、動作保証
温度に制限（例えば１５０℃）があるので、能動回路Ｘ
１及び電位差変動検出回路Ｙの消費電力（発熱量）を小
さくすることによって、制御回路２１０の温度を動作保
証温度より十分低くすることができる。特に、端子Ｐ５
（図２）に接続される負荷３００が頻繁に変動しやすい
場合に効果的である。なぜなら、このような負荷３００
の場合は、端子Ｐ５の電位ＶＳが頻繁に変動し、第１電
位ＶＢと第２電位ＶＡとの電位差も頻繁に変動して、能
動回路Ｘ１及び電位差変動検出回路Ｙに電流が生じやす
いからである。

【００６８】実施の形態４．図１１は本発明の実施の形
態４のレベルシフト回路２１２の回路図である。図１１
に示すように、実施の形態２と実施の形態３とを組み合
わせてもよい。

【００６９】変形例．なお、信号の極性の変化（立ち上
がり、あるいは立ち下がり）に応じて制御される回路は
ＲＳフリップフロップ回路Ｇ７の他であってもよい。

【００７０】また、信号印加回路Ｚ（図８、図１１）の
内部構成は、第３トランジスタＴ３ａ，Ｔ３ｂ，Ｔ３ｃ
のゲート電極へ同じ信号を与えることができればよく、
図示する以外でもよい。

【００７１】また、電流制限回路Ｗ（図１０、図１１）
の内部構成は、トランジスタＴ２ａ，Ｔ２ｂ，Ｔ１の各
々に流れる電流を制限できればよく、図示する以外でも
よい。また、電流制限回路Ｗの定電流源ＩＳ２の電源Ｖ
CCは、例えば図２の電源Ｅ３であってもよい。

【００７２】また、実施の形態で既述のトランジスタは
バイポーラトランジスタでもよい。

【００７３】また、実施の形態１〜４では、能動回路Ｘ
１は、２つの反転増幅回路を含むが、１つあるいは３つ
以上の反転増幅回路を含んでいてもよい。

【００７４】さらに、直流短絡素子は抵抗器やトランジ
スタの他であってもよい。

【００７５】また、受動回路Ｘ２及び信号伝搬阻止回路
Ｘ３の各々の電源は、能動回路Ｘ１と異なっていても良
い。

【００７６】また、本発明の半導体装置は、レベルシフ
ト回路の他に適用してもよい。

【００７７】さらに、図１を参照して、交流短絡素子Ａ
１にバイパスコンデンサとしての機能を持たせることも
できる。つまり、第１電位ＶＢと第２電位ＶＡとを提供
する出力端子と目的回路Ｘの電源端子との間に電位差変
動検出回路Ｙを設けることによって、電源の第１電位Ｖ
Ｂから高周波ノイズが発生しても、この高周波ノイズ
を、目的回路Ｘへ伝搬する前に、電位差変動検出回路Ｙ
の第１直流短絡素子Ｂ１及び交流短絡素子Ａ１を介して
第２電位ＶＡへ逃がして消滅させることができる。そし
て、高周波ノイズが発生してから消滅するまでの間、高
周波ノイズの一部が目的回路Ｘへ伝搬したとしても、第
１制御信号ＯＳ１によって目的回路Ｘが誤動作するのを
防ぐことができる。図４、図８、図１０及び図１１のレ
ベルシフト回路２１２についても同様である。

【００７８】

【発明の効果】請求項１に記載の発明によると、第１電
位と第２電位との電位差が安定していると、交流短絡素
子の両端は開放されているので、第１インバータの入力
端子の電位は第１電位であり、第１インバータは所定の
第１レベルの第１制御信号を出力する。一方、第１電位
と第２電位との電位差に変動が生じると、交流短絡素子
の両端が短絡し、第１インバータの入力端子の電位が第
１電位から第２電位へ近づくことによって、第１インバ
ータは、第１制御信号を第１レベルから所定の第２レベ
ルにする。このように、電位差変動検出回路は、第１電
位と第２電位との電位差が変動しているかどうかを検出
する。よって、第１電位と第２電位との電位差の変動に
よって、能動回路が誤動作して間違った第２制御信号を
出力したとしても、信号伝搬阻止回路は、能動回路から
受動回路へ第２制御信号が伝搬することを防ぐ。これに
よって、間違った第２制御信号によって受動回路が制御
されることはなく、受動回路は期待通りに動作すること
ができる。しかも、電位差変動検出回路は、信号伝搬阻
止回路を制御する一方で、第１電位から生じたノイズを
第２電位へ逃がして、能動回路へノイズが伝搬するのを
防ぐという作用も奏することができる。

【００７９】請求項２に記載の発明によると、例えばＲ
Ｓフリップフロップでは、極性の変化という非常に瞬間
的な変化を受けるだけで、出力信号のレベルが例えば”
Ｌ”から”Ｈ”へと大きく変わってしまう。このよう
に、ＲＳフリップフロップに代表されるような順序回路
を含む受動回路に本発明を適用することが効果的であ
る。

【００８０】請求項３に記載の発明によると、第１電位
と第２電位との電位差に変動が生じたとき、能動回路が
間違った第２制御信号を出力する前に、電位差変動検出
回路が所定レベルの第１制御信号を出力するように設定
すれば、信号伝搬阻止回路は所定レベルの第１制御信号
を受けた後、間違った第２制御信号を受けることになる
ので、間違った第２制御信号によって受動回路が制御さ
れることを確実に防ぐことができる。その設定は、電位
差変動検出回路を能動回路と同じ構成要素で構成したこ
とによって、製造上のバラツキがあっても、容易に実現
できる。

【００８１】請求項４に記載の発明によると、電位差変
動検出回路及び能動回路の消費電力を小さくすることが
できる。

【００８２】請求項５に記載の発明によると、第１電流
短絡素子を簡単に構成できる。

【００８３】請求項６に記載の発明によると、交流短絡
素子に流れる電流が小さく変動しても、大きく変動する
電圧を生成することができる。これによって、電位差変
動検出回路は第１電位と第２電位との電位差の変動を即
座に検出することができる。

【００８４】請求項７に記載の発明によると、インバー
タ装置は端子の電位が変動しても期待通りの動作するこ
とができる。

【図面の簡単な説明】

【図１】 本発明の半導体装置の概念を示す回路図であ
る。

【図２】 本発明の実施の形態１〜４のインバータシス
テムを示す回路図である。

【図３】 本発明の実施の形態１〜４のワンショット回
路の動作を示すタイミングチャートである。

【図４】 本発明の実施の形態１のレベルシフト回路を
示す回路図である。

【図５】 本発明の実施の形態１のレベルシフト回路の
動作を示すタイミングチャートである。

【図６】 本発明の実施の形態１のレベルシフト回路の
動作を示すタイミングチャートである。

【図７】 本発明の実施の形態１のレベルシフト回路の
動作を示すタイミングチャートである。

【図８】 本発明の実施の形態２のレベルシフト回路を
示す回路図である。

【図９】 本発明の実施の形態１及び２の直流短絡素子
の電流−電圧特性を示すグラフである。

【図１０】 本発明の実施の形態３のレベルシフト回路
を示す回路図である。

【図１１】 本発明の実施の形態４のレベルシフト回路
を示す回路図である。

【図１２】 従来のレベルシフト回路を示す回路図であ
る。

【図１３】 従来のレベルシフト回路の動作を示すタイ
ミングチャートである。

【図１４】 従来の他のレベルシフト回路を示す回路図
である。

【図１５】 従来のレベルシフト回路の動作を示すタイ
ミングチャートである。

【図１６】 従来のレベルシフト回路の動作を示すタイ
ミングチャートである。

【符号の説明】

Ａ１ 交流短絡素子、Ｂ１ 第１直流短絡素子、Ｇ１
第１トランジスタ、Ｇ２ 第２トランジスタ、ＶＢ 第
１電位、ＶＡ 第２電位、Ｗ 電流制限回路、Ｘ 目的
回路、Ｘ１ 能動回路、Ｘ２ 受動回路、Ｘ３ 信号伝
搬阻止回路、Ｙ電位差変動検出回路、２１０ 制御回
路、２２０ インバータ部。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１電位と第２電位との間に互いに直列
   に接続された第１直流短絡素子及び交流短絡素子、入力
   端子が前記第１直流短絡素子と前記交流短絡素子との間
   に接続され、第１制御信号を出力する第１インバータを
   含む電位差変動検出回路と、 前記第１電位と前記第２電位とを受け、前記第１電位と
   前記第２電位との電位差によって駆動し、第２制御信号
   を出力する能動回路と、 前記第２制御信号を受け、当該第２制御信号によって制
   御される受動回路と、 前記能動回路と前記受動回路との間に介在し、前記第１
   制御信号が所定レベルのとき、前記能動回路から前記受
   動回路へ前記第２制御信号が伝搬するのを阻止する信号
   伝搬阻止回路と、を備えた半導体装置。
2. 【請求項２】 前記受動回路は、順序回路を含む請求項
   １記載の半導体装置。
3. 【請求項３】 前記交流短絡素子は第１トランジスタで
   あり、 前記能動回路は、 前記第１電位と前記第２電位との間に互いに直列に接続
   された第２直流短絡素子及び第２トランジスタ、入力端
   子が前記第２直流短絡素子と第２トランジスタとの間に
   接続されている第２インバータを含む請求項２記載の半
   導体装置。
4. 【請求項４】 前記第１及び第２トランジスタに流れる
   電流を制限するための電流制限回路をさらに備えた請求
   項３記載の半導体装置。
5. 【請求項５】 前記第１直流短絡素子は抵抗器を含む請
   求項１から４までのいずれかに記載の半導体装置。
6. 【請求項６】 前記第１直流短絡素子は第３トランジス
   タを含む請求項１から４までのいずれかに記載の半導体
   装置。
7. 【請求項７】 負荷を接続するための端子と、 直流を交流に変換して前記端子に出力するためのインバ
   ータ部と、 請求項１から６までのいずれかに記載の半導体装置、前
   記端子の電位を基準として前記第１電位を生成する電源
   を有し、前記インバータ部を制御するための制御回路
   と、を備えたインバータ装置。