JP2000299983A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 ＤＣ−ＤＣコンバータの電力損失を低減し、
電力変換効率を向上する。 【解決手段】 トランスの３次巻線(2c)に直列に接続さ
れた制御用素子(18)と、３次巻線(2c)の直流出力の電圧
値が基準電圧値を超えたとき出力を発生する過電圧検出
回路(16)と、過電圧検出回路(16)の出力が発生したとき
制御用素子(18)の導通を制御する制御用駆動回路(17)と
を備える。これにより、出力電圧の安定化及び電力変換
効率の向上を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータ、特に負荷に対する過電圧を抑制して電力変換効率
を向上できるＤＣ−ＤＣコンバータに属する。

【０００２】

【従来の技術】直流電源とトランスの１次巻線とスイッ
チング素子とが直列に接続され、駆動信号によりスイッ
チング素子をオン・オフすると共に、トランスの２次巻
線の出力に対応して駆動用制御回路によりスイッチング
素子のオン・オフを制御して、２次巻線及び３次巻線か
ら定電圧の直流出力を２つの負荷に供給するＤＣ−ＤＣ
コンバータは従来から電子機器等の電源回路等に広く使
用されている。

【０００３】図４は、第１の負荷(11)及び第２の負荷(1
5)に直流出力を供給する従来の自励式ＲＣＣ（リンギン
グ・チョーク・コンバータ）を示す。この自励式ＲＣＣ
は、直流電源(1)と、直流電源(1)に接続されたトランス
(2)の１次巻線(2a)及び駆動用ＭＯＳ−ＦＥＴ(3)の直列
回路と、ゲート抵抗(7)及び発振用コンデンサ(8)を介し
て駆動用ＭＯＳ−ＦＥＴ(3)のゲート（制御端子）(3a)
に接続され且つ１次巻線(2a)と同極性に磁気結合された
トランス(2)の駆動巻線(2d)と、ゲート(3a)と直流電源
(1)の正極端子との間に接続された起動用抵抗(5)と、ゲ
ート(3a)と直流電源(1)の負極端子との間に接続された
起動用抵抗(6)と、１次巻線(2a)と逆極性に磁気結合さ
れたトランス(2)の２次巻線(2b)及び３次巻線(2c)と、
２次巻線(2b)に接続された整流用ダイオード(9)及び平
滑用コンデンサ(10)からなる２次側整流平滑回路(21)
と、３次巻線(2c)に接続された整流用ダイオード(12)及
び平滑用コンデンサ(13, 14)からなる２次側整流平滑回
路(22)と、２次巻線(2b)から直流出力が供給される第１
の負荷(11)と、２次巻線(2b)及び３次巻線(2c)から直流
出力が供給される第２の負荷(15)と、第２の負荷(15)に
並列に接続されたダミー抵抗(19)と、第１の負荷(11)の
一端と駆動用ＭＯＳ−ＦＥＴ(3)のゲート(3a)との間に
接続された駆動用制御回路(30)とを備え、２次巻線(2b)
の一端は３次巻線(2c)の他端に接続されている。

【０００４】図４に示す自励式ＲＣＣの動作を説明する
と、最初に直流電源(1)から起動用抵抗(5)を経て駆動用
ＭＯＳ−ＦＥＴ(3)のゲート(3a)・ソース(3b)間容量及
びコンデンサ(8)を充電する電流が流れ、駆動用ＭＯＳ
−ＦＥＴ(3)がオン状態となり、トランス(2)の１次巻線
(2a)及び駆動用ＭＯＳ−ＦＥＴ(3)に電流が流れる。こ
のとき、トランス(2)の２次巻線(2b)及び３次巻線(2c)
には、整流用ダイオード(9)及び整流用ダイオード(12)
の逆バイアス方向の電圧が誘起されるので電流は流れな
い。一方、トランス(2)の駆動巻線(2d)には、駆動用Ｍ
ＯＳ−ＦＥＴ(3)を順方向にバイアスする電圧が誘起さ
れるので、ゲート抵抗(7)及び発振用コンデンサ(8)を介
して駆動用ＭＯＳ−ＦＥＴ(3)のゲート(3a)に駆動信号
が付与され、駆動用ＭＯＳ−ＦＥＴ(3)のオン状態が維
持される。１次巻線(2a)はインダクタンスコイルとして
働くので、駆動用ＭＯＳ−ＦＥＴ(3)に流れる電流は直
線的に増加する。その後、制御回路(30)により、駆動用
ＭＯＳ−ＦＥＴ(3)のゲート電圧が低下すると、駆動用
ＭＯＳ−ＦＥＴ(3)はオフし始め、駆動巻線(2d)による
逆電圧がゲート(3a)・ソース(3b)間に印加し、駆動用Ｍ
ＯＳ−ＦＥＴ(3)は急速にオフする。オン期間中にトラ
ンス(2)に蓄積されたエネルギは、駆動用ＭＯＳ−ＦＥ
Ｔ(3)のオフ期間中に、２次巻線(2b)から整流用ダイオ
ード(9)を通じて第１の負荷(11)に供給されると共に、
３次巻線(2c)から整流用ダイオード(12)を通じて第２の
負荷(15)に供給される。トランス(2)のエネルギ放出が
終了すると、駆動巻線(2d)には微少のキック電圧を発生
し、ゲート抵抗(7)及び発振用コンデンサ(8)を介して駆
動信号が駆動用ＭＯＳ−ＦＥＴ(3)のゲート(3a)に付与
されるので、駆動用ＭＯＳ−ＦＥＴ(3)が再びオン状態
になる。このような自励発振動作は、駆動用制御回路(3
0)の定電圧補正動作により制御される。即ち、２次巻線
(2b)の出力側に接続された駆動用制御回路(30)は、駆動
回路(4)からゲート(3a)に付与される駆動信号のパルス
幅を調整して第１の負荷(11)及び第２の負荷(15)に印加
される電圧が一定となるように制御する。

【０００５】

【発明が解決しようとする課題】ところで、図４に示す
自励式ＲＣＣでは、定電圧補正動作により、２次巻線(2
b)及び３次巻線(2c)に接続された第１の負荷(11)及び第
２の負荷(15)が定常時には、第１の負荷(11)及び第２の
負荷(15)に印加される電圧が一定値に維持されるが、第
１の負荷(11)が重負荷で、第２の負荷(15)が軽負荷又は
無負荷のときは、第２の負荷(15)に流れる電流が極めて
減少する。これにより、トランス(2)及びリード線の浮
遊インダクタンス、抵抗分等のインピーダンスによる電
圧降下が減少して、第２の負荷(15)の両端に印加される
出力電圧が大きく上昇する。

【０００６】このため、図４の自励式ＲＣＣでは、ダミ
ー抵抗(19)を第２の負荷(15)に並列に接続し、３次巻線
(2c)に発生する過電圧をダミー抵抗(19)に電流を流して
抑制しているが、第１の負荷(11)及び第２の負荷(15)が
共に定常時のように３次巻線(2c)に電圧上昇が発生しな
い動作状態でも、ダミー抵抗(19)を通じて３次巻線(2c)
の出力に対する電流が流れるので、電力損失の割合が大
きく電力変換効率が低下する欠点がある。

【０００７】そこで、本発明は、過電圧を所定の値に制
限して出力の安定化を図ると共に、電力損失を低減して
電力変換効率の向上を図るＤＣ−ＤＣコンバータを提供
することを目的とする。

【０００８】

【課題を解決するための手段】本発明によるＤＣ−ＤＣ
コンバータは、トランス(2)の１次巻線(2a)に直列に接
続された駆動用スイッチング素子(3)を駆動回路(4)の駆
動信号によりオン・オフすると共に、トランス(2)の２
次巻線(2b)の出力レベルに対応して駆動用制御回路(30)
により駆動用スイッチング素子(3)のオン・オフを制御
して、トランス(2)の２次巻線(2b)及び３次巻線(2c)か
ら定電圧の直流出力を第１の負荷(11)及び第２の負荷(1
5)に供給する。本発明によるＤＣ−ＤＣコンバータで
は、３次巻線(2c)に直列に接続された制御用素子(18)
と、直流出力の電圧値が基準電圧値を超えたとき出力を
発生する過電圧検出回路(16)と、過電圧検出回路(16)の
出力が発生したとき制御用素子(18)の導通を制御する制
御用駆動回路(17)とを備える。

【０００９】２次巻線(2b)及び３次巻線(2c)に接続され
た第１の負荷(11)及び第２の負荷(15)が共に定常負荷の
とき、駆動用制御回路(30)により、第１の負荷(11)及び
第２の負荷(15)に印加される出力電圧は一定値に制御さ
れる。この場合、３次巻線(2c)の出力電圧値が過電圧検
出回路(16)の基準電圧値を超えないので、過電圧検出回
路(16)は出力を発生しない。このため、制御用素子(18)
のインピーダンスは変化せず、制御用素子(18)は導通を
維持する。これに対し、２次巻線(2b)に接続された第１
の負荷(11)が重負荷のとき、第１の負荷(11)に対する出
力電圧は駆動用制御回路(30)により一定の値に制御され
るが、２次巻線(2b)及び３次巻線(2c)に接続された第２
の負荷(15)に印加される出力電圧は十分に制御されず高
くなる。特に、第２の負荷(15)が軽負荷のとき、第２の
負荷(15)に印加される電圧は高くなり、過電圧となる。
この電圧は、過電圧検出回路(16)の基準電圧値を超える
ので、過電圧検出回路(16)から出力が発生する。これに
より、制御用駆動回路(17)は制御用素子(18)のインピー
ダンスを高くして、制御用素子(18)の導通を制御する。
このため、２次巻線(2b)及び３次巻線(2c)から安定した
直流出力を取り出すことができると共に、過電圧を抑制
する抵抗を使用せずに３次巻線(2c)に発生する過電圧を
所定の値に制限することができるので、電力損失を抑制
して電力変換効率を向上できる。

【００１０】本発明の実施の形態では、２次巻線(2b)か
ら第１の負荷(11)に直流出力を供給し、２次巻線(2b)及
び３次巻線(2c)から第２の負荷(15)に直流出力を供給す
るか又は３次巻線(2c)から第２の負荷(15)に直流出力を
供給する。更に、３次巻線(2c)と２次側整流平滑回路(2
2)との直列回路内に制御用素子(18)を接続する。

【００１１】

【発明の実施の形態】以下、本発明によるＤＣ−ＤＣコ
ンバータの実施の形態を図１〜図３について説明する。
図１〜図３では図４に示す箇所と実質的に同一の部分に
は同一の符号を付し、その説明を省略する。

【００１２】図１に示すＤＣ−ＤＣコンバータでは、２
次巻線(2b)に直列に接続された制御用素子となる制御用
ＭＯＳ−ＦＥＴ(18)と、３次巻線(2c)の直流出力のレベ
ルに対応して、制御用ＭＯＳ−ＦＥＴ(18)のインピーダ
ンスを変化させる制御用駆動信号を発生する２次側制御
回路(20)とを備えているが、図４に示すダミー抵抗(19)
を接続しない。２次側制御回路(20)は、直流出力の電圧
値が基準電圧値を超えたとき出力を発生する過電圧検出
回路(16)と、過電圧検出回路(16)の出力が発生したとき
制御用ＭＯＳ−ＦＥＴ(18)のインピーダンスを高くする
制御用駆動回路(17)とを備える。制御用ＭＯＳ−ＦＥＴ
(18)は、２次巻線(2b)の一端に整流用ダイオード(12)及
び平滑用コンデンサ(13)を介して接続されたドレイン(1
8c)及び２次巻線(2b)の他端に接続されたソース(18b)を
有する。２次側制御回路(20)は、制御用ＭＯＳ−ＦＥＴ
(18)のゲート(18a)と第２の負荷(15)との間に接続され
る。その他の構成は図４の自励式ＲＣＣ（ＤＣ−ＤＣコ
ンバータ）と同一である。

【００１３】図２は、図１に示すＤＣ−ＤＣコンバータ
の実施の形態を示す。図２に示すように、過電圧検出回
路(16)は、第２の負荷(15)の両端に直列に接続された分
圧抵抗(35, 36)と、分圧抵抗(35, 36)間にカソードが接
続された比較用ツェナーダイオード(28)と、比較用ツェ
ナーダイオード(28)の出力によりオンとなるトランジス
タ(41)とから構成される。トランジスタ(41)は、比較用
ツェナーダイオード(28)のアノードに接続されたベース
と、第２の負荷(15)と整流用ダイオード(12)との接続点
に抵抗(33)を介して接続されたコレクタと、第１の負荷
(11)及び第２の負荷(15)に接続されたエミッタとを有す
る。

【００１４】制御用駆動回路(17)は、整流用ダイオード
(12)のカソードと平滑用コンデンサ(13)との接続点と３
次巻線(2c)の他端との間に接続された分圧抵抗(31, 32)
と、分圧抵抗(32)にそれぞれ並列に接続されたダイオー
ド(26)及びトランジスタ(40)とから構成される。トラン
ジスタ(40)は、ダイオード(26)のカソード及びアノード
にそれぞれ接続されたエミッタ及びコレクタと、ダイオ
ード(27)及び抵抗(34)を介して抵抗(33)とトランジスタ
(41)のコレクタとの接続点に接続されたベースとを有す
る。

【００１５】図２に示す実施の形態では、第２の負荷(1
5)への出力電圧が分圧抵抗(35, 36)により分圧されて、
過電圧検出回路(16)の比較用ツェナーダイオード(28)に
印加される。第１の負荷(11)及び第２の負荷(15)が共に
定常時若しくは無負荷時又は第２の負荷(15)のみ重負荷
時には、駆動用制御回路(30)の定電圧補正動作により、
第１の負荷(11)及び第２の負荷(15)に印加される出力電
圧が一定値に制御されて、第２の負荷(15)の電圧上昇は
発生しない。これにより、分圧抵抗(35, 36)による分圧
電圧は、比較用ツェナーダイオード(28)の基準電圧値を
超えないので、トランジスタ(41)はオフ状態を維持し、
トランジスタ(41)のコレクタには出力が発生せずに制御
用ＭＯＳ−ＦＥＴ(18)は導通を維持する。

【００１６】これに対し、第１の負荷(11)が重負荷時に
は、第１の負荷(11)の出力電圧は、定電圧補正動作によ
り一定値に制御されるが、第２の負荷(15)の出力電圧は
上昇する。特に、第２の負荷(15)が軽負荷時又は無負荷
時には、第２の負荷(15)に流れる電流が極めて減少し、
トランス(2)及びリード線の浮遊インダクタンス、抵抗
分等のインピーダンスによる電圧降下が減少するので、
第２の負荷(15)への出力電圧が大きく上昇して過電圧と
なる。これにより、分圧電圧は比較用ツェナーダイオー
ド(28)の基準電圧値を超える。

【００１７】分圧電圧が基準電圧値を超えると、比較用
ツェナーダイオード(28)が降伏し、トランジスタ(41)に
ベース電流が流れ、トランジスタ(41)がオン状態とな
る。このため、トランジスタ(40)にベース電流が流れて
トランジスタ(40)がオン状態になると、制御用ＭＯＳ−
ＦＥＴ(18)に低レベルのゲート(18a)・ソース(18b)電圧
が付与される。これにより、ドレイン(18c)・ソース(18
b)電圧が高くなり、平滑用コンデンサ(13)の電圧が抑制
される。即ち、第２の負荷(15)に印加される過電圧を制
御用ＭＯＳ−ＦＥＴ(18)のインピーダンスを高くして、
制御用ＭＯＳ−ＦＥＴ(18)の導通を制御することによ
り、第２の負荷(15)に印加される電圧を所定値以下に制
限している。

【００１８】このように、本実施の形態では、第２の負
荷(15)が無負荷又は軽負荷の状態で３次巻線(2c)の出力
電圧が上昇するとき、制御用ＭＯＳ−ＦＥＴ(18)のイン
ピーダンスを可変して３次巻線(2c)に発生する過電圧を
抑制して、安定した出力電圧を第２の負荷(15)に供給で
きる。また、３次巻線(2c)の出力電圧が上昇しない負荷
の状態では、制御用ＭＯＳ−ＦＥＴ(18)は導通を維持す
るので、図４に示すダミー抵抗(19)を使用せずに、３次
巻線(2c)での電力損失を防止して、電力変換効率の向上
を図ることができる。

【００１９】本発明では前記の実施の形態に限定され
ず、種々の変更が可能である。例えば、図１及び図２で
は、制御用ＭＯＳ−ＦＥＴ(18)のドレイン(18c)を３次
巻線(2c)の一端に整流用ダイオード(12)及び平滑用コン
デンサ(13)を介して接続し、ソース(18b)を２次巻線(2
b)の他端に接続したが、図３に示すように、制御用ＭＯ
Ｓ−ＦＥＴ(18)のドレイン(18c)を３次巻線(2c)の一端
に接続し、ソース(18b)を整流用ダイオード(12)のアノ
ードに接続してもよい。また、前記実施の形態では、３
次巻線(2c)の出力を２次巻線(2b)の出力に重畳するよう
に接続したが、２次巻線(2b)、３次巻線(2c)の出力をそ
れぞれ個別に第１の負荷(11)、第２の負荷(15)に接続し
てもよい。また、トランス(2)の２次巻線(2b)にタップ
を設け、その一部の巻線を３次巻線(2c)として、２次巻
線(2b)及び３次巻線(2c)から第２の負荷(15)に直流出力
を供給するように接続してもよい。

【００２０】前記実施の形態では、ＭＯＳ−ＦＥＴ(3)
の駆動信号として駆動巻線(2d)を用いた自励式の場合を
示したが、制御用ＩＣを用いた他励式の場合でも前記同
様の効果が得られる。更に、前記実施の形態では、スイ
ッチング素子としてＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果
型トランジスタ）を示したが、Ｊ−ＦＥＴ（接合型電界
効果トランジスタ）、バイポーラ型トランジスタ又はＩ
ＧＢＴ（絶縁ゲート型トランジスタ）等他型式のトラン
ジスタも使用できる。

【００２１】

【発明の効果】本発明によれば、定電圧制御されていな
い直流出力の電圧上昇を抑制して出力電圧の安定化を図
ると共に、直流出力電圧が上昇しない状態での機器電力
変換効率を向上して省エネルギを実現できる。

【図面の簡単な説明】

【図１】 本発明のＤＣ−ＤＣコンバータを示す電気回
路図

【図２】 本発明の一実施の形態を示すＤＣ−ＤＣコン
バータの電気回路図

【図３】 本発明の他のＤＣ−ＤＣコンバータを示す電
気回路図

【図４】 従来の自励式ＲＣＣを示す電気回路図

【符号の説明】

(1)・・直流電源、 (2)・・トランス、 (2a)・・１次
巻線、 (2b)・・２次巻線、 (2c)・・３次巻線、 (2
d)・・駆動巻線、 (3)・・駆動用スイッチング素子
（駆動用ＭＯＳ−ＦＥＴ）、 (3a)・・制御端子（ゲー
ト）、 (4)・・駆動回路、 (7)・・ゲート抵抗、
(8)・・発振用コンデンサ、 (11)・・第１の負荷、
(15)・・第２の負荷、 (16)・・過電圧検出回路、 (1
7)・・制御用駆動回路、 (18)・・制御用素子（制御用
ＭＯＳ−ＦＥＴ）、 (19)・・ダミー抵抗、 (20)・・
２次側制御回路、 (21, 22)・・２次側整流平滑回路、
(30)・・駆動用制御回路、

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 庸弘 埼玉県新座市北野３丁目６番３号 サンケ ン電気株式会社内 Ｆターム(参考） 5H730 AA14 BB43 BB55 DD04 EE02 EE07 EE73 FD01 XX03 XX12 XX23 XX32 XX41

Claims (4)

【特許請求の範囲】
1. 【請求項１】 トランスの１次巻線に直列に接続された
   駆動用スイッチング素子を駆動回路の駆動信号によりオ
   ン・オフすると共に、前記トランスの２次巻線の出力レ
   ベルに対応して駆動用制御回路により前記駆動用スイッ
   チング素子のオン・オフを制御して、前記トランスの２
   次巻線及び３次巻線から定電圧の直流出力を第１の負荷
   及び第２の負荷に供給するＤＣ−ＤＣコンバータにおい
   て、 前記３次巻線に直列に接続された制御用素子と、 前記直流出力の電圧値が基準電圧値を超えたとき出力を
   発生する過電圧検出回路と、該過電圧検出回路の出力が
   発生したとき前記制御用素子の導通を制御する制御用駆
   動回路とを備えたことを特徴とするＤＣ−ＤＣコンバー
   タ。
2. 【請求項２】 前記２次巻線から前記第１の負荷に直流
   出力を供給し、前記２次巻線及び３次巻線から前記第２
   の負荷に直流出力を供給する請求項１に記載のＤＣ−Ｄ
   Ｃコンバータ。
3. 【請求項３】 前記２次巻線から前記第１の負荷に直流
   出力を供給し、前記３次巻線から前記第２の負荷に直流
   出力を供給する請求項１に記載のＤＣ−ＤＣコンバー
   タ。
4. 【請求項４】 前記３次巻線と２次側整流平滑回路との
   直列回路内に前記制御用素子を接続した請求項１〜３の
   いずれか１項に記載のＤＣ−ＤＣコンバータ。