JP2000295047A - 絶対温度、容量及びクロック周波数に比例する基準信号を発生するスイッチトキャパシタバイアス回路 - Google Patents
絶対温度、容量及びクロック周波数に比例する基準信号を発生するスイッチトキャパシタバイアス回路Info
- Publication number
- JP2000295047A JP2000295047A JP2000060499A JP2000060499A JP2000295047A JP 2000295047 A JP2000295047 A JP 2000295047A JP 2000060499 A JP2000060499 A JP 2000060499A JP 2000060499 A JP2000060499 A JP 2000060499A JP 2000295047 A JP2000295047 A JP 2000295047A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- capacitor
- switched
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 絶対温度、容量、クロック信号周波数に比例
する基準信号を発生する集積化したスイッチトキャパシ
タバイアス回路を提供する。 【解決手段】 カレントミラー回路が一次電流及びミラ
ー電流を発生する。クロック信号の制御下において、ス
イッチトキャパシタ回路がミラー電流を使用して一次コ
ンデンサ上に電荷を蓄積し、一方交互にこのような電荷
を２つの付加的なコンデンサのうちの１つと分配し次い
で放電させる。スイッチトキャパシタ回路によって引き
出される電流の大きさはダイオードの接合面積及び絶対
温度の関数である。一次電流及びミラー電流が等しいこ
とを維持するために、カレントミラー回路内のノード電
圧をカレントミラー回路を制御するバイアス信号を供給
するバイアス回路によってモニタする。付加的な電流応
答段がカレントミラー回路によって駆動されて絶対温度
とクロック信号周波数との積に比例する付加的なミラー
電流を供給する。
する基準信号を発生する集積化したスイッチトキャパシ
タバイアス回路を提供する。 【解決手段】 カレントミラー回路が一次電流及びミラ
ー電流を発生する。クロック信号の制御下において、ス
イッチトキャパシタ回路がミラー電流を使用して一次コ
ンデンサ上に電荷を蓄積し、一方交互にこのような電荷
を２つの付加的なコンデンサのうちの１つと分配し次い
で放電させる。スイッチトキャパシタ回路によって引き
出される電流の大きさはダイオードの接合面積及び絶対
温度の関数である。一次電流及びミラー電流が等しいこ
とを維持するために、カレントミラー回路内のノード電
圧をカレントミラー回路を制御するバイアス信号を供給
するバイアス回路によってモニタする。付加的な電流応
答段がカレントミラー回路によって駆動されて絶対温度
とクロック信号周波数との積に比例する付加的なミラー
電流を供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチトキャパ
シタ回路用のバイアス回路に関するものであって、更に
詳細には、処理トリランス（許容値）、温度及びクロッ
ク周波数を補償するスイッチトキャパシタ回路用のバイ
アス回路に関するものである。
シタ回路用のバイアス回路に関するものであって、更に
詳細には、処理トリランス（許容値）、温度及びクロッ
ク周波数を補償するスイッチトキャパシタ回路用のバイ
アス回路に関するものである。
【０００２】
【従来の技術】スイッチトキャパシタ回路が関与する回
路適用例においては、増幅器は、典型的に、存在すると
しても殆どＤＣ電流を必要とすることのない容量性負荷
のみを駆動することが必要とされる。従って、このよう
な増幅器は例えばエミッタホロワ又はソースホロワ回路
等の低インピーダンス出力ステージなしで設計すること
が可能である。このように設計が簡単化される結果とし
て、スイッチトキャパシタ回路において使用されるこの
ような増幅器は、典型的に、高い出力インピーダンスを
有しており、且つ、しばしば低出力インピーダンスを持
った演算増幅器（オペアンプ）から区別するために「演
算相互コンダクタンス増幅器」と呼称される。高出力イ
ンピーダンスを許容可能な適用例は、単一ステージ
（段）の演算相互コンダクタンス増幅器を使用すること
を可能とする。このような増幅器は、典型的に、折返し
型カスコード（ｆｏｌｄｅｄ−ｃａｓｃｏｄｅ）又はテ
レスコピック即ち入れ子式（即ち、非折返し型カスコー
ド）構成である。
路適用例においては、増幅器は、典型的に、存在すると
しても殆どＤＣ電流を必要とすることのない容量性負荷
のみを駆動することが必要とされる。従って、このよう
な増幅器は例えばエミッタホロワ又はソースホロワ回路
等の低インピーダンス出力ステージなしで設計すること
が可能である。このように設計が簡単化される結果とし
て、スイッチトキャパシタ回路において使用されるこの
ような増幅器は、典型的に、高い出力インピーダンスを
有しており、且つ、しばしば低出力インピーダンスを持
った演算増幅器（オペアンプ）から区別するために「演
算相互コンダクタンス増幅器」と呼称される。高出力イ
ンピーダンスを許容可能な適用例は、単一ステージ
（段）の演算相互コンダクタンス増幅器を使用すること
を可能とする。このような増幅器は、典型的に、折返し
型カスコード（ｆｏｌｄｅｄ−ｃａｓｃｏｄｅ）又はテ
レスコピック即ち入れ子式（即ち、非折返し型カスコー
ド）構成である。
【０００３】図１を参照すると、このような増幅器は、
典型的に、単一の支配的なポールを有しており、それに
より単位利得帯域幅を入力段の相互コンダクタンスｇm
及び負荷容量ＣLOADの比に比例させている。従って、図
１のグラフに表されるように、単位利得帯域幅周波数ｆ
unity、相互コンダクタンスｇm、負荷容量ＣLOADの間の
この関係は以下の如く式（１）によって表すことが可能
である。
典型的に、単一の支配的なポールを有しており、それに
より単位利得帯域幅を入力段の相互コンダクタンスｇm
及び負荷容量ＣLOADの比に比例させている。従って、図
１のグラフに表されるように、単位利得帯域幅周波数ｆ
unity、相互コンダクタンスｇm、負荷容量ＣLOADの間の
この関係は以下の如く式（１）によって表すことが可能
である。
【０００４】
【数１】
【０００５】演算相互コンダクタンス増幅器の入力差動
対のトランジスタ（金属−酸化物−半導体電界効果トラ
ンジスタ、即ちＭＯＳＦＥＴ）がサブスレッシュホール
ド即ちスレッシュホールド未満の領域にバイアスされて
いる場合には、入力ステージ（段）相互コンダクタンス
ｇmは電荷ｑで割算したボルツマン定数ｑと絶対温度Ｔ
との積に逆比例する。従って、入力段相互コンダクタン
スｇmは、以下の式（２）、（３）、（４）を使用し
て、以下の式（２）、（３）、（４）を使用する入力段
相互コンダクタンスｇmは、ドレイン電流ＩD、多数キャ
リア移動度μ、単位面積当たりのゲート酸化膜容量
Ｃox、チャンネル幅Ｗ及び長さＬ、ゲート対ソース電圧
ＶGS、スレッシュホールド電圧ＶT0、ソース電圧ＶS、
出力装置の数ｎを使用して見出すことが可能である。
対のトランジスタ（金属−酸化物−半導体電界効果トラ
ンジスタ、即ちＭＯＳＦＥＴ）がサブスレッシュホール
ド即ちスレッシュホールド未満の領域にバイアスされて
いる場合には、入力ステージ（段）相互コンダクタンス
ｇmは電荷ｑで割算したボルツマン定数ｑと絶対温度Ｔ
との積に逆比例する。従って、入力段相互コンダクタン
スｇmは、以下の式（２）、（３）、（４）を使用し
て、以下の式（２）、（３）、（４）を使用する入力段
相互コンダクタンスｇmは、ドレイン電流ＩD、多数キャ
リア移動度μ、単位面積当たりのゲート酸化膜容量
Ｃox、チャンネル幅Ｗ及び長さＬ、ゲート対ソース電圧
ＶGS、スレッシュホールド電圧ＶT0、ソース電圧ＶS、
出力装置の数ｎを使用して見出すことが可能である。
【０００６】
【数２】
【０００７】式（１）及び（４）を結合させて以下の式
（５）に従って単位利得帯域幅周波数ｆunityを表すこ
とが可能である。
（５）に従って単位利得帯域幅周波数ｆunityを表すこ
とが可能である。
【０００８】
【数３】
【０００９】式（５）から理解されるように、ドレイン
電流ＩDを絶対温度Ｔと負荷容量ＣL OADとの積に比例さ
せるものとすることが可能である場合には、単位利得周
波数ｆunityは全ての処理及び温度変動に対して一定で
ある。理想的に、演算相互コンダクタンス増幅器の単位
利得周波数ｆunityは、スイッチトキャパシタフィルタ
用のクロック信号（クロック信号周期ＴCLOCKを有して
いる）の周波数を追跡すべきである。従って、単位利得
周波数ｆunity及びドレイン電流ＩDに対する関係は以下
の式（６）及び（７）に従って表すことが可能である。
電流ＩDを絶対温度Ｔと負荷容量ＣL OADとの積に比例さ
せるものとすることが可能である場合には、単位利得周
波数ｆunityは全ての処理及び温度変動に対して一定で
ある。理想的に、演算相互コンダクタンス増幅器の単位
利得周波数ｆunityは、スイッチトキャパシタフィルタ
用のクロック信号（クロック信号周期ＴCLOCKを有して
いる）の周波数を追跡すべきである。従って、単位利得
周波数ｆunity及びドレイン電流ＩDに対する関係は以下
の式（６）及び（７）に従って表すことが可能である。
【００１０】
【数４】
【００１１】理解されるように、式（７）における負荷
容量ＣLOAD及びクロック信号ＴCLOC Kの商はスイッチト
キャパシタ抵抗等価物に対する近似式である。
容量ＣLOAD及びクロック信号ＴCLOC Kの商はスイッチト
キャパシタ抵抗等価物に対する近似式である。
【００１２】図２を参照すると、多くの従来の構成では
抵抗を横断して「差電圧」を発生させることによりＰＴ
ＡＴ（絶対温度に比例）バイアス電流を発生し、その場
合に、この「差電圧」はダイオードＤ２１,Ｄ２２の順
方向バイアスされた接合電圧の間の差である。この回路
によって発生されるバイアス電流Ｉｏｕｔを式（４）に
代入すると、サブスレッシュホールドＭＯＳＦＥＴ相互
コンダクタンスｇmに対する関係は次式（８）に従って
表すことが可能である。
抵抗を横断して「差電圧」を発生させることによりＰＴ
ＡＴ（絶対温度に比例）バイアス電流を発生し、その場
合に、この「差電圧」はダイオードＤ２１,Ｄ２２の順
方向バイアスされた接合電圧の間の差である。この回路
によって発生されるバイアス電流Ｉｏｕｔを式（４）に
代入すると、サブスレッシュホールドＭＯＳＦＥＴ相互
コンダクタンスｇmに対する関係は次式（８）に従って
表すことが可能である。
【００１３】
【数５】
【００１４】式（８）によれば、抵抗Ｒが温度依存性を
有するものでない場合には、相互コンダクタンスｇmは
一定である。このことに基づいて、演算相互コンダクタ
ンス増幅器の単位利得周波数ｆunityを式（９）に従っ
て表すことが可能であることを示すことが可能である。
有するものでない場合には、相互コンダクタンスｇmは
一定である。このことに基づいて、演算相互コンダクタ
ンス増幅器の単位利得周波数ｆunityを式（９）に従っ
て表すことが可能であることを示すことが可能である。
【００１５】
【数６】
【００１６】式（９）によれば、単位利得周波数ｆ
unity及び演算相互コンダクタンス増幅器の安定化は抵
抗Ｒ（典型的に、±２０％範囲内）及び負荷容量ＣLOAD
（典型的に±１０％の範囲内）の絶対的トリランス（許
容値）の関数である。＋７００ｐｐｍ／℃に等しい線形
抵抗温度係数及び−４０℃乃至＋８５℃の温度範囲を仮
定すると、単位利得周波数の全体的なトリランス即ち許
容値は±４０％の範囲内である。このことは、演算相互
コンダクタンス増幅器（それは図２の回路によってバイ
アスされる）が最小安定化時間条件を満足することを保
証するためには,バイアス電流はそうでない場合に最適
なものであると考えられるものよりも４０％大きなもの
でなければならないことを意味している。
unity及び演算相互コンダクタンス増幅器の安定化は抵
抗Ｒ（典型的に、±２０％範囲内）及び負荷容量ＣLOAD
（典型的に±１０％の範囲内）の絶対的トリランス（許
容値）の関数である。＋７００ｐｐｍ／℃に等しい線形
抵抗温度係数及び−４０℃乃至＋８５℃の温度範囲を仮
定すると、単位利得周波数の全体的なトリランス即ち許
容値は±４０％の範囲内である。このことは、演算相互
コンダクタンス増幅器（それは図２の回路によってバイ
アスされる）が最小安定化時間条件を満足することを保
証するためには,バイアス電流はそうでない場合に最適
なものであると考えられるものよりも４０％大きなもの
でなければならないことを意味している。
【００１７】図３を参照すると、別の従来の構成は補償
された基準電流Ｉrefを供給し、それは基準電圧Ｖｒｅ
ｆ、容量Ｃ、クロック信号周期Ｔｄの関数である（この
回路はＥ． Ａ． Ｖｉｔｔｏｚ「デジタルＣＭＯＳチ
ップ上の高性能アナログ回路の設計（Ｔｈｅ Ｄｅｓｉ
ｇｎ ｏｆ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ａｎ
ａｌｏｇ Ｃｉｒｃｕｔｓ ｏｎ Ｄｉｇｉｔａｌ Ｃ
ＭＯＳ Ｃｈｉｐｓ）」、ＩＥＥＥ・ジャーナル・オブ
・ソリットステート・サーキッツ、Ｖｏｌ．ＳＣ−２
０、Ｎｏ．３、１９８５年６月、６５７−６５頁におい
てより詳細に記載されている）。この回路はサーボルー
プを形成し、その場合に、１クロック位相Ｔｄ期間中
に、コンデンサＣは基準電圧Ｖｒｅｆヘ充電され且つト
ランジスタＭ１は基準電流Ｉｒｅｆとクロック周期Ｔｄ
との積に等しい容量Ｃｓから電荷を排出させる。
された基準電流Ｉrefを供給し、それは基準電圧Ｖｒｅ
ｆ、容量Ｃ、クロック信号周期Ｔｄの関数である（この
回路はＥ． Ａ． Ｖｉｔｔｏｚ「デジタルＣＭＯＳチ
ップ上の高性能アナログ回路の設計（Ｔｈｅ Ｄｅｓｉ
ｇｎ ｏｆ Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ａｎ
ａｌｏｇ Ｃｉｒｃｕｔｓ ｏｎ Ｄｉｇｉｔａｌ Ｃ
ＭＯＳ Ｃｈｉｐｓ）」、ＩＥＥＥ・ジャーナル・オブ
・ソリットステート・サーキッツ、Ｖｏｌ．ＳＣ−２
０、Ｎｏ．３、１９８５年６月、６５７−６５頁におい
てより詳細に記載されている）。この回路はサーボルー
プを形成し、その場合に、１クロック位相Ｔｄ期間中
に、コンデンサＣは基準電圧Ｖｒｅｆヘ充電され且つト
ランジスタＭ１は基準電流Ｉｒｅｆとクロック周期Ｔｄ
との積に等しい容量Ｃｓから電荷を排出させる。
【００１８】次のクロックフェーズ期間中に、コンデン
サＣ及びＣｓは相互に短絡され且つオペアンプ即ち演算
増幅器の反転入力端へ接続される。トランジスタＭ１に
よってコンデンサＣｓから排出された電荷がコンデンサ
Ｃからの電荷分配を介して現在使用可能なものよりも大
きなものである場合（即ち、基準電圧Ｖｒｅｆと容量Ｃ
との積）、該オペアンプ即ち演算増幅器の反転入力端は
より低い電位へ牽引され、そのことはトランジスタＭ４
のゲート端子をしてより高い電位へ牽引させ、それによ
り基準電流Ｉｒｅｆの大きさを減少させる（トランジス
タＭ３及びＭ５のカレントミラー動作に起因する）。
サＣ及びＣｓは相互に短絡され且つオペアンプ即ち演算
増幅器の反転入力端へ接続される。トランジスタＭ１に
よってコンデンサＣｓから排出された電荷がコンデンサ
Ｃからの電荷分配を介して現在使用可能なものよりも大
きなものである場合（即ち、基準電圧Ｖｒｅｆと容量Ｃ
との積）、該オペアンプ即ち演算増幅器の反転入力端は
より低い電位へ牽引され、そのことはトランジスタＭ４
のゲート端子をしてより高い電位へ牽引させ、それによ
り基準電流Ｉｒｅｆの大きさを減少させる（トランジス
タＭ３及びＭ５のカレントミラー動作に起因する）。
【００１９】この回路は多数の欠点を有している。この
回路は別個の電圧基準回路を必要とし、コンデンサＣか
らコンデンサＣｓへの電荷転送（及び電源拒否）の精度
は電荷注入のスイッチに影響され、且つ基準電流の値は
クロック周期Ｔｄに影響される。更に、この回路はコン
デンサＣ及びＣｓの上部プレート上の寄生容量に影響さ
れる。これらのノード上の漂遊容量は、異なるクロック
サイクル期間中に電圧が変化する場合に放電されること
となる。
回路は別個の電圧基準回路を必要とし、コンデンサＣか
らコンデンサＣｓへの電荷転送（及び電源拒否）の精度
は電荷注入のスイッチに影響され、且つ基準電流の値は
クロック周期Ｔｄに影響される。更に、この回路はコン
デンサＣ及びＣｓの上部プレート上の寄生容量に影響さ
れる。これらのノード上の漂遊容量は、異なるクロック
サイクル期間中に電圧が変化する場合に放電されること
となる。
【００２０】図４を参照すると、別の従来の構成は「オ
ープンループ」態様で動作し且つ何等のフィードバック
を使用するものではない（この構成は発明者Ｏｌｅｓｉ
ｎｅｔ ａｌ．の米国特許第４，３７４，３７５号に詳
細に記載されており、その開示内容は引用によって本明
細書に取込む）。この構成においては、コンデンサＣ２
２及びＣ４０が、クロック信号の相次ぐ状態の期間中
に、トランジスタＭ１８,Ｍ２０,Ｍ３６,Ｍ３８によっ
て交互に充電及び放電される。コンデンサＣ２２（又
は、それらは等しいので、コンデンサＣ４０）の容量、
基準電圧Ｖｒｅｆ、クロック信号の周波数の２倍の積に
等しい平均電流（＝Ｃ２２×Ｖｒｅｆ×２×ｆclock）
がダイオード接続されているＭＯＳＦＥＴトランジスタ
Ｍ５０を介して流れる。トランジスタＭ５０のゲート端
子は低インピーダンスノードであり、それはフィルタコ
ンデンサＣ５２によってバイパスされ且つトランジスタ
Ｍ５４をバイアスするために使用される。
ープンループ」態様で動作し且つ何等のフィードバック
を使用するものではない（この構成は発明者Ｏｌｅｓｉ
ｎｅｔ ａｌ．の米国特許第４，３７４，３７５号に詳
細に記載されており、その開示内容は引用によって本明
細書に取込む）。この構成においては、コンデンサＣ２
２及びＣ４０が、クロック信号の相次ぐ状態の期間中
に、トランジスタＭ１８,Ｍ２０,Ｍ３６,Ｍ３８によっ
て交互に充電及び放電される。コンデンサＣ２２（又
は、それらは等しいので、コンデンサＣ４０）の容量、
基準電圧Ｖｒｅｆ、クロック信号の周波数の２倍の積に
等しい平均電流（＝Ｃ２２×Ｖｒｅｆ×２×ｆclock）
がダイオード接続されているＭＯＳＦＥＴトランジスタ
Ｍ５０を介して流れる。トランジスタＭ５０のゲート端
子は低インピーダンスノードであり、それはフィルタコ
ンデンサＣ５２によってバイパスされ且つトランジスタ
Ｍ５４をバイアスするために使用される。
【００２１】この回路も多数の欠点を有しており、例え
ば精度が不良であり且つ電源拒否が不良である。トラン
ジスタＭ５０のドレイン電圧がトランジスタＭ５４のド
レイン電圧とマッチングしていないことにより、及びト
ランジスタＭ５６及びＭ６０、トランジスタＭ６２及び
Ｍ６４、トランジスタＭ２８及びＭ３０に対するドレイ
ン電圧がマッチングされていないことによってエラーが
発生される。更に、この回路は高インピーダンスノード
を欠如しているために殆ど高周波数リップルフィルタ動
作を与えるものではない。全てのフィルタコンデンサは
ダイオード接続されているトランジスタ（例えば、Ｍ５
０及びＭ５６）を横断して直接的に接続されている。従
って、この回路によって発生される基準電流はクロック
信号の周波数の２倍のリップルを有している。
ば精度が不良であり且つ電源拒否が不良である。トラン
ジスタＭ５０のドレイン電圧がトランジスタＭ５４のド
レイン電圧とマッチングしていないことにより、及びト
ランジスタＭ５６及びＭ６０、トランジスタＭ６２及び
Ｍ６４、トランジスタＭ２８及びＭ３０に対するドレイ
ン電圧がマッチングされていないことによってエラーが
発生される。更に、この回路は高インピーダンスノード
を欠如しているために殆ど高周波数リップルフィルタ動
作を与えるものではない。全てのフィルタコンデンサは
ダイオード接続されているトランジスタ（例えば、Ｍ５
０及びＭ５６）を横断して直接的に接続されている。従
って、この回路によって発生される基準電流はクロック
信号の周波数の２倍のリップルを有している。
【００２２】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、絶対温度、容量及びクロック周波数に比例
する基準信号を発生するスイッチトキャパシタバイアス
回路を提供することを目的とする。本発明の別の目的と
するところは、精度が良好であり且つ電源拒否が良好な
スイッチトキャパシタバイアス回路を有する装置を提供
することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、絶対温度、容量及びクロック周波数に比例
する基準信号を発生するスイッチトキャパシタバイアス
回路を提供することを目的とする。本発明の別の目的と
するところは、精度が良好であり且つ電源拒否が良好な
スイッチトキャパシタバイアス回路を有する装置を提供
することを目的とする。
【００２３】
【課題を解決するための手段】本発明に基づく絶対温
度、容量及びクロック周波数に比例する基準信号を発生
するスイッチトキャパシタバイアス回路は、ＰＴＡＴ
（絶対温度に比例）ループ内において集積コンデンサ及
び二重サンプル型スイッチトキャパシタ「抵抗」を使用
して、容量、クロック周波数及び絶対温度に比例するバ
イアス電流を発生させる。このような電流はスイッチト
キャパシタフィルタにおけるオペアンプ即ち演算増幅器
をバイアスさせるのに最適なものであり、その場合にセ
トリング即ち安定化はスルー動作（ｓｌｅｗｉｎｇ）で
はなく閉ループ帯域幅によって支配される。このような
回路は負荷容量及び温度における変動を補償し電力散逸
を最小とさせる。
度、容量及びクロック周波数に比例する基準信号を発生
するスイッチトキャパシタバイアス回路は、ＰＴＡＴ
（絶対温度に比例）ループ内において集積コンデンサ及
び二重サンプル型スイッチトキャパシタ「抵抗」を使用
して、容量、クロック周波数及び絶対温度に比例するバ
イアス電流を発生させる。このような電流はスイッチト
キャパシタフィルタにおけるオペアンプ即ち演算増幅器
をバイアスさせるのに最適なものであり、その場合にセ
トリング即ち安定化はスルー動作（ｓｌｅｗｉｎｇ）で
はなく閉ループ帯域幅によって支配される。このような
回路は負荷容量及び温度における変動を補償し電力散逸
を最小とさせる。
【００２４】本発明の１実施形態によれば、絶対温度、
容量及びクロック信号周波数に比例する基準信号を発生
する集積化したスイッチトキャパシタバイアス回路が、
カレントミラー回路と、バイアス回路と、スイッチトキ
ャパシタ回路とを有している。該カレントミラー回路は
バイアス電圧を受取り、且つそれに従って、一次電流、
第一及び第二ミラー電流及びノード電圧を供給し、該ノ
ード電圧は第一ミラー電流に応答する。バイアス回路は
カレントミラー回路に結合されており、ノード電圧を受
取り且つそれに従ってバイアス電圧を供給する。スイッ
チトキャパシタ回路はカレントミラー回路へ結合してお
り、容量を有しており且つ周波数が等しく且つ相互に位
相が逆である第一及び第二クロック信号を受取り且つそ
れらに従ってスイッチトキャパシタ回路の絶対温度、容
量及びクロック信号に比例する第一ミラー電流を受取り
且つ導通させる。第二ミラー電流は絶対温度と、容量
と、クロック信号周波数との積に比例している。
容量及びクロック信号周波数に比例する基準信号を発生
する集積化したスイッチトキャパシタバイアス回路が、
カレントミラー回路と、バイアス回路と、スイッチトキ
ャパシタ回路とを有している。該カレントミラー回路は
バイアス電圧を受取り、且つそれに従って、一次電流、
第一及び第二ミラー電流及びノード電圧を供給し、該ノ
ード電圧は第一ミラー電流に応答する。バイアス回路は
カレントミラー回路に結合されており、ノード電圧を受
取り且つそれに従ってバイアス電圧を供給する。スイッ
チトキャパシタ回路はカレントミラー回路へ結合してお
り、容量を有しており且つ周波数が等しく且つ相互に位
相が逆である第一及び第二クロック信号を受取り且つそ
れらに従ってスイッチトキャパシタ回路の絶対温度、容
量及びクロック信号に比例する第一ミラー電流を受取り
且つ導通させる。第二ミラー電流は絶対温度と、容量
と、クロック信号周波数との積に比例している。
【００２５】本発明の別の実施形態によれば、絶対温度
と、容量と、クロック信号周波数とに比例する基準信号
を発生する方法が提供され、該方法によれば、バイアス
電圧を受取り且つそれに従って一次電流、第一及び第二
ミラー電流及びノード電圧を発生し、該ノード電圧は第
一ミラー電流に応答するものであり、ノード電圧を受取
り且つそれに従ってバイアス電圧を発生し、容量を具備
する容量性回路で周波数が等しく且つ位相が相互に逆で
ある第一及び第二クロック信号を受取り且つそれらに従
って絶対温度と、容量と、クロック信号周波数とに比例
する第一ミラー電流を受取り且つ導通させ、第二ミラー
電流は絶対温度と、容量と、クロック信号周波数との積
に比例している。
と、容量と、クロック信号周波数とに比例する基準信号
を発生する方法が提供され、該方法によれば、バイアス
電圧を受取り且つそれに従って一次電流、第一及び第二
ミラー電流及びノード電圧を発生し、該ノード電圧は第
一ミラー電流に応答するものであり、ノード電圧を受取
り且つそれに従ってバイアス電圧を発生し、容量を具備
する容量性回路で周波数が等しく且つ位相が相互に逆で
ある第一及び第二クロック信号を受取り且つそれらに従
って絶対温度と、容量と、クロック信号周波数とに比例
する第一ミラー電流を受取り且つ導通させ、第二ミラー
電流は絶対温度と、容量と、クロック信号周波数との積
に比例している。
【００２６】
【発明の実施の形態】図５を参照すると、本発明の１実
施例に基づいて絶対温度と、容量と、クロック信号周波
数とに比例する基準信号を発生するスイッチトキャパシ
タバイアス回路（好適には、集積回路の形態）が、クロ
ック周波数及び絶対温度及び負荷容量に比例する出力バ
イアス電流Ｉｂｉａｓを発生するために、ＰＴＡＴルー
プ内において集積コンデンサＣＩ及び二重サンプル型ス
イッチトキャパシタ「抵抗」Ｃｓを使用している。トラ
ンジスタＭ１，Ｍ２，Ｍ４，Ｍ５は、部分的にトランジ
スタＭ３及びＭ６によって形成されているバイアス回路
によってバイアスされるカレントミラー回路の一部を形
成している。コンデンサＣＩ及びＣｓ及びトランジスタ
Ｍｓａ，Ｍｓｂ，Ｍｓｃ，Ｍｓｄはスイッチトキャパシ
タ回路を形成しており、該回路はカレントミラー回路か
らのミラー電流Ｉ１を使用してコンデンサＣＩ，Ｃｓを
横断して電荷を蓄積し且つ放電させる（以下に更に詳細
に説明する）。ダイオードＤ２は接合面積Ａを有してお
り且つ寄生基板ＰＮＰトランジスタとして実現すること
が可能である。ダイオードＤ１及びＤ３は正規化した単
位接合面積を有している。
施例に基づいて絶対温度と、容量と、クロック信号周波
数とに比例する基準信号を発生するスイッチトキャパシ
タバイアス回路（好適には、集積回路の形態）が、クロ
ック周波数及び絶対温度及び負荷容量に比例する出力バ
イアス電流Ｉｂｉａｓを発生するために、ＰＴＡＴルー
プ内において集積コンデンサＣＩ及び二重サンプル型ス
イッチトキャパシタ「抵抗」Ｃｓを使用している。トラ
ンジスタＭ１，Ｍ２，Ｍ４，Ｍ５は、部分的にトランジ
スタＭ３及びＭ６によって形成されているバイアス回路
によってバイアスされるカレントミラー回路の一部を形
成している。コンデンサＣＩ及びＣｓ及びトランジスタ
Ｍｓａ，Ｍｓｂ，Ｍｓｃ，Ｍｓｄはスイッチトキャパシ
タ回路を形成しており、該回路はカレントミラー回路か
らのミラー電流Ｉ１を使用してコンデンサＣＩ，Ｃｓを
横断して電荷を蓄積し且つ放電させる（以下に更に詳細
に説明する）。ダイオードＤ２は接合面積Ａを有してお
り且つ寄生基板ＰＮＰトランジスタとして実現すること
が可能である。ダイオードＤ１及びＤ３は正規化した単
位接合面積を有している。
【００２７】一次カレントミラー電流Ｉ２に応答して発
生する電流、即ちミラー動作された電流である出力バイ
アス電流Ｉbiasを発生するために、付加的なカレントミ
ラー分岐回路がトランジスタＭ７及びＭ８によって部分
的に形成されている。マスタークロック信号ＣＬＯＣＫ
はインバータ回路によって反転されてスイッチトキャパ
シタ回路内のスイッチングトランジスタＭｓａ，Ｍｓ
ｂ，Ｍｓｃ，Ｍｓｄを駆動するための対応する反転クロ
ック信号ＣＬＯＣＫ,ＣＬＯＣＫ を発生させる。尚、
本明細書において、英文字記号の後にアンダーラインを
付した記号は、その記号の信号が反転された信号である
ことを表している。
生する電流、即ちミラー動作された電流である出力バイ
アス電流Ｉbiasを発生するために、付加的なカレントミ
ラー分岐回路がトランジスタＭ７及びＭ８によって部分
的に形成されている。マスタークロック信号ＣＬＯＣＫ
はインバータ回路によって反転されてスイッチトキャパ
シタ回路内のスイッチングトランジスタＭｓａ，Ｍｓ
ｂ，Ｍｓｃ，Ｍｓｄを駆動するための対応する反転クロ
ック信号ＣＬＯＣＫ,ＣＬＯＣＫ を発生させる。尚、
本明細書において、英文字記号の後にアンダーラインを
付した記号は、その記号の信号が反転された信号である
ことを表している。
【００２８】ＰＴＡＴループは、積分用コンデンサＣＩ
を横断しての電圧ＶＩを、ダイオードＤ２の面積Ａの自
然対数と、ボルツマン定数Ｋと絶対温度Ｔとを乗算しそ
れらを電荷ｑで割算した平均値（＝ｌｎ（Ａ）×ＫＴ／
ｑ）に等しい値に維持するような態様で動作する。積分
コンデンサＣＩを横断してのＶＩがこの平均値よりも小
さい場合には、ダイオードＤ２がダイオードＤ１よりも
より多くの電流を導通していることを意味する。この条
件下においては、トランジスタＭ１を介しての電流Ｉ１
が一次カレントミラー電流Ｉ２よりも大きい。トランジ
スタＭ４及びＭ５のカレントミラー動作に起因して、ト
ランジスタＭ４のドレイン電流は一次ミラー電流Ｉ２と
等しい。然しながら、トランジスタＭ１のドレイン電流
は一次ミラー電流Ｉ２よりも大きいので、即ち、トラン
ジスタＭ６のゲート端子と補償コンデンサＣｃとを接続
しているノードからより多くの電流を引き出しているの
で、ノードＡにおける電圧は減少する。このことはトラ
ンジスタＭ６のドレイン電流を増加させ、それによりノ
ードＣにおける電圧を上昇させる。更に、このことはト
ランジスタＭ１のゲート端子における電圧をプルアップ
させ、それによりノードＢにおける電圧を増加させる。
更に、このことは積分コンデンサＣＩを横断しての電圧
ＶＩの平均値を増加させる。従って、このフィードバッ
ク動作は積分コンデンサＣＩを横断しての電圧ＶＩの平
均値を補正し且つ維持するように該ループを駆動する。
を横断しての電圧ＶＩを、ダイオードＤ２の面積Ａの自
然対数と、ボルツマン定数Ｋと絶対温度Ｔとを乗算しそ
れらを電荷ｑで割算した平均値（＝ｌｎ（Ａ）×ＫＴ／
ｑ）に等しい値に維持するような態様で動作する。積分
コンデンサＣＩを横断してのＶＩがこの平均値よりも小
さい場合には、ダイオードＤ２がダイオードＤ１よりも
より多くの電流を導通していることを意味する。この条
件下においては、トランジスタＭ１を介しての電流Ｉ１
が一次カレントミラー電流Ｉ２よりも大きい。トランジ
スタＭ４及びＭ５のカレントミラー動作に起因して、ト
ランジスタＭ４のドレイン電流は一次ミラー電流Ｉ２と
等しい。然しながら、トランジスタＭ１のドレイン電流
は一次ミラー電流Ｉ２よりも大きいので、即ち、トラン
ジスタＭ６のゲート端子と補償コンデンサＣｃとを接続
しているノードからより多くの電流を引き出しているの
で、ノードＡにおける電圧は減少する。このことはトラ
ンジスタＭ６のドレイン電流を増加させ、それによりノ
ードＣにおける電圧を上昇させる。更に、このことはト
ランジスタＭ１のゲート端子における電圧をプルアップ
させ、それによりノードＢにおける電圧を増加させる。
更に、このことは積分コンデンサＣＩを横断しての電圧
ＶＩの平均値を増加させる。従って、このフィードバッ
ク動作は積分コンデンサＣＩを横断しての電圧ＶＩの平
均値を補正し且つ維持するように該ループを駆動する。
【００２９】従って、積分コンデンサＣＩを横断しての
電圧ＶＩの平均値はダイオードＤ２の面積Ａの関数であ
る。ダイオードＤ２はダイオードＤ１よりも大きな接合
面積を有しているので、ダイオードＤ２における電流密
度はダイオードＤ１における電流密度よりも小さく、従
って、ダイオードＤ２を横断しての順方向バイアス電圧
降下ＶＤ２はダイオードＤ１を横断しての順方向バイア
ス電圧降下ＶＤ１よりも小さい。従って、トランジスタ
Ｍ１及びＭ２のソース端子における電圧は等しいので、
この電圧差ＶＤ２−ＶＤ１は積分コンデンサＣＩを横断
しての電圧ＶＩの形態で表れる。
電圧ＶＩの平均値はダイオードＤ２の面積Ａの関数であ
る。ダイオードＤ２はダイオードＤ１よりも大きな接合
面積を有しているので、ダイオードＤ２における電流密
度はダイオードＤ１における電流密度よりも小さく、従
って、ダイオードＤ２を横断しての順方向バイアス電圧
降下ＶＤ２はダイオードＤ１を横断しての順方向バイア
ス電圧降下ＶＤ１よりも小さい。従って、トランジスタ
Ｍ１及びＭ２のソース端子における電圧は等しいので、
この電圧差ＶＤ２−ＶＤ１は積分コンデンサＣＩを横断
しての電圧ＶＩの形態で表れる。
【００３０】図６を参照すると、スイッチトキャパシタ
ループ内の電圧の詳細を考慮することによって本発明回
路の動作をより良く理解することが可能である。クロッ
ク信号の両方の位相ＣＬＯＣＫ,ＣＬＯＣＫ の期間中
に、トランジスタＭ１のドレイン電流Ｉ１は全容量ＣＩ
＋Ｃｓを充電させ、それによりランプ形状の電圧波形を
発生させる。５０％のデューティサイクルクロック信号
の場合には、このランプは最小電圧Ｖｍｉｎから直線的
に最大電圧Ｖｍａｘへ変化する。初期電圧がゼロである
（トランジスタＭｓａ及びＭｓｂの放電動作により）サ
ンプリングコンデンサＣＳが積分コンデンサＣＩを横断
してスイッチされると、チャージシェアリング即ち電荷
分配が発生する。この電荷分配動作は、最大電圧Ｖｍａ
ｘ（即ち、最終ランプ電圧）に対する最小電圧Ｖｍｉｎ
（即ち、初期ランプ電圧）の比をＣＩ／（Ｃｓ＋ＣＩ）
の比として確立する。このランプは直線的であるので、
平均電圧はｌｎ（Ａ）ＫＴ／ｑ、即ち最大電圧Ｖｍａｘ
及び最小電圧Ｖｍｉｎの算術平均に等しい。このことは
以下の式（１０）に従って表現することが可能である。
ループ内の電圧の詳細を考慮することによって本発明回
路の動作をより良く理解することが可能である。クロッ
ク信号の両方の位相ＣＬＯＣＫ,ＣＬＯＣＫ の期間中
に、トランジスタＭ１のドレイン電流Ｉ１は全容量ＣＩ
＋Ｃｓを充電させ、それによりランプ形状の電圧波形を
発生させる。５０％のデューティサイクルクロック信号
の場合には、このランプは最小電圧Ｖｍｉｎから直線的
に最大電圧Ｖｍａｘへ変化する。初期電圧がゼロである
（トランジスタＭｓａ及びＭｓｂの放電動作により）サ
ンプリングコンデンサＣＳが積分コンデンサＣＩを横断
してスイッチされると、チャージシェアリング即ち電荷
分配が発生する。この電荷分配動作は、最大電圧Ｖｍａ
ｘ（即ち、最終ランプ電圧）に対する最小電圧Ｖｍｉｎ
（即ち、初期ランプ電圧）の比をＣＩ／（Ｃｓ＋ＣＩ）
の比として確立する。このランプは直線的であるので、
平均電圧はｌｎ（Ａ）ＫＴ／ｑ、即ち最大電圧Ｖｍａｘ
及び最小電圧Ｖｍｉｎの算術平均に等しい。このことは
以下の式（１０）に従って表現することが可能である。
【００３１】
【数７】
【００３２】並べ替えを行い且つ最大電圧Ｖｍａｘにつ
いて解くことにより式（１１）が得られる。
いて解くことにより式（１１）が得られる。
【００３３】
【数８】
【００３４】次いで、最小電圧Ｖｍｉｎは式（１２）及
び（１３）を使用して得ることが可能である。
び（１３）を使用して得ることが可能である。
【００３５】
【数９】
【００３６】電圧ランプの振幅は以下の式（１４）によ
って表現されるように最大電圧Ｖｍａｘと最小電圧Ｖｍ
ｉｎとの間の差である。
って表現されるように最大電圧Ｖｍａｘと最小電圧Ｖｍ
ｉｎとの間の差である。
【００３７】
【数１０】
【００３８】トランジスタＭ１のドレイン電流Ｉ１につ
いて解くためには、充電期間中の負荷容量はサンプリン
グ容量Ｃｓと積分容量ＣＩとの和であることに注意すべ
きである。定常状態動作期間中、一次電流Ｉ２及びミラ
ー電流Ｉ１,Ｉｂｉａｓは等しい。従って、出力バイア
ス電流Ｉｂｉａｓは式（１５）に従って計算することが
可能である。
いて解くためには、充電期間中の負荷容量はサンプリン
グ容量Ｃｓと積分容量ＣＩとの和であることに注意すべ
きである。定常状態動作期間中、一次電流Ｉ２及びミラ
ー電流Ｉ１,Ｉｂｉａｓは等しい。従って、出力バイア
ス電流Ｉｂｉａｓは式（１５）に従って計算することが
可能である。
【００３９】
【数１１】
【００４０】従って、式（１５）を式（５）内に代入す
ることにより、単位利得周波数ｆun ityについての関係
式を式（１６）に従って表すことが可能である。
ることにより、単位利得周波数ｆun ityについての関係
式を式（１６）に従って表すことが可能である。
【００４１】
【数１２】
【００４２】通常の条件下においては、サンプリング容
量Ｃｓ、積分容量ＣＩ、負荷容量Ｃ LOAD（不図示）は、
対応するコンデンサは同一の物質から製造されていると
いう事実に起因して、互いにトラッキング即ち追従す
る。従って、式（１６）において、単位利得周波数ｆ
unityはクロック周期に逆比例するものであり、即ちク
ロック周波数に比例するものであることを理解すること
が可能である。
量Ｃｓ、積分容量ＣＩ、負荷容量Ｃ LOAD（不図示）は、
対応するコンデンサは同一の物質から製造されていると
いう事実に起因して、互いにトラッキング即ち追従す
る。従って、式（１６）において、単位利得周波数ｆ
unityはクロック周期に逆比例するものであり、即ちク
ロック周波数に比例するものであることを理解すること
が可能である。
【００４３】図５の回路は高度の電源拒否性能を与え
る。何故ならば、全ての「マッチング」させた装置対の
ドレイン電圧及びソース電圧は数十ミリボルト以内でマ
ッチングするように構成されているからである。例え
ば、トランジスタ対Ｍ１／Ｍ２及びトランジスタ対Ｍ４
／Ｍ５は良好にマッチングした動作点を有している。
る。何故ならば、全ての「マッチング」させた装置対の
ドレイン電圧及びソース電圧は数十ミリボルト以内でマ
ッチングするように構成されているからである。例え
ば、トランジスタ対Ｍ１／Ｍ２及びトランジスタ対Ｍ４
／Ｍ５は良好にマッチングした動作点を有している。
【００４４】更に、電荷注入は二重サンプリング構成に
よって相殺されている。例えば、スイッチングトランジ
スタＭｓｂがターンオフし、それによりそのチャンネル
電荷を排出させる場合に、トランジスタＭｓａがターン
オンし、それにより該チャンネル電荷を回収する。同様
の電荷注入相殺動作がトランジスタＭｓｃ及びＭｓｄで
の反対のクロック位相上で発生する。
よって相殺されている。例えば、スイッチングトランジ
スタＭｓｂがターンオフし、それによりそのチャンネル
電荷を排出させる場合に、トランジスタＭｓａがターン
オンし、それにより該チャンネル電荷を回収する。同様
の電荷注入相殺動作がトランジスタＭｓｃ及びＭｓｄで
の反対のクロック位相上で発生する。
【００４５】更に、ノードＡは高インピーダンスノード
であり、そこでの補償動作がリップルをフィルタ除去す
る低周波数の支配的なポールを与える。補償コンデンサ
Ｃｃは１／（Ｒｄｓ×Ｃｃ）の周波数における低周波数
フィルタポールを与える。付加的なフィルタ動作及び電
源拒否動作は、フィルタコンデンサＣｆｉｌｔｅｒとバ
イアス電圧Ｖ１でトライオードモード（抵抗性）にバイ
アスされているトランジスタＭ７のドレイン対ソース抵
抗とのＲＣ時定数に基づいて確立される。
であり、そこでの補償動作がリップルをフィルタ除去す
る低周波数の支配的なポールを与える。補償コンデンサ
Ｃｃは１／（Ｒｄｓ×Ｃｃ）の周波数における低周波数
フィルタポールを与える。付加的なフィルタ動作及び電
源拒否動作は、フィルタコンデンサＣｆｉｌｔｅｒとバ
イアス電圧Ｖ１でトライオードモード（抵抗性）にバイ
アスされているトランジスタＭ７のドレイン対ソース抵
抗とのＲＣ時定数に基づいて確立される。
【００４６】前述した式は、演算相互コンダクタンス増
幅器がサブスレッシュホールドモードでバイアスされて
いることを仮定している。然しながら、入力ＭＯＳＦＥ
Ｔが強い反転モードにバイアスされている場合には、そ
の他の式が適用される。例えば、飽和モードにバイアス
させる場合には、以下の式（１７）が適用される。
幅器がサブスレッシュホールドモードでバイアスされて
いることを仮定している。然しながら、入力ＭＯＳＦＥ
Ｔが強い反転モードにバイアスされている場合には、そ
の他の式が適用される。例えば、飽和モードにバイアス
させる場合には、以下の式（１７）が適用される。
【００４７】
【数１３】
【００４８】式（１５）におけるドレイン電流ＩDを式
（１７）内に代入すると、次の式（１８）が得られる。
（１７）内に代入すると、次の式（１８）が得られる。
【００４９】
【数１４】
【００５０】キャリア移動度μはＴ-3/2の温度依存性を
有している。これがＰＴＡＴ電流の線形温度依存性と結
合されると、相互コンダクタンスｇmの全体的な温度変
動はＴ-1/4となる。−４０乃至＋１００℃の温度範囲に
対して、温度に起因する相互コンダクタンスｇm変動の
全体的な広がりは±５．７％の範囲内である。
有している。これがＰＴＡＴ電流の線形温度依存性と結
合されると、相互コンダクタンスｇmの全体的な温度変
動はＴ-1/4となる。−４０乃至＋１００℃の温度範囲に
対して、温度に起因する相互コンダクタンスｇm変動の
全体的な広がりは±５．７％の範囲内である。
【００５１】単位利得周波数ｆunityは相互コンダクタ
ンスｇm及び負荷容量ＣLOADの商（＝ｇm／ＣLOAD）に比
例する。この関係を式（１８）内に代入すると、コンデ
ンサ変動に対する単位利得帯域幅ｆunityの感度が−１
／２であることが示される。換言すると、容量値が１０
％増加する度に、単位利得周波数は約５％だけ減少す
る。更に、トランジスタの実効チャンネル長Ｌに関する
依存性が存在している。
ンスｇm及び負荷容量ＣLOADの商（＝ｇm／ＣLOAD）に比
例する。この関係を式（１８）内に代入すると、コンデ
ンサ変動に対する単位利得帯域幅ｆunityの感度が−１
／２であることが示される。換言すると、容量値が１０
％増加する度に、単位利得周波数は約５％だけ減少す
る。更に、トランジスタの実効チャンネル長Ｌに関する
依存性が存在している。
【００５２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 （Ａ）は典型的な演算相互コンダクタンス増
幅器の概略図であり（Ｂ）は該増幅器の開ループ周波数
応答のグラフ図。
幅器の概略図であり（Ｂ）は該増幅器の開ループ周波数
応答のグラフ図。
【図２】 従来のＰＴＡＴ電流発生器の概略図。
【図３】 従来の電圧対電流変換回路の概略図。
【図４】 従来のスイッチトキャパシタ基準電流源の概
略図。
略図。
【図５】 本発明の１実施例に基づくスイッチトキャパ
シタバイアス回路の概略図。
シタバイアス回路の概略図。
【図６】 図５の回路における選択した信号に対する波
形を示したタイミング線図。
形を示したタイミング線図。
Ｃｓ 二重サンプル型スイッチトキャパシタ「抵抗」 ＣＩ 積分コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローレンス ダグラス ルウィッキー アメリカ合衆国， カリフォルニア 94086， サニーベル， スターフラワー コート 995 (72)発明者 シュ−イン ジュ アメリカ合衆国， カリフォルニア 94303， パロ アルト， ウォルター ヘイズ ドライブ 144
Claims (8)
- 【請求項１】 絶対温度、容量及びクロック信号周波数
に比例する基準信号を発生する集積化したスイッチトキ
ャパシタバイアス回路を有する装置において、前記集積
化したスイッチトキャパシタバイアス回路が、 バイアス電圧を受取り且つ一次電流と、第一及び第二ミ
ラー電流と、ノード電圧であって、前記第一ミラー電流
に応答するノード電圧を供給するカレントミラー回路、 前記カレントミラー回路に結合されており前記ノード電
圧を受取り且つそれに従って前記バイアス電圧を供給す
るバイアス回路、 前記カレントミラー回路に結合されており容量を具備し
ており且つ周波数が等しく位相が相互に反対である第一
及び第二クロック信号を受取り且つそれに従ってスイッ
チトキャパシタ回路の絶対温度、前記容量及び前記クロ
ック信号周波数に比例して前記第一ミラー電流を受取り
且つ導通させるスイッチトキャパシタ回路、を有してお
り、前記第二ミラー電流が前記絶対温度と、前記容量
と、前記クロック信号周波数の積に比例していることを
特徴とする装置。 - 【請求項２】 請求項１において、前記カレントミラー
回路が、 前記バイアス電圧を受取り且つそれに従って前記一次電
流を供給し且つ前記第一ミラー電流を導通させる電流源
ステージ、 前記電流源ステージへ入れ子式に接続されており前記一
次電流を受取り且つそれに従って前記第一ミラー電流を
供給するカレントミラーステージ、を有していることを
特徴とする装置。 - 【請求項３】 請求項２において、更に、前記カレント
ミラーステージへ結合されており前記一次電流に応答し
且つそれに従って前記第二ミラー電流を供給するカレン
トミラー分岐回路を有していることを特徴とする装置。 - 【請求項４】 請求項１において、前記スイッチトキャ
パシタ回路が、 前記第一ミラー電流を受取り且つそれに従って一次電荷
を蓄積する一次容量性回路、 前記一次容量性回路へ結合されており前記第一及び第二
クロック信号を受取り且つそれに従って交互に前記第一
容量性回路からの第一分配電荷及び第一スイッチト電荷
を蓄積し、且つ前記蓄積した第一分配及びスイッチト電
荷を放電させる第一スイッチト容量性回路、 前記一次容量性回路へ結合されており、前記第一及び第
二クロック信号を受取り且つそれに従って交互に前記第
一容量性回路からの第二分配電荷及び第二スイッチト電
荷を蓄積し且つ前記蓄積した第二分配及びスイッチト電
荷を放電させる第二スイッチト容量性回路、を有してい
ることを特徴とする装置。 - 【請求項５】 請求項４において、 前記一次容量性回路が直列に結合されている第一コンデ
ンサ及びダイオードを有しており、 前記第一スイッチト容量性回路が、 第二コンデンサ、 前記第二コンデンサ及び前記一次容量性回路へ結合され
ており前記第一及び第二クロック信号を受取り且つそれ
に従って交互に前記第一及び第二コンデンサを結合させ
且つ前記第二コンデンサを放電させる第一複数個のスイ
ッチングトランジスタ、を有しており、 前記第二スイッチト容量性回路が、 第三コンデンサ、 前記第三コンデンサ及び前記一次容量性回路へ結合され
ており、前記第一及び第二クロック信号を受取り且つそ
れに従って交互に前記第一及び第三コンデンサを結合さ
せ且つ前記第三コンデンサを放電させる第二複数個のス
イッチングトランジスタ、を有していることを特徴とす
る装置。 - 【請求項６】 請求項４において、 前記第一及び第二分配電荷の前記蓄積が最小電圧を画定
し、前記第一及び第二分配電荷及び前記第一及び第二ス
イッチト電荷の前記蓄積が最大電圧を画定し、前記最小
及び最大電圧が平均電圧を画定する、ことを特徴とする
装置。 - 【請求項７】 請求項６において、 前記一次容量性回路がダイオード接合面積を具備するダ
イオードを有しており、前記平均電圧が前記ダイオード
接合面積に対応している、 ことを特徴とする装置。 - 【請求項８】 請求項６において、前記最小及び最大電
圧が前記絶対温度に関係して変化することを特徴とする
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/263,134 US6191637B1 (en) | 1999-03-05 | 1999-03-05 | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency |
| US09/263134 | 1999-03-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000295047A true JP2000295047A (ja) | 2000-10-20 |
| JP3505120B2 JP3505120B2 (ja) | 2004-03-08 |
Family
ID=23000518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000060499A Expired - Fee Related JP3505120B2 (ja) | 1999-03-05 | 2000-03-06 | 絶対温度、容量及びクロック周波数に比例する基準信号を発生するスイッチトキャパシタバイアス回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6191637B1 (ja) |
| JP (1) | JP3505120B2 (ja) |
| DE (1) | DE10010153B4 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194558A (ja) * | 2008-02-13 | 2009-08-27 | Toshiba Corp | カレントミラー回路及びデジタルアナログ変換回路 |
| JP2010541498A (ja) * | 2007-10-03 | 2010-12-24 | クゥアルコム・インコーポレイテッド | デュアルパス電流増幅器 |
| JP2011010343A (ja) * | 2004-03-30 | 2011-01-13 | Qualcomm Inc | 温度安定化された電圧制御発振器 |
| JP2011124854A (ja) * | 2009-12-11 | 2011-06-23 | Fujitsu Ltd | バイアス回路及びそれを有する増幅回路 |
| JP2011530246A (ja) * | 2008-08-01 | 2011-12-15 | クゥアルコム・インコーポレイテッド | スイッチトキャパシタ回路用の適応型バイス電流発生 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI233726B (en) * | 2002-07-12 | 2005-06-01 | Macronix Int Co Ltd | Charge pump system and clock generator |
| US6839015B1 (en) * | 2002-12-06 | 2005-01-04 | Marvell International Ltd. | Low power analog to digital converter |
| US7071863B1 (en) * | 2002-12-06 | 2006-07-04 | Marvell International Ltd. | Low power analog to digital converter having reduced bias during an inactive phase |
| US6784725B1 (en) * | 2003-04-18 | 2004-08-31 | Freescale Semiconductor, Inc. | Switched capacitor current reference circuit |
| US7081789B2 (en) * | 2003-12-24 | 2006-07-25 | Telefonaktiebolaget Lm Erisson (Publ) | Switched capacitor circuit compensation apparatus and method |
| CN100445920C (zh) * | 2003-12-26 | 2008-12-24 | 上海贝岭股份有限公司 | 一种与电阻绝对值非相关的能隙基准电压源 |
| US7084698B2 (en) * | 2004-10-14 | 2006-08-01 | Freescale Semiconductor, Inc. | Band-gap reference circuit |
| EP1679795B1 (fr) * | 2005-01-10 | 2016-10-26 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Structure de polarisation pour filtre à temps continu |
| US20060226892A1 (en) * | 2005-04-12 | 2006-10-12 | Stmicroelectronics S.A. | Circuit for generating a reference current |
| US20080297229A1 (en) * | 2007-05-31 | 2008-12-04 | Navin Kumar Ramamoorthy | Low power cmos voltage reference circuits |
| US8717005B2 (en) * | 2012-07-02 | 2014-05-06 | Silicon Laboratories Inc. | Inherently accurate adjustable switched capacitor voltage reference with wide voltage range |
| US8988134B2 (en) * | 2013-03-04 | 2015-03-24 | Microchip Technology Incorporated | System and method for operating low power circuits at high temperatures |
| US9356509B2 (en) | 2013-07-30 | 2016-05-31 | Qualcomm Incorporated | Reference current generator with switch capacitor |
| US9369099B1 (en) * | 2014-12-10 | 2016-06-14 | Qualcomm Incorporated | Low power operational transconductance amplifier |
| US10296026B2 (en) * | 2015-10-21 | 2019-05-21 | Silicon Laboratories Inc. | Low noise reference voltage generator and load regulator |
| CN107817860B (zh) * | 2016-09-14 | 2020-01-03 | 中科芯云微电子科技有限公司 | 低压带隙基准电路及电压发生电路 |
| US11239806B2 (en) * | 2019-03-25 | 2022-02-01 | Northeastern University | High stability gain structure and filter realization with less than 50 ppm/° c. temperature variation with ultra-low power consumption using switched-capacitor and sub-threshold biasing |
| EP3772821A1 (en) * | 2019-08-07 | 2021-02-10 | Infineon Technologies AG | An electric circuit, a method for generating a pulse width modulated output signal, and a control system for a time-of-flight camera |
| CN113271069A (zh) * | 2021-05-14 | 2021-08-17 | 广东工业大学 | 一种射频功率放大器温度补偿偏置电路和射频功率放大器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4374357A (en) | 1981-07-27 | 1983-02-15 | Motorola, Inc. | Switched capacitor precision current source |
| JPS63205714A (ja) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | 定電流源回路 |
| GB2231424A (en) * | 1989-05-10 | 1990-11-14 | Philips Electronic Associated | Integrator circuit |
| GB2231423A (en) * | 1989-05-10 | 1990-11-14 | Philips Electronic Associated | Integrator circuit |
| GB2234835A (en) * | 1989-08-07 | 1991-02-13 | Philips Electronic Associated | Intergrator circuit |
| US5563504A (en) | 1994-05-09 | 1996-10-08 | Analog Devices, Inc. | Switching bandgap voltage reference |
| US5621355A (en) | 1995-09-29 | 1997-04-15 | Harris Corporation | Sampled data-biasing of continuous time integrated circuit |
| US5912589A (en) * | 1997-06-26 | 1999-06-15 | Lucent Technologies | Arrangement for stabilizing the gain bandwidth product |
-
1999
- 1999-03-05 US US09/263,134 patent/US6191637B1/en not_active Expired - Lifetime
-
2000
- 2000-03-03 DE DE10010153A patent/DE10010153B4/de not_active Expired - Fee Related
- 2000-03-06 JP JP2000060499A patent/JP3505120B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011010343A (ja) * | 2004-03-30 | 2011-01-13 | Qualcomm Inc | 温度安定化された電圧制御発振器 |
| JP2010541498A (ja) * | 2007-10-03 | 2010-12-24 | クゥアルコム・インコーポレイテッド | デュアルパス電流増幅器 |
| JP2009194558A (ja) * | 2008-02-13 | 2009-08-27 | Toshiba Corp | カレントミラー回路及びデジタルアナログ変換回路 |
| JP2011530246A (ja) * | 2008-08-01 | 2011-12-15 | クゥアルコム・インコーポレイテッド | スイッチトキャパシタ回路用の適応型バイス電流発生 |
| JP2011124854A (ja) * | 2009-12-11 | 2011-06-23 | Fujitsu Ltd | バイアス回路及びそれを有する増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3505120B2 (ja) | 2004-03-08 |
| US6191637B1 (en) | 2001-02-20 |
| DE10010153A1 (de) | 2000-09-07 |
| DE10010153B4 (de) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3505120B2 (ja) | 絶対温度、容量及びクロック周波数に比例する基準信号を発生するスイッチトキャパシタバイアス回路 | |
| EP0911978B1 (en) | Generation of temperature compensated low noise symmetrical reference voltages | |
| US9785176B2 (en) | Small-circuit-scale reference voltage generating circuit | |
| US6407623B1 (en) | Bias circuit for maintaining a constant value of transconductance divided by load capacitance | |
| US7166991B2 (en) | Adaptive biasing concept for current mode voltage regulators | |
| US7948304B2 (en) | Constant-voltage generating circuit and regulator circuit | |
| CN114375432B (zh) | 稳压器、图像传感器和方法 | |
| US20010026192A1 (en) | Differential amplifier and filter circuit using the same | |
| US9035639B2 (en) | Voltage-to-current sensing circuit and related DC-DC converter | |
| US6831504B1 (en) | Constant temperature coefficient self-regulating CMOS current source | |
| US10298121B2 (en) | Voltage-current conversion circuit and switching regulator including the same | |
| JPH05181556A (ja) | サンプルバンドギャップ電圧基準回路 | |
| EP1111493A1 (en) | Low drop voltage regulators with low quiescent current | |
| JPH09181540A (ja) | 高対称性の双方向電流源 | |
| EP0337444B1 (en) | Mos voltage to current converter | |
| GB2213011A (en) | A method of and a circuit arrangement for processing sampled analogue electrical signals | |
| US6271715B1 (en) | Boosting circuit with supply-dependent gain | |
| US20190324482A1 (en) | Voltage to current converter | |
| US6144249A (en) | Clock-referenced switching bias current generator | |
| US10613569B2 (en) | Low power half-VDD generation circuit with high driving capability | |
| US8816760B2 (en) | Capacitor amplifying circuit and operating method thereof | |
| US8941438B2 (en) | Bandwidth limiting for amplifiers | |
| CN111913520B (zh) | 频率补偿电路及对应设备 | |
| US6407618B1 (en) | Method and apparatus for a bias generator with output current dependent on clock frequency | |
| JP2003196578A (ja) | 掛け算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3505120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |