JP2000287452A - パルス幅変調コンバータ - Google Patents
パルス幅変調コンバータInfo
- Publication number
- JP2000287452A JP2000287452A JP11087232A JP8723299A JP2000287452A JP 2000287452 A JP2000287452 A JP 2000287452A JP 11087232 A JP11087232 A JP 11087232A JP 8723299 A JP8723299 A JP 8723299A JP 2000287452 A JP2000287452 A JP 2000287452A
- Authority
- JP
- Japan
- Prior art keywords
- power
- voltage
- power supply
- width modulation
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 運転開始時に電力変換回路を介して流れる突
入電流の抑制が可能なＰＷＭコンバータを提供する。 【解決手段】 交流電源２から受ける交流電力を直流電
力に変換して出力する電力変換回路１と、直流電圧設定
値と一致した出力電圧が得られるよう電力変換回路１の
スイッチングトランジスタのオンオフ制御のためのゲー
トパルスのパルス幅変調を行う制御回路１００Ａとを備
えたＰＷＭコンバータにおいて、制御回路１００Ａ内の
ＡＣＲ１０６−１〜１０６−３から得られる第１相〜第
３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３に対し、交流電源
２の出力電圧に比例した相電圧信号Ｖ1 *−１〜Ｖ1 *−３
を加える補正を行い、交流電源２の出力電圧を基礎とし
て電力変換回路２に対する入力電流の制御が開始される
ようにした。
入電流の抑制が可能なＰＷＭコンバータを提供する。 【解決手段】 交流電源２から受ける交流電力を直流電
力に変換して出力する電力変換回路１と、直流電圧設定
値と一致した出力電圧が得られるよう電力変換回路１の
スイッチングトランジスタのオンオフ制御のためのゲー
トパルスのパルス幅変調を行う制御回路１００Ａとを備
えたＰＷＭコンバータにおいて、制御回路１００Ａ内の
ＡＣＲ１０６−１〜１０６−３から得られる第１相〜第
３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３に対し、交流電源
２の出力電圧に比例した相電圧信号Ｖ1 *−１〜Ｖ1 *−３
を加える補正を行い、交流電源２の出力電圧を基礎とし
て電力変換回路２に対する入力電流の制御が開始される
ようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＷＭ（Pulse
Width Moduration；パルス幅変調）コンバータに関す
る。
Width Moduration；パルス幅変調）コンバータに関す
る。
【０００２】
【従来の技術】近年のパワートランジスタ素子の高耐圧
化、高容量化に伴い、系統で生じる高調波の抑制や力率
の改善が従来にも増して要求されるようになった。この
ため、トランジスタインバータ等において発生する高調
波抑制の目的でＰＷＭ方式のコンバータが用いられるこ
とが多い。このＰＷＭコンバータは、交流電源から与え
られる交流電力を整流して出力する電力変換回路と、電
力変換回路が発生するスイッチングノイズを電源電流か
ら除去するために交流電源および電力変換回路間に介挿
されたフィルタと、電力変換回路の出力電圧を平滑化す
る平滑キャパシタと、電力変換回路を構成する各スイッ
チングトランジスタをオンさせるゲートパルスを発生す
る制御回路とを主要な構成要素とするものである。かか
るＰＷＭコンバータによれば、制御回路が行うゲートパ
ルスのＰＷＭ制御により、電力変換回路の出力電圧を上
位のコントローラから与えられる直流電圧設定値に一致
させる制御が行われ、その際に電源電流を歪みの少ない
正弦波とし、これにより系統の低次高調波電流の低減を
図り、交流電源を高力率で使用することができる。
化、高容量化に伴い、系統で生じる高調波の抑制や力率
の改善が従来にも増して要求されるようになった。この
ため、トランジスタインバータ等において発生する高調
波抑制の目的でＰＷＭ方式のコンバータが用いられるこ
とが多い。このＰＷＭコンバータは、交流電源から与え
られる交流電力を整流して出力する電力変換回路と、電
力変換回路が発生するスイッチングノイズを電源電流か
ら除去するために交流電源および電力変換回路間に介挿
されたフィルタと、電力変換回路の出力電圧を平滑化す
る平滑キャパシタと、電力変換回路を構成する各スイッ
チングトランジスタをオンさせるゲートパルスを発生す
る制御回路とを主要な構成要素とするものである。かか
るＰＷＭコンバータによれば、制御回路が行うゲートパ
ルスのＰＷＭ制御により、電力変換回路の出力電圧を上
位のコントローラから与えられる直流電圧設定値に一致
させる制御が行われ、その際に電源電流を歪みの少ない
正弦波とし、これにより系統の低次高調波電流の低減を
図り、交流電源を高力率で使用することができる。
【０００３】
【発明が解決しようとする課題】ところで、上述したＰ
ＷＭコンバータの運転開始前において、上記ＰＷＭ制御
のための電圧指令値は０となっている。そして、ＰＷＭ
コンバータの運転が開始されると、上記電圧指令値は、
上位コントローラからの直流電圧設定値と平滑用キャパ
シタに充電されている電圧との差分に対応した値に変化
するが、この変化は上記電圧指令値を生成する制御系の
遅れを伴うこととなる。ここで、運転開始時点におい
て、電力変換回路に与えられている交流電源の出力電圧
とその時点における電圧指令値との間に大きな差がある
と、運転開始後の僅かな期間に、電力変換回路を介して
交流電源側から平滑キャパシタ側に過大な突入電流が流
れ、電力変換回路内の各素子などを破壊に至らしめると
いう問題がある。
ＷＭコンバータの運転開始前において、上記ＰＷＭ制御
のための電圧指令値は０となっている。そして、ＰＷＭ
コンバータの運転が開始されると、上記電圧指令値は、
上位コントローラからの直流電圧設定値と平滑用キャパ
シタに充電されている電圧との差分に対応した値に変化
するが、この変化は上記電圧指令値を生成する制御系の
遅れを伴うこととなる。ここで、運転開始時点におい
て、電力変換回路に与えられている交流電源の出力電圧
とその時点における電圧指令値との間に大きな差がある
と、運転開始後の僅かな期間に、電力変換回路を介して
交流電源側から平滑キャパシタ側に過大な突入電流が流
れ、電力変換回路内の各素子などを破壊に至らしめると
いう問題がある。
【０００４】また、上述したＰＷＭコンバータでは、電
力変換回路の入力電流が入力電圧に同期した正弦波とな
るように制御を行うことにより、電源高調波を抑制し、
交流電源の力率を１としている。しかし、このＰＷＭコ
ンバータにおいて、交流電源と電力変換回路との間に介
挿されたフィルタ回路には、上記入力電圧の基本波に相
当する周波数の電流が流れ、これにより交流電源の力率
が悪化するという問題があった。
力変換回路の入力電流が入力電圧に同期した正弦波とな
るように制御を行うことにより、電源高調波を抑制し、
交流電源の力率を１としている。しかし、このＰＷＭコ
ンバータにおいて、交流電源と電力変換回路との間に介
挿されたフィルタ回路には、上記入力電圧の基本波に相
当する周波数の電流が流れ、これにより交流電源の力率
が悪化するという問題があった。
【０００５】この発明は以上説明した事情に鑑みてなさ
れたものであり、その第１の目的は、運転開始時に電力
変換回路を介して流れる突入電流の抑制が可能なＰＷＭ
コンバータを提供することにある。また、この発明の第
２の目的は、交流電源と電力変換回路との間に介挿され
たフィルタの影響が補償されており、高力率で交流電源
を使用することができるＰＷＭコンバータを提供するこ
とにある。
れたものであり、その第１の目的は、運転開始時に電力
変換回路を介して流れる突入電流の抑制が可能なＰＷＭ
コンバータを提供することにある。また、この発明の第
２の目的は、交流電源と電力変換回路との間に介挿され
たフィルタの影響が補償されており、高力率で交流電源
を使用することができるＰＷＭコンバータを提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記第１および第２の目
的を達成するため、この発明は、オンオフ制御されるス
イッチングトランジスタにより、交流電源からの交流電
力を直流電力に変換して出力する電力変換回路と、前記
電力変換回路から直流電圧設定値と一致した出力電圧が
得られるよう前記スイッチングトランジスタのオンオフ
制御のためのゲートパルスのパルス幅変調を行う制御回
路とを備えたパルス幅変調コンバータにおいて、前記交
流電源の出力電圧から前記パルス幅変調の制御動作を補
正するための補正信号を発生する補正信号発生手段と、
前記パルス幅変調のための制御信号またはその生成過程
における中間信号に該補正信号を加算する加算手段とを
具備することを特徴とするパルス幅変調コンバータを提
供するものである。
的を達成するため、この発明は、オンオフ制御されるス
イッチングトランジスタにより、交流電源からの交流電
力を直流電力に変換して出力する電力変換回路と、前記
電力変換回路から直流電圧設定値と一致した出力電圧が
得られるよう前記スイッチングトランジスタのオンオフ
制御のためのゲートパルスのパルス幅変調を行う制御回
路とを備えたパルス幅変調コンバータにおいて、前記交
流電源の出力電圧から前記パルス幅変調の制御動作を補
正するための補正信号を発生する補正信号発生手段と、
前記パルス幅変調のための制御信号またはその生成過程
における中間信号に該補正信号を加算する加算手段とを
具備することを特徴とするパルス幅変調コンバータを提
供するものである。
【０００７】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。
施の形態について説明する。
【０００８】Ａ．第１の実施形態 図１はこの発明の第１の実施形態であるＰＷＭコンバー
タの構成を示すブロック図である。この第１の実施形態
は、上述した本発明の第１の目的を達成するものであ
る。
タの構成を示すブロック図である。この第１の実施形態
は、上述した本発明の第１の目的を達成するものであ
る。
【０００９】図１において、電力変換回路１は、後述す
る制御回路１００Ａから供給されるゲートパルスによっ
てオン／オフ制御されるスイッチングトランジスタと、
これに逆並列接続されたダイオードとにより構成されて
おり、これらの各素子によって３相交流電源２からの３
相交流電圧の整流を行い、直流電圧を出力する手段であ
る。ここで、３相交流電源２と電力変換回路１との間に
は、リアクトルＬ1およびＬ2とキャパシタＣとからなる
ＬＣフィルタ３が介挿されている。このＬＣフィルタ３
は、電力変換回路１のスイッチング動作によって発生す
る高調波電流を除去するための手段として設けられたも
のである。また、電力変換回路１の出力側には、キャパ
シタ４および負荷５が並列に接続されている。ここで、
キャパシタ４は、電力変換回路１から出力され、負荷５
に与えられる電圧を平滑化するための手段である。
る制御回路１００Ａから供給されるゲートパルスによっ
てオン／オフ制御されるスイッチングトランジスタと、
これに逆並列接続されたダイオードとにより構成されて
おり、これらの各素子によって３相交流電源２からの３
相交流電圧の整流を行い、直流電圧を出力する手段であ
る。ここで、３相交流電源２と電力変換回路１との間に
は、リアクトルＬ1およびＬ2とキャパシタＣとからなる
ＬＣフィルタ３が介挿されている。このＬＣフィルタ３
は、電力変換回路１のスイッチング動作によって発生す
る高調波電流を除去するための手段として設けられたも
のである。また、電力変換回路１の出力側には、キャパ
シタ４および負荷５が並列に接続されている。ここで、
キャパシタ４は、電力変換回路１から出力され、負荷５
に与えられる電圧を平滑化するための手段である。
【００１０】電圧検出器６は、３相交流電源２から出力
される第１相〜第３相の各相電圧を検出し、これらに各
々比例した相電圧信号Ｖ1 *−１〜Ｖ1 *−３を出力する手
段である。電流検出器７は、３相交流電源２から電力変
換回路１に流れ込む第１相〜第３相の交流入力電流を検
出し、これらに各々比例した相電流信号Ｉ2 *−１〜Ｉ2 *
−３を出力する手段である。
される第１相〜第３相の各相電圧を検出し、これらに各
々比例した相電圧信号Ｖ1 *−１〜Ｖ1 *−３を出力する手
段である。電流検出器７は、３相交流電源２から電力変
換回路１に流れ込む第１相〜第３相の交流入力電流を検
出し、これらに各々比例した相電流信号Ｉ2 *−１〜Ｉ2 *
−３を出力する手段である。
【００１１】次にゲートパルスの発生制御を行う制御回
路１００Ａの構成について説明する。減算器１０１は、
図示しない上位のコントローラから与えられる直流電圧
設定値からキャパシタ４の両端の直流電圧を減算し、電
圧誤差信号を出力する手段である。自動電圧調整器（以
下、ＡＶＲという）１０２は、電圧誤差信号に対してＰ
要素やＩ要素を作用させ、電圧操作信号を出力する手段
である。乗算器１０３−１〜１０３−３は、電圧操作信
号に対して、電圧検出器６から供給される第１相〜第３
相の相電圧信号Ｖ1 *−１〜Ｖ1 *−３を各々乗じ、第１相
〜第３相の入力電流指令値Ｉ1 *−１〜Ｉ1 *−３を出力す
る手段である。減算器１０５−１〜１０５−３は、この
第１相〜第３相の入力電流指令値Ｉ1 *−１〜Ｉ1 *−３
と、電流検出器７から供給される第１相〜第３相の相電
流信号Ｉ2 *−１〜Ｉ2 *−３との差分を各々求め、各差分
を出力する手段である。自動電流調整器（以下、ＡＣＲ
という）は、これらの各差分をなくすための第１相〜第
３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３を生成する手段で
ある。そして、加算器１１１−１〜１１１−３は、この
第１相〜第３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３と、第
１相〜第３相の相電圧信号Ｖ1 *−１〜Ｖ1 *−３とを各々
加算し、各加算結果を各相の最終的な電圧指令値として
比較器１０７−１〜１０７−３に供給する。
路１００Ａの構成について説明する。減算器１０１は、
図示しない上位のコントローラから与えられる直流電圧
設定値からキャパシタ４の両端の直流電圧を減算し、電
圧誤差信号を出力する手段である。自動電圧調整器（以
下、ＡＶＲという）１０２は、電圧誤差信号に対してＰ
要素やＩ要素を作用させ、電圧操作信号を出力する手段
である。乗算器１０３−１〜１０３−３は、電圧操作信
号に対して、電圧検出器６から供給される第１相〜第３
相の相電圧信号Ｖ1 *−１〜Ｖ1 *−３を各々乗じ、第１相
〜第３相の入力電流指令値Ｉ1 *−１〜Ｉ1 *−３を出力す
る手段である。減算器１０５−１〜１０５−３は、この
第１相〜第３相の入力電流指令値Ｉ1 *−１〜Ｉ1 *−３
と、電流検出器７から供給される第１相〜第３相の相電
流信号Ｉ2 *−１〜Ｉ2 *−３との差分を各々求め、各差分
を出力する手段である。自動電流調整器（以下、ＡＣＲ
という）は、これらの各差分をなくすための第１相〜第
３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３を生成する手段で
ある。そして、加算器１１１−１〜１１１−３は、この
第１相〜第３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３と、第
１相〜第３相の相電圧信号Ｖ1 *−１〜Ｖ1 *−３とを各々
加算し、各加算結果を各相の最終的な電圧指令値として
比較器１０７−１〜１０７−３に供給する。
【００１２】比較器１０７−１〜１０７−３は、三角波
発生器１０８によって発生される三角波のキャリアを各
相の電圧指令値と各々比較し、各電圧指令値に応じてパ
ルス幅変調された第１相〜第３相のＰＷＭ信号を出力す
る手段である。デッドタイム回路１０９は、この第１相
〜第３相のＰＷＭ信号から、電力変換回路１に供給すべ
き６相のゲートパルスを生成する。ここで、電力変換回
路１は、相互に直列接続されたスイッチングトランジス
タのペアを３組有しているが、複数のスイッチングトラ
ンジスタが同時にオン状態になると、それらのトランジ
スタを介して過大な電流が流れることとなる。そこで、
デッドタイム回路１０９では、このような事態の発生を
回避すべく、６相のゲートパルスを生成するに当たり、
直列接続された各トランジスタがいずれもオフ状態とな
るデッドタイムが確保されるよう各ゲートパルスの発生
タイミングの調整を行う。
発生器１０８によって発生される三角波のキャリアを各
相の電圧指令値と各々比較し、各電圧指令値に応じてパ
ルス幅変調された第１相〜第３相のＰＷＭ信号を出力す
る手段である。デッドタイム回路１０９は、この第１相
〜第３相のＰＷＭ信号から、電力変換回路１に供給すべ
き６相のゲートパルスを生成する。ここで、電力変換回
路１は、相互に直列接続されたスイッチングトランジス
タのペアを３組有しているが、複数のスイッチングトラ
ンジスタが同時にオン状態になると、それらのトランジ
スタを介して過大な電流が流れることとなる。そこで、
デッドタイム回路１０９では、このような事態の発生を
回避すべく、６相のゲートパルスを生成するに当たり、
直列接続された各トランジスタがいずれもオフ状態とな
るデッドタイムが確保されるよう各ゲートパルスの発生
タイミングの調整を行う。
【００１３】以上が本実施形態に係るＰＷＭコンバータ
の構成の詳細であるが、本実施形態の特徴は、ＡＣＲ１
０６−１〜１０６−３から得られる第１相〜第３相の電
圧指令値Ｉ3 *−１〜Ｉ3 *−３に対し、電圧検出器６から
供給される第１相〜第３相の相電圧信号Ｖ1 *−１〜Ｖ1 *
−３を加える補正を行う点にある。本発明の第１の目的
はこの特徴的な技術により達成されるものである。より
詳しくは次の通りである。
の構成の詳細であるが、本実施形態の特徴は、ＡＣＲ１
０６−１〜１０６−３から得られる第１相〜第３相の電
圧指令値Ｉ3 *−１〜Ｉ3 *−３に対し、電圧検出器６から
供給される第１相〜第３相の相電圧信号Ｖ1 *−１〜Ｖ1 *
−３を加える補正を行う点にある。本発明の第１の目的
はこの特徴的な技術により達成されるものである。より
詳しくは次の通りである。
【００１４】まず、ＰＷＭコンバータの運転開始前は、
ＡＣＲ１０６−１〜１０６−３から得られる第１相〜第
３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３は０となってい
る。そして、ＰＷＭコンバータの運転が開始されると、
上記電圧指令値は、上位コントローラからの直流電圧設
定値と平滑用キャパシタ４に充電されている電圧との差
分に対応した値に変化するが、この変化はＡＶＲ１０２
およびＡＣＲ１０６−１〜１０６−３の応答遅れ時間だ
け遅れることとなる。
ＡＣＲ１０６−１〜１０６−３から得られる第１相〜第
３相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３は０となってい
る。そして、ＰＷＭコンバータの運転が開始されると、
上記電圧指令値は、上位コントローラからの直流電圧設
定値と平滑用キャパシタ４に充電されている電圧との差
分に対応した値に変化するが、この変化はＡＶＲ１０２
およびＡＣＲ１０６−１〜１０６−３の応答遅れ時間だ
け遅れることとなる。
【００１５】従って、仮に第１相〜第３相の電圧指令値
Ｉ3 *−１〜Ｉ3 *−３をそのまま比較器１１１−１〜１１
１−３に与えてＰＷＭ制御を開始すると、運転開始時点
における交流電源２の出力電圧とその時点における電圧
指令値との間に大きな差がある場合に、運転開始後の僅
かな期間に、電力変換回路１を介して交流電源２側から
平滑キャパシタ４側に過大な突入電流が流れることにな
る。
Ｉ3 *−１〜Ｉ3 *−３をそのまま比較器１１１−１〜１１
１−３に与えてＰＷＭ制御を開始すると、運転開始時点
における交流電源２の出力電圧とその時点における電圧
指令値との間に大きな差がある場合に、運転開始後の僅
かな期間に、電力変換回路１を介して交流電源２側から
平滑キャパシタ４側に過大な突入電流が流れることにな
る。
【００１６】しかしながら、本実施形態においては、Ａ
ＣＲ１０６−１〜１０６−３から得られる第１相〜第３
相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３に対し、交流電源２
の出力電圧に比例した相電圧信号Ｖ1 *−１〜Ｖ1 *−３を
加える補正が行われるため、交流電源２の出力電圧を基
礎として電力変換回路２に対する入力電流の制御が開始
される。
ＣＲ１０６−１〜１０６−３から得られる第１相〜第３
相の電圧指令値Ｉ3 *−１〜Ｉ3 *−３に対し、交流電源２
の出力電圧に比例した相電圧信号Ｖ1 *−１〜Ｖ1 *−３を
加える補正が行われるため、交流電源２の出力電圧を基
礎として電力変換回路２に対する入力電流の制御が開始
される。
【００１７】従って、本実施形態によれば、上記突入電
流が抑制され、ショックのない運転開始を行うことがで
きる。また、本実施形態によれば、ＡＣＲは、電力変換
回路１の出力電圧と交流電源２の出力電圧との差のみを
補償すればよいので、ＡＣＲのゲインを高くすることが
でき、電源変動や負荷変動に対し、応答性の良い電流制
御が可能となる。
流が抑制され、ショックのない運転開始を行うことがで
きる。また、本実施形態によれば、ＡＣＲは、電力変換
回路１の出力電圧と交流電源２の出力電圧との差のみを
補償すればよいので、ＡＣＲのゲインを高くすることが
でき、電源変動や負荷変動に対し、応答性の良い電流制
御が可能となる。
【００１８】Ｂ．第２の実施形態 図２はこの発明の第２の実施形態であるパルス幅変調制
御コンバータの構成を示すブロック図である。本実施形
態は、上述した本発明の第２の目的を達成するものであ
る。なお、図２において上述した図１の各部と対応する
部分には、共通の符号を付し、その説明を省略する。
御コンバータの構成を示すブロック図である。本実施形
態は、上述した本発明の第２の目的を達成するものであ
る。なお、図２において上述した図１の各部と対応する
部分には、共通の符号を付し、その説明を省略する。
【００１９】本実施形態における制御回路１００Ｂは、
上記第１の実施形態における加算器１１１−１〜１１１
−３に相当するものを有していない。その代わりに、こ
の制御回路１００Ｂは、加算器１０４−１〜１０４−３
と、演算回路１１０とを有している。
上記第１の実施形態における加算器１１１−１〜１１１
−３に相当するものを有していない。その代わりに、こ
の制御回路１００Ｂは、加算器１０４−１〜１０４−３
と、演算回路１１０とを有している。
【００２０】ここで、演算回路１１０は、ＬＣフィルタ
３の回路定数Ｌ１，Ｌ２およびＣと、電圧検出器６から
得られる相電圧信号Ｖ1 *−１〜Ｖ1 *−３に基づいて、Ｌ
Ｃフィルタ３のキャパシタＣに流れ込む電流Ｉｃを演算
し、この電流Ｉｃを補償するための補正信号Ｉｃ−１〜
Ｉｃ−３を出力する手段である。
３の回路定数Ｌ１，Ｌ２およびＣと、電圧検出器６から
得られる相電圧信号Ｖ1 *−１〜Ｖ1 *−３に基づいて、Ｌ
Ｃフィルタ３のキャパシタＣに流れ込む電流Ｉｃを演算
し、この電流Ｉｃを補償するための補正信号Ｉｃ−１〜
Ｉｃ−３を出力する手段である。
【００２１】そして、加算器１０４−１〜１０４−３
は、この演算回路１１０から供給される補正信号Ｉｃ−
１〜Ｉｃ−３を加算することにより、第１相〜第３相の
入力電流指令値Ｉ1 *−１〜Ｉ1 *−３の補正を行う手段で
ある。
は、この演算回路１１０から供給される補正信号Ｉｃ−
１〜Ｉｃ−３を加算することにより、第１相〜第３相の
入力電流指令値Ｉ1 *−１〜Ｉ1 *−３の補正を行う手段で
ある。
【００２２】このような構成によれば、ＬＣフィルタ３
のキャパシタＣに流れ込む電流Ｉｃを電流指令値Ｉ1 *−
１〜Ｉ1 *−３に加算した電流指令値を用いて電源電流の
制御が行われるので、ＬＣフィルタ３が介挿された状態
であっても、電源電流の力率を１に保つことができる。
のキャパシタＣに流れ込む電流Ｉｃを電流指令値Ｉ1 *−
１〜Ｉ1 *−３に加算した電流指令値を用いて電源電流の
制御が行われるので、ＬＣフィルタ３が介挿された状態
であっても、電源電流の力率を１に保つことができる。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、オンオフ制御されるスイッチングトランジスタによ
り、交流電源からの交流電力を直流電力に変換して出力
する電力変換回路と、前記電力変換回路から直流電圧設
定値と一致した出力電圧が得られるよう前記スイッチン
グトランジスタのオンオフ制御のためのゲートパルスの
パルス幅変調を行う制御回路とを備えたパルス変調コン
バータにおいて、前記交流電源の出力電圧から前記パル
ス幅変調の制御動作を補正するための補正信号を発生す
る補正信号発生手段と、前記パルス幅変調のための制御
信号またはその生成過程における中間信号に該補正信号
を加算する加算手段とを設けたので、運転開始時に電力
変換回路を介して流れる突入電流の抑制を行うことがで
きる。また、交流電源と電力変換回路との間に介挿され
たフィルタは、交流電源の力率を悪化させる要素として
働くが、本発明によれば、上記補正信号としてフィルタ
に流れる電流に相当するものを発生することにより、交
流電源の力率を改善することができる。
ば、オンオフ制御されるスイッチングトランジスタによ
り、交流電源からの交流電力を直流電力に変換して出力
する電力変換回路と、前記電力変換回路から直流電圧設
定値と一致した出力電圧が得られるよう前記スイッチン
グトランジスタのオンオフ制御のためのゲートパルスの
パルス幅変調を行う制御回路とを備えたパルス変調コン
バータにおいて、前記交流電源の出力電圧から前記パル
ス幅変調の制御動作を補正するための補正信号を発生す
る補正信号発生手段と、前記パルス幅変調のための制御
信号またはその生成過程における中間信号に該補正信号
を加算する加算手段とを設けたので、運転開始時に電力
変換回路を介して流れる突入電流の抑制を行うことがで
きる。また、交流電源と電力変換回路との間に介挿され
たフィルタは、交流電源の力率を悪化させる要素として
働くが、本発明によれば、上記補正信号としてフィルタ
に流れる電流に相当するものを発生することにより、交
流電源の力率を改善することができる。
【図１】 この発明の第１の実施形態であるＰＷＭコン
バータの構成を示すブロック図である。
バータの構成を示すブロック図である。
【図２】 この発明の第２の実施形態であるＰＷＭコン
バータの構成を示すブロック図である。
バータの構成を示すブロック図である。
１……電力変換回路、２……３相交流電源、４……平滑
用キャパシタ、５……負荷、６……電圧検出器、７……
電流検出器、１００Ａおよび１００Ｂ……制御回路、１
０１、１０４−１〜１０４−３、１１１−１〜１１１−
３……加算器、１０５−１〜１０５−３……減算器、１
０３−１〜１０３−３……乗算器、１０２……ＡＶＲ、
１０６−１〜１０６−３……ＡＣＲ、１０７−１〜１０
７−３……比較器、１０８……三角波発生器、１０９…
…デッドタイム回路、１１０……演算回路。
用キャパシタ、５……負荷、６……電圧検出器、７……
電流検出器、１００Ａおよび１００Ｂ……制御回路、１
０１、１０４−１〜１０４−３、１１１−１〜１１１−
３……加算器、１０５−１〜１０５−３……減算器、１
０３−１〜１０３−３……乗算器、１０２……ＡＶＲ、
１０６−１〜１０６−３……ＡＣＲ、１０７−１〜１０
７−３……比較器、１０８……三角波発生器、１０９…
…デッドタイム回路、１１０……演算回路。
Claims (3)
- 【請求項１】 オンオフ制御されるスイッチングトラン
ジスタにより、交流電源からの交流電力を直流電力に変
換して出力する電力変換回路と、前記電力変換回路から
直流電圧設定値と一致した出力電圧が得られるよう前記
スイッチングトランジスタのオンオフ制御のためのゲー
トパルスのパルス幅変調を行う制御回路とを備えたパル
ス幅変調コンバータにおいて、 前記交流電源の出力電圧から前記パルス幅変調の制御動
作を補正するための補正信号を発生する補正信号発生手
段と、 前記パルス幅変調のための制御信号またはその生成過程
における中間信号に該補正信号を加算する加算手段とを
具備することを特徴とするパルス幅変調コンバータ。 - 【請求項２】 前記補正信号発生手段は、前記交流電源
の出力電圧に比例した補正信号を発生し、 前記補正手段は、前記制御信号に前記補正信号を加算す
ることを特徴とする請求項１に記載のパルス幅変調コン
バータ。 - 【請求項３】 前記交流電源と前記電力変換回路との間
に介挿されたフィルタをさらに具備し、 前記補正信号発生手段は、前記フィルタに流れる電流に
対応した補正信号を前記交流電源の出力電圧から発生
し、 前記加算手段は、前記パルス幅変調のための制御信号の
基礎となる信号に前記補正信号を加算することを特徴と
する請求項１に記載のパルス幅変調コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11087232A JP2000287452A (ja) | 1999-03-29 | 1999-03-29 | パルス幅変調コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11087232A JP2000287452A (ja) | 1999-03-29 | 1999-03-29 | パルス幅変調コンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000287452A true JP2000287452A (ja) | 2000-10-13 |
Family
ID=13909119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11087232A Pending JP2000287452A (ja) | 1999-03-29 | 1999-03-29 | パルス幅変調コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000287452A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013472A1 (ja) * | 2003-07-30 | 2005-02-10 | Kabushiki Kaisha Yaskawa Denki | サイリスタコンバータ装置のコンデンサ充電制御方法 |
| CN103532405A (zh) * | 2013-08-21 | 2014-01-22 | 上海自间电控设备有限公司 | 全数字式三相电的pfm整流电路 |
-
1999
- 1999-03-29 JP JP11087232A patent/JP2000287452A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013472A1 (ja) * | 2003-07-30 | 2005-02-10 | Kabushiki Kaisha Yaskawa Denki | サイリスタコンバータ装置のコンデンサ充電制御方法 |
| US7368891B2 (en) | 2003-07-30 | 2008-05-06 | Kabushiki Kaisha Yaskawa Denki | Charge control method of capacitor in thyristor converter |
| CN103532405A (zh) * | 2013-08-21 | 2014-01-22 | 上海自间电控设备有限公司 | 全数字式三相电的pfm整流电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| KR100221811B1 (ko) | 전력 변환기 | |
| JP5097453B2 (ja) | 電力変換装置 | |
| US20040085785A1 (en) | Power supply apparatus and methods with power-factor correcting bypass mode | |
| US20080106919A1 (en) | Power converter control | |
| JP2009219263A (ja) | 単相電圧型交直変換装置 | |
| KR920010407B1 (ko) | 3상변환장치 | |
| JPH0251360A (ja) | Ｐｗｍ昇圧コンバータの制御装置 | |
| JP3236985B2 (ja) | Ｐｗｍコンバータの制御装置 | |
| JP2000287452A (ja) | パルス幅変調コンバータ | |
| JPH07123722A (ja) | Ｐｗｍコンバータ | |
| JPH0515070A (ja) | 並列運転制御装置 | |
| JPH0783600B2 (ja) | 電力変換装置の制御回路 | |
| JP3222489B2 (ja) | ３相３線式の中性点クランプ式インバータの制御方法 | |
| JP3247252B2 (ja) | 電力変換装置の制御装置 | |
| JPH0783599B2 (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| JP3262160B2 (ja) | インバ−タの制御方法及びインバ−タ装置 | |
| JPH10174291A (ja) | 系統連系インバータ装置 | |
| Kong et al. | Enhanced three phase ac stationary frame PI current regulators | |
| JP2003088141A (ja) | 系統連系用電力変換装置 | |
| JPH05336754A (ja) | 並列多重インバータ装置 | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JPH0731156A (ja) | ３相インバータの制御装置 | |
| JP5026821B2 (ja) | 電力変換装置 | |
| JPH06261584A (ja) | 交流電動機の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |