JP2000286271A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000286271A
JP2000286271A JP11087235A JP8723599A JP2000286271A JP 2000286271 A JP2000286271 A JP 2000286271A JP 11087235 A JP11087235 A JP 11087235A JP 8723599 A JP8723599 A JP 8723599A JP 2000286271 A JP2000286271 A JP 2000286271A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating layer
outer diameter
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11087235A
Other languages
English (en)
Inventor
Tsutomu Toyoshima
勉 豊嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP11087235A priority Critical patent/JP2000286271A/ja
Publication of JP2000286271A publication Critical patent/JP2000286271A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を基板に装着する際の接着剤の流
れ出しを防止する。 【解決手段】 基板２ａの一面に形成された絶縁層４ａ
の半導体素子６ａ搭載領域を凹部１３として形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
更に詳細には、ＢＧＡ（Ball Grid Array）型の半導体
装置に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の小型化、高集積
化に伴い、ＢＧＡ型半導体装置が各社から提案されてい
る。図３にこのような半導体装置の一例を示す。
【０００３】ここで示す半導体装置１は、絶縁性材料か
らなる基板２の半導体素子搭載面側に配線パターンが形
成されており、この配線パターンはその一部がボンディ
ングパッド３として機能し、また基板２の配線パターン
形成面のボンディングパッド３となる部分を除いた領域
には絶縁層４が形成されている。そして基板２のほぼ中
央部の絶縁層４上には、ペースト状接着剤５を介して半
導体素子６が装着されている。この半導体素子６の電極
パッド７と基板２上のボンディングパッド３とはボンデ
ィングワイヤ８によって電気的に接続され、また基板２
の半導体素子６搭載面側は、全面が封止樹脂９によって
樹脂封止されている。更に基板２の半導体素子６搭載面
の裏面側には外部接続端子ランド１０が形成されてお
り、この外部接続端子ランド１０は基板２の半導体素子
６搭載面とその裏面とを貫通するスルーホール１１によ
ってボンディングパッド３と電気的に接続されている。
この外部接続端子ランド１０には、半田ボールなどの外
部接続端子１２が装着されている。このような半導体装
置１によれば、装置の小型化及び高集積化が図れるとと
もに、外部接続端子１２として半田ボールなどを使用し
ているので、実装性も良好であるという利点がある。
【０００４】
【発明が解決しようとする課題】ここで前述した半導体
装置１においては、半導体素子６は絶縁層４上に接着剤
５を介して装着されるのであるが、この接着剤５として
は、通常ペースト状の樹脂系接着剤が使用されるため、
半導体素子６の装着時に、半導体素子６の外径を超えて
この接着剤５が流れ出してしまうという問題がある。と
ころで前述したように、この種の半導体装置１において
は、半導体素子６と配線パターンのボンディングパッド
３とはボンディングワイヤ８によって電気的に接続され
るため、半導体素子６の周囲にはボンディングパッド３
が設けられているのであるが、流れ出した接着剤５がボ
ンディングパッド３まで達してしまうと、ワイヤボンデ
ィングの際に支障を来してしまうので、従来はこれを防
止するため、図２に示すように、絶縁層４の半導体素子
６搭載領域は、半導体素子６の外径と比較してある程度
余裕を持った寸法の外径とせざるを得ず、これが半導体
装置１の外径のより一層の小型化を阻害する一因となっ
ていた。
【０００５】また、これに伴って半導体素子６とボンデ
ィングパッド３との距離が遠くなってしまうので、この
ためボンディングワイヤ８の長さが長くなってしまい、
その分材料コストが増大し、更に隣接するボンディング
ワイヤ８間に短絡が発生しやすくなってしまうといった
問題がある。更に、ワイヤ長の延長によりインダクタン
ス成分が大きくなり、半導体装置の電気的性能が悪化し
てしまうという問題もあった。
【０００６】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は、絶縁層上の半導体素子搭載領域を接
着剤の流れ出しを防止する構造とすることによって、半
導体素子搭載領域の外径を狭小化するものである。
【０００７】
【発明の実施の形態】本発明は、基板に形成された絶縁
層上に半導体素子が搭載されてなる半導体装置におい
て、絶縁層の半導体素子搭載領域は、少なくとも半導体
素子の外径よりも大きな外径を有する凹部として形成
し、この凹部内に半導体素子を搭載するものである。
【０００８】なお凹部の形状としては、方形状や円形状
など、ペースト状接着剤の流れ出しを良好に防止できる
限りどのような形状にも形成可能である。また凹部の深
さについては、接着剤の流れ出しを防止するという本発
明の目的を良好に達成するためには、少なくとも０．０
０５ｍｍ以上、好ましくは０．０１０ｍｍ以上とするの
が良い。
【０００９】
【実施例】以下、本発明について、図面を参照しつつ説
明する。図１に示すような半導体装置１ａを得るには、
まず、ＢＴレジンなどの絶縁性材料からなる基板２ａの
一面に、Ｃｕなどの導電性金属により配線パターンを形
成する。それからこの配線パターン形成面のボンディン
グパッド３ａとなる部分を除く領域を、ソルダーレジス
トなどの絶縁材料により被覆し、絶縁層４ａを形成す
る。
【００１０】次に絶縁層４ａの半導体素子６ａの搭載領
域となる部分を、グラインダーなどの研削工具により削
り、少なくとも半導体素子の外径よりも大きな外径を有
する凹部１３を形成する。なお本実施例においては、凹
部１３の外径は半導体素子の外径よりも０．１ｍｍ大き
く形成し、また０．０４ｍｍの厚さの絶縁層に対して
０．０１ｍｍの深さに形成している。そしてこの凹部１
３内に、エポキシ樹脂系ペーストなどの接着剤５ａを介
して半導体素子６ａを装着する。このとき凹部１３の縁
部が接着剤５ａの流れ出しを防止する堰として機能す
る。
【００１１】それから、半導体素子６ａの電極パッド７
ａとボンディングパッド３ａとを、Ａｕ線などからなる
ボンディングワイヤ８ａによって電気的に接続し、基板
２ａの半導体素子６ａ搭載面側の全面を封止樹脂９ａに
よって樹脂封止する。そして基板２ａの半導体素子６ａ
搭載面側の裏面に形成された外部接続端子ランド１０ａ
に、半田ボールからなる外部接続端子１２ａを装着す
る。なお、外部接続端子ランド１０ａとボンディングパ
ッド３ａとは、基板２ａを貫通する、壁面にＣｕなどの
導電性金属メッキが施されたスルーホール１１ａにより
電気的に接続されている。
【００１２】なお本実施例においては、凹部１３の形成
をグラインダーによる研削加工にて行ったが、凹部１３
の形成に際しては、その他の周知の機械的あるいは化学
的な方法が適用可能であることは言うまでもない。
【００１３】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
【００１４】基板上の絶縁層の半導体素子搭載領域を凹
部として形成しているので、半導体素子装着時に使用す
るペースト状接着剤の流れ出しを防止することができ、
これにより絶縁層の半導体素子搭載領域を狭小化できる
ので、その分半導体装置の外径を小型化することができ
る。
【００１５】また、これに伴ってボンディングワイヤ長
を短くできるので、その分コストを低減することができ
るとともに、隣接するボンディングワイヤ間での短絡を
抑止することができる。更に半導体装置の電気的性能の
悪化を防ぐことができ、更にまた凹部内に半導体素子を
搭載することにより、半導体装置を従来と比較して若干
薄く形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例を示す図。
【図２】従来の実施例を示す図。
【図３】従来の実施例を示す図。
【符号の説明】
１、１ａ 半導体装置 ２、２ａ 基板 ３、３ａ ボンディングパッド ４、４ａ 絶縁層 ５、５ａ 接着剤 ６、６ａ 半導体素子 ７、７ａ 電極パッド ８、８ａ ボンディングワイヤ ９、９ａ 封止樹脂 １０、１０ａ 外部接続端子ランド １１、１１ａ スルーホール １２、１２ａ 外部接続端子 １３ 凹部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 基板に形成された絶縁層上に半導体素子
    が装着されてなる半導体装置において、絶縁層の半導体
    素子搭載領域は、少なくとも半導体素子の外径よりも大
    きな外径を有する凹部として形成され、この凹部内に半
    導体素子が搭載されることを特徴とする半導体装置。
JP11087235A 1999-03-29 1999-03-29 半導体装置 Pending JP2000286271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11087235A JP2000286271A (ja) 1999-03-29 1999-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11087235A JP2000286271A (ja) 1999-03-29 1999-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2000286271A true JP2000286271A (ja) 2000-10-13

Family

ID=13909184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11087235A Pending JP2000286271A (ja) 1999-03-29 1999-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2000286271A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853089B2 (en) 2001-09-18 2005-02-08 Renesas Technology Corp. Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853089B2 (en) 2001-09-18 2005-02-08 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
KR100918745B1 (ko) * 2001-09-18 2009-09-24 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US6638792B2 (en) Method for fabricating BOC semiconductor package
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US7002251B2 (en) Semiconductor device
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
JP2001156251A (ja) 半導体装置
KR100649878B1 (ko) 반도체 패키지
JP2000286271A (ja) 半導体装置
JP2000196005A (ja) 半導体装置
JP4168494B2 (ja) 半導体装置の製造方法
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JP3491606B2 (ja) 半導体デバイスとその製造方法
US20020076852A1 (en) Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic
KR200179418Y1 (ko) 반도체패캐이지
JPH04322435A (ja) 半導体装置およびその製造方法
KR20060074143A (ko) Ｆｂｇａ 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR20050053246A (ko) 멀티 칩 패키지
KR100393097B1 (ko) 반도체패키지
KR100324932B1 (ko) 칩 사이즈 패키지
KR970072341A (ko) 본딩패드의 범프와 내장된 리드 프레임이 접착된 패키지 및 그의 제조방법
JP2006108130A (ja) 半導体装置およびその製造方法
KR20010068590A (ko) 웨이퍼 레벨 패키지
KR19990050942A (ko) 적층형 패키지