JP2000277922A - Multilayer printed interconnection board and manufacture thereof - Google Patents

Multilayer printed interconnection board and manufacture thereof

Info

Publication number
JP2000277922A
JP2000277922A JP11078800A JP7880099A JP2000277922A JP 2000277922 A JP2000277922 A JP 2000277922A JP 11078800 A JP11078800 A JP 11078800A JP 7880099 A JP7880099 A JP 7880099A JP 2000277922 A JP2000277922 A JP 2000277922A
Authority
JP
Japan
Prior art keywords
dielectric
layer
resin
filler
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11078800A
Other languages
Japanese (ja)
Inventor
Yasuhiko Inui
靖彦 乾
Yasushi Sumi
泰志 墨
Toshifumi Kojima
敏文 小嶋
Masahiko Okuyama
雅彦 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP11078800A priority Critical patent/JP2000277922A/en
Publication of JP2000277922A publication Critical patent/JP2000277922A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a sufficient permittivity by exposing a part of a dielectrics filler on the top surface of a dielectrics layer provided at a multilayer printed interconnection board, with a part of the exposed part contacted to an electrode layer with no intervention of a resin content. SOLUTION: Each dielectrics resin 2 is coated on a PET(polyethylene terephthalate) 1 whose surface is silicon-coated by screen printing, and after it is semi-settled under a specified condition, a coat layer on the dielectrics layer 2 is removed using a belt sander, forming a first exposed surface 10a where a dielectrics filler is exposed. A film 1 as a supporter is released from a primary laminated body like that, and a coat layer on the dielectrics layer 2 is removed to form a second exposed surface where a dielectrics filler is exposed. Then the exposed surface of the dielectrics layer 2 is so contacted as to sandwich between electrodes 6 and 7 to constitute an inner layer capacitor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、誘電体層を少なくとも
1層有するプリント配線板の製造方法に関する。特に
は、内層キャパシタを有する多層型のプリント配線板の
製造方法として好適である。係るプリント配線板は、I
Cパッケージ、モジュール基板、電子部品等に好適なも
のである。
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a printed wiring board having one layer. In particular, it is suitable as a method for manufacturing a multilayer printed wiring board having an inner layer capacitor. Such a printed wiring board has I
It is suitable for C packages, module boards, electronic components and the like.

【0002】[0002]

【従来の技術】IC(集積回路)のデーターエラーの原
因の一つとして、電気的雑音の影響の問題がある。電気
的雑音の影響を抑えるために、プリント配線板に容量の
大きなキャパシタを設けて電気的雑音(特に高周波雑
音)を取り除く方法が知られている。
2. Description of the Related Art One of the causes of data errors in integrated circuits (ICs) is the effect of electrical noise. In order to suppress the influence of electric noise, a method of removing electric noise (particularly high-frequency noise) by providing a large-capacity capacitor on a printed wiring board is known.

【0003】プリント配線板にキャパシタを設ける方法
として、チップコンデンサ等の外部キャパシタをプリン
ト配線板に取り付ける方法の他、高誘電率材料をプリン
ト配線板の内層に用いてプリント配線板自体にキャパシ
タの機能を持たせる方法がある。近年の電子製品の小型
化を考慮すると、高誘電率材料を内層に用いてキャパシ
タにする後者の方法が望ましい。
[0003] As a method of providing a capacitor on a printed wiring board, there is a method of attaching an external capacitor such as a chip capacitor to the printed wiring board, and a function of the capacitor on the printed wiring board itself by using a high dielectric constant material for an inner layer of the printed wiring board. There is a way to have. In consideration of the recent miniaturization of electronic products, the latter method of forming a capacitor by using a high dielectric constant material for the inner layer is desirable.

【0004】誘電体層をプリント配線板に内蔵する方法
が種々検討されている。誘電体樹脂を基板に塗布してか
ら銅箔をラミネートする方法が特開平6−172618
号公報に開示されている。また、誘電体樹脂をガラスク
ロスに含浸させたプリプレグを調整し、銅箔とラミネー
トする方法が特開平7−9609号公報に開示されてい
る。また、誘電体樹脂を基板に設けたスルーホール中に
充填した後熱硬化する方法が特開平10−56251号
公報に開示されている。また、誘電体樹脂を予め電極を
形成したフィルム上に塗布後半硬化させて、更にその上
に電極を形成した後、基板へ転写する方法が特開平11
−26943号公報に開示されている。
Various methods have been studied for incorporating a dielectric layer into a printed wiring board. JP-A-6-172618 discloses a method of laminating a copper foil after applying a dielectric resin to a substrate.
No. 6,009,045. JP-A-7-9609 discloses a method of preparing a prepreg in which a glass cloth is impregnated with a dielectric resin and laminating the prepreg with a copper foil. Japanese Patent Application Laid-Open No. H10-56251 discloses a method in which a dielectric resin is filled in a through hole provided in a substrate and then thermally cured. Japanese Patent Application Laid-Open No. Hei 11 (1999) discloses a method in which a dielectric resin is applied onto a film on which electrodes are previously formed, cured in the latter half of the coating, and further electrodes are formed thereon and then transferred to a substrate.
-26943.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記の従来技
術で得られる内層キャパシタの誘電率の値は20未満
(6〜16)と低い問題があった。単に高誘電率フィラ
ーの添加量を増やすだけでは、十分な誘電率(30以
上、望ましくは60以上、更に望ましくは100以上)
に上げるのは困難であった。
However, there is a problem that the dielectric constant of the inner layer capacitor obtained by the above-mentioned prior art is as low as less than 20 (6 to 16). Simply increasing the amount of the high dielectric filler added has a sufficient dielectric constant (30 or more, preferably 60 or more, more preferably 100 or more).
Was difficult to raise.

【0006】本発明は、樹脂と高誘電率フィラーとを少
なくとも含む複合材料系を用いて内層キャパシタを形成
した場合において、十分な誘電率(30以上、望ましく
は60以上、更に望ましくは100以上)を発現可能な
高誘電率複合材料を用いた内層キャパシタを有するプリ
ント配線板及びその製造方法を提供することを目的とす
る。
According to the present invention, a sufficient dielectric constant (30 or more, preferably 60 or more, more preferably 100 or more) is obtained when an inner layer capacitor is formed using a composite material containing at least a resin and a high dielectric filler. It is an object of the present invention to provide a printed wiring board having an inner layer capacitor using a high dielectric constant composite material capable of exhibiting the above, and a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】請求項1の発明は、多層
プリント配線板に設けられたコンデンサ層を構成する誘
電体層の最表面に誘電体フィラーの少なくとも一部が露
出しており、その露出部の少なくとも一部が樹脂分を実
質的に介在させることなく上記電極層と接触している多
層プリント配線板を要旨とする。
According to a first aspect of the present invention, at least a part of a dielectric filler is exposed on the outermost surface of a dielectric layer constituting a capacitor layer provided on a multilayer printed wiring board. The gist of the present invention is a multilayer printed wiring board in which at least a part of the exposed portion is in contact with the electrode layer without substantially interposing a resin component.

【0008】誘電体層の表面に誘電体フィラーが露出
し、その露出部が樹脂分を実質的に介在させることなく
電極層と接触することで誘電率が増加する理由の詳細は
不明であるが、誘電体層と電極層との間の界面抵抗を低
減するためと推察される。
The details of the reason why the dielectric filler is exposed on the surface of the dielectric layer and the exposed portion contacts the electrode layer without substantially interposing the resin component to increase the dielectric constant are unknown. It is presumed that this is to reduce the interface resistance between the dielectric layer and the electrode layer.

【0009】誘電体フィラーの露出部の電極との接触部
は、化学的又は物理的な表面処理を受けていることが好
ましい。ここにいう「化学的又は物理的な表面処理」と
は、誘電体フィラーの露出部の電極との接触部が例え
ば、皮膜層除去における薬液やプラズマガス等によるエ
ッチング処理、研磨加工、サンドブラスト等の処理がな
された痕跡を有することをいう。係る表面処理を施され
た誘電体フィラーの露出部は電極層に対して物理的なア
ンカー効果をもって良好な電気的接続を確保し、コンデ
ンサの性能を向上することができる。
It is preferable that a contact portion of the exposed portion of the dielectric filler with the electrode is subjected to a chemical or physical surface treatment. The term "chemical or physical surface treatment" as used herein means that the exposed portion of the dielectric filler in contact with the electrode is, for example, an etching process using a chemical solution or a plasma gas in removing the coating layer, a polishing process, a sandblasting process, or the like. It means that it has a trace of processing. The exposed portion of the dielectric filler subjected to such a surface treatment can secure a good electrical connection to the electrode layer with a physical anchor effect, and can improve the performance of the capacitor.

【0010】請求項2の発明は、誘電体フィラーと樹脂
とを含む誘電体樹脂からなる誘電体層を少なくとも1層
有する多層プリント配線板の製造方法であって、少なく
とも以下の(a)〜(g)の工程を有するプリント配線
板の製造方法を要旨とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a multilayer printed wiring board having at least one dielectric layer made of a dielectric resin containing a dielectric filler and a resin, wherein at least the following (a) to (a): The gist is a method for manufacturing a printed wiring board having the step g).

【0011】(a)上記誘電体樹脂をシート状の誘電体
層に加工する工程を有すること。誘電体樹脂を予めシー
ト状に加工した誘電体層をラミネートする方法を用いれ
ば、誘電体層の厚みのコントロールが容易になるからで
ある。本発明に用いる樹脂としては、熱可塑性樹脂、熱
硬化性樹脂或いはこれらを光重合基やエラストマー等で
変性したものを用いることができる。これらの樹脂のシ
ート化は、押し出し成形法、ドクターブレード法、スク
リーン印刷法等の公知の技術を用いることができる。
(A) a step of processing the dielectric resin into a sheet-like dielectric layer; This is because the thickness of the dielectric layer can be easily controlled by using a method of laminating a dielectric layer obtained by processing a dielectric resin into a sheet in advance. As the resin used in the present invention, a thermoplastic resin, a thermosetting resin, or a resin obtained by modifying these with a photopolymerizable group or an elastomer can be used. Known resins such as an extrusion molding method, a doctor blade method, and a screen printing method can be used for forming these resins into sheets.

【0012】熱可塑性樹脂としては、ポリスチレン(P
S)樹脂、ポリエチレン(PE)樹脂、ポリエーテルイ
ミド(PEI)樹脂、ポリサルフォン(PSF)樹脂、
ポリエーテルケトン(PEK)樹脂、ポリウレタン(P
U)樹脂、ポリオレフィン樹脂、ポリプロピレン(P
P)樹脂、ポリカーボネート(PC)樹脂、ポリアセタ
ール(POM)樹脂、フッ素系(PTFE)樹脂及びこ
れらの変性樹脂を用いることができる。熱硬化性樹脂と
しては、エポキシ系樹脂が好適である。BP型(特には
BPA型、BPF型)やクレゾール型、ノボラック型、
クレゾールノボラック型のエポキシ樹脂が好ましい。
As the thermoplastic resin, polystyrene (P
S) resin, polyethylene (PE) resin, polyetherimide (PEI) resin, polysulfone (PSF) resin,
Polyetherketone (PEK) resin, polyurethane (P
U) resin, polyolefin resin, polypropylene (P
P) resin, polycarbonate (PC) resin, polyacetal (POM) resin, fluorine (PTFE) resin, and modified resins thereof can be used. As the thermosetting resin, an epoxy resin is preferable. BP type (especially BPA type, BPF type), cresol type, novolak type,
Cresol novolak type epoxy resin is preferred.

【0013】本発明に用いる誘電体フィラーとしては、
BaTiO3系、SrTiO3系、SrSnO3系、Zr
TiO4系、(ZrSn)TiO4系、CaTiO3系、
PbTi1/2Zr1/23系、Pb(Mg2/3Nb1/3)O3
系、Ba(Mg1/3Nb2/3)O 3系、Sr(Mg1/3Nb
2/3)O3系、Ba(Mn1/3Nb2/3)O3系、Sr(Z
1/3Nb2/3)O3系、Ba(Zn1/3Nb2/3)O3系、
Nd2Ti27系等を用いることができる。これらは単
独で又は2種以上を混合して用いることができる。ま
た、SiO2、ZrO2、TiO2、AlN、SiC、ガ
ラス等と混合して用いてもよい。
The dielectric filler used in the present invention includes:
BaTiOThreeSystem, SrTiOThreeSystem, SrSnOThreeSystem, Zr
TiOFourSystem, (ZrSn) TiOFourSystem, CaTiOThreesystem,
PbTi1/2Zr1/2OThreeSystem, Pb (Mg2/3Nb1/3) OThree
System, Ba (Mg1/3Nb2/3) O ThreeSystem, Sr (Mg1/3Nb
2/3) OThreeSystem, Ba (Mn1/3Nb2/3) OThreeSystem, Sr (Z
n1/3Nb2/3) OThreeSystem, Ba (Zn1/3Nb2/3) OThreesystem,
NdTwoTiTwoO7A system or the like can be used. These are simply
They can be used alone or in combination of two or more. Ma
The SiOTwo, ZrOTwo, TiOTwo, AlN, SiC, gas
You may mix and use with a lath etc.

【0014】(b)支持体と上記誘電体層とを張り合わ
せる工程を有すること。シート化した誘電体層を支持体
と張り合わせることで、誘電体層の取り扱いが容易にな
るとともに、誘電体層の汚損防止にもなる。ここにいう
「支持体」とは、フィルム状体或いは板状体であって、
且つ、上記誘電体層から容易に剥離又は除去可能な性質
を有するものをいう。100℃前後の加熱に対して収縮
したりしない寸法安定性ある材料を用いることが望まし
い。
(B) A step of bonding the support and the dielectric layer is provided. By bonding the sheeted dielectric layer to the support, the handling of the dielectric layer becomes easy and the contamination of the dielectric layer is prevented. The “support” here is a film or a plate,
In addition, it has a property that can be easily peeled or removed from the dielectric layer. It is desirable to use a dimensionally stable material that does not shrink when heated to about 100 ° C.

【0015】例えば、ポリエチレンテレフタレート(P
ET)樹脂、ポリイミド(PI)樹脂、ポリエーテルサ
ルフォン(PES)樹脂、ポリフェニレンサルファイド
(PPS)樹脂、ポリエーテルイミド(PEI)樹脂、
ポリエーテルエーテルケトン(PEEK)樹脂、芳香族
性ポリエステル(LCP)樹脂、ジンジオタクチックポ
リスチレン(SPS)樹脂、フッ素−ポリエーテルサル
フォン(PTFE−PPS)アーロイ樹脂等からなる樹
脂フィルムや樹脂板を用いることができる。また、銅、
アルミニウム、真鍮、ニッケル、鉄等の単独、合金の金
属製フィルムや金属板を用いることができる。これら
は、例えば銅とアルミニウムの組み合わせのように、2
層以上の多層構造になっていてもよい。これらフィルム
状体や板状体の表面には、誘電体樹脂層から剥離が容易
なようにシリコン樹脂被覆等の表面処理を施しても良
い。
For example, polyethylene terephthalate (P
ET) resin, polyimide (PI) resin, polyether sulfone (PES) resin, polyphenylene sulfide (PPS) resin, polyetherimide (PEI) resin,
Use a resin film or resin plate made of a polyetheretherketone (PEEK) resin, an aromatic polyester (LCP) resin, a zindiotactic polystyrene (SPS) resin, a fluorine-polyethersulfone (PTFE-PPS) alloy resin, or the like. be able to. Also copper,
A single or alloy metal film or metal plate of aluminum, brass, nickel, iron or the like can be used. These are, for example, two, such as a combination of copper and aluminum.
It may have a multilayer structure of more than layers. The surface of the film or plate may be subjected to a surface treatment such as a silicone resin coating so as to be easily separated from the dielectric resin layer.

【0016】(c)上記誘電体層の表面近傍に形成され
た上記誘電体フィラーを含まないか、上記誘電体フィラ
ーの含有量がその厚み方向中心部における含有量より少
ない皮膜層を除去して、上記誘電体フィラーの少なくと
も一部を露出させる第1露出面形成工程を有すること。
本発明者らは、誘電体フィラーを含んだ誘電体樹脂をシ
ート成形した際に、誘電体層の最表面近傍には誘電体フ
ィラーを含まないか、誘電体フィラーの含有量がその厚
み方向中心部における含有量より少ない皮膜層(図2の
2a)が形成されることを見出した。この皮膜層を事前
に除去して誘電体フィラーを露出させた露出面(図3の
9b)を形成してから導体層を形成することで誘電体層
の誘電率を飛躍的に上昇することができる。
(C) removing the coating layer which does not contain the dielectric filler formed near the surface of the dielectric layer or whose content of the dielectric filler is smaller than the content at the center in the thickness direction; And a first exposed surface forming step of exposing at least a part of the dielectric filler.
The present inventors have found that when a dielectric resin containing a dielectric filler is formed into a sheet, the dielectric filler is not included in the vicinity of the outermost surface of the dielectric layer, or the content of the dielectric filler is in the center in the thickness direction. It was found that a coating layer (2a in FIG. 2) having a smaller content than the content in the part was formed. By forming the exposed surface (9b in FIG. 3) exposing the dielectric filler by removing the film layer in advance and forming the conductor layer, the dielectric constant of the dielectric layer can be dramatically increased. it can.

【0017】皮膜層の除去方法としては、ベルドサンダ
ー等を用いた研磨やサンドブラスト等を用いる方法や、
過マンガン酸カリウム、クロム酸等の薬液やプラズマエ
ッチング、RIE(リアクティブ イオン エッチン
グ)等を用いた方法を用いることができる。
As a method for removing the coating layer, a method using polishing using a sander or the like, a method using sand blasting or the like,
A method using a chemical such as potassium permanganate or chromic acid, plasma etching, RIE (reactive ion etching), or the like can be used.

【0018】樹脂層の吸湿を予防するためには、ベルト
サンダー、サンドブラスト、プラズマエッチング、RI
E(リアクティブ イオン エッチング)等のいわゆる
乾式除去法を用いることが好ましい。乾式除去法を用い
ることで、耐マイグレーション等の信頼性に優れたプリ
ント配線板が得られる。コスト低減のためには、過マン
ガン酸カリウム、クロム酸等の薬液を用いるいわゆる湿
式除去法を用いることが好ましい。湿式除去法は製造ラ
インの自動化や量産性に優れるため、プリント配線板の
製造コストを効果的に低減可能である。
To prevent the resin layer from absorbing moisture, a belt sander, sand blast, plasma etching, RI
It is preferable to use a so-called dry removal method such as E (reactive ion etching). By using the dry removal method, a printed wiring board having excellent reliability such as migration resistance can be obtained. In order to reduce costs, it is preferable to use a so-called wet removal method using a chemical such as potassium permanganate or chromic acid. Since the wet removal method is excellent in automation of a production line and excellent in mass productivity, the production cost of a printed wiring board can be effectively reduced.

【0019】(d)上記誘電体層の第1露出面を、回路
形成したプリント配線板の回路形成面に対向させて配置
し、加圧加熱して一体化する積層工程を有すること。誘
電体フィラーが露出した「第1露出面」をプリント配線
板の回路形成面に対向させて配置し、プレス機等を用い
て加圧加熱して一体化することで、誘電体層を有する積
層体が形成できる。プレス圧は30〜1000kgf/
cmが好ましい。プレス圧が30kgf/cm以下
だと誘電体層の密着が充分でなく、1000kgf/c
以上だと生産性に劣るからである。
(D) A laminating step of arranging the first exposed surface of the dielectric layer so as to face the circuit forming surface of the printed wiring board on which the circuit is formed, and pressurizing and heating to integrate. The “first exposed surface” where the dielectric filler is exposed is arranged to face the circuit forming surface of the printed wiring board, and is integrated by pressing and heating using a press machine or the like to form a laminate having a dielectric layer. The body can form. Press pressure is 30-1000kgf /
cm 2 is preferred. If the pressing pressure is 30 kgf / cm 2 or less, the adhesion of the dielectric layer is not sufficient, and the pressure is 1000 kgf / c.
and m 2 or more is because poor productivity.

【0020】(e)上記支持体を除去する工程を有する
こと。上記支持体は基本的には剥離除去する方法が用い
られる。剥離は機械装置を用いてフィルム状体や板状体
からなる支持体を基板端部より捲り取る等の方法が適用
できる。また、支持体の材質を選択することで、皮膜層
の除去法として前述した乾式或いは湿式の除去方法を用
いて支持体の除去を行うことも可能である。
(E) a step of removing the support. Basically, a method of peeling and removing the support is used. For peeling, a method such as winding up a support made of a film or a plate from a substrate end using a mechanical device can be applied. Further, by selecting the material of the support, it is possible to remove the support using the above-mentioned dry or wet removal method as the method of removing the coating layer.

【0021】(f)上記誘電体層の表面近傍に形成され
た上記誘電体フィラーを含まないか、上記誘電体フィラ
ーの含有量がその厚み方向中心部における含有量より少
ない皮膜層を除去して、上記誘電体フィラーの少なくと
も一部を露出させる第2露出面形成工程を有すること。
第1露出面形成工程と同様に、皮膜層を事前に除去して
誘電体フィラーを露出させてから導体層を形成すること
で誘電体層の誘電率を飛躍的に上昇することができる。
皮膜層の除去方法としては、前述した乾式或いは湿式の
除去方法を用いて支持体の除去を行うことができる。
(F) removing the coating layer which does not contain the dielectric filler formed near the surface of the dielectric layer or whose content of the dielectric filler is smaller than the content at the center in the thickness direction; And a second exposed surface forming step of exposing at least a part of the dielectric filler.
Similarly to the first exposed surface forming step, the dielectric constant of the dielectric layer can be dramatically increased by forming the conductor layer after removing the coating layer in advance to expose the dielectric filler.
As the method for removing the coating layer, the support can be removed using the above-mentioned dry or wet removal method.

【0022】(g)上記誘電体層の第2露出面上に金属
層を形成する金属層形成工程を有すること。第2露出面
上には、無電解メッキ法、電解メッキ法あるいはそれら
の組み合わせ等の公知の金属層形成方法を用いて回路形
成できる。第2露出面上には、レーザー加工機を用いて
いわゆるレーザービアを形成した後に、上記の回路形成
を行ってもよい。レーザー加工機としては、赤外線レー
ザー、紫外線レーザー、エキシマレーザ等の公知のもの
を用いることができる。
(G) forming a metal layer on the second exposed surface of the dielectric layer; A circuit can be formed on the second exposed surface by using a known metal layer forming method such as an electroless plating method, an electrolytic plating method, or a combination thereof. The circuit may be formed on a second exposed surface after forming a so-called laser via using a laser processing machine. As the laser beam machine, known laser machines such as an infrared laser, an ultraviolet laser, and an excimer laser can be used.

【0023】請求項3の発明は、誘電体フィラーと熱硬
化性樹脂とを含む誘電体樹脂からなる誘電体層を少なく
とも1層有する多層プリント配線板の製造方法であっ
て、少なくとも以下の(a)〜(g)の工程を有するプ
リント配線板の製造方法を要旨とする。
According to a third aspect of the present invention, there is provided a method for manufacturing a multilayer printed wiring board having at least one dielectric layer made of a dielectric resin containing a dielectric filler and a thermosetting resin. The gist of the present invention is a method for manufacturing a printed wiring board including the steps of) to (g).

【0024】(a)支持体上に上記誘電体樹脂を塗布す
る工程を有すること。ここにいう「支持体」とは、フィ
ルム状体或いは板状体であって、且つ、Bステージ状の
上記誘電体樹脂層から容易に剥離又は除去可能な性質を
有するものをいう。100℃前後の加熱に対して収縮し
たりしない寸法安定性ある材料を用いることが望まし
い。
(A) a step of applying the dielectric resin on a support; The term “support” as used herein refers to a film-like or plate-like material having a property that can be easily peeled or removed from the B-staged dielectric resin layer. It is desirable to use a dimensionally stable material that does not shrink when heated to about 100 ° C.

【0025】例えば、ポリエチレンテレフタレート(P
ET)樹脂、ポリイミド(PI)樹脂、ポリエーテルサ
ルフォン(PES)樹脂、ポリフェニレンサルファイド
(PPS)樹脂、ポリエーテルイミド(PEI)樹脂、
ポリエーテルエーテルケトン(PEEK)樹脂、芳香族
性ポリエステル(LCP)樹脂、ジンジオタクチックポ
リスチレン(SPS)樹脂、フッ素−ポリエーテルサル
フォン(PTFE−PPS)アーロイ樹脂等からなる樹
脂フィルムや樹脂板を用いることができる。また、銅、
アルミニウム、真鍮、ニッケル、鉄等の単独、合金の金
属製フィルムや金属板を用いることができる。これら
は、例えば銅とアルミニウムの組み合わせのように、2
層以上の多層構造になっていてもよい。これらフィルム
状体や板状体の表面には、誘電体樹脂層から剥離が容易
なようにシリコン樹脂被覆等の表面処理を施しても良
い。
For example, polyethylene terephthalate (P
ET) resin, polyimide (PI) resin, polyether sulfone (PES) resin, polyphenylene sulfide (PPS) resin, polyetherimide (PEI) resin,
Use a resin film or resin plate made of a polyetheretherketone (PEEK) resin, an aromatic polyester (LCP) resin, a zindiotactic polystyrene (SPS) resin, a fluorine-polyethersulfone (PTFE-PPS) alloy resin, or the like. be able to. Also copper,
A single or alloy metal film or metal plate of aluminum, brass, nickel, iron or the like can be used. These are, for example, two, such as a combination of copper and aluminum.
It may have a multilayer structure of more than layers. The surface of the film or plate may be subjected to a surface treatment such as a silicone resin coating so as to be easily separated from the dielectric resin layer.

【0026】上記支持体上に誘電体樹脂を塗布する。塗
布方法としては、均一な厚みの樹脂層が形成可能な方法
であれば、公知の技術を適用できる。例えば、セラミッ
クスグリーンシートの作製に用いるドクダーブレード
法、スクリーン印刷法、ロールコーターやカーテンコー
ターを用いた各種印刷法等を用いることができる。
A dielectric resin is applied on the support. As a coating method, a known technique can be applied as long as a resin layer having a uniform thickness can be formed. For example, a dokuda blade method, a screen printing method, various printing methods using a roll coater or a curtain coater used for producing a ceramic green sheet, and the like can be used.

【0027】本発明にいう「誘電体樹脂」を構成する樹
脂分は、基本的には熱硬化性樹脂であるが、光硬化性の
置換基や熱可塑性エラストマー等を導入した変性熱硬化
性樹脂をも含む概念である。熱硬化性樹脂としては、エ
ポキシ樹脂、不飽和ポリエステル樹脂、尿素樹脂、メラ
ミン樹脂、フェノール樹脂、アミノ樹脂、ポリウレタン
樹脂、シリコーン樹脂、付加重合型ポリイミド樹脂及び
ビスマレイミド型ポリイミド樹脂等を使用することがで
きる。これらのうち、耐熱性、絶縁性、耐湿性及び機械
的強度が高く、熱膨張率が小さく、硬化による収縮率が
小さいため、エポキシ樹脂、付加重合型ポリイミド樹脂
及びビスマレイミド型ポリイミド樹脂を使用することが
好ましい。
The resin component constituting the “dielectric resin” in the present invention is basically a thermosetting resin, but is a modified thermosetting resin into which a photocurable substituent or a thermoplastic elastomer is introduced. This is a concept that also includes As the thermosetting resin, epoxy resin, unsaturated polyester resin, urea resin, melamine resin, phenol resin, amino resin, polyurethane resin, silicone resin, addition polymerization type polyimide resin, bismaleimide type polyimide resin and the like can be used. it can. Among these, epoxy resin, addition polymerization type polyimide resin and bismaleimide type polyimide resin are used because heat resistance, insulation, moisture resistance and mechanical strength are high, the coefficient of thermal expansion is small, and the shrinkage due to curing is small. Is preferred.

【0028】これらのうちでも、エポキシ樹脂を含有す
ることがより好ましい。この「エポキシ樹脂」として
は、ビスフェノールA型エポキシ樹脂、臭化ビスフェノ
ールA型エポキシ樹脂、ビスフェノールF型エポキシ樹
脂、ビスフェノールS型エポキシ樹脂、ビスフェノール
AF型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフ
タレン型エポキシ樹脂、フルオレン型エポキシ樹脂、フ
ェノールノボラック型エポキシ樹脂、オルソクレゾール
型エポキシ樹脂、トリスヒドロキシフェニルメタン型エ
ポキシ樹脂及びテトラフェノールエタン型エポキシ樹脂
等を使用することができる。これらからなる硬化体はい
ずれも耐熱性等に優れる。以上の熱硬化性樹脂は、変性
されていても良い。
Among these, it is more preferable to contain an epoxy resin. Examples of the “epoxy resin” include bisphenol A type epoxy resin, bromide bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol AF type epoxy resin, biphenyl type epoxy resin, naphthalene type epoxy resin, A fluorene type epoxy resin, a phenol novolak type epoxy resin, an orthocresol type epoxy resin, a trishydroxyphenylmethane type epoxy resin, a tetraphenolethane type epoxy resin and the like can be used. Each of the cured products made of these is excellent in heat resistance and the like. The above thermosetting resin may be modified.

【0029】特に、ビスフェノールA型エポキシ樹脂
(品名;E−828)、ビスフェノールF型エポキシ樹
脂(品名;E−807)及びフェノールノボラック型エ
ポキシ樹脂等(品名;E−152)を使用することが好
ましく、これらの樹脂のうちでもとりわけ低塩素化され
たエポキシ樹脂である、ビスフェノールA型エポキシ樹
脂(品名;YL−980)、ビスフェノールF型エポキ
シ樹脂(品名;YL−983U)を使用することが好ま
しい。この低塩素化エポキシ樹脂を使用することで、プ
リント配線板を高温多湿の環境下において使用した場合
であっても、誘電体層のショートを防止することができ
る。尚、これらのエポキシ樹脂は単独で用いても、また
2種以上を混合して用いてもよい。更に、光硬化性の置
換基や熱可塑性エラストマー等を導入、或いはその他の
化合物等により変性されていてもよい。また、上記で示
した品名はいずれもユニオンカーバイド社の商品名であ
る。
In particular, it is preferable to use bisphenol A type epoxy resin (product name: E-828), bisphenol F type epoxy resin (product name: E-807), phenol novolak type epoxy resin, etc. (product name: E-152). Among these resins, it is preferable to use a bisphenol A type epoxy resin (product name: YL-980) and a bisphenol F type epoxy resin (product name: YL-983U) which are particularly low-chlorinated epoxy resins. By using this low-chlorinated epoxy resin, short-circuiting of the dielectric layer can be prevented even when the printed wiring board is used in a high-temperature and high-humidity environment. These epoxy resins may be used alone or in combination of two or more. Further, a photo-curable substituent, a thermoplastic elastomer, or the like may be introduced, or may be modified with another compound. All of the product names shown above are the product names of Union Carbide.

【0030】これらのエポキシ系樹脂は硬化剤の種類に
よって得られる硬化体の性質が大きく異なるため、特
に、耐熱性が高く、吸湿性が低く、絶縁性が高い硬化体
を形成することのできる硬化剤を使用することが好まし
い。このような「硬化剤」としては、ポリアミン、酸無
水物、ポリフェノール、イソシアネート、有機酸、アミ
ン類、イミダゾール及びルイス酸等を使用することがで
きる。これらのうち、イミダゾール系硬化剤を使用する
ことが好ましい。更に、イミダゾール系硬化剤の中で
も、常温(20〜25℃)において固体であるイミダゾ
ール系硬化剤を使用することが好ましい。
Since these epoxy resins greatly differ in the properties of the cured product obtained depending on the type of curing agent, in particular, a cured product capable of forming a cured product having high heat resistance, low hygroscopicity, and high insulation properties. It is preferred to use agents. As such a "curing agent", polyamine, acid anhydride, polyphenol, isocyanate, organic acid, amines, imidazole, Lewis acid and the like can be used. Among these, it is preferable to use an imidazole-based curing agent. Further, among the imidazole-based curing agents, it is preferable to use an imidazole-based curing agent that is solid at normal temperature (20 to 25 ° C.).

【0031】このような常温において固体であるイミダ
ゾール系硬化剤としては、イミダゾール(品名;Z)、
2−メチルイミダゾール(品名;2MZ)、2−エチル
イミダゾール(品名;2EZ)、2−イソプロピルイミ
ダゾール(品名;2IZ)、2−n−プロピルイミダゾ
ール(品名;PrZ)、2−n−ブチルイミダゾール
(品名;BuZ)、2−フェニルイミダゾール(品名;
2PZ)、2−ウンデシルイミダゾール(品名;C11
Z)、2−ヘプタデシルイミダゾール(品名;C17
Z)、2−(2’−メチルイミダゾリル−4’)−ベン
ズイミダゾール(品名;2MZ−BZ)、2−(2’−
フェニルイミダゾリル−4’)−ベンズイミダゾール
(品名;2PZ−BZ)、4−メチルイミダゾール(品
名;4MZ)、2,4−ジメチルイミダゾール(品名;
2,4−DMZ)、2−フェニル−4−メチルイミダゾ
ール(品名;2P4MZ)、2−シアノイミダゾール
(品名;2CNZ)、4−シアノイミダゾール(品名;
4CNZ)、4−メチル−5−シアノメチルイミダゾー
ル(品名;4M5CNZ)、2−メチル−4−シアノメ
チルイミダゾール(品名;2M4CNZ)、1−シアノ
エチル−2−フェニルイミダゾール(2PZ−CN)、
1−シアノエチル−2−ウンデシルイミダゾール(C1
1Z−CN)、2−フェニル−4−シアノメチルイミダ
ゾール(品名;2P4CNZ)、4−シアノメチル−イ
ミダゾール(品名;4CNMZ)、4−アザベンズイミ
ダゾール(品名;ZP)、2−ヒドロキシ−4−アザベ
ンズイミダゾール(品名;OHZP)、2−ヒドロキシ
メチル−4−アザベンズイミダゾール(品名;HZ
P)、2−メルカプト−4−アザベンズイミダゾール
(品名;SHZP)、2−フェニル−4,5−ジヒドロ
キシメチルイミダゾール(品名;2PHZ)、2−フェ
ニル−4−メチル−5−ヒドロキシメチルイミダゾール
(品名;2P4MHZ)等を挙げることができる。
Examples of the imidazole-based curing agent which is solid at normal temperature include imidazole (product name: Z),
2-methylimidazole (product name: 2MZ), 2-ethylimidazole (product name: 2EZ), 2-isopropylimidazole (product name: 2IZ), 2-n-propylimidazole (product name: PrZ), 2-n-butylimidazole (product name) BuZ), 2-phenylimidazole (product name;
2PZ), 2-undecylimidazole (product name; C11)
Z), 2-heptadecyl imidazole (product name; C17
Z), 2- (2'-methylimidazolyl-4 ')-benzimidazole (product name: 2MZ-BZ), 2- (2'-
Phenylimidazolyl-4 ′)-benzimidazole (product name: 2PZ-BZ), 4-methylimidazole (product name: 4MZ), 2,4-dimethylimidazole (product name;
2,4-DMZ), 2-phenyl-4-methylimidazole (product name; 2P4MZ), 2-cyanoimidazole (product name: 2CNZ), 4-cyanoimidazole (product name;
4CNZ), 4-methyl-5-cyanomethylimidazole (product name: 4M5CNZ), 2-methyl-4-cyanomethylimidazole (product name: 2M4CNZ), 1-cyanoethyl-2-phenylimidazole (2PZ-CN),
1-cyanoethyl-2-undecylimidazole (C1
1Z-CN), 2-phenyl-4-cyanomethylimidazole (product name; 2P4CNZ), 4-cyanomethyl-imidazole (product name: 4CNMZ), 4-azabenzimidazole (product name; ZP), 2-hydroxy-4-azabenz Imidazole (product name: OHZP), 2-hydroxymethyl-4-azabenzimidazole (product name: HZ)
P), 2-mercapto-4-azabenzimidazole (product name: SHZP), 2-phenyl-4,5-dihydroxymethylimidazole (product name: 2PHZ), 2-phenyl-4-methyl-5-hydroxymethylimidazole (product name) 2P4MHZ).

【0032】本発明に用いる誘電体フィラーとしては、
BaTiO3系、SrTiO3系、SrSnO3系、Zr
TiO4系、(ZrSn)TiO4系、CaTiO3系、
PbTi1/2Zr1/23系、Pb(Mg2/3Nb1/3)O3
系、Ba(Mg1/3Nb2/3)O 3系、Sr(Mg1/3Nb
2/3)O3系、Ba(Mn1/3Nb2/3)O3系、Sr(Z
1/3Nb2/3)O3系、Ba(Zn1/3Nb2/3)O3系、
Nd2Ti27系等を用いることができる。これらは単
独で又は2種以上を混合して用いることができる。ま
た、SiO2、ZrO2、TiO2、AlN、SiC、ガ
ラス等と混合して用いてもよい。
As the dielectric filler used in the present invention,
BaTiOThreeSystem, SrTiOThreeSystem, SrSnOThreeSystem, Zr
TiOFourSystem, (ZrSn) TiOFourSystem, CaTiOThreesystem,
PbTi1/2Zr1/2OThreeSystem, Pb (Mg2/3Nb1/3) OThree
System, Ba (Mg1/3Nb2/3) O ThreeSystem, Sr (Mg1/3Nb
2/3) OThreeSystem, Ba (Mn1/3Nb2/3) OThreeSystem, Sr (Z
n1/3Nb2/3) OThreeSystem, Ba (Zn1/3Nb2/3) OThreesystem,
NdTwoTiTwoO7A system or the like can be used. These are simply
They can be used alone or in combination of two or more. Ma
The SiOTwo, ZrOTwo, TiOTwo, AlN, SiC, gas
You may mix and use with a lath etc.

【0033】誘電体樹脂に対する誘電体フィラーの添加
量は10〜90体積%が好ましい。10体積%以下では
誘電率が上がらず、90体積%以上では成型性が悪くな
るからである。より好ましくは20〜80体積%であ
る。誘電体フィラーの平均粒径は0.1〜50μmが好
ましい。0.1μm以下だと誘電体フィラー同士の接触
が充分でないため誘電率が上がらず、50μm以上だと
添加量をあまり増やすことができず、また成型性が悪く
なるからである。より好ましくは1〜30μmである。
The amount of the dielectric filler added to the dielectric resin is preferably from 10 to 90% by volume. If the content is less than 10% by volume, the dielectric constant does not increase, and if the content is more than 90% by volume, the moldability deteriorates. More preferably, the content is 20 to 80% by volume. The average particle size of the dielectric filler is preferably 0.1 to 50 μm. If the thickness is 0.1 μm or less, the dielectric constant does not increase due to insufficient contact between the dielectric fillers. If the thickness is 50 μm or more, the addition amount cannot be increased much, and the moldability deteriorates. More preferably, it is 1 to 30 μm.

【0034】また、誘電体樹脂には導電性フィラーを添
加してもよい。導電性フィラーの添加量は0.5〜50
体積%が好ましい。0.5体積%以下では誘電体フィラ
ー同士の接触に寄与せず、50体積%以上では誘電体樹
脂層の絶縁性がなくなってしまうからである。より好ま
しくは1〜30体積%である。導電性フィラーの平均粒
径は0.01〜50μmが好ましい。0.01μmでは
導電性フィラーの分散が難しく、50μm以上では成型
性が悪くなるからである。より好ましくは0.1〜10
μmである。
Further, a conductive filler may be added to the dielectric resin. The added amount of the conductive filler is 0.5 to 50
% By volume is preferred. If the content is 0.5% by volume or less, it does not contribute to the contact between the dielectric fillers, and if the content is 50% by volume or more, the insulating property of the dielectric resin layer is lost. More preferably, it is 1 to 30% by volume. The average particle size of the conductive filler is preferably 0.01 to 50 μm. If the thickness is 0.01 μm, it is difficult to disperse the conductive filler, and if it is 50 μm or more, the moldability deteriorates. More preferably 0.1 to 10
μm.

【0035】(b)上記誘電体樹脂を支持体とともに半
硬化して、Bステージ状にする工程を有すること。ここ
にいう「Bステージ状」とは、樹脂分が若干硬化してゲ
ル化が進んだ状態をいう。例えばDSC(示差走査熱分
析)により測定した全硬化発熱量に対する割合で示す
と、全硬化発熱量の20〜60%の発熱を終えた状態で
ある。樹脂分が熱硬化性樹脂からのみなる場合は、DS
Cにより本工程を管理してもよい。樹脂分が光硬化性の
置換基で変性されている場合は、光重合によって半硬化
状態にしていわゆる「Bステージ状」にしてもよい。こ
の場合は光照射量により本工程を管理してもよい。
(B) A step of semi-curing the dielectric resin together with the support to form a B stage. The term "B-stage shape" as used herein refers to a state in which the resin has slightly hardened and gelation has progressed. For example, when expressed as a percentage of the total curing calorific value measured by DSC (differential scanning calorimetry), this is a state in which 20 to 60% of the total curing calorific value has been generated. If the resin component consists only of thermosetting resin, DS
This step may be controlled by C. When the resin component is modified with a photocurable substituent, the resin component may be made into a semi-cured state by photopolymerization to form a so-called “B-stage shape”. In this case, this step may be controlled by the amount of light irradiation.

【0036】(c)上記Bステージ状の誘電体層の表面
近傍に形成された上記誘電体フィラーを含まないか、上
記誘電体フィラーの含有量がその厚み方向中心部におけ
る含有量より少ない皮膜層を除去して、上記誘電体フィ
ラーの少なくとも一部を露出させる第1露出面形成工程
を有すること。本発明者らは、誘電体フィラーを含んだ
誘電体樹脂を硬化させた際に、誘電体層の最表面近傍
(図2の9a)には誘電体フィラーを含まないか、誘電
体フィラーの含有量がその厚み方向中心部における含有
量より少ない皮膜層(図2の2a)が形成されることを
見出した。この皮膜層を事前に除去して誘電体フィラー
を露出させた露出面(図3の9b)を形成してから導体
層を形成することで誘電体層の誘電率を飛躍的に上昇す
ることができる。
(C) a coating layer which does not contain the dielectric filler formed near the surface of the B-staged dielectric layer or whose content of the dielectric filler is smaller than the content at the center in the thickness direction. And a first exposed surface forming step of exposing at least a part of the dielectric filler. The present inventors have found that when a dielectric resin containing a dielectric filler is cured, no dielectric filler is contained near the outermost surface of the dielectric layer (9a in FIG. 2), or the dielectric filler is not contained. It has been found that a coating layer (2a in FIG. 2) whose amount is smaller than the content at the center in the thickness direction is formed. By forming the exposed surface (9b in FIG. 3) exposing the dielectric filler by removing the film layer in advance and forming the conductor layer, the dielectric constant of the dielectric layer can be dramatically increased. it can.

【0037】皮膜層の除去方法としては、ベルドサンダ
ー等を用いた研磨やサンドブラスト等を用いる方法や、
過マンガン酸カリウム、クロム酸等の薬液やプラズマエ
ッチング、RIE(リアクティブ イオン エッチン
グ)等を用いた方法を用いることができる。
As a method for removing the coating layer, a method using polishing using a bell sander or the like, a method using sand blasting or the like,
A method using a chemical such as potassium permanganate or chromic acid, plasma etching, RIE (reactive ion etching), or the like can be used.

【0038】樹脂層の吸湿を予防するためには、ベルト
サンダー、サンドブラスト、プラズマエッチング、RI
E(リアクティブ イオン エッチング)等のいわゆる
乾式除去法を用いることが好ましい。乾式除去法を用い
ることで、耐マイグレーション等の信頼性に優れたプリ
ント配線板が得られる。コスト低減のためには、過マン
ガン酸カリウム、クロム酸等の薬液を用いるいわゆる湿
式除去法を用いることが好ましい。湿式除去法は製造ラ
インの自動化や量産性に優れるため、プリント配線板の
製造コストを効果的に低減可能である。
To prevent the resin layer from absorbing moisture, a belt sander, sandblast, plasma etching, RI
It is preferable to use a so-called dry removal method such as E (reactive ion etching). By using the dry removal method, a printed wiring board having excellent reliability such as migration resistance can be obtained. In order to reduce costs, it is preferable to use a so-called wet removal method using a chemical such as potassium permanganate or chromic acid. Since the wet removal method is excellent in automation of a production line and excellent in mass productivity, the production cost of a printed wiring board can be effectively reduced.

【0039】(d)上記誘電体層の第1露出面を、回路
形成したプリント配線板の回路形成面に対向させて配置
し、加圧加熱して一体化する積層工程を有すること。誘
電体フィラーが露出した「第1露出面」をプリント配線
板の回路形成面に対向させて配置し、プレス機等を用い
て加圧加熱して一体化することで、誘電体層を有する積
層体が形成できる。プレス圧は30〜1000kgf/
cmが好ましい。プレス圧が30kgf/cm以下
だと誘電体層の密着が充分でなく、1000kgf/c
以上だと生産性に劣るからである。
(D) A laminating step of arranging the first exposed surface of the dielectric layer so as to face the circuit forming surface of the printed wiring board on which the circuit is formed, and pressurizing and heating to integrate. The “first exposed surface” where the dielectric filler is exposed is arranged to face the circuit forming surface of the printed wiring board, and is integrated by pressing and heating using a press machine or the like to form a laminate having a dielectric layer. The body can form. Press pressure is 30-1000kgf /
cm 2 is preferred. If the pressing pressure is 30 kgf / cm 2 or less, the adhesion of the dielectric layer is not sufficient, and the pressure is 1000 kgf / c.
and m 2 or more is because poor productivity.

【0040】(e)上記支持体を除去する工程を有する
こと。上記支持体は基本的には剥離除去する方法が用い
られる。剥離は機械装置を用いてフィルム状体や板状体
からなる支持体を基板端部より捲り取る等の方法が適用
できる。また、支持体の材質を選択することで、皮膜層
の除去法として前述した乾式或いは湿式の除去方法を用
いて支持体の除去を行うことも可能である。
(E) A step of removing the support is provided. Basically, a method of peeling and removing the support is used. For peeling, a method such as winding up a support made of a film or a plate from a substrate end using a mechanical device can be applied. Further, by selecting the material of the support, it is possible to remove the support using the above-mentioned dry or wet removal method as the method of removing the coating layer.

【0041】(f)上記誘電体層の表面近傍に形成され
た上記誘電体フィラーを含まないか、上記誘電体フィラ
ーの含有量がその厚み方向中心部における含有量より少
ない皮膜層を除去して、上記誘電体フィラーの少なくと
も一部を露出させる第2露出面形成工程を有すること。
第1露出面形成工程と同様に、皮膜層を事前に除去して
誘電体フィラーを露出させてから導体層を形成すること
で誘電体層の誘電率を飛躍的に上昇することができる。
皮膜層の除去方法としては、前述した乾式或いは湿式の
除去方法を用いて支持体の除去を行うことができる。
(F) A film layer containing no dielectric filler formed near the surface of the dielectric layer or having a content of the dielectric filler smaller than that at the center in the thickness direction is removed. And a second exposed surface forming step of exposing at least a part of the dielectric filler.
Similarly to the first exposed surface forming step, the dielectric constant of the dielectric layer can be dramatically increased by forming the conductor layer after removing the coating layer in advance to expose the dielectric filler.
As the method for removing the coating layer, the support can be removed using the above-mentioned dry or wet removal method.

【0042】(g)上記誘電体層の第2露出面上に金属
層を形成する金属層形成工程を有すること。第2露出面
上には、無電解メッキ法、電解メッキ法あるいはそれら
の組み合わせ等の公知の金属層形成方法を用いて回路形
成できる。第2露出面上には、レーザー加工機を用いて
いわゆるレーザービアを形成した後に、上記の回路形成
を行ってもよい。レーザー加工機としては、赤外線レー
ザー、紫外線レーザー、エキシマレーザ等の公知のもの
を用いることができる。
(G) forming a metal layer on the second exposed surface of the dielectric layer; A circuit can be formed on the second exposed surface by using a known metal layer forming method such as an electroless plating method, an electrolytic plating method, or a combination thereof. The circuit may be formed on a second exposed surface after forming a so-called laser via using a laser processing machine. As the laser beam machine, known laser machines such as an infrared laser, an ultraviolet laser, and an excimer laser can be used.

【0043】請求項4の発明は、誘電体フィラーと熱硬
化性樹脂とを含む誘電体樹脂からなる誘電体層を少なく
とも1層有する多層プリント配線板の製造方法であっ
て、少なくとも(a)〜(d)、(h)、(g)の工程
を有するプリント配線板の製造方法を要旨とする。尚、
(a)〜(d)、(g)の工程は、請求項3の発明と同
様であるため、以下の説明では省略する。
According to a fourth aspect of the present invention, there is provided a method for producing a multilayer printed wiring board having at least one dielectric layer made of a dielectric resin containing a dielectric filler and a thermosetting resin, wherein at least (a) The gist is a method for manufacturing a printed wiring board having the steps (d), (h), and (g). still,
The steps (a) to (d) and (g) are the same as in the third aspect of the present invention, and will not be described below.

【0044】(h)上記支持体及び支持体下の誘電体層
の表面近傍に形成された皮膜層とを連続的に除去して、
上記誘電体フィラーの少なくとも一部を露出させる第2
露出面形成工程を有すること。本発明は、請求項1の発
明で独立して行っていた(e)及び(f)の工程を、以
下の(h)の工程として連続的に行うことを特徴とす
る。支持体及び皮膜層の除去方法としては、ベルドサン
ダー等を用いた研磨やサンドブラスト等を用いる方法
や、過マンガン酸カリウム、クロム酸等の薬液やプラズ
マエッチング、RIE(リアクティブ イオン エッチ
ング)等を用いた方法を用いることができる。上記の種
々の除去方法に合わせて用いる支持体の材料を選択すれ
ば、支持体の除去と皮膜層の除去を効率よく連続的に行
うことが可能である。
(H) continuously removing the support and the coating layer formed near the surface of the dielectric layer under the support,
Second exposing at least a part of the dielectric filler
Having an exposed surface forming step. The present invention is characterized in that the steps (e) and (f), which were performed independently in the invention of claim 1, are continuously performed as the following step (h). As a method for removing the support and the film layer, a method using polishing or sandblasting using a bell sander or the like, a chemical solution such as potassium permanganate or chromic acid, plasma etching, RIE (reactive ion etching), or the like is used. Can be used. If the material of the support to be used is selected in accordance with the above-described various removal methods, it is possible to efficiently and continuously remove the support and the coating layer.

【0045】樹脂層の吸湿を予防するためには、ベルト
サンダー、サンドブラスト、プラズマエッチング、RI
E(リアクティブ イオン エッチング)等のいわゆる
乾式除去法を用いることが好ましい。乾式除去法を用い
ることで、耐マイグレーション等の信頼性に優れたプリ
ント配線板が得られる。コスト低減のためには、過マン
ガン酸カリウム、クロム酸等の薬液を用いるいわゆる湿
式除去法を用いることが好ましい。湿式除去法は製造ラ
インの自動化や量産性に優れるため、プリント配線板の
製造コストを効果的に低減可能である。
To prevent the resin layer from absorbing moisture, a belt sander, sand blast, plasma etching, RI
It is preferable to use a so-called dry removal method such as E (reactive ion etching). By using the dry removal method, a printed wiring board having excellent reliability such as migration resistance can be obtained. In order to reduce costs, it is preferable to use a so-called wet removal method using a chemical such as potassium permanganate or chromic acid. Since the wet removal method is excellent in automation of a production line and excellent in mass productivity, the production cost of a printed wiring board can be effectively reduced.

【0046】[0046]

【実施例】以下に本発明の実施例を示すが、本発明のプ
リント配線板は以下の実施例に示す具体的な構成にのみ
限定されるものではない。
EXAMPLES Examples of the present invention will be shown below, but the printed wiring board of the present invention is not limited to the specific structures shown in the following examples.

【0047】(実施例1)実施例1は、評価用サンプル
による例を示す。 (1)誘電体樹脂の作製 誘電体フィラーと熱硬化性樹脂と導電性フィラーを表1
に示す混合比で混合し、3本ロールミルにて混練を行
い、高誘電率複合材料を作製する。用いる樹脂及びフィ
ラーの詳細を以下に示す。表1中の樹脂A及びBの詳細
は以下のようである。 樹脂A; エポキシ樹脂(油化シェル製 E−807)95重量部 イミダゾール系硬化剤(四国化成 2E4MZ−CN)
5重量部 樹脂B; エポキシ樹脂(油化シェル製 エピコート828)95
重量部 イミダゾール系硬化剤(四国化成 2E4MZ−CN)
5重量部
Example 1 Example 1 shows an example using an evaluation sample. (1) Preparation of dielectric resin Dielectric filler, thermosetting resin and conductive filler are shown in Table 1.
And then kneading with a three-roll mill to produce a high dielectric constant composite material. The details of the resin and filler used are shown below. Details of the resins A and B in Table 1 are as follows. Resin A: 95 parts by weight of epoxy resin (E-807 manufactured by Yuka Shell) Imidazole-based curing agent (Shikoku Chemicals 2E4MZ-CN)
5 parts by weight Resin B; Epoxy resin (Epicoat 828 manufactured by Yuka Shell) 95
Parts by weight imidazole-based curing agent (Shikoku Chemicals 2E4MZ-CN)
5 parts by weight

【0048】誘電体フィラーはBaTiO3(共立窯業
原料製 平均粒径23μm)を用いる。また、導電性フ
ィラーC及びDの詳細を以下に示す。 導電性フィラーC;銅粉末(福田金属製、平均粒径8μ
m) 導電性フィラーD;カーボンブラック(東海カーボン
製、平均粒径0.038μm)
As the dielectric filler, BaTiO 3 (manufactured by Kyoritsu Ceramics Co., Ltd., average particle size: 23 μm) is used. The details of the conductive fillers C and D are shown below. Conductive filler C; copper powder (made by Fukuda Metal, average particle size 8μ)
m) Conductive filler D; carbon black (Tokai Carbon, average particle size 0.038 μm)

【0049】(2)誘電率測定用サンプルの作製 表面をシリコンコートしたPETフィルム上に表1に示
す各誘電体樹脂をスクリーン印刷法を用いて塗布する。
次いで、80℃×1.5時間の条件で半硬化させる。そ
の後誘電体層上の皮膜層をベルトサンダーを用いて除去
して誘電体フィラーの露出した第1露出面を形成する。
また、別のサンプルでは、皮膜層をサンドブラスト、プ
ラズマエッチング、過マンガン酸カリウム溶液を用いて
除去して誘電体フィラーの露出した第1露出面を形成す
る。
(2) Preparation of Sample for Measuring Dielectric Constant Each dielectric resin shown in Table 1 is applied on a PET film having a surface coated with silicon by using a screen printing method.
Next, semi-curing is performed at 80 ° C. × 1.5 hours. Thereafter, the coating layer on the dielectric layer is removed using a belt sander to form a first exposed surface where the dielectric filler is exposed.
In another sample, the film layer is removed by sandblasting, plasma etching, or a potassium permanganate solution to form a first exposed surface where the dielectric filler is exposed.

【0050】次いで第1露出面上に厚み0.8mmの銅
基板を配置し、真空中30kg/cm2の圧力で積層し
て1次積層体を得る。1次積層体からPETフィルムを
剥離する。次いで誘電体層上の皮膜層をベルトサンダー
を用いて除去して誘電体フィラーの露出した第2露出面
を形成する。また、第1露出面をサンドブラストを用い
て形成した別のサンプルでは、皮膜層をサンドブラス
ト、プラズマエッチング、過マンガン酸カリウム溶液を
用いて除去して誘電体フィラーの露出した第2露出面を
形成する。第2露出面上に厚み0.8mmの銅基板を配
置し、真空中30kg/cm2の圧力で積層して150
℃×5時間の条件で加熱して誘電率測定用サンプルを得
る。また、比較例として、上記の皮膜層の除去のみを省
略したサンプルを同条件にて別途作製する。
Next, a copper substrate having a thickness of 0.8 mm is placed on the first exposed surface, and laminated at a pressure of 30 kg / cm 2 in vacuum to obtain a primary laminated body. The PET film is peeled off from the primary laminate. Next, the coating layer on the dielectric layer is removed using a belt sander to form a second exposed surface where the dielectric filler is exposed. In another sample in which the first exposed surface is formed using sandblasting, the coating layer is removed using sandblasting, plasma etching, and a potassium permanganate solution to form a second exposed surface where the dielectric filler is exposed. . A copper substrate having a thickness of 0.8 mm is placed on the second exposed surface, and is laminated under a pressure of 30 kg / cm 2 in a vacuum to form a copper substrate.
The sample is heated at a temperature of 5 ° C. × 5 hours to obtain a sample for dielectric constant measurement. In addition, as a comparative example, a sample in which only the removal of the film layer is omitted is separately manufactured under the same conditions.

【0051】(3)誘電率測定用サンプルの誘電率の測
定 上に(2)で作製した誘電率測定用サンプルの1MHz
における誘電率をインピーダンスアナライザ(ヒューレ
ットパッカード製、HP4194A)を用いて、JIS
K 6911に準じて測定する。結果を表1に示す。
(3) Measurement of dielectric constant of dielectric constant measurement sample 1 MHz of dielectric constant measurement sample prepared in (2) above
The dielectric constant in the JIS was measured using an impedance analyzer (HP4194A, manufactured by Hewlett-Packard).
It is measured according to K 6911. Table 1 shows the results.

【0052】[0052]

【表1】 [Table 1]

【0053】表の結果より、本発明の製造方法を用いて
作製した実施例の誘電率は、いずれも60以上と良好で
あることがわかる。一方、皮膜層を除去しない従来の方
法で作製した比較例の誘電率は、いずれも60未満であ
ることがわかる。
From the results in the table, it can be seen that the dielectric constants of the examples manufactured by using the manufacturing method of the present invention are as good as 60 or more. On the other hand, it can be seen that the dielectric constant of each of the comparative examples manufactured by the conventional method without removing the coating layer is less than 60.

【0054】(実施例2)実施例2は、いわゆるコア基
板中に誘電体層を内蔵したプリント配線板の製造方法で
ある。まず図1に示すように、表面をシリコンコートし
たPETフィルム1上に表1に示す各誘電体樹脂2をス
クリーン印刷法を用いて塗布する。次いで、80℃×
1.5時間の条件で半硬化させる。その後誘電体層2上
の皮膜層をベルトサンダーを用いて除去して誘電体フィ
ラーの露出した第1露出面を形成する(図示せず。)。
(Embodiment 2) Embodiment 2 is a method for manufacturing a printed wiring board in which a dielectric layer is built in a so-called core substrate. First, as shown in FIG. 1, each dielectric resin 2 shown in Table 1 is applied on a PET film 1 whose surface is coated with silicon by using a screen printing method. Next, 80 ° C x
Semi-cured for 1.5 hours. Thereafter, the coating layer on the dielectric layer 2 is removed using a belt sander to form a first exposed surface where the dielectric filler is exposed (not shown).

【0055】次に図4に示すように、銅張りのBT(ビ
スマレイミド−トリアジン)−ガラスクロス複合材料か
らなる絶縁基板4上にサブトラクティブ法を用いて電極
7を設ける。これを絶縁基板Aとする。次いで図5に示
すように、上記絶縁基板Aの電極形成面と上記誘電体層
の第1露出面とを対向するように配置し、真空中30k
g/cm2の圧力で積層して1次積層体Bを得る(図
6)。
Next, as shown in FIG. 4, an electrode 7 is provided on an insulating substrate 4 made of a copper-clad BT (bismaleimide-triazine) -glass cloth composite material by a subtractive method. This is referred to as an insulating substrate A. Next, as shown in FIG. 5, the electrode forming surface of the insulating substrate A and the first exposed surface of the dielectric layer are arranged to face each other,
The primary laminated body B is obtained by laminating under a pressure of g / cm 2 (FIG. 6).

【0056】図7に示すように、1次積層体Bから支持
体1を剥離する。次いで誘電体層2上の皮膜層をベルト
サンダーを用いて除去して誘電体フィラーの露出した第
2露出面を形成する(図示せず。)。
As shown in FIG. 7, the support 1 is separated from the primary laminate B. Next, the coating layer on the dielectric layer 2 is removed using a belt sander to form a second exposed surface where the dielectric filler is exposed (not shown).

【0057】次に図8に示すように、銅張りのBT(ビ
スマレイミド−トリアジン)−ガラスクロス複合材料か
らなる絶縁基板3上にサブトラクティブ法を用いて電極
6を設けた絶縁基板Cの電極形成面と上記1次積層体の
第2露出面とを対向するように配置する。真空中30k
g/cm2の圧力で積層して150℃×5時間の条件で
加熱して2次積層体Dを得る(図9)。誘電体層2を電
極6及び電極7で挟んだ部分が内層キャパシタを構成す
る。
Next, as shown in FIG. 8, an electrode of an insulating substrate C in which an electrode 6 is provided by a subtractive method on an insulating substrate 3 made of a copper-clad BT (bismaleimide-triazine) -glass cloth composite material. The forming surface and the second exposed surface of the primary laminate are arranged to face each other. 30k in vacuum
The layers are laminated at a pressure of g / cm 2 and heated under the condition of 150 ° C. × 5 hours to obtain a secondary laminate D (FIG. 9). The portion of the dielectric layer 2 sandwiched between the electrodes 6 and 7 constitutes an inner layer capacitor.

【0058】図10に示すように、YAGレーザーを用
いて2次積層体Dに直径300μmのスルーホール8を
形成する。次いで2次積層体Dを触媒活性液に浸漬した
後、全面に無電解銅メッキを施す。ついで電解銅メッキ
を施して2次積層体Dの表裏面の電気的導通を取る。2
次積層体Dの表裏面にメッキレジスト層を形成し、フォ
トリソグラフィにより配線パターンを露光・現像する。
回路として不要な部分の銅メッキ層をエッチング除去し
た後、メッキレジスト層を剥離して、誘電体層2を内蔵
したコア基板Eを得る(図11)。
As shown in FIG. 10, through holes 8 having a diameter of 300 μm are formed in the secondary laminate D using a YAG laser. Next, after the secondary laminate D is immersed in the catalytically active liquid, the entire surface is subjected to electroless copper plating. Subsequently, electrolytic copper plating is performed to establish electrical continuity between the front and back surfaces of the secondary laminate D. 2
Next, a plating resist layer is formed on the front and back surfaces of the laminate D, and the wiring pattern is exposed and developed by photolithography.
After etching and removing the copper plating layer in unnecessary portions as a circuit, the plating resist layer is peeled off to obtain a core substrate E having the dielectric layer 2 built therein (FIG. 11).

【0059】(実施例3)実施例3は、誘電体層をいわ
ゆるビルドアップ層として内蔵したプリント配線板の製
造方法を示す。まず、図12に示すような回路形成した
絶縁基板11を容易する。絶縁基板11はBT(ビスマ
レイミド−トリアジン)−ガラスクロス複合材料からな
る。スルーホール内には銅メッキによるスルーホール導
体12が形成されている。更にスルーホール内にはエポ
キシ樹脂にシリカフィラーを添加した穴埋め材13が充
填硬化されている。絶縁基板11の表面には、電極14
が形成されている。
(Embodiment 3) Embodiment 3 shows a method of manufacturing a printed wiring board in which a dielectric layer is incorporated as a so-called build-up layer. First, the insulating substrate 11 on which a circuit is formed as shown in FIG. The insulating substrate 11 is made of a BT (bismaleimide-triazine) -glass cloth composite material. A through-hole conductor 12 is formed in the through-hole by copper plating. Further, the through-hole is filled and hardened with a filling material 13 obtained by adding a silica filler to an epoxy resin. An electrode 14 is provided on the surface of the insulating substrate 11.
Are formed.

【0060】図13に示すように、上記絶縁基板11の
電極14を形成した面と支持体1上に形成された誘電体
層2の第1露出面とを対向するように配置する。次い
で、真空中30kg/cm2の圧力で積層して150℃
×5時間の条件で加熱して積層体を得る(図14)。
As shown in FIG. 13, the surface of the insulating substrate 11 on which the electrodes 14 are formed and the first exposed surface of the dielectric layer 2 formed on the support 1 are arranged so as to face each other. Then, the layers are laminated in a vacuum at a pressure of 30 kg / cm 2 and heated at 150
Heating is performed under conditions of × 5 hours to obtain a laminate (FIG. 14).

【0061】図15に示すように、積層体から支持体1
を剥離する。次いで誘電体層2上の皮膜層をベルトサン
ダーを用いて除去して誘電体フィラーの露出した第2露
出面を形成する(図示せず。)。
As shown in FIG. 15, the support 1
Is peeled off. Next, the coating layer on the dielectric layer 2 is removed using a belt sander to form a second exposed surface where the dielectric filler is exposed (not shown).

【0062】図16に示すように、YAGレーザーを用
いて第2露出面上に直径200μmのビアホール15を
形成する。次いで積層体を触媒活性液に浸漬した後、全
面に無電解銅メッキを施す。ついで無電解銅メッキを施
した誘電体層上にメッキレジスト層を形成し、フォトリ
ソグラフィにより配線パターンを露光・現像する。メッ
キレジストに形成した配線用開口部に電解銅メッキを施
して回路を形成する。メッキレジスト層を剥離後、回路
として不要な部分の無電解銅メッキ層をエッチング除去
して、誘電体層2を内蔵したビルドアップ基板を得る
(図17)。誘電体層2を保護するために、最表面には
絶縁保護層18を形成する(図18)。
As shown in FIG. 16, a via hole 15 having a diameter of 200 μm is formed on the second exposed surface by using a YAG laser. Next, after the laminate is immersed in a catalytically active solution, electroless copper plating is performed on the entire surface. Next, a plating resist layer is formed on the dielectric layer on which the electroless copper plating has been performed, and the wiring pattern is exposed and developed by photolithography. A circuit is formed by applying electrolytic copper plating to the wiring opening formed in the plating resist. After peeling off the plating resist layer, an unnecessary portion of the electroless copper plating layer as a circuit is removed by etching to obtain a build-up substrate having the dielectric layer 2 built therein (FIG. 17). An insulating protective layer 18 is formed on the outermost surface to protect the dielectric layer 2 (FIG. 18).

【0063】[0063]

【発明の効果】本発明によれば、樹脂と高誘電率フィラ
ーとを少なくとも含む複合材料系を用いて内層キャパシ
タを形成した場合において、十分な誘電率(30以上、
望ましくは60以上、更に望ましくは100以上)を発
現可能な高誘電率複合材料を用いた内層キャパシタを有
するプリント配線板及びその製造方法を提供できる。
According to the present invention, when an inner layer capacitor is formed using a composite material containing at least a resin and a high dielectric constant filler, a sufficient dielectric constant (30 or more,
It is possible to provide a printed wiring board having an inner layer capacitor using a high dielectric constant composite material capable of expressing 60 or more, more preferably 100 or more) and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプリント配線板の製造方法の一例を示
す説明図。
FIG. 1 is an explanatory view showing one example of a method for manufacturing a printed wiring board of the present invention.

【図2】従来のプリント配線板の製造方法の一例を示す
説明図。
FIG. 2 is an explanatory view showing an example of a conventional method for manufacturing a printed wiring board.

【図3】本発明のプリント配線板の製造方法の一例を示
す説明図。
FIG. 3 is an explanatory view showing one example of a method for manufacturing a printed wiring board of the present invention.

【図4】請求項3に記載のプリント配線板の製造方法の
一例を示す説明図。
FIG. 4 is an explanatory view showing an example of the method for manufacturing a printed wiring board according to claim 3;

【図5】請求項3に記載のプリント配線板の製造方法の
一例を示す説明図。
FIG. 5 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 3;

【図6】請求項3に記載のプリント配線板の製造方法の
一例を示す説明図。
FIG. 6 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 3;

【図7】請求項3に記載のプリント配線板の製造方法の
一例を示す説明図。
FIG. 7 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 3;

【図8】請求項3に記載のプリント配線板の製造方法の
一例を示す説明図。
FIG. 8 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 3;

【図9】請求項3に記載のプリント配線板の製造方法の
一例を示す説明図。
FIG. 9 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 3;

【図10】請求項3に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 10 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 3;

【図11】請求項3に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 11 is an explanatory view showing an example of the method of manufacturing the printed wiring board according to claim 3;

【図12】請求項4に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 12 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 4;

【図13】請求項4に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 13 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 4;

【図14】請求項4に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 14 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 4;

【図15】請求項4に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 15 is an explanatory view showing an example of the method of manufacturing the printed wiring board according to claim 4;

【図16】請求項4に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 16 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 4;

【図17】請求項4に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 17 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 4;

【図18】請求項4に記載のプリント配線板の製造方法
の一例を示す説明図。
FIG. 18 is an explanatory view showing an example of the method for manufacturing the printed wiring board according to claim 4;

【符号の説明】[Explanation of symbols]

1 支持体 2 誘電体層 2a 皮膜層 3 絶縁基板 4 絶縁基板 5 銅メッキ層 6 電極 7 電極 8 スルーホール 9 誘電体層の表面近傍 9a 誘電体層の表面近傍の断面図(皮膜層除去前) 9b 誘電体層の表面近傍の断面図(皮膜層除去後) 10 誘電体フィラー 10a 誘電体フィラーの露出部 Reference Signs List 1 support 2 dielectric layer 2a coating layer 3 insulating substrate 4 insulating substrate 5 copper plating layer 6 electrode 7 electrode 8 through hole 9 near surface of dielectric layer 9a cross-sectional view near surface of dielectric layer (before film layer is removed) 9b Cross-sectional view near surface of dielectric layer (after removal of coating layer) 10 Dielectric filler 10a Exposed portion of dielectric filler

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥山 雅彦 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E346 AA13 AA42 CC08 CC21 CC32 DD03 DD07 DD23 DD24 DD44 FF07 FF13 FF14 GG09 GG15 GG17 GG18 GG22 GG28 HH01 HH31  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masahiko Okuyama 14-18 Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi F-term in Japan Special Ceramics Co., Ltd. 5E346 AA13 AA42 CC08 CC21 CC32 DD03 DD07 DD23 DD24 DD44 FF07 FF13 FF14 GG09 GG15 GG17 GG18 GG22 GG28 HH01 HH31

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも誘電体フィラーと樹脂とを含
む誘電体層と、これを挟んで対向する電極層とから構成
されるコンデンサ層を有する多層プリント配線板であっ
て、 上記誘電体層の最表面に誘電体フィラーの少なくとも一
部が露出しており、その露出部の少なくとも一部が樹脂
分を実質的に介在させることなく上記電極層と接触して
いることを特徴とする多層プリント配線板。
1. A multilayer printed wiring board having a capacitor layer composed of a dielectric layer containing at least a dielectric filler and a resin and electrode layers facing each other with the dielectric layer interposed therebetween. A multilayer printed wiring board, wherein at least a part of the dielectric filler is exposed on the surface, and at least a part of the exposed part is in contact with the electrode layer without substantially interposing a resin component. .
【請求項2】 少なくとも誘電体フィラーと樹脂とを含
む誘電体樹脂からなる誘電体層を1層以上有する多層プ
リント配線板の製造方法であって、少なくとも以下の
(a)〜(g)の工程を有することを特徴とする請求項
1に記載のプリント配線板の製造方法。 (a)上記誘電体樹脂をシート状の誘電体層に加工する
工程。 (b)支持体と上記誘電体層とを張り合わせる工程。 (c)上記誘電体層の表面近傍に形成された上記誘電体
フィラーを含まないか、上記誘電体フィラーの含有量が
その厚み方向中心部における含有量より少ない皮膜層を
除去して、上記誘電体フィラーの少なくとも一部を露出
させる第1露出面形成工程。 (d)上記誘電体層の第1露出面を、回路形成したプリ
ント配線板の回路形成面に対向させて配置し、加圧加熱
して一体化する積層工程。 (e)上記支持体を除去する工程。 (f)上記誘電体層の表面近傍に形成された上記誘電体
フィラーを含まないか、上記誘電体フィラーの含有量が
その厚み方向中心部における含有量より少ない皮膜層を
除去して、上記誘電体フィラーの少なくとも一部を露出
させる第2露出面形成工程。 (g)上記誘電体層の第2露出面上に金属層を形成する
金属層形成工程。
2. A method of manufacturing a multilayer printed wiring board having at least one dielectric layer made of a dielectric resin containing at least a dielectric filler and a resin, comprising at least the following steps (a) to (g): The method for manufacturing a printed wiring board according to claim 1, comprising: (A) a step of processing the dielectric resin into a sheet-like dielectric layer; (B) a step of bonding the support and the dielectric layer. (C) removing the coating layer which does not contain the dielectric filler formed near the surface of the dielectric layer or whose content of the dielectric filler is smaller than the content at the center in the thickness direction of the dielectric layer; A first exposed surface forming step of exposing at least a part of the body filler. (D) a laminating step in which the first exposed surface of the dielectric layer is disposed so as to face the circuit-formed surface of the printed wiring board on which the circuit is formed, and is integrated by pressurizing and heating. (E) removing the support. (F) removing the coating layer containing no dielectric filler formed in the vicinity of the surface of the dielectric layer or having a content of the dielectric filler smaller than the content at the center in the thickness direction of the dielectric layer; A second exposed surface forming step of exposing at least a part of the body filler. (G) forming a metal layer on the second exposed surface of the dielectric layer;
【請求項3】 少なくとも誘電体フィラーと熱硬化性樹
脂とを含む誘電体樹脂からなる誘電体層を1層以上有す
る多層プリント配線板の製造方法であって、少なくとも
以下の(a)〜(g)の工程を有することを特徴とする
請求項1に記載のプリント配線板の製造方法。 (a)支持体上に上記誘電体樹脂を塗布する工程。 (b)上記誘電体樹脂を支持体とともに半硬化して、B
ステージ状にする工程。 (c)上記Bステージ状の誘電体層の表面近傍に形成さ
れた上記誘電体フィラーを含まないか、上記誘電体フィ
ラーの含有量がその厚み方向中心部における含有量より
少ない皮膜層を除去して、上記誘電体フィラーの少なく
とも一部を露出させる第1露出面形成工程。 (d)上記誘電体層の第1露出面を、回路形成したプリ
ント配線板の回路形成面に対向させて配置し、加圧加熱
して一体化する積層工程。 (e)上記支持体を除去する工程。 (f)上記誘電体層の表面近傍に形成された上記誘電体
フィラーを含まないか、上記誘電体フィラーの含有量が
その厚み方向中心部における含有量より少ない皮膜層を
除去して、上記誘電体フィラーの少なくとも一部を露出
させる第2露出面形成工程。 (g)上記誘電体層の第2露出面上に金属層を形成する
金属層形成工程。
3. A method for manufacturing a multilayer printed wiring board having at least one dielectric layer made of a dielectric resin containing at least a dielectric filler and a thermosetting resin, wherein at least the following (a) to (g) are provided. 2. The method for manufacturing a printed wiring board according to claim 1, further comprising: (A) a step of applying the dielectric resin on a support; (B) semi-curing the dielectric resin together with the support,
The process of forming a stage. (C) removing the coating layer which does not contain the dielectric filler formed near the surface of the B-staged dielectric layer or whose content of the dielectric filler is smaller than the content at the center in the thickness direction; Forming a first exposed surface for exposing at least a part of the dielectric filler. (D) a laminating step in which the first exposed surface of the dielectric layer is disposed so as to face the circuit-formed surface of the printed wiring board on which the circuit is formed, and is integrated by pressurizing and heating. (E) removing the support. (F) removing the coating layer containing no dielectric filler formed in the vicinity of the surface of the dielectric layer or having a content of the dielectric filler smaller than the content at the center in the thickness direction of the dielectric layer; A second exposed surface forming step of exposing at least a part of the body filler. (G) forming a metal layer on the second exposed surface of the dielectric layer;
【請求項4】 誘電体フィラーと熱硬化性樹脂とを含む
誘電体樹脂からなる誘電体層を1層以上有する多層プリ
ント配線板の製造方法であって、少なくとも以下の
(a)〜(g)の工程を有することを特徴とする請求項
1に記載のプリント配線板の製造方法。 (a)支持体上に上記誘電体樹脂を塗布する工程。 (b)上記誘電体樹脂を支持体とともに半硬化して、B
ステージ状にする工程。 (c)上記Bステージ状の誘電体層の表面近傍に形成さ
れた上記誘電体フィラーを含まないか、上記誘電体フィ
ラーの含有量がその厚み方向中心部における含有量より
少ない皮膜層を除去して、上記誘電体フィラーの少なく
とも一部を露出させる第1露出面形成工程。 (d)上記誘電体層の第1露出面を、回路形成したプリ
ント配線板の回路形成面に対向させて配置し、加圧加熱
して一体化する積層工程。 (h)上記支持体及び支持体下の誘電体層の表面近傍に
形成された皮膜層とを連続的に除去して、上記誘電体フ
ィラーの少なくとも一部を露出させる第2露出面形成工
程。 (g)上記誘電体層の第2露出面上に金属層を形成する
金属層形成工程。
4. A method for producing a multilayer printed wiring board having at least one dielectric layer made of a dielectric resin containing a dielectric filler and a thermosetting resin, comprising at least the following (a) to (g): 2. The method for manufacturing a printed wiring board according to claim 1, further comprising: (A) a step of applying the dielectric resin on a support; (B) semi-curing the dielectric resin together with the support,
The process of forming a stage. (C) removing the coating layer which does not contain the dielectric filler formed near the surface of the B-staged dielectric layer or whose content of the dielectric filler is smaller than the content at the center in the thickness direction; Forming a first exposed surface for exposing at least a part of the dielectric filler. (D) a laminating step in which the first exposed surface of the dielectric layer is disposed so as to face the circuit-formed surface of the printed wiring board on which the circuit is formed, and is integrated by pressurizing and heating. (H) a second exposed surface forming step of continuously removing the support and the coating layer formed near the surface of the dielectric layer under the support to expose at least a part of the dielectric filler. (G) forming a metal layer on the second exposed surface of the dielectric layer;
JP11078800A 1999-03-24 1999-03-24 Multilayer printed interconnection board and manufacture thereof Pending JP2000277922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11078800A JP2000277922A (en) 1999-03-24 1999-03-24 Multilayer printed interconnection board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11078800A JP2000277922A (en) 1999-03-24 1999-03-24 Multilayer printed interconnection board and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000277922A true JP2000277922A (en) 2000-10-06

Family

ID=13671947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11078800A Pending JP2000277922A (en) 1999-03-24 1999-03-24 Multilayer printed interconnection board and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000277922A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818469B2 (en) 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP2005310983A (en) * 2004-04-20 2005-11-04 Dt Circuit Technology Co Ltd Wiring board with built-in capacitor and its manufacturing method
JP2005322677A (en) * 2004-05-06 2005-11-17 Dt Circuit Technology Co Ltd Wiring board with built-in capacitor and its manufacturing method
JP2007123940A (en) * 2003-06-27 2007-05-17 Tdk Corp Substrate in which capacitor is built and method of manufacturing same
US7239013B2 (en) 2002-07-18 2007-07-03 Hitachi Chemical Co., Ltd. Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818469B2 (en) 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
US7239013B2 (en) 2002-07-18 2007-07-03 Hitachi Chemical Co., Ltd. Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
US7592250B2 (en) 2002-07-18 2009-09-22 Hitachi Chemical Company, Ltd. Multilayer wiring board, manufacturing method thereof, semiconductor device, and wireless electronic device
JP2007123940A (en) * 2003-06-27 2007-05-17 Tdk Corp Substrate in which capacitor is built and method of manufacturing same
JP2005310983A (en) * 2004-04-20 2005-11-04 Dt Circuit Technology Co Ltd Wiring board with built-in capacitor and its manufacturing method
JP4536413B2 (en) * 2004-04-20 2010-09-01 大日本印刷株式会社 Capacitor built-in wiring board and method for manufacturing capacitor built-in wiring board
JP2005322677A (en) * 2004-05-06 2005-11-17 Dt Circuit Technology Co Ltd Wiring board with built-in capacitor and its manufacturing method
JP4588358B2 (en) * 2004-05-06 2010-12-01 大日本印刷株式会社 Manufacturing method of capacitor built-in wiring board

Similar Documents

Publication Publication Date Title
JP3051700B2 (en) Method of manufacturing multilayer wiring board with built-in element
JP3236818B2 (en) Method for manufacturing multilayer wiring board with built-in element
JPH11126978A (en) Multilayered wiring board
KR19990013967A (en) Wiring board and manufacturing method thereof
JP2004007006A (en) Multilayer wiring board
JP3037662B2 (en) Multilayer wiring board and method of manufacturing the same
JP3085658B2 (en) Wiring board and manufacturing method thereof
JP2000277922A (en) Multilayer printed interconnection board and manufacture thereof
JP2002198658A (en) Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
JP2005119264A (en) Metallic foil with resin film, wiring substrate and its manufacturing method
KR100699377B1 (en) Electronic part manufacturing method
JP3820668B2 (en) Metal base substrate and manufacturing method thereof
JPH0823165A (en) Manufacture of metal cored wiring board using copper foil with insulating bonding agent
JP3236812B2 (en) Multilayer wiring board
JP2002204043A (en) Circuit board and its manufacturing method
JP3238901B2 (en) Multilayer printed wiring board and method of manufacturing the same
JPH1117295A (en) Manufacture of prepreg for circuit board and prepreg for circuit board and manufacture of circuit board using the same device
JP2002198629A (en) Wiring substrate and its manufacturing method
JPH10335834A (en) Multilayered wiring board
JP2002290036A (en) Method of manufacturing wiring board
JP2002232137A (en) Manufacturing method of multilayer wiring board
JP2003017854A (en) Multilayer interconnection board and manufacturing method therefor
JP4570225B2 (en) Film with metal foil and method for producing multilayer wiring board using the same
JP2003017861A (en) Multilayer interconnection board and manufacturing method therefor