JP2002198658A - Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same - Google Patents

Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same

Info

Publication number
JP2002198658A
JP2002198658A JP2000396295A JP2000396295A JP2002198658A JP 2002198658 A JP2002198658 A JP 2002198658A JP 2000396295 A JP2000396295 A JP 2000396295A JP 2000396295 A JP2000396295 A JP 2000396295A JP 2002198658 A JP2002198658 A JP 2002198658A
Authority
JP
Japan
Prior art keywords
prepreg
thermosetting resin
wiring
woven fabric
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000396295A
Other languages
Japanese (ja)
Inventor
Akiya Fujisaki
昭哉 藤崎
Koyo Hiramatsu
幸洋 平松
Takahiro Matsuoka
孝浩 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000396295A priority Critical patent/JP2002198658A/en
Publication of JP2002198658A publication Critical patent/JP2002198658A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate such a problem that when transferring a fine conductor layer such as a metal foil on the surface of a prepreg formed of glass woven fabric and organic resin, a wiring pattern deforms, generating short circuits, or vias are discontinued, generating conduction defects. SOLUTION: Rigid plates are laminated on both faces of a sheet body which is glass woven fabric impregnated with thermosetting resin, and then the sheet body is heat-treated at 40-220 deg.C while being pressureized at 200 MPa or above, to be turned fine in texture. Then, a porous layer containing thermosetting resin is formed at least on one face of the fine sheet to obtain a prepreg which comprises the fine layer (a) which is formed of the glass woven fabric (x) impregnated with the thermosetting resin (y) and which has a porosity of 5% or above, and the porous layer (b) which contains thermosetting resin and has a porosity of 10 to 50% and is formed on one face of the fine layer (a) in the thickness of 1-30 μm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板を作製す
るための配線基板用絶縁基板を形成するのに適したプリ
プレグとその製造方法、およびそれを用いた半導体素子
収納用パッケージや多層配線基板などに適した配線基板
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a prepreg suitable for forming an insulating substrate for a wiring board for manufacturing a wiring board, a method for manufacturing the same, a package for housing a semiconductor element and a multilayer wiring board using the same. The present invention relates to a method for manufacturing a wiring board suitable for such applications.

【0002】[0002]

【従来技術】近年、電子機器は小型化が進んでいるが、
近年携帯情報端末の発達や、コンピューターを持ち運ん
で操作するいわゆるモバイルコンピューティングの普及
によってさらに小型、薄型且つ高精細の多層配線基板が
求められる傾向にある。
2. Description of the Related Art In recent years, electronic devices have been reduced in size.
In recent years, with the development of portable information terminals and the spread of so-called mobile computing in which a computer is carried and operated, there is a tendency that a smaller, thinner, and higher-definition multilayer wiring board is required.

【0003】また、通信機器に代表されるように、高速
動作が求められる電子機器が広く使用されるようになっ
てきた。高速動作が求められるということは、高い周波
数の信号に対し、正確なスイッチングが可能であるなど
多種な要求を含んでいる。そのような電子機器に対応す
るため、高速な動作に適した多層プリント配線板が求め
られている。
[0003] Further, electronic devices that require high-speed operation, such as communication devices, have been widely used. The requirement for high-speed operation includes various requirements such as accurate switching of high-frequency signals. In order to cope with such electronic devices, a multilayer printed wiring board suitable for high-speed operation is required.

【0004】高速な動作を行うためには、配線の長さを
短くし、電気信号の伝播に要する時間を短縮することが
必要である。配線の長さを短縮するために、配線の幅を
細くし、配線の間隙を小さくするという、小型、薄型且
つ高精細の多層配線基板が求められる傾向にある。この
ような微細高密度配線回路を有する配線基板は、従来法
のプリント基板では、コア基板に対し、コア基板を貫通
するビアホールを形成し、その内部にメッキ等を施して
層間の接続を行う場合が多く、ビアホールによって回路
設計が制限され高密度配線が難しかった。
In order to perform high-speed operation, it is necessary to reduce the length of wiring and shorten the time required for transmitting an electric signal. In order to reduce the length of the wiring, there is a tendency for a small, thin, and high-definition multilayer wiring substrate in which the width of the wiring is reduced and the gap between the wirings is reduced. A wiring board having such a fine high-density wiring circuit is a conventional printed circuit board in which a via hole is formed through a core substrate with respect to a core substrate, and plating and the like are applied to the inside of the via hole to perform interlayer connection. In many cases, circuit design was limited by via holes, and high-density wiring was difficult.

【0005】また、所定の基板表面に絶縁層と配線回路
層を交互にコーティング及びメッキ等、あるいはビアホ
ール形成等を施して多層化する所謂ビルドアップ法も開
発されているが、ビルドアップ法もビアホールの配置上
の制約があり、高密度配線化が難しかった。しかも、ビ
ルドアップ法による多層化においては、配線回路層をエ
ッチング法で形成したり、さらにはビアホール内面にメ
ッキ等の手法によって導体を被着させる等の工程を繰り
返し行った場合、絶縁層がエッチング液やメッキ液等に
浸漬されるが、配線の高密度化に伴い、積層数が増加す
ると、絶縁層がこれらの薬品に浸漬される回数が多くな
る結果、絶縁層自体が吸湿し変質してしまうという問題
があった。また、全体に工程が複雑なので高価な配線基
板とならざるを得ず、一般的な配線板には使用されてい
なかった。
Also, a so-called build-up method has been developed in which an insulating layer and a wiring circuit layer are alternately coated and plated on a predetermined substrate surface, or a via hole is formed to form a multilayer structure. Therefore, it was difficult to achieve high-density wiring. In addition, in the case of multi-layering by the build-up method, if a process such as forming a wiring circuit layer by an etching method or applying a conductor to the inner surface of a via hole by plating or the like is repeated, the insulating layer is etched. Although it is immersed in a solution or plating solution, as the number of layers increases with the increase in wiring density, the number of times that the insulating layer is immersed in these chemicals increases, and as a result, the insulating layer itself absorbs moisture and deteriorates. There was a problem that it would. Further, since the process is complicated as a whole, it has to be an expensive wiring board, and has not been used for a general wiring board.

【0006】一般的に、配線板のコア基板として用いら
れる絶縁材料には、有機樹脂に対してガラスクロスを使
用したプリプレグが主に使用されており、配線板の機械
的特性及び熱的特性を向上させている。
In general, a prepreg using glass cloth for an organic resin is mainly used as an insulating material used as a core substrate of a wiring board, and the mechanical and thermal characteristics of the wiring board are reduced. Have improved.

【0007】そのような高密度配線の要求に対応するた
め、セラミック多層配線基板の製造工程と同様な工程、
即ち、ビアホール導体および配線回路層が形成された複
数のプリプレグを積層する多層プリント配線板が特開平
10−27959号などによって提案されている。
In order to respond to such a demand for high-density wiring, a process similar to the manufacturing process of a ceramic multilayer wiring board,
That is, a multilayer printed wiring board in which a plurality of prepregs on which via-hole conductors and wiring circuit layers are formed is laminated has been proposed by Japanese Patent Application Laid-Open No. 10-27959.

【0008】この方法では、具体的には、プリプレグに
ビアホールを加工し金属粉末を充填してビアホール導体
を形成した後、予め表面に金属箔からなる配線回路層が
形成された転写シートから、前記配線回路層を転写して
配線回路層を形成して1層の配線シートを作成し、同様
にして作成した複数の配線シートを積層して一体化して
多層化するものである。
In this method, specifically, after forming a via hole in a prepreg and filling a metal powder to form a via hole conductor, the transfer sheet having a wiring circuit layer made of a metal foil formed on the surface thereof in advance is used to form the via hole conductor. The wiring circuit layer is transferred to form a wiring circuit layer to form a single-layer wiring sheet, and a plurality of wiring sheets created in the same manner are laminated and integrated to form a multilayer.

【0009】[0009]

【発明が解決しようとする課題】上記の特開平10−2
7959号によって提案される転写法では、プリプレグ
をエッチング液やメッキ液などの薬品に浸漬しないドラ
イプロセスで作製することができるために、プリプレグ
の劣化が無く、また熱と圧力により配線回路層をプリプ
レグ表面に埋設させるため平坦性に優れるなどの長所を
有する。
SUMMARY OF THE INVENTION The above-mentioned Japanese Patent Laid-Open No. 10-2 is disclosed.
In the transfer method proposed by No. 7959, the prepreg can be manufactured by a dry process that is not immersed in a chemical such as an etching solution or a plating solution, so that the prepreg is not deteriorated, and the prepreg is formed by heat and pressure. It has advantages such as excellent flatness because it is embedded in the surface.

【0010】しかしながら、ガラス織布と有機樹脂から
なるプリプレグに、緻密質な金属箔配線回路層を転写、
埋設させようとする場合、プリプレグのガラス織布の凹
凸に追従して樹脂が流れ、配線パターンが変形し、ひど
い場合には回路がショートしてしまう問題があった。
However, a dense metal foil wiring circuit layer is transferred to a prepreg made of a glass woven fabric and an organic resin.
In the case of embedding, there is a problem that the resin flows following the irregularities of the glass woven fabric of the prepreg, deforms the wiring pattern, and in severe cases, the circuit is short-circuited.

【0011】また、従来のプリプレグは、繊維体を数十
〜数百本束ねて織った織布に、熱硬化性の有機樹脂を含
浸した複合体からなるもので、配線パターンは問題なく
転写されたとしても、配線パターンの無い部分には十分
な圧力が加わらない為、ガラス織布の束内に十分な樹脂
が含浸されず、空隙となる。この空隙は、ビア−ビア間
のピッチが詰まった設計回路になると、電圧をかけた際
この空隙に沿ってビア内の金属紛がマイグレーションを
起こし、絶縁劣化につながる(CAF:Conduct
ive Anordic Filaments)が発生
していた。
A conventional prepreg is made of a composite material obtained by impregnating a thermosetting organic resin into a woven fabric obtained by bundling dozens to hundreds of fibrous bodies. The wiring pattern is transferred without any problem. Even if there is no sufficient pressure applied to the portion where there is no wiring pattern, a sufficient amount of resin is not impregnated in the glass woven fabric bundle, resulting in voids. When the gap becomes a design circuit in which the pitch between vias is narrowed, metal powder in the via migrates along the gap when a voltage is applied, leading to insulation deterioration (CAF: Conductor).
ave Anordic Filaments).

【0012】更に、ビア形成部にパターンを転写、硬化
した際、ガラス織布上下の樹脂層がながれ、ビアが変形
する。ひどい場合には、破断しオープン不良につながる
などの問題があった。
Further, when the pattern is transferred to the via forming portion and cured, the resin layers above and below the glass woven fabric flow, and the via is deformed. In the worst case, there were problems such as breakage leading to open failure.

【0013】従って、本発明は、上記従来の課題を解決
するもので、ガラス織布と有機樹脂からなるプリプレグ
の表面に金属箔などの緻密な導体層を転写させる場合に
おいても、配線パターンが変形して回路的ショートが発
生したり、ビアの断絶により導通不良が発生することの
ない、信頼性の高い配線基板を製造することのできるプ
リプレグを提供する、並びにかかるプリプレグを用いて
高信頼性の配線基板を歩留りよく製造するための配線基
板の製造方法を提供することを目的とする。
Accordingly, the present invention solves the above-mentioned conventional problems, and the wiring pattern is deformed even when a dense conductor layer such as a metal foil is transferred onto the surface of a prepreg made of a glass woven fabric and an organic resin. To provide a prepreg capable of manufacturing a highly reliable wiring board that does not cause a short circuit and does not cause a conduction failure due to disconnection of a via, and provides a highly reliable prepreg using such a prepreg. An object of the present invention is to provide a method of manufacturing a wiring board for manufacturing a wiring board with a high yield.

【0014】[0014]

【課題を解決するための手段】本発明者は、上記目的に
対して検討を重ねた結果、ガラス織布の近傍の樹脂と、
表面の樹脂の気孔率に差をつけることにより、配線パタ
ーンやビアを変形せずに形成でき、CAFの原因となる
ガラス織布中の空隙を防止できることを見出し、本発明
に至った。
Means for Solving the Problems As a result of repeated studies on the above object, the present inventor has found that a resin near a glass woven cloth and
The inventors have found that, by making the difference in the porosity of the resin on the surface, it is possible to form a wiring pattern and a via without deformation, and to prevent voids in the glass woven fabric that cause CAF, and have reached the present invention.

【0015】即ち、本発明のプリプレグは、ガラス織布
に熱硬化性樹脂が含浸された気孔率が5%以下の緻密質
層の少なくとも一方の表面側に、熱硬化性樹脂を含有す
る気孔率が10〜50%の多孔質層が設けられてなるこ
とを特徴とするものである。なお、前記多孔質層は、1
〜30μmの厚みで設けられてなることが望ましい。ま
た、かかる転写法によって金属箔からなる配線回路層を
形成するために用いられる。前記熱硬化性樹脂として
は、ポリフェニレンエーテルであることが望ましい。さ
らに、前記ガラス織布と前記熱硬化性樹脂との全体にお
ける体積比率が20:80〜80:20の割合からなる
ことが望ましい。
That is, the prepreg of the present invention has a porosity containing a thermosetting resin on at least one surface side of a dense layer having a thermosetting resin impregnated in a glass woven fabric and having a porosity of 5% or less. Is characterized in that a porous layer of 10 to 50% is provided. In addition, the said porous layer is 1
Desirably, the thickness is set to 30 μm. Further, it is used for forming a wiring circuit layer made of metal foil by such a transfer method. The thermosetting resin is desirably polyphenylene ether. Further, it is preferable that the volume ratio of the glass woven fabric and the thermosetting resin in the whole is in a ratio of 20:80 to 80:20.

【0016】また、かかるプリプレグの製造方法として
は、(a)ガラス織布に熱硬化性樹脂を含浸させたシー
ト体を作製する工程と、(b)前記シート体の両面に、
剛性板を積層し、200MPa以上の圧力を印加しなが
ら40〜220℃の温度で加熱処理して緻密化する工程
と、(c)該緻密化された前記シート体の少なくとも一
方の表面に、熱硬化性樹脂を含有する多孔質層を形成す
る工程とを具備することを特徴とする。
Further, as a method for producing such a prepreg, (a) a step of producing a sheet body in which a thermosetting resin is impregnated into a glass woven fabric; and (b) both sides of the sheet body,
A step of laminating a rigid plate and performing heat treatment at a temperature of 40 to 220 ° C. while applying a pressure of 200 MPa or more to densify; and (c) applying heat to at least one surface of the densified sheet body. Forming a porous layer containing a curable resin.

【0017】また、かかる上記のプリプレグを用いて配
線基板を作製するには、上記のプリプレグの所定箇所に
ビアホールを形成し、該ビアホール内に金属粉末を含有
する導電性ペーストを充填してビアホール導体を形成す
るビアホール導体形成工程と、転写シート表面に予め形
成された金属箔からなる配線回路層を前記ビアホール導
体が形成されたプリプレグ表面に転写する転写工程と、
前記ビアホール導体および配線回路層が形成されたプリ
プレグを加熱して前記熱硬化性樹脂を硬化させる熱硬化
工程とを具備する配線基板の製造方法に適したものであ
る。
In order to manufacture a wiring board using the above prepreg, a via hole is formed at a predetermined portion of the prepreg, and a conductive paste containing a metal powder is filled in the via hole to form a via hole conductor. Forming a via-hole conductor, and a transfer step of transferring a wiring circuit layer made of a metal foil previously formed on the surface of the transfer sheet to the surface of the prepreg on which the via-hole conductor is formed,
A thermosetting step of heating the prepreg on which the via-hole conductors and the wiring circuit layer are formed to harden the thermosetting resin.

【0018】また、多層化された配線基板を製造するに
は、上記の熱硬化工程前に、複数のプリプレグを積層す
る工程を含むことによって製造することができる。
Further, in order to manufacture a multilayered wiring board, it can be manufactured by including a step of laminating a plurality of prepregs before the above-mentioned thermosetting step.

【0019】本発明のプリプレグによれば、転写法によ
って金属箔からなる配線回路層を形成するために好適に
用いられるものであって、ガラス織布に熱硬化性樹脂を
含浸した緻密質層の表面に、熱硬化性樹脂を含有する多
孔質層を形成することによって、かかるプリプレグの表
面に配線回路層を転写形成する場合に、配線回路層がガ
ラス織布の凹凸に沿って移動することを防止でき、結果
として電気的ショートを防止できる。
According to the prepreg of the present invention, the prepreg is suitably used for forming a wiring circuit layer made of a metal foil by a transfer method, and comprises a dense layer obtained by impregnating a glass woven fabric with a thermosetting resin. By forming a porous layer containing a thermosetting resin on the surface, when the wiring circuit layer is transferred and formed on the surface of such a prepreg, the wiring circuit layer moves along the irregularities of the glass woven cloth. Thus, electrical short circuit can be prevented.

【0020】しかも、ガラス織布付近を緻密化させるこ
とによって、CAFの原因となるガラス織布内の空隙を
なくし、配線回路層のあるなしによる圧力不均衡による
含浸不良を防止できる。
Further, by densifying the vicinity of the glass woven fabric, voids in the glass woven fabric which cause CAF can be eliminated, and impregnation failure due to pressure imbalance due to the presence or absence of the wiring circuit layer can be prevented.

【0021】また、本発明の配線基板の製造方法によれ
ば、上記プリプレグに対してビアホール導体を形成した
後、その表面に金属箔からなる配線回路層を転写するこ
とにより、配線回路層の形成にあたり、ガラス織布内の
空隙の発生を防止しつつ、また、配線回路層をプリプレ
グの表面にビアホール導体や導体回路パターンの変形な
く容易に埋設できることから、各配線基板の平坦性を高
めるとともに、配線回路層とビアホール導体との電気接
続性を高め、さらには、ビアホール導体間、あるいはビ
アホール導体と配線回路層間の短絡の発生をも防止する
ことができ、回路の信頼性を高めることができる。
According to the method of manufacturing a wiring board of the present invention, after forming a via-hole conductor on the prepreg, a wiring circuit layer made of a metal foil is transferred to the surface of the via-hole conductor, thereby forming the wiring circuit layer. At the same time, while preventing the occurrence of voids in the glass woven fabric, and because the wiring circuit layer can be easily embedded on the surface of the prepreg without deformation of the via hole conductor and the conductor circuit pattern, while improving the flatness of each wiring board, The electrical connection between the wiring circuit layer and the via-hole conductor can be improved, and further, the occurrence of a short circuit between the via-hole conductors or between the via-hole conductor and the wiring circuit layer can be prevented, and the reliability of the circuit can be improved.

【0022】[0022]

【発明の実施の形態】本発明のプリプレグは、図1に示
すように、ガラス織布xと少なくとも1種類以上の熱硬
化性樹脂yを含有する複合体からなるものである。
BEST MODE FOR CARRYING OUT THE INVENTION As shown in FIG. 1, a prepreg of the present invention comprises a composite containing a glass woven fabric x and at least one or more thermosetting resins y.

【0023】ガラス織布1としては、ガラス繊維を数百
本束ねて糸状に形成したものを編んだものからなり、ガ
ラス繊維としては1〜20μmの径が適当であり、これ
を束ねた糸は円換算で50〜100μm程度の直径を有
するものが望ましい。
The glass woven fabric 1 is formed by knitting a bundle formed by bundling several hundreds of glass fibers into a thread shape, and a glass fiber having a diameter of 1 to 20 μm is suitable. Those having a diameter of about 50 to 100 μm in terms of a circle are desirable.

【0024】一方、熱硬化性樹脂2としては例えば、P
PE(ポリフェニレンエーテル)、BTレジン(ビスマ
レイミドトリアジン)、エポキシ樹脂、ポリイミド樹
脂、フッ素樹脂、フェノール樹脂が挙げられ、さらにそ
れらの樹脂の硬化剤を含有する。
On the other hand, as the thermosetting resin 2, for example, P
Examples thereof include PE (polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, polyimide resin, fluororesin, and phenol resin, and further contain a curing agent for these resins.

【0025】また、プリプレグ中に含有される熱硬化性
樹脂中には、適宜、無機質フィラーを含有することがプ
リプレグの強度および後述するシートの気孔率を制御す
る上で望ましい。用いられる無機質フィラーとしては、
SiO2、Al23、AlN、SiC、等の公知の材料
が使用できる。かかる場合、熱硬化性樹脂と無機質フィ
ラーとは、体積比率で15:85〜90:10の比率で
複合化されるのが適当である。また、ガラス織布及び無
機質フィラーの表面は樹脂との塗れを良くするために、
カップリング処理されていても良い。
It is desirable that the thermosetting resin contained in the prepreg contains an inorganic filler as appropriate in order to control the strength of the prepreg and the porosity of the sheet described later. As the inorganic filler used,
Known materials such as SiO 2 , Al 2 O 3 , AlN, and SiC can be used. In such a case, it is appropriate that the thermosetting resin and the inorganic filler are compounded in a volume ratio of 15:85 to 90:10. In addition, the surface of the glass woven fabric and the inorganic filler, in order to improve the paintability with the resin,
Coupling treatment may be performed.

【0026】本発明によれば、図1に示すように、ガラ
ス織布xに熱硬化性樹脂yを含有する緻密質層aと、そ
の少なくとも一方の表面に熱硬化性樹脂を含有する多孔
質層bが形成されていることが大きな特徴である。
According to the present invention, as shown in FIG. 1, a dense layer a containing a thermosetting resin y in a glass woven fabric x and a porous layer containing a thermosetting resin on at least one surface thereof. A significant feature is that the layer b is formed.

【0027】上記の緻密質層aにおいては、気孔率が5
%以下、特に3%以下であることが重要であって、気孔
率が5%よりも高いと、転写や硬化の際、配線回路層を
転写形成しない部分に十分な圧力が加わらず、ガラス織
布内に空隙部を残存させ、結果としてCAFを発生させ
絶縁不良の問題となる。
In the dense layer a, the porosity is 5
% Or less, especially 3% or less, and if the porosity is higher than 5%, sufficient pressure is not applied to the portion where the wiring circuit layer is not formed during transfer or curing, and the glass weave Voids remain in the cloth, resulting in CAF and insulation failure.

【0028】また、多孔質層bにおける気孔率は、10
〜50%、特に15〜40%であることが重要である。
これは、気孔率が10%よりも小さいと金属箔や金属箔
からなる配線回路層をプリプレグ表面に接着または転写
させる際に、金属箔とプリプレグの間に空気を巻き込ん
だ場合においても、巻き込まれた空気が気孔を通じて系
外に放出することができず、金属箔とプリプレグとの間
にボイドとして残存してしまい、配線回路層表面の平坦
性が低下するとともに、転写不良や密着不良等を引き起
こしやすくなるためである。逆に、50%よりも大きい
と、例えばビアホールを形成し、導体ペーストをビアホ
ール内に埋め込む際気孔の内部にまで導体ペーストが埋
め込まれ、特にビアホール間のピッチが狭いときには、
隣接するビア間で電気短絡につながる。
The porosity of the porous layer b is 10
It is important that it is 5050%, especially 15-40%.
This is because when the porosity is smaller than 10%, when air is entrained between the metal foil and the prepreg when the metal foil or the wiring circuit layer made of the metal foil is bonded or transferred to the prepreg surface. The air cannot be released out of the system through the pores and remains as a void between the metal foil and the prepreg, which lowers the flatness of the wiring circuit layer surface and causes poor transfer and poor adhesion. This is because it becomes easier. Conversely, if it is larger than 50%, for example, when a via hole is formed and the conductive paste is buried in the via hole, the conductive paste is buried even inside the pores, especially when the pitch between the via holes is narrow.
An electrical short may occur between adjacent vias.

【0029】さらに、プリプレグにおける多孔質層bの
厚みは、厚すぎると、転写する導体パターンが楔として
打ち込む足が、内部の流動性の低い樹脂やガラス織布ま
で届かず、転写や硬化の際に樹脂流動と同時にパターン
が変形しひどい場合には、導体パターン間でショートし
てしまうおそれがある。従って、この多孔質層bの厚み
は1〜30μmが望ましい。
Further, if the thickness of the porous layer b in the prepreg is too large, the foot into which the conductor pattern to be transferred is driven as a wedge does not reach the resin or glass woven cloth having low fluidity therein, and the transfer or hardening during the transfer or curing. If the pattern is severely deformed at the same time as the resin flows, a short circuit may occur between the conductor patterns. Therefore, the thickness of the porous layer b is desirably 1 to 30 μm.

【0030】また、このプリプレグの表面が、平均表面
粗さ(Ra)が4μm以下、最大表面粗さ(Rmax)
が30μm以下であることが、配線回路形成時に微細配
線を形成した場合に発生する配線の変形や断線、転写不
良を防止でき、かつ貫通ビアホールを導体の形成が容易
に行うことができる。
The surface of this prepreg has an average surface roughness (Ra) of 4 μm or less and a maximum surface roughness (Rmax).
Is not more than 30 μm, it is possible to prevent the deformation, disconnection, and transfer failure of the wiring that occur when a fine wiring is formed at the time of forming the wiring circuit, and it is possible to easily form the conductor in the through via hole.

【0031】(製造方法)次に、本発明のプリプレグの
製造方法を図2および図3をもとに説明する。図2は、
プリプレグの製造方法の工程図であり、図3はプリプレ
グへの熱処理方法を説明するための概略図である。1)
まず、熱硬化性樹脂1をガラス織布3に含浸させる。図
2に示すように、粘度が5〜50ポイズ、望ましくは5
〜30ポイズのワニス状の熱硬化性樹脂1を容器2に溜
めておき、その中にガラス織布3を通過させることによ
りワニス状態の熱硬化性樹脂1をガラス織布3内に含浸
させた後、乾燥して半硬化のシート体Aを作製する。
(Manufacturing Method) Next, a method of manufacturing the prepreg of the present invention will be described with reference to FIGS. FIG.
FIG. 3 is a process chart of a method of manufacturing a prepreg, and FIG. 3 is a schematic view for explaining a method of heat-treating the prepreg. 1)
First, the glass woven fabric 3 is impregnated with the thermosetting resin 1. As shown in FIG. 2, the viscosity is 5 to 50 poise, preferably 5 to
The varnish-like thermosetting resin 1 of ~ 30 poise was stored in the container 2 and the varnish-state thermosetting resin 1 was impregnated in the glass woven fabric 3 by passing the glass woven fabric 3 through it. Thereafter, the sheet body A is dried to produce a semi-cured sheet body A.

【0032】このシート体Aは後工程での使用用途に応
じてロール状に巻き取ったり、所定の寸法に裁断するこ
とが可能である。この時のシート体Aの平均表面粗さ
(Ra)は通常50μmを超えるものである。
The sheet A can be wound into a roll or cut into a predetermined size depending on the use in a later step. At this time, the average surface roughness (Ra) of the sheet body A usually exceeds 50 μm.

【0033】次に、図3に示すように、上記のようにし
て作製したシート体Aの少なくとも片面、必要に応じて
は両面に離型性フィルム4で挟み込み、なおかつその両
面をステンレス板のような剛性板5に挟み込み、加熱及
び加圧可能なプレス機6にセットする。
Next, as shown in FIG. 3, at least one side and, if necessary, both sides of the sheet body A prepared as described above are sandwiched by the release film 4 and both sides are made of stainless steel. It is set in a press machine 6 that can be heated and pressurized by sandwiching it between rigid rigid plates 5.

【0034】この時に用いる離型性フィルム4は厚さが
30〜100μm程度であり、そのシート体Aとの接触
面は平均表面粗さ(Ra)は10μm以下、特に5μm
以下であることが望ましい。この離型性フィルム4とし
てはポリエチレンテレフタレート(PET)やテフロン
系、ポリオレフィン系、ポリイミド系等のものが良好で
表面にはSi等の表面処理を施したものも有効である。
The release film 4 used at this time has a thickness of about 30 to 100 μm, and its contact surface with the sheet A has an average surface roughness (Ra) of 10 μm or less, particularly 5 μm.
It is desirable that: The release film 4 is preferably made of polyethylene terephthalate (PET), Teflon-based, polyolefin-based, polyimide-based, or the like, and the surface of which is subjected to a surface treatment such as Si is also effective.

【0035】そして、離型性フィルム4で挟み込んだシ
ート体Aをさらにステンレス板などの剛性板5で挟み込
む。剛性板5は、厚さが0.1〜2mmの剛性体からな
ることが望ましく、その剛性板5の平均表面粗さ(R
a)も10μm以下、望ましくは5μm以下の鏡面に近
いもの、また、表面の最大表面粗さ(Rmax)は70
μm以下、望ましくは50μm以下であることが望まし
い。
Then, the sheet A sandwiched between the release films 4 is further sandwiched between rigid plates 5 such as a stainless steel plate. The rigid plate 5 is preferably made of a rigid body having a thickness of 0.1 to 2 mm, and has an average surface roughness (R
a) is also close to a mirror surface of 10 μm or less, preferably 5 μm or less, and the maximum surface roughness (Rmax) of the surface is 70 μm.
μm or less, preferably 50 μm or less.

【0036】一方、加熱及び加圧する装置としては、一
般的に1軸式の単動プレス、2軸式の複動プレス、又は
2軸ロールタイプのラミネータ及び静水圧プレス機6な
どが上げられる。このような装置を使いシート体Aに加
熱加圧処理を行なう。
On the other hand, examples of a heating and pressurizing device include a single-axis single-acting press, a two-axis double-acting press, a two-axis roll-type laminator, and a hydrostatic press 6. The sheet A is subjected to the heating and pressurizing treatment using such an apparatus.

【0037】加熱温度は40〜220℃、望ましくは織
布または不織布中に含浸されている樹脂の溶融粘度が極
小値となる温度を中心として前後±50℃の範囲での処
理が有効である。この加熱温度が40℃よりも低いと樹
脂の粘度低下に乏しく、離型性フィルムの表面状態に追
従できず、また樹脂の流動化が生じないために緻密化す
ることが難しく、220℃よりも高いと樹脂成分の分解
が発生し、樹脂特性が劣化したり、気孔が発生したりす
る。
It is effective to perform the treatment at a heating temperature of 40 to 220 ° C., preferably in a range of ± 50 ° C. around a temperature at which the melt viscosity of the resin impregnated in the woven or non-woven fabric becomes a minimum value. When the heating temperature is lower than 40 ° C., the viscosity of the resin is poorly reduced, cannot follow the surface state of the release film, and it is difficult to densify the resin because fluidization does not occur. If it is too high, the resin component is decomposed, and the resin properties are degraded and pores are generated.

【0038】さらに、加圧条件は200MPa以上、望
ましくは200〜1000MPaであることが必要であ
る。これは、圧力が200MPaより小さいと、繊維の
平滑化および樹脂の織布への浸透力が弱く、気孔率5%
以下に緻密化することが難しいためである。但し、10
00MPaよりも大きいと樹脂にもよるが、溶融した樹
脂が流出したり、加圧処理後の繊維内に残留応力が発生
し、最大表面粗さが大きくなる傾向がある。また、これ
らの加圧加熱時間は10〜180秒程度が望ましい。こ
のような処理によって、処理後のシート体Aの気孔率を
5%以下、特に3%以下にまで緻密化する。
Further, the pressure condition must be 200 MPa or more, preferably 200 to 1000 MPa. This is because if the pressure is less than 200 MPa, the smoothing of the fiber and the penetration of the resin into the woven fabric are weak, and the porosity is 5%.
This is because it is difficult to densify below. However, 10
If it is larger than 00 MPa, depending on the resin, there is a tendency that the molten resin flows out or residual stress is generated in the fiber after the pressure treatment, and the maximum surface roughness tends to be large. The heating time under pressure is desirably about 10 to 180 seconds. By such a treatment, the porosity of the sheet A after the treatment is reduced to 5% or less, particularly 3% or less.

【0039】次に、上記加熱加圧処理したシート体Aの
少なくとも一方の表面に、多孔質層を1〜30μmの厚
みで形成する。この多孔質層の形成にあたっては、粘度
が5〜50ポイズ、望ましくは5〜30ポイズのワニス
状の熱硬化性樹脂を溜めた容器中に加圧加熱処理したシ
ート体Aを通過させた後、乾燥することにより、緻密質
のシート体Aの表面に多孔質層を形成した本発明のプリ
プレグを作製することができる。
Next, a porous layer having a thickness of 1 to 30 μm is formed on at least one surface of the heat-pressurized sheet A. In forming this porous layer, the sheet body A subjected to the pressure and heat treatment is passed through a container having a varnish-like thermosetting resin having a viscosity of 5 to 50 poise, desirably 5 to 30 poise. By drying, the prepreg of the present invention in which the porous layer is formed on the surface of the dense sheet body A can be produced.

【0040】また、他の方法としては、加熱加圧処理し
たシート体Aの少なくとも一方の表面に、上記のワニス
状の熱硬化性樹脂を塗布することによっても多孔質層を
形成することができる。
As another method, the porous layer can also be formed by applying the varnish-like thermosetting resin to at least one surface of the sheet A subjected to the heat and pressure treatment. .

【0041】なお、本発明によれば、この乾燥後の多孔
質層の気孔率が10〜50%であることが重要である
が、このような気孔率の調整は、塗布する熱硬化性樹脂
の組成や、溶媒量等によって制御することが可能であ
る。特に、気孔量を制御するには、熱硬化性樹脂中に無
機質フィラーを混入させることによって容易に制御でき
る。つまり、無機質フィラーの含有量が多いほど、ある
いは、無機質フィラーの粒径が大きいほど、気孔径を大
きくすることができる。
According to the present invention, it is important that the porosity of the porous layer after drying is from 10 to 50%. Can be controlled by the composition, amount of solvent, and the like. In particular, the amount of porosity can be easily controlled by mixing an inorganic filler into the thermosetting resin. That is, the pore size can be increased as the content of the inorganic filler is larger or as the particle size of the inorganic filler is larger.

【0042】また、多孔質層の厚みは、ワニスの粘度
や、塗布回数によって任意の厚みに調整できる。
The thickness of the porous layer can be adjusted to an arbitrary thickness by adjusting the viscosity of the varnish and the number of coatings.

【0043】次に、上記のプリプレグを用いて配線基
板、特に多層配線基板を製造する方法について図4をも
とに説明する。まず、プリプレグ10(a)に対して、
未硬化の状態(Bステージ状態)でパンチング、レーザ
ー等により所望のビアホール11を形成し(b)、その
ビアホール11内に導体ペーストを充填してビアホール
導体12を形成する(c)。
Next, a method for manufacturing a wiring board, particularly a multilayer wiring board using the above prepreg will be described with reference to FIG. First, for prepreg 10 (a),
A desired via hole 11 is formed by punching, laser or the like in an uncured state (B stage state) (b), and a conductive paste is filled in the via hole 11 to form a via hole conductor 12 (c).

【0044】導体ペーストは、銅、アルミニウム、金、
銀の群から選ばれる少なくとも1種、または2種以上の
合金を主体とする金属粉末、溶剤、熱硬化性樹脂及び硬
化剤より構成される。溶剤はα−テルピネオール、2−
オクタノールや室温で液状の熱硬化性樹脂などが用いら
れる。熱硬化性樹脂及び硬化剤はプリプレグの硬化を妨
げない同組成の樹脂もしくは同じ温度で硬化する樹脂が
選択される。これは導電性ペースト同士の硬化後の保形
性を保つために用いられる。
The conductor paste is made of copper, aluminum, gold,
It is composed of a metal powder mainly composed of at least one or two or more alloys selected from the group consisting of silver, a solvent, a thermosetting resin and a curing agent. The solvent is α-terpineol, 2-
Octanol or a thermosetting resin liquid at room temperature is used. As the thermosetting resin and the curing agent, a resin having the same composition that does not hinder the curing of the prepreg or a resin that cures at the same temperature is selected. This is used to maintain the shape retention of the conductive pastes after curing.

【0045】次に、転写シート13表面に金属箔14を
接着した後(d)、レジスト15を塗布し(e)、露光
・現像(f)、エッチングして配線回路層16を形成す
る(g)。転写シート13は、配線回路層16形成時の
エッチングなどの工程に耐える機械的特性や寸法安定性
を有するものが用いられ、ポリエチレン系のものが好適
に使用される。また、金属箔を接着するための接着剤と
しては、酸、アルカリに強いアクリル酸エステル等が好
適に用いられる。
Next, after the metal foil 14 is adhered to the surface of the transfer sheet 13 (d), a resist 15 is applied (e), exposure and development (f), and etching is performed to form a wiring circuit layer 16 (g). ). As the transfer sheet 13, a sheet having mechanical characteristics and dimensional stability that can withstand processes such as etching when forming the wiring circuit layer 16 is used, and a polyethylene-based sheet is preferably used. Further, as an adhesive for bonding the metal foil, an acrylate ester which is resistant to acid and alkali is preferably used.

【0046】その後、ビアホール導体12が形成された
プリプレグ10に上記配線回路層16が形成された転写
シート13を位置合わせして積層し(h)、Bステージ
状態のプリプレグを70〜200℃に加熱しながら配線
回路層16がプリプレグ10表面に埋設できる程度の圧
力を印加し(i)、その後、転写シート13を引き剥が
すことにより(j)、配線回路層16をプリプレグ10
の表面に転写して1層の配線シートaを作製する
(k)。配線回路層16を埋設するための圧力として
は、100MPa以上、特に200〜700MPaの範
囲が望ましい。
Thereafter, the transfer sheet 13 on which the wiring circuit layer 16 is formed is aligned and laminated on the prepreg 10 on which the via-hole conductors 12 are formed (h), and the prepreg in the B-stage state is heated to 70 to 200 ° C. While applying a pressure to the extent that the wiring circuit layer 16 can be embedded in the surface of the prepreg 10 (i), the transfer sheet 13 is then peeled off (j), whereby the wiring circuit layer 16 is removed from the prepreg 10.
To form a single-layer wiring sheet a (k). The pressure for embedding the wiring circuit layer 16 is desirably 100 MPa or more, particularly preferably in the range of 200 to 700 MPa.

【0047】かかる転写工程において、所定の気孔を有
しているプリプレグ10に形成された配線回路層16と
は、その厚み方向に対するプリプレグ10が有する収縮
性または圧縮性からプリプレグ10表面と配線回路層1
6表面とが同一平面となるように平坦化することができ
る。ビアホール導体12は、配線回路層16の埋設によ
って厚み方向に圧縮されることから充填性がアップし低
抵抗化が実現できる。
In the transfer step, the wiring circuit layer 16 formed on the prepreg 10 having the predetermined pores is defined by the contraction or compressibility of the prepreg 10 in the thickness direction and the surface of the prepreg 10 and the wiring circuit layer. 1
The six surfaces can be flattened so as to be flush with each other. The via-hole conductor 12 is compressed in the thickness direction by burying the wiring circuit layer 16, so that the filling property is improved and the resistance can be reduced.

【0048】なお、配線基板が単層の場合には、プリプ
レグ10の両面に配線回路層16を形成してプリプレグ
10中の熱硬化性樹脂が完全硬化する温度に加熱するこ
とにより絶縁層1層の配線基板を作製することができ
る。
When the wiring substrate is a single layer, the wiring circuit layers 16 are formed on both sides of the prepreg 10 and heated to a temperature at which the thermosetting resin in the prepreg 10 is completely cured, thereby forming one layer of the insulating layer. Can be manufactured.

【0049】また、多層配線基板を作製する場合には、
上記と同様な工程によって、片面のみまたは両面に配線
回路層16を転写形成したプリプレグを形成した後、こ
れらを位置合わせして積層した後、プリプレグ中の熱硬
化性樹脂が完全硬化する温度に加熱することにより、多
層配線基板を作製することができる。
When a multilayer wiring board is manufactured,
After the prepreg having the wiring circuit layer 16 transferred and formed on only one side or both sides is formed by the same process as above, these are aligned and laminated, and then heated to a temperature at which the thermosetting resin in the prepreg is completely cured. By doing so, a multilayer wiring board can be manufactured.

【0050】[0050]

【実施例】(プリプレグの作製)Eガラスで織られたガ
ラスクロスを50体積%、ポリフェニレンエーテル(P
PE)樹脂50体積%の割合で、ガラスクロス内にPP
E樹脂が含浸されたプリプレグの表裏面に、平均表面粗
さ(Ra)が0.3μmのテフロン系の離型性フィルム
および平均表面粗さ3μm、最大表面粗さ15μmのス
テンレス板を図2に示すように順次配置して挟み込ん
だ。そして、かかる積層物を真空処理のできる1軸式の
単動プレス機にセットし135℃の温度で500MPa
の条件で熱処理した。熱処理後のシート体に対して表面
部の気孔率を測定した。
EXAMPLES (Preparation of prepreg) A glass cloth woven with E glass was 50% by volume, and polyphenylene ether (P) was used.
PE) 50% by volume of resin, PP in glass cloth
FIG. 2 shows a Teflon release film having an average surface roughness (Ra) of 0.3 μm and a stainless steel plate having an average surface roughness of 3 μm and a maximum surface roughness of 15 μm on the front and back surfaces of the prepreg impregnated with the E resin. As shown, they were sequentially arranged and sandwiched. Then, the laminate is set on a single-axis single-acting press capable of vacuum processing, and is set at a temperature of 135 ° C. and 500 MPa.
Heat treatment was performed under the following conditions. The porosity of the surface of the heat-treated sheet was measured.

【0051】更に、適宜、ポリフェニレンエーテル(P
PE)樹脂60体積%、SiO2フィラ−40体積%か
らなるワニスを上記プリプレグ上に含浸させ2層構造の
プリプレグとした。
Further, if necessary, polyphenylene ether (P
A varnish consisting of 60% by volume of PE) resin and 40% by volume of SiO 2 filler was impregnated on the prepreg to obtain a prepreg having a two-layer structure.

【0052】なお、作製したプリプレグに対して、表面
部の気孔率は、表面方向からの走査型電子顕微鏡(SE
M)写真により、気孔部と樹脂部との面積をもとめ全体
に示す気孔の面積比率を求め気孔率とした。また、アル
キメデス法によって気孔率および水銀圧入法によって平
均開気孔径を測定し、その結果を表1に示した。
The porosity of the surface of the prepared prepreg was measured by a scanning electron microscope (SE) from the surface direction.
M) From the photograph, the area of the pores and the area of the resin part were determined, and the area ratio of the pores shown in the whole was determined to be the porosity. The porosity was measured by the Archimedes method, and the average open pore diameter was measured by the mercury intrusion method. The results are shown in Table 1.

【0053】次に、表1に示した各プリプレグを用い
て、パンチングにより所定位置に直径が0.1mmのビ
アホールを形成し、このビアホールに、平均粒径が4μ
mの表面に銀を被覆した銅粉100重量部、セルロース
0.2重量部、2−オクタノール10重量部とを混合し
た金属ペーストを充填してビアホール導体を形成し、5
0℃で60分加熱して乾燥させた。
Next, a via hole having a diameter of 0.1 mm was formed at a predetermined position by punching using each of the prepregs shown in Table 1, and the via hole had an average particle size of 4 μm.
m is filled with a metal paste obtained by mixing 100 parts by weight of copper powder coated with silver, 0.2 parts by weight of cellulose, and 10 parts by weight of 2-octanol to form a via-hole conductor.
It was dried by heating at 0 ° C. for 60 minutes.

【0054】その後、厚さ12μmの銅箔を接着した2
枚の転写シートの銅箔に対してフォトレジスト法によっ
て表面用配線回路層および裏面用配線回路層を形成し
た。そして、ビアホール導体を形成した絶縁基板の表面
側および裏面側に転写シートを位置合わせして重ね合わ
せ、少なくともビアホール導体形成位置に50MPaの
圧力を印加して、ビアホール導体の両端部側から配線回
路層を絶縁層内に埋め込み処理し、コア用配線シートを
作製した。この時のビアホール導体の端部に設けられる
配線回路層の最小径は0.2mmとした。
After that, a copper foil having a thickness of 12 μm was bonded
A wiring circuit layer for the front surface and a wiring circuit layer for the back surface were formed on the copper foil of the transfer sheets by a photoresist method. Then, the transfer sheet is positioned and superimposed on the front side and the back side of the insulating substrate on which the via-hole conductor is formed, and a pressure of 50 MPa is applied to at least the via-hole conductor formation position, and the wiring circuit layer is formed from both ends of the via-hole conductor. Was embedded in an insulating layer to produce a core wiring sheet. At this time, the minimum diameter of the wiring circuit layer provided at the end of the via-hole conductor was 0.2 mm.

【0055】同様にして、ビアホール導体を形成したプ
リプレグの片面のみに配線回路層を形成した配線シート
を4枚作製し、前記コア用配線シートの上下面に2枚の
配線シートを位置合わせして積層した後、温度200
℃、圧力200MPaで硬化して、配線回路層6層の多
層配線基板を作製した。なお、この回路内には、500
穴のビアホール導体を形成し、それらを表面側と裏面側
に形成した配線回路層によって交互に接続することによ
って直列に接続した回路を形成した。
Similarly, four wiring sheets having a wiring circuit layer formed only on one side of the prepreg having via-hole conductors were prepared, and the two wiring sheets were positioned on the upper and lower surfaces of the core wiring sheet. After lamination, temperature 200
The composition was cured at a temperature of 200 ° C. and a pressure of 200 MPa to prepare a multilayer wiring board having six wiring circuit layers. In this circuit, 500
Via-hole conductors of holes were formed, and they were alternately connected by wiring circuit layers formed on the front side and the back side, thereby forming a series-connected circuit.

【0056】そして、各試料につき50サンプル作製
し、上記直列回路の両端での初期抵抗を測定し、導通不
良(オープン)、絶縁不良(ショート)や外観不良(配
線のずれなど)を生じた不良個数を表1に示した。ま
た、ビアホール導体の壁間絶縁性の信頼性評価としてH
AST(130℃/85%RH/5.5V)を300時
間行い、各試料につき50サンプルについて測定し、試
験後に108Ω・cm以下となったものの個数を表1に
示した。
Then, 50 samples were prepared for each sample, the initial resistance at both ends of the series circuit was measured, and a defect that caused a conduction defect (open), insulation defect (short circuit), or appearance defect (displacement of wiring, etc.) occurred. The numbers are shown in Table 1. In addition, as a reliability evaluation of the insulation between the walls of the via hole conductor, H
AST (130 ° C./85% RH / 5.5 V) was performed for 300 hours, 50 samples were measured for each sample, and the number of samples having a value of 10 8 Ω · cm or less after the test was shown in Table 1.

【0057】[0057]

【表1】 [Table 1]

【0058】表1の結果から明らかなように、プリプレ
グのガラス織布付近の気孔率が5%よりも大きい試料N
o.6では、初期抵抗、及び外観は問題なかったが、H
AST試験後の不良が多数発生し、CAFも発生した。
また、表面における気孔率が10%よりも小さい試料N
o.1では、転写不良が多く発生し、電気特性が評価で
きなかった。さらに表面における気孔率が50%よりも
大きい試料No.10では、ペースト埋め込み時に吐き
出しが多発し電気的ショートが多く発生した。さらに多
孔質層の厚みが1μmよりも薄いNo.11では、転写
不良が多発し電気特性の評価ができなかった。、また3
0μmよりも厚いNo.12では、パターンの変形が大
きく、一部ではショートも発生した。
As is clear from the results in Table 1, the porosity of the prepreg near the glass woven fabric was larger than 5%.
o. In No. 6, the initial resistance and the appearance were no problem.
Many defects occurred after the AST test, and CAF also occurred.
Further, the sample N having a porosity on the surface of less than 10%
o. In No. 1, transfer failure occurred frequently, and electrical characteristics could not be evaluated. Further, Sample No. having a porosity on the surface of more than 50%. In No. 10, when the paste was embedded, spitting occurred frequently, and many electrical shorts occurred. Further, in the case of No. 1 in which the thickness of the porous layer was less than 1 μm. In No. 11, transfer failure occurred frequently, and electrical characteristics could not be evaluated. , Again 3
No. 0 thicker than 0 μm. In No. 12, the deformation of the pattern was large, and short-circuit occurred in some parts.

【0059】これらの比較例に対して、本発明の試料N
o.2〜5、7〜9は、初期抵抗や外観不良もなく、H
AST試験後も抵抗の変化は殆どなく良好なものであっ
た。
For these comparative examples, the sample N of the present invention was used.
o. Nos. 2 to 5 and 7 to 9 have no initial resistance or poor appearance,
Even after the AST test, there was almost no change in resistance, and the resistance was good.

【0060】[0060]

【発明の効果】以上詳述した通り、本発明によれば、ガ
ラス織布と熱硬化性樹脂からなるプリプレグの表面に金
属箔などの緻密な導体層を転写させる場合においても、
配線パターンが変形して回路的ショートを発生しない信
頼性の高い配線基板を製造することのできるプリプレグ
を得ることができる。
As described in detail above, according to the present invention, even when a dense conductor layer such as a metal foil is transferred to the surface of a prepreg made of a glass woven fabric and a thermosetting resin,
A prepreg capable of manufacturing a highly reliable wiring board in which a wiring pattern is not deformed and a circuit short circuit does not occur can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプリプレグの構造を説明するための概
略断面図である。
FIG. 1 is a schematic cross-sectional view for explaining the structure of a prepreg of the present invention.

【図2】本発明のプリプレグの製造方法を説明するため
の工程図である。
FIG. 2 is a process chart for explaining a prepreg manufacturing method of the present invention.

【図3】本発明のプリプレグの熱処理方法を説明するた
めの図である。
FIG. 3 is a diagram for explaining a prepreg heat treatment method of the present invention.

【図4】本発明の配線基板の製造方法を示す工程図であ
る。
FIG. 4 is a process chart showing a method for manufacturing a wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

A プリプレグ x ガラス織布 y 熱硬化性樹脂 A Prepreg x Glass woven cloth y Thermosetting resin

フロントページの続き Fターム(参考) 5E343 AA15 AA16 BB67 DD56 DD76 GG14 5E346 AA06 AA12 CC04 CC08 DD12 EE09 FF18 GG22 HH08 Continued on front page F term (reference) 5E343 AA15 AA16 BB67 DD56 DD76 GG14 5E346 AA06 AA12 CC04 CC08 DD12 EE09 FF18 GG22 HH08

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】ガラス織布に熱硬化性樹脂が含浸された気
孔率が5%以下の緻密質層の少なくとも一方の表面側
に、熱硬化性樹脂を含有する気孔率が10〜50%の多
孔質層を1〜30μmの厚みで設けてなることを特徴と
するプリプレグ。
A porosity of 10 to 50% containing a thermosetting resin is provided on at least one surface side of a dense layer in which a thermosetting resin is impregnated in a glass woven fabric and has a porosity of 5% or less. A prepreg comprising a porous layer having a thickness of 1 to 30 μm.
【請求項2】転写法によって金属箔からなる配線回路層
を形成するために用いられる請求項1記載のプリプレ
グ。
2. The prepreg according to claim 1, which is used for forming a wiring circuit layer made of a metal foil by a transfer method.
【請求項3】前記熱硬化性樹脂がポリフェニレンエーテ
ルであることを特徴とする請求項1または請求項2記載
のプリプレグ。
3. The prepreg according to claim 1, wherein said thermosetting resin is polyphenylene ether.
【請求項4】前記ガラス織布と前記熱硬化性樹脂との全
体における体積比率が20:80〜80:20の割合か
らなることを特徴とする請求項1乃至請求項3のいずれ
か記載のプリプレグ。
4. The method according to claim 1, wherein a volume ratio of the glass woven fabric and the thermosetting resin in the whole is in a ratio of 20:80 to 80:20. Prepreg.
【請求項5】(a)ガラス織布に熱硬化性樹脂を含浸さ
せたシート体を作製する工程と、(b)前記シート体の
両面に、剛性板を積層し、200MPa以上の圧力を印
加しながら40〜220℃の温度で加熱処理して緻密化
する工程と、(c)該緻密化された前記シート体の少な
くとも一方の表面に、熱硬化性樹脂を含有する多孔質層
を形成することを特徴とするプリプレグの製造方法。
5. A step of (a) producing a sheet body in which a thermosetting resin is impregnated in a glass woven fabric; and (b) a rigid plate is laminated on both sides of the sheet body, and a pressure of 200 MPa or more is applied. (C) forming a porous layer containing a thermosetting resin on at least one surface of the densified sheet body while heating and densifying the sheet body at a temperature of 40 to 220 ° C. A method for producing a prepreg, comprising:
【請求項6】前記(c)において、前記多孔質層を1〜
30μmの厚さで形成することを特徴とする請求項5記
載のプリプレグの製造方法。
6. The method according to claim 1, wherein said porous layer has a thickness of 1 to 5.
The method for producing a prepreg according to claim 5, wherein the prepreg is formed with a thickness of 30 μm.
【請求項7】前記熱硬化性樹脂がポリフェニレンエーテ
ルであることを特徴とする請求項5または請求項6記載
のプリプレグの製造方法。
7. The method for producing a prepreg according to claim 5, wherein said thermosetting resin is polyphenylene ether.
【請求項8】請求項1乃至請求項4のいずれか記載のプ
リプレグの所定箇所にビアホールを形成し、該ビアホー
ル内に金属粉末を含有する導体ペーストを充填してビア
ホール導体を形成する工程と、転写シート表面に予め形
成された金属箔からなる配線回路層を前記ビアホール導
体が形成されたプリプレグ表面に転写する工程と、前記
ビアホール導体および配線回路層が形成されたプリプレ
グを加熱して前記熱硬化性樹脂を硬化させる工程と、を
具備することを特徴とする配線基板の製造方法。
8. A step of forming a via hole at a predetermined position of the prepreg according to claim 1 and filling a conductive paste containing a metal powder in the via hole to form a via hole conductor. Transferring a wiring circuit layer made of a metal foil previously formed on a transfer sheet surface to a prepreg surface on which the via-hole conductor is formed, and heating the prepreg on which the via-hole conductor and the wiring circuit layer are formed by thermosetting. Curing the conductive resin. A method for manufacturing a wiring board, comprising:
【請求項9】請求項1乃至請求項4のいずれか記載のプ
リプレグの所定箇所にビアホールを形成し、該ビアホー
ル内に金属粉末を含有する導電性ペーストを充填してビ
アホール導体を形成するビアホール導体形成工程と、転
写シート表面に予め形成された金属箔からなる配線回路
層を前記ビアホール導体が形成されたプリプレグ表面に
転写する転写工程と、前記ビアホール導体形成工程およ
び転写工程を経て作製された複数のプリプレグを積層圧
着する積層工程と、該積層体を加熱して前記熱硬化性樹
脂を硬化させる工程と、を具備することを特徴とする配
線基板の製造方法。
9. A via-hole conductor, wherein a via-hole is formed in a predetermined portion of the prepreg according to claim 1, and a conductive paste containing a metal powder is filled in the via-hole to form a via-hole conductor. Forming step, a transfer step of transferring a wiring circuit layer made of a metal foil previously formed on a transfer sheet surface to a prepreg surface on which the via hole conductor is formed, and a plurality of via holes formed by the via hole conductor forming step and the transfer step. A laminating step of laminating and pressing the prepreg, and a step of heating the laminated body to cure the thermosetting resin.
JP2000396295A 2000-12-26 2000-12-26 Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same Pending JP2002198658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000396295A JP2002198658A (en) 2000-12-26 2000-12-26 Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000396295A JP2002198658A (en) 2000-12-26 2000-12-26 Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same

Publications (1)

Publication Number Publication Date
JP2002198658A true JP2002198658A (en) 2002-07-12

Family

ID=18861611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000396295A Pending JP2002198658A (en) 2000-12-26 2000-12-26 Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same

Country Status (1)

Country Link
JP (1) JP2002198658A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096163A (en) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd Circuit board
EP2148365A2 (en) 2008-07-09 2010-01-27 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US7883939B2 (en) 2008-11-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7951447B2 (en) 2007-01-31 2011-05-31 Kyocera Corporation Method and apparatus for manufacturing prepreg sheet and prepreg sheet
KR101061243B1 (en) 2009-07-08 2011-09-01 삼성전기주식회사 Printed circuit board and manufacturing method thereof
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8446734B2 (en) 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
US8513977B2 (en) 2009-01-22 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Data holding circuit
US8642899B2 (en) 2009-10-21 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Terminal structure, electronic device, and manufacturing method thereof
JP2016046433A (en) * 2014-08-25 2016-04-04 住友電工ファインポリマー株式会社 Printed wiring board and substrate for printed wiring board

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4721851B2 (en) * 2005-09-30 2011-07-13 三洋電機株式会社 Circuit board and circuit board manufacturing method
JP2007096163A (en) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd Circuit board
US8446734B2 (en) 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
US8273203B2 (en) 2007-01-31 2012-09-25 Kyocera Corporation Method and apparatus for manufacturing prepreg sheet and prepreg sheet
US7951447B2 (en) 2007-01-31 2011-05-31 Kyocera Corporation Method and apparatus for manufacturing prepreg sheet and prepreg sheet
US8558370B2 (en) 2007-03-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with antenna
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP2148365A3 (en) * 2008-07-09 2013-05-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP2148365A2 (en) 2008-07-09 2010-01-27 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8563397B2 (en) 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7883939B2 (en) 2008-11-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8513977B2 (en) 2009-01-22 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Data holding circuit
US9087283B2 (en) 2009-01-22 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101061243B1 (en) 2009-07-08 2011-09-01 삼성전기주식회사 Printed circuit board and manufacturing method thereof
US8642899B2 (en) 2009-10-21 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Terminal structure, electronic device, and manufacturing method thereof
JP2016046433A (en) * 2014-08-25 2016-04-04 住友電工ファインポリマー株式会社 Printed wiring board and substrate for printed wiring board

Similar Documents

Publication Publication Date Title
US5888627A (en) Printed circuit board and method for the manufacture of same
US20020016018A1 (en) Method of manufacturing multi-layer printed wiring board
KR19990013967A (en) Wiring board and manufacturing method thereof
WO2004064467A1 (en) Multilayer wiring board, method for producing the same, and method for producing fiber reinforced resin board
US6993836B2 (en) Circuit board and method of manufacturing same
US6528733B2 (en) Multi-layer circuit board and method of manufacturing same
WO2012049822A1 (en) Hybrid substrate, production method therefor, and semiconductor integrated circuit package
JP2002198658A (en) Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same
KR100847003B1 (en) Carbon fiber stiffener for printed circuit board
JP2000312063A (en) Wiring substrate and manufacture thereof
JP4587576B2 (en) Multilayer wiring board
JPH1174625A (en) Wiring board and method for manufacturing it
US20030045164A1 (en) Non-woven fabric material and prepreg, and circuit board using the same
JP2005050885A (en) Wiring board, and its manufacturing method
JP2001015872A (en) Wiring board insulating sheet and manufacture of wiring board using the same
JP2003008225A (en) Multilayer wiring substrate and method of manufacturing the same
JP3695844B2 (en) Manufacturing method of multilayer printed wiring board
JP3588888B2 (en) Method for manufacturing multilayer printed wiring board
KR100607626B1 (en) Flat coating process with utilizing a resin coated copper for printed circuit board
JP2006348225A (en) Composite, prepreg, metallic foil clad laminate and printed wiring substrate using the same, and method for manufacturing printed wiring substrate
JP2002198629A (en) Wiring substrate and its manufacturing method
JP2000277922A (en) Multilayer printed interconnection board and manufacture thereof
JP3238901B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2008181915A (en) Multilayer printed-wiring board and manufacturing method thereof
JP2002232137A (en) Manufacturing method of multilayer wiring board