JP2000277552A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JP2000277552A
JP2000277552A JP8233399A JP8233399A JP2000277552A JP 2000277552 A JP2000277552 A JP 2000277552A JP 8233399 A JP8233399 A JP 8233399A JP 8233399 A JP8233399 A JP 8233399A JP 2000277552 A JP2000277552 A JP 2000277552A
Authority
JP
Japan
Prior art keywords
spacer
bump
printing
print mask
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8233399A
Other languages
English (en)
Inventor
Takashi Saito
隆 斎藤
Toshiaki Iwabuchi
寿章 岩渕
Toru Tanaka
徹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8233399A priority Critical patent/JP2000277552A/ja
Publication of JP2000277552A publication Critical patent/JP2000277552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 高精度のパンプを確実に形成することができ
るバンプ形成方法を提供すること。 【解決手段】 バンプが形成される対象物１０の表面
に、前記バンプの材料１２を印刷マスク１１を用いて複
数回重ね印刷し、前記バンプを形成する。この複数回目
の前記重ね印刷時に、スペーサ２０を用いて前記印刷マ
スクと対象物との間隔を空けて重ね印刷する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばＣＳＰ（チ
ップサイズパッケージあるいはチップスケールパッケー
ジ）をマザーボードに実装する際、あるいはウエーハか
ら切り出される半導体チップを実装基板（プリント基
板）にベアチップ実装する際に、接続電極として用いら
れるバンプの形成方法に関するものである。
【０００２】
【従来の技術】デジタルビデオカメラやデジタル携帯電
話、更にノートＰＣ（パーソナルコンピュータ）の例で
代表される携帯用電子機器は、小型・薄型化や軽量化に
対する要求が強くなってきている。この要求を満たすに
は、部品の表面実装密度をいかに向上させるかが、重要
なポイントとなっている。この為、従来のプラスチック
パッケージの実装に代わる、より小型のＣＳＰの実装や
半導体チップのベアチップ実装の採用が進んでいる。
【０００３】ベアチップ実装において、半導体チップの
電極（端子）と実装基板との接合方法には、図７に示す
ワイヤーボンド方式によるもの、図８に示す異方性導電
膜（ＡＣＦ）方式によるもの、図９に示すはんだバンプ
方式によるもの等が実用化されている。ところが、図７
のワイヤーボンド方式では、半導体チップ１の外側に金
（Ａｕ）ワイヤー２を配線し、さらに半導体チップ１と
Ａｕワイヤー２を樹脂３で封止しなければならないた
め、実装基板４における実装部のサイズが大きくなって
しまうという欠点がある。
【０００４】また、図８のＡＣＦ方式では、Ａｕスタッ
ドを形成するのに加熱・加圧及び超音波付与する必要が
あるため、半導体チップ１の電子回路上には電極５を形
成することができない。さらに、加熱・加圧及び超音波
付与により電子回路がダメージを受けない様にする必要
がある。従って、電極５の形成位置は半導体チップ１の
周辺とせざるを得ないという欠点がある。
【０００５】今後、半導体チップの高集積化に伴い、電
極数は飛躍的に増加すると考えられており、電極の配置
は半導体チップの全面に行なう必要がある。即ち、電極
のエリアアレイ化は必須の条件となる。この点を考える
と、図９のはんだバンプ方式が最も適している。このは
んだバンプ方式に使用するはんだバンプ６の形成方法に
は、以下に述べる方法が実用化されている。
【０００６】（１）蒸着法；錫（Ｓｎ）と鉛（Ｐｂ）を
真空チャンバー内で加熱し蒸発させ、ウエーハあるいは
半導体チップの電極に付着させた後、加熱（ウエットバ
ック）してはんだバンプを形成する方法。 （２）ボール転写法；ウエーハあるいは半導体チップの
電極上にはんだボールを直接のせて加熱（リフロ−）す
ることではんだバンプを形成する方法。 （３）印刷法；ウエーハあるいは半導チップの電極上に
はんだペーストを印刷マスクを通して印刷し、加熱（リ
フロー）することではんだバンプを形成する方法。
【０００７】
【発明が解決しようとする課題】上記各バンプ形成方法
のうち、最も低コストのバンプ形成方法は（３）の印刷
法である。図１０は、ウエーハ７から切り出される半導
体チップ１毎に印刷法を用いてはんだバンプ６を形成し
た例である。ところが、この印刷法では、印刷時のはん
だペースト転写性、即ち印刷マスク中に充填されたはん
だペーストをウエーハ上に転写できる割合である印刷性
が悪いという欠点がある。
【０００８】このため、以下に述べる改良を行って印刷
性を向上させている。 （１）はんだペーストの材料 はんだ粒子の粒径のコントロールやフラックス剤の粘度
のコントロール、及び両者の構成割合の最適化 （２）印刷マスクの表面 印刷マスクのパターン部の表面平滑性の向上 （３）印刷時の版離れスピード 印刷時の印刷マスクとウエーハの引き剥がし速度の微妙
な制御
【０００９】しかしながら、上述した印刷性の向上策
は、手間が掛かるのみならず、印刷の安定性の観点から
は不十分である。現状において最も簡単に印刷性を向上
させるには、印刷マスクのアスペクト比（マスク厚さ／
開口径）を例えば０．３以下に下げればよいが、アスペ
クト比を下げると転写量そのものが少なくなってしま
い、必要なバンプ径を確保できないという問題があっ
た。
【００１０】一方、必要なバンプ径を確保するために、
図１１に示すようなアスペクト比を上げた印刷マスク
（例えばマスク厚さｔ０＝２００μｍ、開口径ｄ０＝φ
３５０μｍ（アスペクト比＝２００／３５０＝０．５７
１９））８を使用すると、印刷マスク８側に部分的には
んだペースト９が残り、ウエーハ７側に完全な転写がで
きないという問題があった。
【００１１】本発明は、上述した事情から成されたもの
であり、高精度のパンプを確実に形成することができる
バンプ形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的は、本発明にあ
っては、バンプが形成される対象物の表面に、前記バン
プの材料を印刷マスクを用いて複数回重ね印刷し、前記
バンプを形成するバンプ形成方法であって、複数回目の
前記重ね印刷時に、スペーサを用いて前記印刷マスクと
対象物との間隔を空けて重ね印刷することにより達成さ
れる。
【００１３】上記構成によれば、対象物に対しスペーサ
を介して複数回重ねて印刷しているので、印刷マスクを
単に浮かして印刷済の印刷物と印刷マスクとの間に隙間
を設けることと比較して、印刷済の印刷物と印刷マスク
との干渉を確実に防止することが可能となる。従って、
重ね印刷を正確かつ確実に行うことができる。さらに、
対象物に対しスペーサを介して複数回重ねて印刷してい
るので、アスペクト比を充分小さくして印刷性を充分確
保した印刷マスクを用いても、必要十分なはんだ量を確
保しつつ安定した印刷を行うことが可能となる。従っ
て、高精度のパンプを確実に形成することができる。
【００１４】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
【００１５】図１は、本発明のバンプ形成方法の第１の
実施形態を示す工程図である。先ず、スクリーン印刷機
の台座上にウエーハ１０を載置し、ウエーハ１０の上面
に印刷マスク１１の下面を密着させる。この印刷マスク
１１は、例えばマスク厚さｔ＝１００μｍ、開口径ｄ＝
φ３５０μｍ（アスペクト比＝１００／３５０＝０．２
８６）のものが使用される。
【００１６】そして、印刷マスク１１の上面にはんだペ
ースト１２を載せ、印刷マスク１１の上面に沿ってスキ
ージ１３を移動させて、印刷マスク１１の開口１１ａ内
にはんだペースト１２を摺り切りで充填する（図１
（Ａ））。これにより、ウエーハ１０の上面に１回目の
印刷パターン１４ａが印刷される（図１（Ｂ））。
【００１７】次に、印刷マスク１１とウエーハ１０の水
平位置はそのままで、印刷マスク１１とウエーハ１０と
の間に上記印刷パターン１４ａの印刷厚さ分ｔ１の厚さ
を有するスペーサ２０を配置する。これにより、上記印
刷パターン１４ａの印刷厚さ分ｔ１だけ印刷マスク１１
とウエーハ１０との間隔が空けられる。
【００１８】ここで、図２及び図３を参照して、上記ス
ペーサ２０の配設例を説明する。図２は、スペーサ２０
と印刷マスク１１とを一体とした例であり、同図（Ａ）
は、表面側から見た斜視図、同図（Ｂ）は、裏面側から
見た斜視図、同図（Ｃ）は、同図（Ａ）のＡ−Ａ線断面
図である。スペーサ２０は、角柱棒状に形成されてお
り、印刷マスク１１の枠１１ｂ内に張られたスクリーン
１１ｃの裏面に貼り付けられている。
【００１９】即ち、スクリーン１１ｃには、複数の開口
１１ａが図１０に示す半導体チップ１毎にマトリックス
状に区切られて設けられている。そして、複数本のスペ
ーサ２０が、各区画の間に平行に貼り付けられている。
このような印刷マスク１１と一体とされたスペーサ２０
を用いることにより、ウエーハ１０の上面にスペーサ２
０を密着させるだけで、スペーサ２０の位置決めを容易
に行って２回目以降の重ね印刷を迅速に行うことがで
き、工数低減を図ることができる。尚、この例では、ス
ペーサ２０と印刷マスク１１を別個に作成した後に貼着
により一体化しているが、印刷マスク１１を作成する際
に印刷マスク１１と同一材料でスペーサ２０を同時に形
成して一体化するようにしても、上記効果を得ることが
できるうえに、スペーサ２０と印刷マスク１１の一体化
工程を省略して工数を低減させることができる。
【００２０】図３は、スペーサ２０と印刷マスク１１を
別体とした例である。スペーサ２０は、角柱棒状に形成
されており、印刷マスク１１と同様な構成のスペーサ用
マスク２１の枠２１ｂ内に張られたスクリーン２１ｃの
裏面に貼り付けられている。このスクリーン２１ｃとし
ては、厚さが印刷マスク１１のスクリーン１１ｃの厚さ
よりも極薄のものが使用される。そして、複数本のスペ
ーサ２０が、印刷マスク１１のスクリーン１１ｃに設け
られている各区画の間に対応するように平行に貼り付け
られている。
【００２１】このような印刷マスク１１と別体とされた
スペーサ２０を有するスペーサ用マスク２１を用いる場
合は、先ず、印刷マスク１１とウエーハ１０との間にス
ペーサ用マスク２１を水平移動させて位置決めする（図
３（ａ））。そして、印刷マスク１１の下面とスペーサ
用マスク２１の上面とを密着させると同時に、ウエーハ
１０の上面にスペーサ２０を密着させて印刷開始する
（図３（ｂ））。このように、印刷マスク１１とスペー
サ用マスク２１とが別個に動作可能であるので、２回目
以降の重ね印刷時において同一の印刷マスク１１を使用
することができ、コスト低減を図ることができる。尚、
図２及び図３で説明したスペーサの配設例の組み合わ
せ、即ち印刷マスクと一体化された例えば１回の印刷厚
さの半分程度の厚さの第１のスペーサと、印刷マスクと
別体とされた第２のスペーサとを重ね合わせて上記重ね
印刷を行うようにしても、同様の効果を得ることができ
る。
【００２２】そして、印刷マスク１１の上面にはんだペ
ースト１２を載せ、印刷マスク１１の上面に沿ってスキ
ージ１３を移動させて、印刷マスク１１の開口１１ａ内
にはんだペースト１２を摺り切りで充填する（図１
（Ｃ））。これにより、上記印刷パターン１４ａの上面
に２回目の印刷パターン１４ｂが重ね印刷される（図１
（Ｄ））。
【００２３】このようにして必要なバンプ径を確保でき
る転写量が得られるまで、重ね印刷を繰り返す。以上の
重ね印刷を施すことにより、印刷マスク１１のアスペク
ト比（０．２８６）が０．３以下であっても、良好な印
刷性を確保することができる。
【００２４】図４は、本発明のバンプ形成方法の第２の
実施形態を図１に対応させて示す工程図であり、同一構
成個所は同一番号を付す。先ず、スクリーン印刷機の台
座上にウエーハ１０を載置し、ウエーハ１０の上面に印
刷マスク１１の下面を密着させる。この印刷マスク１１
は、例えばマスク厚さｔ＝１００μｍ、開口径ｄ＝φ３
５０μｍ（アスペクト比＝１００／３５０＝０．２８
６）のものが使用される。
【００２５】そして、印刷マスク１１の上面にはんだペ
ースト１２を載せ、印刷マスク１１の上面に沿ってスキ
ージ１３を移動させて、印刷マスク１１の開口１１ａ内
にはんだペースト１２を摺り切りで充填する。これによ
り、ウエーハ１０の上面に１回目の印刷パターン１４ａ
が印刷される（図４（Ａ））。
【００２６】その後、ウエーハ１０を一旦リフローし、
印刷パターン１４ａを半球状のはんだバンプ１４ａａに
再形成する（図４（Ｂ））。続いて、平坦な金属板等を
ウエーハ１０の上方からウエーハ１０の上面に平行に下
降させ、ウエーハ１０の上面に形成されている全てのは
んだバンプ１４ａａに同時に押し付ける。これにより、
全てのはんだバンプ１４ａａの上面は平坦化され、全て
のはんだバンプ１４ａａの厚さが一定に調整（レベリン
グ）される（図４（Ｃ））。
【００２７】次に、印刷マスク１１とウエーハ１０の水
平位置はそのままで、上記はんだバンプ１４ａａの厚さ
分ｔ２だけ印刷マスク１１とウエーハ１０との間隔を空
ける。そして、印刷マスク１１の上面にはんだペースト
１２を載せ、印刷マスク１１の上面に沿ってスキージ１
３を移動させて、印刷マスク１１の開口１１ａ内にはん
だペースト１２を摺り切りで充填する（図４（Ｄ））。
【００２８】これにより、上記はんだバンプ１４ａａの
上面に２回目の印刷パターンが重ね印刷される。そし
て、リフロー及びレベリングが再度行われることによ
り、上面が平坦化され、厚さが一定に調整（レベリン
グ）されたはんだバンプ１４ｂｂが、はんだバンプ１４
ａａの上面に形成される（図４（Ｅ））。
【００２９】このようにして必要なバンプ径を確保でき
る転写量が得られるまで、リフロー及び重ね印刷を繰り
返す。以上の重ね印刷を施すことにより、印刷マスク１
１のアスペクト比（０．２８６）が０．３以下であって
も、良好な印刷性を確保することができるとともに、高
精度にレベリングされたはんだバンプを得ることができ
る。
【００３０】図５は、本発明のバンプ形成方法の第３の
実施形態を図２に対応させて示す工程図であり、同一構
成個所は同一番号を付す示す工程図である。先ず、スク
リーン印刷機の台座上にウエーハ１０を載置し、ウエー
ハ１０の上面に印刷マスク１１の下面を密着させる。こ
の印刷マスク１１は、例えばマスク厚さｔ＝１００μ
ｍ、パターン穴径ｄ＝φ３５０μｍ（アスペクト比＝１
００／３５０＝０．２８６）のものが使用される。
【００３１】そして、印刷マスク１１の上面にはんだペ
ースト１２を載せ、印刷マスク１１の上面に沿ってスキ
ージ１３を移動させて、印刷マスク１１の開口１１ａ内
にはんだペースト１２を摺り切りで充填する。これによ
り、ウエーハ１０の上面に１回目の印刷パターン１４ａ
が印刷される（図５（Ａ））。
【００３２】その後、ウエーハ１０を一旦リフローし、
印刷パターン１４ａを半球状のはんだバンプ１４ａａに
再形成する（図５（Ｂ））。続いて、平坦な金属板等を
ウエーハ１０の上方からウエーハ１０の上面に平行に下
降させ、ウエーハ１０の上面に形成されている全てのは
んだバンプ１４ａａに同時に押し付ける。これにより、
全てのはんだバンプ１４ａａの上面は平坦化され、全て
のはんだバンプ１４ａａの厚さが一定に調整（レベリン
グ）される（図５（Ｃ））。
【００３３】次に、印刷マスク１１とウエーハ１０の水
平位置はそのままで、印刷マスク１１とウエーハ１０と
の間に上記はんだバンプ１４ａａの厚さ分ｔ２の厚さを
有するスペーサ２０、即ち図２あるいは図３に示すスペ
ーサ２０または上記第１のスペーサと第２のスペーサの
組み合わせを配置する。これにより、上記はんだバンプ
１４ａａの厚さ分ｔ２だけ印刷マスク１１とウエーハ１
０との間隔が空けられる。
【００３４】そして、印刷マスク１１の上面にはんだペ
ースト１２を載せ、印刷マスク１１の上面に沿ってスキ
ージ１３を移動させて、印刷マスク１１の開口１１ａ内
にはんだペースト１２を摺り切りで充填する（図５
（Ｄ））。これにより、上記はんだバンプ１４ａａの上
面に２回目の印刷パターンが重ね印刷される。そして、
リフロー及びレベリングが再度行われることにより、上
面が平坦化され、厚さが一定に調整（レベリング）され
たはんだバンプ１４ｂｂが、はんだバンプ１４ａａの上
面に形成される（図５（Ｅ））。
【００３５】このようにして必要なバンプ径を確保でき
る転写量が得られるまで、重ね印刷を繰り返す。以上の
重ね印刷を施すことにより、印刷マスク１１のアスペク
ト比（０．２８６）が０．３以下であっても、良好な印
刷性を確保することができるとともに、高精度にレベリ
ングされたはんだバンプを得ることができる。
【００３６】図６は、本発明のバンプ形成方法の第４の
実施形態を示す図である。この場合のバンプ形成方法に
は、重ね印刷回数（この例では３回としている）が増え
る毎に開口１１ａ１〜１１ａ３の径ｄ１〜ｄ３が徐除に
小さくなる印刷マスク１１１〜１１３が使用される。そ
して、この場合の印刷も、図１、図４または図５に示し
た方法と同様に行われる。
【００３７】このように、開口１１ａ１〜１１ａ３の径
ｄ１〜ｄ３を徐除に小さくしていくことにより、重ねら
れた印刷パターン１４ａ１〜１４ａ３あるいははんだバ
ンプ１４ａａ１〜１４ａａ３の横垂れを防止することが
でき、良好な印刷性を確保することができるとともに、
高精度にレベリングされたはんだバンプを得ることがで
きる。
【００３８】尚、上述した各実施形態で示した印刷マス
クにおける各種寸法は、あくまでも例示であり、本寸法
に限定されるものではない。また、スクリーンの開口と
開口の間にクロスさせるように配置した、いわゆる網状
にスペーサを形成しても同様の効果を得ることができ
る。
【００３９】上述した各実施形態の多重印刷方法によれ
ば、ウエーハ上、半導体チップ上またはＣＳＰの電極部
に、安価で安定したはんだバンプを形成することができ
る。また、従来は、印刷性を確保するため、レーザー加
工法による印刷マスクよりも開口部の平滑性に優れたメ
ッキ法による印刷マスクを使用しなければならなかっ
た。そして、その場合は、マスク厚さが１００μｍ程度
のものしか製作できないため、はんだバンプの径及び高
さをある程度以上確保することが困難であったが、この
点を解消することができるとともに、加工費の安いレー
ザー加工法による印刷マスクも使用することが可能とな
る。
【００４０】
【発明の効果】以上に述べたように、本発明によれば、
高精度のパンプを確実に形成することができる。
【図面の簡単な説明】
【図１】本発明のバンプ形成方法の第１の実施形態を示
す工程図。
【図２】図１のバンプ形成方法で使用されるスペーサの
配設例を示す図。
【図３】図１のバンプ形成方法で使用されるスペーサの
別の配設例を示す図。
【図４】本発明のバンプ形成方法の第２の実施形態を示
す工程図。
【図５】本発明のバンプ形成方法の第３の実施形態を示
す工程図。
【図６】本発明のバンプ形成方法の第４の実施形態を示
す工程図。
【図７】一般的な半導体チップの電極（端子）と実装基
板との接合方法であるワイヤーボンド方式を示す図。
【図８】一般的な半導体チップの電極（端子）と実装基
板との接合方法であるＡＣＦ方式を示す図。
【図９】一般的な半導体チップの電極（端子）と実装基
板との接合方法であるはんだバンプ方式を示す図。
【図１０】はんだバンプが形成されたウエーハを示す斜
視図。
【図１１】従来のバンプ形成方法の問題点を示す図。
【符号の説明】
１０・・・ウエーハ、１１・・・印刷マスク、１１ａ・
・・開口、１２・・・はんだペースト、１３・・・スキ
ージ、１４ａ、１４ｂ・・・印刷パターン、１４ａａ、
１４ｂｂ・・・はんだバンプ、２０・・・スペーサ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 バンプが形成される対象物の表面に、前
    記バンプの材料を印刷マスクを用いて複数回重ね印刷
    し、前記バンプを形成するバンプ形成方法であって、 複数回目の前記重ね印刷時に、スペーサを用いて前記印
    刷マスクと対象物との間隔を空けて重ね印刷することを
    特徴とするバンプ形成方法。
  2. 【請求項２】 前記スペーサは、前記印刷マスクに一体
    化されている第１のスペーサと、この第１のスペーサと
    前記対象物との間に配置される第２のスペーサとで成る
    請求項１に記載のバンプ形成方法。
  3. 【請求項３】 前記スペーサは、前記印刷マスクに一体
    化されている請求項１に記載のバンプ形成方法。
  4. 【請求項４】 前記スペーサは、複数回目の前記重ね印
    刷時に前記印刷マスクと対象物との間に配置される請求
    項１に記載のバンプ形成方法。
  5. 【請求項５】 前記スペーサは、前回までの印刷厚さを
    有する請求項１に記載のバンプ形成方法。
  6. 【請求項６】 バンプが形成される対象物の表面に、前
    記バンプの材料を印刷マスクを用いて複数回重ね印刷
    し、前記バンプを形成するバンプ形成方法であって、 複数回目の前記重ね印刷前に、印刷済みの前記バンプの
    材料をリフローして上方から加圧し平坦にすることを特
    徴とするバンプ形成方法。
  7. 【請求項７】 複数回目の前記重ね印刷時に、スペーサ
    を用いて前記印刷マスクと対象物との間隔を空けて重ね
    印刷する請求項６に記載のバンプ形成方法。
  8. 【請求項８】 前記スペーサは、前記印刷マスクに一体
    化されている第１のスペーサと、この第１のスペーサと
    前記対象物との間に配置される第２のスペーサとで成る
    請求項６に記載のバンプ形成方法。
  9. 【請求項９】 前記スペーサは、前記印刷マスクに一体
    化されている請求項６に記載のバンプ形成方法。
  10. 【請求項１０】 前記スペーサは、複数回目の前記重ね
    印刷時に前記印刷マスクと対象物との間に配置される請
    求項６に記載のバンプ形成方法。
  11. 【請求項１１】 前記スペーサは、前回までの印刷厚さ
    を有する請求項６に記載のバンプ形成方法。
  12. 【請求項１２】 バンプが形成される対象物の表面に、
    前記バンプの材料を印刷マスクを用いて複数回重ね印刷
    し、前記バンプを形成するバンプ形成方法であって、 複数回目の前記重ね印刷に用いる印刷マスクの開口が、
    前回用いた印刷マスクの開口より小さく形成されている
    ことを特徴とするバンプ形成方法。
  13. 【請求項１３】 複数回目の前記重ね印刷時に、スペー
    サを用いて前記印刷マスクと対象物との間隔を空けて重
    ね印刷する請求項１２に記載のバンプ形成方法。
  14. 【請求項１４】 前記スペーサは、前記印刷マスクに一
    体化されている第１のスペーサと、この第１のスペーサ
    と前記対象物との間に配置される第２のスペーサとで成
    る請求項１２に記載のバンプ形成方法。
  15. 【請求項１５】 前記スペーサは、前記印刷マスクに一
    体化されている請求項１２に記載のバンプ形成方法。
  16. 【請求項１６】 前記スペーサは、複数回目の前記重ね
    印刷時に前記印刷マスクと対象物との間に配置される請
    求項１２に記載のバンプ形成方法。
  17. 【請求項１７】 前記スペーサは、前回までの印刷厚さ
    を有する請求項１２に記載のバンプ形成方法。
JP8233399A 1999-03-25 1999-03-25 バンプ形成方法 Pending JP2000277552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8233399A JP2000277552A (ja) 1999-03-25 1999-03-25 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8233399A JP2000277552A (ja) 1999-03-25 1999-03-25 バンプ形成方法

Publications (1)

Publication Number Publication Date
JP2000277552A true JP2000277552A (ja) 2000-10-06

Family

ID=13771646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8233399A Pending JP2000277552A (ja) 1999-03-25 1999-03-25 バンプ形成方法

Country Status (1)

Country Link
JP (1) JP2000277552A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491110B1 (ko) * 2002-10-29 2005-05-24 앰코 테크놀로지 코리아 주식회사 반도체 장치 제조용 스텐실의 제조 방법
JP2012023373A (ja) * 2010-07-13 2012-02-02 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491110B1 (ko) * 2002-10-29 2005-05-24 앰코 테크놀로지 코리아 주식회사 반도체 장치 제조용 스텐실의 제조 방법
JP2012023373A (ja) * 2010-07-13 2012-02-02 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板の製造方法

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US6991965B2 (en) Production method for manufacturing a plurality of chip-size packages
US6479321B2 (en) One-step semiconductor stack packaging method
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
JPH11145176A (ja) ハンダバンプの形成方法及び予備ハンダの形成方法
US20040241911A1 (en) [bump process for flip chip package]
JP3833136B2 (ja) 半導体構造およびボンディング方法
JP2000277552A (ja) バンプ形成方法
JP3719900B2 (ja) 半導体装置及びその製造方法
JP2002231765A (ja) 半導体装置
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JP2001230537A (ja) ハンダバンプの形成方法
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP2003163232A (ja) 予備ハンダの形成方法
JP3961876B2 (ja) 半導体装置用はんだバンプの製造方法
TWI807348B (zh) 覆晶作業及其應用之接合設備
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JP2000022031A (ja) 導電性ボールの実装方法
JPS58157147A (ja) 混成集積回路基板
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
TWI238507B (en) Integrated circuit package substrate with presolder structure and method for fabricating the same
KR100426391B1 (ko) 금속 범프의 제조 방법
JPH09130000A (ja) 両面配線基板およびそれを用いた半導体装置
JP2001015557A (ja) 半導体装置およびその製造方法
JP2000049192A (ja) フリップチップ方式の素子実装方法