JP2000277453A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JP2000277453A
JP2000277453A JP11084777A JP8477799A JP2000277453A JP 2000277453 A JP2000277453 A JP 2000277453A JP 11084777 A JP11084777 A JP 11084777A JP 8477799 A JP8477799 A JP 8477799A JP 2000277453 A JP2000277453 A JP 2000277453A
Authority
JP
Japan
Prior art keywords
electrode
laser
semiconductor
manufacturing apparatus
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11084777A
Other languages
English (en)
Inventor
Seiichiro Azuma
清一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11084777A priority Critical patent/JP2000277453A/ja
Publication of JP2000277453A publication Critical patent/JP2000277453A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 レーザー結晶化時のシリコン脱離に起因する
レーザー導入窓の透過率変化をおさえ、高いスループッ
トを持つ半導体製造装置をあたえる。 【解決手段】 減圧容器内に電離電極523を有し、こ
れによって蒸発ガス状の半導体原子を電離し、コレクシ
ョン電極によって捕獲する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は絶縁体上に形成され
る薄膜トランジスタ、液晶表示装置の表示画素または液
晶駆動回路の構成素子として利用される薄膜トランジス
タを製造する製造装置に関するものである。
【0002】
【従来の技術】多結晶シリコン等の半導体膜は薄膜トラ
ンジスタ(以下本願明細書中ではTFTと称する)や太
陽電池に広く利用されている。とりわけ多結晶シリコン
( poly−Si)TFTは高移動度化が可能であり
ながらガラス基板のように透明で絶縁性の基板上に作成
できるという特徴を生かして、液晶表示装置(LCD)
や液晶プロジェクターなどの光変調素子あるいは液晶駆
動用内蔵ドライバーの構成素子として広く用いられ、新
しい市場の創出に成功している。
【0003】電界効果型トランジスタであるTFTの性
能は、当然のことながらゲート絶縁膜の膜質、その能動
部を構成する半導体膜の膜質、そしてこれらゲート絶縁
膜と半導体膜との界面の善し悪しによって決定されてい
る。いうまでもなく高品質の半導体膜、ゲート絶縁膜、
および清浄な界面が得られれば、それに応じた高性能の
TFTが得られる。逆にこれらの要件の全てが同時に満
たされていなければ高性能のTFTは決して実現できな
い。
【0004】ガラス基板上に高性能なTFTを作成する
方法としては高温プロセスと呼ばれる製造方法がすでに
実用化されている。TFTの製造方法として工程最高温
度が1000℃程度の高温を用いるプロセスを一般的に
高温プロセスと呼んでいる。高温プロセスの特徴は、シ
リコンの固相成長により比較的良質のpoly−Siを
作成する事ができることと、熱酸化により良質のゲート
絶縁膜(一般的に二酸化珪素)および清浄なpoly−
Siとゲート絶縁膜の界面を形成できることである。高
温プロセスではこれらの特徴により、高移動度でしかも
信頼性の高い高性能TFTを安定的に製造することがで
きる。しかし、高温プロセスを用いるためにはTFTを
作成する基板が1000℃以上の高温の熱工程に耐え得
る必要がある。この条件を満たす透明な基板は現在のと
ころ石英ガラスしかない。このため昨今のpoly−S
i TFTは総て高価で小さい石英ガラス基板上に作成
されており、コストの問題上大型化には向かないとされ
ている。また、固相成長法では十数時間という長時間の
熱処理が必要であり、生産性が極めて低いとの課題があ
る。また、この方法では基板全体が長時間加熱されてい
る事に起因して基板の熱変形が大きな問題と化し実質的
に安価な大型ガラス基板を使用し得ないとの課題が生じ
ており、これもまた低コスト化の妨げとなっている。
【0005】一方、高温プロセスが持つ上記欠点を解消
し、尚且つ高移動度のpoly−Si TFTを実現し
ようとしているのが低温プロセスと呼ばれる技術であ
る。比較的安価な耐熱性ガラス基板を使うために、工程
最高温度としておおむね600℃以下のpoly−Si
TFT製造プロセスを一般的に低温プロセスと呼ぶ。
低温プロセスでは発振時間が極短時間のパルスレーザー
を用いてシリコン膜の結晶化をおこなう技術が広く使わ
れている。レーザー結晶化とは、ガラス基板上のアモル
ファスシリコン膜に高出力のパルスレーザー光を照射す
ることによって瞬時に溶融させ、これが凝固する過程で
結晶化する性質を利用する技術である。最近ではガラス
基板上のアモルファスシリコン膜にエキシマレーザービ
ームをくり返し照射しながらスキャンすることによって
大面積のpoly−Si膜を作成する技術が広く使われ
るようになった。また、ゲート絶縁膜としてはプラズマ
CVDをもちいた成膜方法で比較的高品質の二酸化珪素
(SiO2)膜が成膜可能となり実用化への見通しが得
られるほどになった。これらの技術によって、現在では
一辺が数十センチほどもある大型のガラス基板上にpo
ly−Si TFTが作成可能となっている。
【0006】しかし、この低温プロセスで問題となるの
はレーザー結晶化したpoly−Si膜は高い欠陥密度
を有しており、TFTの移動度を大きく左右する要因と
なることである。レーザー結晶化で発生した欠陥の密度
は特にレーザー結晶化の際のレーザー照射方法の制御に
強く依存する。昨今の大型基板対応のレーザー結晶化装
置では図2に示すようなライン状にレーザービームを整
形し半導体薄膜にレーザー照射する方法が一般的となり
つつある。これは液晶表示装置などの大面積基板上にp
oly−Si膜を短いタクトタイムで形成するための実
用性を最大限に重視したものである。特にこの場合には
限られたパルスエネルギーしか発生できないレーザービ
ームの長尺方向の長さ201を確保するために短軸方向
のビーム幅202は数10μmから数100μmと大変
小さいものがほとんどである。このラインビームを図2
矢印(203)方向のように移動させながらパルス照射
する方法がとられている。ただし、各パルスの照射領域
に境目が発生してはいけないので、通常各パルス毎の照
射領域を90%程度互いにオーバーラップさせながらス
キャンしレーザー照射をおこなう。このため、レーザー
結晶化装置では基板上の半導体薄膜とライン上に集光し
たレーザービームの位置をレーザー照射パルス毎に相対
的に数ミクロンから数十ミクロンという高い精度でずら
しながら基板全面の結晶化をおこなうのである。
【0007】レーザー結晶化はシリコン薄膜をパルスレ
ーザーでごく短時間に加熱し、同薄膜が融点以上で溶け
た後、冷却過程で結晶化する性質を利用したものであ
る。通常このレーザー結晶化は不純物の膜中への混入防
止や表面状態制御を目的として真空中で行われるのであ
るが、前述のようにシリコン膜が融点に達するわけであ
るから膜の温度は1000℃以上に上昇するわけであ
る。真空中でこのような処理をおこなうと熱エネルギー
を有するシリコン原子やクラスターが膜表面から脱離す
る。溶融時間はせいぜい数100nsecの短時間であ
るから脱離するシリコンの量は微量であるが、前述のよ
うに高い重ね率で大面積シリコン薄膜の結晶化をおこな
う量産装置ではレーザー光導入窓に前述の熱脱離したシ
リコンが付着しレーザー光の透過率を次第に変化させて
しまうという問題がある。窓に付着したシリコンは微量
でも紫外光に対する光学的影響は甚大で、たとえば40
0mm×400mmの基板を10枚程度処理すると透過
率が数%低下してしまう。この問題を回避するために従
来の技術としては特開平11−26393号公報があ
る。これは図1に示すようにレーザー光導入窓にガスを
吹き付けながら処理をおこなうことによって、シリコン
粒子の付着を防止するものである。しかしながら前述の
ように熱速度で飛来してくる粒子は通常の装置構造にお
ける窓までの距離10cm程度をわずか数μsecで通
過してしまい、ガスを圧力によって吹き付ける程度では
減圧下では衝突確率が極めて低くほとんど効果が望めな
いのである。
【0008】このため照射レーザー光の実効的エネルギ
ーが経時的に変化し、結晶化膜の品質のバラツキを招
き、歩留まり低下の原因となっている。また、装置のメ
ンテナンスに要する時間が必要となり、稼働率低下ひい
ては製品のコストを引き上げることになってしまうので
ある。
【0009】
【発明が解決しようとする課題】そこで本発明は上述の
諸課題を鑑み、真空中で光を利用した熱処理をおこなう
半導体製造装置で問題となる光導入窓の透過率変化を防
止し、特にはレーザー結晶化poly−Si膜のばらつ
きを低減でき、高い稼働率を持った半導体製造装置を与
えるものである。
【0010】
【課題を解決するための手段】上記課題を解決する為に
請求項1記載の発明は、減圧容器内の半導体に光を照射
することにより熱処理をおこなう半導体製造装置におい
て、該減圧容器内に電離電極およびコレクション電極を
具備することを特徴とする。ここでコレクション電極と
は、電界によって帯電した粒子を集める電極を言う。
【0011】上記課題を解決する為に請求項2記載の発
明は請求項1記載の半導体製造装置で、前記電離電極お
よびコレクション電極は前記光を導入する窓と被熱処理
半導体の間に設置されてなることを特徴とする。
【0012】上記課題を解決する為に請求項3記載の発
明は、請求項1または2記載の半導体製造装置で、前記
電離電極は平行平板型の電極構造であることを特徴とす
る。
【0013】上記課題を解決する為に請求項4記載の発
明は、請求項3記載の半導体製造装置で、前記電離電極
の平行平板間距離は10mm以下であることを特徴とす
る。
【0014】上記課題を解決する為に請求項5記載の発
明は、請求項1〜4記載の半導体製造装置で、前記電離
電極およびコレクション電極は熱処理をおこなう光の光
路を挟む位置に設置してあることを特徴とする。
【0015】上記課題を解決する為に請求項6記載の発
明は、請求項1〜5記載の半導体製造装置において、前
記電離電極には交流電圧が印加されることを特徴とす
る。
【0016】上記課題を解決する為に請求項7記載の発
明は、減圧容器内の半導体に光を照射することにより熱
処理をおこなう半導体製造装置において、該減圧容器外
に電離電極を、該減圧容器内にコレクション電極を具備
することを特徴とする。
【0017】上記課題を解決する為に請求項8記載の発
明は請求項7記載の半導体製造装置において、前記真空
容器はガス導入口およびガス流量制御装置を具備するこ
とを特徴とする。
【0018】上記課題を解決する為に請求項9記載の発
明は請求項1〜8記載の半導体製造装置において、前記
真空容器はガス導入口およびガス流量制御装置を具備す
ることを特徴とする。
【0019】上記課題を解決する為に請求項10記載の
発明は、請求項9記載の半導体製造装置において、前記
ガスは前記被熱処理半導体のエッチングガスであること
を特徴とする。
【0020】上記課題を解決する為に請求項11記載の
発明は、請求項10記載の半導体製造装置において、前
記ガスは水素ガスであることを特徴とする。
【0021】
【発明の実施の形態】以下、本発明による実施の形態の
一例を図4に基づいて詳述する。
【0022】はじめに半導体薄膜(403)について説
明する。本発明が適用される半導体膜としてはシリコン
(Si)やゲルマニウム(Ge)等の四族単体の半導体
膜の他に、シリコン・ゲルマニウム(SiGe
1−x :0<x<1)やシリコン・カーバイド(Si
1−x :0<x<1)やゲルマニウム・カーバ
イド(Ge1−x :0<x<1)等の四族元素
複合体の半導体膜、ガリウム・ヒ素(GaAs)やイン
ジウム・アンチモン(InSb)等の三族元素と五族元
素との複合体化合物半導体膜、またはカドミウム・セレ
ン(CdSe)等の二族元素と六族元素との複合体化合
物半導体膜等がある。或いはシリコン・ゲルマニウム・
ガリウム・ヒ素(SiGeGaAs
x+y+z=1)と云った更なる複合化合物半導体膜や
これらの半導体膜にリン(P)、ヒ素(As)、アンチ
モン(Sb)などのドナー元素を添加したN型半導体
膜、或いはホウ素(B)、アルミニウム(Al)、ガリ
ウム(Ga)、インジウム(In)等のアクセプター元
素を添加したP型半導体膜に対しても本発明は適応可能
である。これら半導体膜はAPCVD法やLPCVD
法、PECVD法等のCVD法、或いはスパッター法等
や蒸着法等のPVD法で形成する。半導体膜としてシリ
コン膜を用いる場合、LPCVD法では基板温度を40
0℃程度から700℃程度としてジシラン(Si
)などを原料として堆積し得る。PECVD法で
はモノシラン(SiH)などを原料として基板温度が
100℃程度から500℃程度で堆積可能である。スパ
ッター法を用いる時には基板温度は室温から400℃程
度である。この様に堆積された半導体膜の初期状態(a
s−deposited状態)は非晶質や混晶質、微結
晶質、或いは多結晶質等様々な状態があるが、本願発明
にあっては初期状態はいずれの状態であっても構わな
い。尚本願明細書中では非晶質の結晶化のみならず、多
結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼
ぶ。半導体膜の膜厚はそれをTFTに用いる時には20
nm程度から100nm程度が適している。
【0023】下地絶縁膜402と半導体膜403を形成
した後、この半導体膜をレーザー照射によって結晶化す
る。通常、 LPCVD法、PECVD法等のCVD法
で堆積させたシリコン膜表面は自然酸化膜で覆われてい
ることが多い。従って、レーザー光を照射する前にこの
自然酸化膜を除去する必要がある。このためには弗酸溶
液に浸してウエットエッチングする方法や、フッ素ガス
を含んだプラズマ中でのドライエッチング等がある。
【0024】次に半導体膜のついた基板をレーザー照射
チャンバー(408)にセットする。レーザー照射チャ
ンバーは一部分が石英の窓(406)によってできてお
り、チャンバーを真空に排気した後この石英窓からレー
ザー光(407)を照射する。
【0025】ここでレーザー光について説明する。レー
ザー光は半導体薄膜(403)表面で強く吸収され、そ
の直下の絶縁膜(402)にはほとんど吸収されないこ
とが望まれる。従ってこのレーザー光としては紫外域ま
たはその近傍の波長を持つエキシマレーザー、アルゴン
イオンレーザー、YAGレーザー高調波等が好ましい。
また、半導体薄膜を高温に加熱すると同時に基板へのダ
メージを防ぐためには大出力でしかも極短時間のパルス
発振であることが必要となる。従って、上記レーザー光
の中でも特にキセノン・クロライド(XeCl)レーザ
ー(波長308nm)やクリプトンフロライド(Kr
F)レーザー(波長248nm)等のエキシマ・レーザ
ーが最も適している。 次にこれらのレーザー光の照射
方法について図3にそって述べる。レーザーパルスの強
度半値幅は10ns程度から500ns程度の極短時間
である。レーザー照射は基板(300)を室温(25
℃)程度から400℃程度の間とし、背景真空度が10
−4Torr程度から10−9Torr程度の真空中に
て行う。図3に示すように、照射領域形状を幅100μ
m程度(302)以上で長さが数10cm以上のライン
状(301)とし、このライン状レーザー光を走査して
結晶化を進めても良い。この場合各照射毎のビームの幅
方向の重なり(303と304の重なり)はビーム幅
(302)の5%程度から95%程度とする。ビーム幅
が100μmでビーム毎の重なり量が90%で有れば、
一回の照射毎にビームは10μm進むので同一点は10
回のレーザー照射を受ける事となる。通常半導体膜を基
板全体で均一に結晶化させるには少なくとも5回程度以
上のレーザー照射が望まれるので、照射毎のビームの重
なり量は80%程度以上が求められる。高い結晶性の多
結晶膜を確実に得るには同一点が10回程度から30回
程度の照射が行われる様に重なり量を90%程度から9
7%程度へと調整するのが好ましい。
【0026】このように高い重ね率でレーザー照射を繰
り返してもレーザー導入窓406の光透過率が低下しな
いように本発明の半導体製造装置では真空容器408の
内部に電離電極420およびコレクション電極421を
有する。レーザー導入窓を通して半導体薄膜にレーザー
照射すると半導体の温度によって熱エネルギーを有する
シリコン原子が脱離し、あたかもシリコン原子のガスが
高速で移動しているような状態が発生する。このシリコ
ンガスを放電電極によって電離し、これによってチャー
ジを帯びたシリコンをコレクション電極421に電圧を
印加しておくことによって捕獲する。帯電したシリコン
は強電界によって集められるので、レーザー導入窓40
6に達するシリコンはごくわずかとなり、透過率の経時
変化を抑えることができるのである。電離電極は例えば
片方が熱フィラメントのように熱電子を発生するもの
で、片方がこれを加速する電極である。あるいは電子銃
などでもよく、電子エミッタの機能を有するものであれ
ばよい。このようにして発生した電子によってレーザー
結晶化時に脱離したシリコンは衝突電離され、帯電する
ようになる。また平行平板型の電極を用い、これに交流
電圧を印加しても効果がある。電離電極は平行平板型で
あれば、その電極間隔がレーザー光の光路を挟むような
位置にて使用するのが効果的である。また、このときの
電極間隔は1cm以下の場合がプラズマ密度が高く効果
的である。もちろん、磁場を併用してプラズマ閉じ込め
をおこなうことによって、高密度プラズマを発生でき
る。また、あらかじめガスを流しておいてプラズマを発
生させておくことも可能である。ガス流量をマスフロー
コントローラ423によって制御しながら、電離電極に
高周波電源422により交流電圧を印加し電離をおこな
う。ここで電離は直流電圧によっておこなってもかまわ
ない。ガス424としてはArやNなどの不活性ガス
またはHなやOなどの欠陥作用性のガスを利用する
ことができる。また、電離用の電極は真空容器の外部に
設置してもよい。特にこの場合は電離電極をリング状の
形状にし先端を真空容器に接触させた誘導結合型の電離
電極が有効である。このような電極構造であればレーザ
ー光路407を取り囲みながらレーザー光の光路は遮ら
ない構造で電極を作製でき、しかも大気中に電極を設置
できるので低コストで装置作製が可能である。なお且
つ、誘導結合型の電離を用いれば低圧力で高密度のプラ
ズマを発生できるので、レーザー結晶化時の圧力を低く
しておこなうことができ不純物の混入を最低限にするこ
とができる。特に水素ガスを用いてレーザー結晶化をお
こないながら電離を実行すると、レーザー結晶化膜中の
欠陥が低減されると同時に脱離シリコンの捕獲も同時に
可能となる。このようにして、レーザー結晶化を多数の
大型基板に対しておこなってもレーザー導入窓の透過率
を常に一定に保つことが可能となるのである。
【0027】〔実施例1〕本発明の実施例を図5にそっ
て説明する。本発明で用いられる基板及び下地保護膜に
関しては前述の説明に準ずるが、ここでは基板の一例と
して300mm×300mmの正方形状汎用無アルカリ
ガラス501を用いる。まず基板501上に基板温度を
150゜CとしてECR−PECVD法にて200nm
程度の膜厚を有する酸化硅素膜502を堆積する。次に
高真空型LPCVD装置を用いて、原料ガスで有るジシ
ラン(Si)を200SCCM流し、425
℃の堆積温度で非晶質シリコン膜503を50nm堆積
する。次にこの基板にエキシマレーザー光506を照射
し結晶化をおこなう。このレーザー結晶化装置は真空容
器505の中にX−Yステージ507を有し、この上部
に基板ホルダ506がある。この基板ホルダに前述の基
板501を設置する。X−Yステージ507はボールネ
ジ508の回転によって移動し、このボールネジはパル
スモータ509によって駆動される。レーザー導入窓5
20はセラミック製の支持台524上に固定され、支持
台のまわりに誘導結合型の電離電極523がコイル状に
設置してあり、この電極はマッチングボックス522を
介して交流電源523に接続されている。チャンバー内
に水素ガスを80sccm流しながら圧力を1.3Pa
に調整した後、電離電極に500Wのパワーで交流電圧
を印加し水素ガスを電離させる。この状態でレーザー光
506をシリコン薄膜503に照射しレーザー結晶化を
おこなう。コレクション電極には−1000Vの電圧を
印加し、レーザー結晶化時に脱離した後電離されたシリ
コンを捕獲する。これによりレーザー光導入窓520は
基板を10枚処理してもまったく変化が起こらなかっ
た。これによってレーザー結晶化条件の経時変化を完全
に解消でき、安定した特性の結晶シリコン膜を得ること
ができるようになった。
【0028】従来の技術では、レーザー導入窓の透過率
変化により結晶膜の特性にバラツキが発生すると共に、
装置稼働率の低下による低スループットが問題となって
いた。しかし、以上述べて来た様に本発明の半導体製造
装置を用いることによって、レーザー導入窓の透過率を
一定に維持するができ結晶膜の特性の均一性を飛躍的に
向上できると共に、装置の稼働率の向上によって高いス
ループットを持った製造装置を実現することが可能とな
る。
【図面の簡単な説明】
【図1】従来の半導体製造装置を示す図。
【図2】レーザー結晶化時のライン状レーザービームを
示す図。
【図3】レーザー結晶化時のライン状レーザービーム照
射方法を示す図。
【図4】本発明の半導体製造装置を示す図。
【図5】本発明の半導体製造装置を示す図。
【符号の説明】
101...基板 102...下地絶縁膜 103...半導体膜 104...絶縁膜 106...石英窓 107...レーザー光 110...結晶化半導体膜 111...酸素ガスまたは酸素ラジカル 109...排気管 113...ゲート絶縁膜 114...ゲート電極 115...ソース、ドレイン領域 116...層間絶縁膜 117...ソース、ドレイン電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BA02 BA07 BB01 BB02 BB07 DA02 DA03 DA04 DA05 DA06 DA10 DB01 DB02 DB03 DB07 JA01 5F110 AA30 BB01 DD02 DD13 DD24 GG01 GG02 GG03 GG04 GG13 GG25 GG43 GG44 GG46 GG47 PP03 PP04 PP06 PP13 PP31 QQ04

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】減圧容器内の半導体に光を照射することに
    より熱処理をおこなう半導体製造装置において、該減圧
    容器内に電離電極およびコレクション電極を具備するこ
    とを特徴とする半導体の製造装置。
  2. 【請求項2】前記電離電極およびコレクション電極は前
    記光を導入する窓と被熱処理半導体の間に設置されてな
    ることを特徴とする請求項1記載の半導体製造装置。
  3. 【請求項3】前記電離電極は平行平板型の電極構造であ
    ることを特徴とする請求項1または2記載の半導体製造
    装置。
  4. 【請求項4】前記電離電極の平行平板間距離は10mm
    以下であることを特徴とする請求項3記載の半導体製造
    装置。
  5. 【請求項5】前記電離電極は熱処理をおこなう光の光路
    を挟む位置に設置してあることを特徴とする請求項1〜
    4のいずれか一項に記載の半導体製造装置。
  6. 【請求項6】前記電離電極には交流電圧が印加されるこ
    とを特徴とする請求項1〜5のいずれか一項に記載の半
    導体製造装置。
  7. 【請求項7】減圧容器内の半導体に光を照射することに
    より熱処理をおこなう半導体製造装置において、該減圧
    容器外に電離電極を、該減圧容器内にコレクション電極
    を具備することを特徴とする半導体の製造装置。
  8. 【請求項8】前記電離電極は誘導結合型の電極構造であ
    ることを特徴とする請求項7記載の半導体製造装置。
  9. 【請求項9】前記真空容器はガス導入口およびガス流量
    制御装置を具備することを特徴とする請求項1〜8のい
    ずれか一項に記載の半導体製造装置。
  10. 【請求項10】前記ガスは前記被熱処理半導体のエッチ
    ングガスであることを特徴とする請求項9記載の半導体
    製造装置。
  11. 【請求項11】前記ガスは水素ガスであることを特徴と
    する請求項10記載の半導体製造装置。
JP11084777A 1999-03-26 1999-03-26 半導体製造装置 Withdrawn JP2000277453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11084777A JP2000277453A (ja) 1999-03-26 1999-03-26 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11084777A JP2000277453A (ja) 1999-03-26 1999-03-26 半導体製造装置

Publications (1)

Publication Number Publication Date
JP2000277453A true JP2000277453A (ja) 2000-10-06

Family

ID=13840124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11084777A Withdrawn JP2000277453A (ja) 1999-03-26 1999-03-26 半導体製造装置

Country Status (1)

Country Link
JP (1) JP2000277453A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541022A (ja) * 2007-10-08 2010-12-24 アプライド マテリアルズ インコーポレイテッド プラズマを使用したコヒーレントなビームの高速位相スクランブル化

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010541022A (ja) * 2007-10-08 2010-12-24 アプライド マテリアルズ インコーポレイテッド プラズマを使用したコヒーレントなビームの高速位相スクランブル化

Similar Documents

Publication Publication Date Title
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
US6972433B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US20020048891A1 (en) Method for crystallizing semiconductor material without exposing it to air
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JP4472066B2 (ja) 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
JP2000269133A (ja) 薄膜半導体装置の製造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP4032553B2 (ja) 半導体製造装置
JP2000277453A (ja) 半導体製造装置
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP4066564B2 (ja) 薄膜半導体製造装置および薄膜半導体の製造方法
JP4016539B2 (ja) 薄膜半導体の製造装置および薄膜半導体の製造方法
JP4016525B2 (ja) 半導体の製造方法
JP3797229B2 (ja) 薄膜半導体の製造装置
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JP3911947B2 (ja) 電界効果トランジスタの製造方法
JP3986781B2 (ja) 薄膜トランジスタの作製方法
JP2003100638A (ja) 半導体薄膜及び薄膜トランジスタの製造方法、電気光学装置及び電子機器
JPH11186165A (ja) 多結晶薄膜の製造方法および半導体装置の製造方法
JP2002208565A (ja) 半導体装置、その製造方法および液晶表示装置
JPH09260284A (ja) 半導体装置の製造方法
JP2002057120A (ja) 薄膜半導体製造装置、薄膜半導体製造方法およびこれを用いたアクティブマトリクス基板
JP2003100639A (ja) 半導体薄膜及び薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2001053278A (ja) 薄膜トランジスタおよびこれを用いた表示装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606