JP2000269246A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000269246A JP2000269246A JP11067963A JP6796399A JP2000269246A JP 2000269246 A JP2000269246 A JP 2000269246A JP 11067963 A JP11067963 A JP 11067963A JP 6796399 A JP6796399 A JP 6796399A JP 2000269246 A JP2000269246 A JP 2000269246A
- Authority
- JP
- Japan
- Prior art keywords
- filler
- insulating film
- semiconductor chip
- main surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 オーバーラップ型ＴＣＰ半導体装置におい
て、ポッティング樹脂のキュアの段階で発生する半導体
チップ主面への応力を低減し、これによってパッシベー
ション膜や酸化膜が破壊されることによるチップの不良
を防止する。 【解決手段】オーバーラップ型ＴＣＰ半導体装置におい
て使用されるポッティング樹脂６に、酸化けい素からな
る第１のフィラーと弾性率が１００kg/mm2以下の第２の
フィラーを含有したものを用いる。ポッティング樹脂６
は、半導体チップ１と絶縁性フィルム２との間隙Ｓに流
れ込むが、これによって間隙Ｓにはポッティング樹脂に
混入した第１のフィラーと共に、低弾性の第２のフィラ
ーが定位する。ポッティング樹脂のキュアの工程で、ポ
ッティング樹脂の体積は縮小し、これによって間隙Ｓも
縮小されるが、上記低弾性の第２のフィラーが間隙に存
在するので、第１のフィラーによって与えられる半導体
チップ主面への応力が低減される。
て、ポッティング樹脂のキュアの段階で発生する半導体
チップ主面への応力を低減し、これによってパッシベー
ション膜や酸化膜が破壊されることによるチップの不良
を防止する。 【解決手段】オーバーラップ型ＴＣＰ半導体装置におい
て使用されるポッティング樹脂６に、酸化けい素からな
る第１のフィラーと弾性率が１００kg/mm2以下の第２の
フィラーを含有したものを用いる。ポッティング樹脂６
は、半導体チップ１と絶縁性フィルム２との間隙Ｓに流
れ込むが、これによって間隙Ｓにはポッティング樹脂に
混入した第１のフィラーと共に、低弾性の第２のフィラ
ーが定位する。ポッティング樹脂のキュアの工程で、ポ
ッティング樹脂の体積は縮小し、これによって間隙Ｓも
縮小されるが、上記低弾性の第２のフィラーが間隙に存
在するので、第１のフィラーによって与えられる半導体
チップ主面への応力が低減される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＣＰ(Tape Carr
ier Package)半導体装置に関し、特に、半導体チップの
主面上に絶縁フィルムをオーバーラップさせた形式のＴ
ＣＰ半導体装置に関する。
ier Package)半導体装置に関し、特に、半導体チップの
主面上に絶縁フィルムをオーバーラップさせた形式のＴ
ＣＰ半導体装置に関する。
【０００２】
【従来の技術】ＴＣＰ半導体装置は、ＱＦＰ(Quad Flat
Package)よりも薄型化及び多ピン化が容易であるとい
う利点から、液晶ディスプレイ装置の駆動用ＬＳＩとし
て広く採用されている。近年、この分野においては、同
じフレームサイズ内に、より大型の液晶パネルを搭載し
たいという要求があり、このため更に小さい平面的サイ
ズのＴＣＰ半導体装置が求められている。
Package)よりも薄型化及び多ピン化が容易であるとい
う利点から、液晶ディスプレイ装置の駆動用ＬＳＩとし
て広く採用されている。近年、この分野においては、同
じフレームサイズ内に、より大型の液晶パネルを搭載し
たいという要求があり、このため更に小さい平面的サイ
ズのＴＣＰ半導体装置が求められている。
【０００３】オーバーラップ型ＴＣＰ半導体装置は、こ
のような要求に答えるものとして生まれたもので、半導
体チップの主面上に絶縁フィルムの一部をオーバーラッ
プさせた構造を有する。絶縁フィルムの一部をオーバー
ラップさせることによって、導体パターン形成のための
フィルムの平面積を小さくすることなく、その外形寸法
を小さくできる。すなわち、図１に示すように、オーバ
ーラップ型ＴＣＰ半導体装置では、半導体チップ１より
も小さいサイズの開口２ａを有する絶縁フィルム２を用
いる。半導体チップ１の回路素子を形成した面、すなわ
ち主面上には、リード３のインナーリード３ａを接続す
るための導体バンプ４と共に、開口２ａの周縁に沿う位
置に、複数の支持バンプ５が形成される。該支持バンプ
５によって、絶縁フィルム２は、半導体チップ１の主面
上に所定の間隔を空けて支持される。上記絶縁フィルム
の開口２ａには、樹脂６がポッティングにより供給さ
れ、これによって半導体チップ１の主面がコーティング
される。この際、ポッティングにより供給された樹脂
は、支持バンプ５によって形成された半導体チップ１と
絶縁フィルム２との間隙Ｓに流れ込む。これによって半
導体チップ１と絶縁フィルム２の間の接合がより強固な
ものとなる。
のような要求に答えるものとして生まれたもので、半導
体チップの主面上に絶縁フィルムの一部をオーバーラッ
プさせた構造を有する。絶縁フィルムの一部をオーバー
ラップさせることによって、導体パターン形成のための
フィルムの平面積を小さくすることなく、その外形寸法
を小さくできる。すなわち、図１に示すように、オーバ
ーラップ型ＴＣＰ半導体装置では、半導体チップ１より
も小さいサイズの開口２ａを有する絶縁フィルム２を用
いる。半導体チップ１の回路素子を形成した面、すなわ
ち主面上には、リード３のインナーリード３ａを接続す
るための導体バンプ４と共に、開口２ａの周縁に沿う位
置に、複数の支持バンプ５が形成される。該支持バンプ
５によって、絶縁フィルム２は、半導体チップ１の主面
上に所定の間隔を空けて支持される。上記絶縁フィルム
の開口２ａには、樹脂６がポッティングにより供給さ
れ、これによって半導体チップ１の主面がコーティング
される。この際、ポッティングにより供給された樹脂
は、支持バンプ５によって形成された半導体チップ１と
絶縁フィルム２との間隙Ｓに流れ込む。これによって半
導体チップ１と絶縁フィルム２の間の接合がより強固な
ものとなる。
【０００４】
【発明が解決しようとする課題】上記半導体チップをコ
ーティングするポッティング樹脂として、従来からエポ
キシ樹脂に、全重量の２０％重量程度の有機系溶剤及び
７０重量％程度の酸化けい素からなるフィラーを含有し
たものが広く用いられている。有機系溶剤を含有するこ
とにより、エポキシ樹脂の溶解と粘度調整が可能とな
り、また酸化けい素のフィラーを含有することにより、
樹脂の線膨張係数を著しく抑えることが可能となる。
ーティングするポッティング樹脂として、従来からエポ
キシ樹脂に、全重量の２０％重量程度の有機系溶剤及び
７０重量％程度の酸化けい素からなるフィラーを含有し
たものが広く用いられている。有機系溶剤を含有するこ
とにより、エポキシ樹脂の溶解と粘度調整が可能とな
り、また酸化けい素のフィラーを含有することにより、
樹脂の線膨張係数を著しく抑えることが可能となる。
【０００５】一方で、ポッティング樹脂のキュアの段階
で、上記半導体チップ１と絶縁フィルム２との間に存在
する樹脂内の上記フィラーが、半導体チップ１の主面に
形成されたパッシベーション膜や酸化膜を破壊し、チッ
プ内の異なる金属層間でのショートを引き起こすことが
ある。すなわち、図３に模式的に示すように、キュアに
よって樹脂に混入した溶剤は気化し、その体積はポッテ
ィング時より約３０％縮小され、この縮小に伴って、半
導体チップ１と絶縁フィルム２との間隙Ｓが狭くなる。
このため、上記間隙Ｓに存在する樹脂に含有された比較
的大きいサイズのフィラーがこの間に挟まれ、半導体チ
ップの主面に応力を与える。該応力によって、パッシベ
ーション膜や酸化膜が破壊され、チップ内の金属層間で
ショートが起こる。
で、上記半導体チップ１と絶縁フィルム２との間に存在
する樹脂内の上記フィラーが、半導体チップ１の主面に
形成されたパッシベーション膜や酸化膜を破壊し、チッ
プ内の異なる金属層間でのショートを引き起こすことが
ある。すなわち、図３に模式的に示すように、キュアに
よって樹脂に混入した溶剤は気化し、その体積はポッテ
ィング時より約３０％縮小され、この縮小に伴って、半
導体チップ１と絶縁フィルム２との間隙Ｓが狭くなる。
このため、上記間隙Ｓに存在する樹脂に含有された比較
的大きいサイズのフィラーがこの間に挟まれ、半導体チ
ップの主面に応力を与える。該応力によって、パッシベ
ーション膜や酸化膜が破壊され、チップ内の金属層間で
ショートが起こる。
【０００６】従って本発明の目的は、ポッティング樹脂
のキュアの段階で発生する半導体チップ主面への応力を
低減し、これによってパッシベーション膜や酸化膜が破
壊されることによるチップの不良を防止することにあ
る。
のキュアの段階で発生する半導体チップ主面への応力を
低減し、これによってパッシベーション膜や酸化膜が破
壊されることによるチップの不良を防止することにあ
る。
【０００７】本発明の別の目的は、オーバーラップ形式
のＴＣＰ半導体装置の基本的な構造をほとんど変えるこ
となく、上記半導体チップ主面への応力を低減すること
にある。
のＴＣＰ半導体装置の基本的な構造をほとんど変えるこ
となく、上記半導体チップ主面への応力を低減すること
にある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置は、いわゆるオーバーラップ形式の
ＴＣＰ半導体装置において使用されるポッティング樹脂
に、酸化けい素からなるフィラーと弾性率が１００kg/m
m2以下のフィラーを含有したものを用いた点を特徴とし
ている。すなわち、本発明の半導体装置は、主面に複数
の電極パッドを備えた半導体チップと、上記半導体チッ
プの主面よりも小さいサイズの開口を有し、該開口が上
記主面上に位置するように配置される絶縁性フィルム
と、上記絶縁性フィルム上に形成された複数のリードか
らなる導体パターンであって、上記各リードが、上記絶
縁性フィルムの開口内に延びてチップの電極に接続され
るインナーリード部と、該インナーリード部から外側に
延びるアウターリード部とを有するものと、上記半導体
チップの主面と、上記絶縁性フィルムとの間に位置し
て、該主面と絶縁性フィルムの上記主面に対する対向面
との間に間隙を形成する複数の支持バンプと、上記絶縁
性フィルムの開口を覆うよう供給されるポッティング樹
脂であって、酸化けい素からなる第１のフィラー及び弾
性率が１００kg/mm2以下の第２のフィラーを含有したも
のとを備えて構成される。上記第２のフィラーとして
は、例えばシリコーン樹脂を採用することができる。
本発明の半導体装置は、いわゆるオーバーラップ形式の
ＴＣＰ半導体装置において使用されるポッティング樹脂
に、酸化けい素からなるフィラーと弾性率が１００kg/m
m2以下のフィラーを含有したものを用いた点を特徴とし
ている。すなわち、本発明の半導体装置は、主面に複数
の電極パッドを備えた半導体チップと、上記半導体チッ
プの主面よりも小さいサイズの開口を有し、該開口が上
記主面上に位置するように配置される絶縁性フィルム
と、上記絶縁性フィルム上に形成された複数のリードか
らなる導体パターンであって、上記各リードが、上記絶
縁性フィルムの開口内に延びてチップの電極に接続され
るインナーリード部と、該インナーリード部から外側に
延びるアウターリード部とを有するものと、上記半導体
チップの主面と、上記絶縁性フィルムとの間に位置し
て、該主面と絶縁性フィルムの上記主面に対する対向面
との間に間隙を形成する複数の支持バンプと、上記絶縁
性フィルムの開口を覆うよう供給されるポッティング樹
脂であって、酸化けい素からなる第１のフィラー及び弾
性率が１００kg/mm2以下の第２のフィラーを含有したも
のとを備えて構成される。上記第２のフィラーとして
は、例えばシリコーン樹脂を採用することができる。
【０００９】供給されるポッティング樹脂は、支持バン
プによって形成される半導体チップと絶縁性フィルムと
の間隙に流れ込むが、これによって該間隙にはポッティ
ング樹脂に混入した上記第１のフィラーと共に、上記低
弾性の第２のフィラーが定位する。ポッティング樹脂の
キュアの工程で、ポッティング樹脂の体積は縮小し、こ
れによって上記間隙も縮小されるが、上記低弾性の第２
のフィラーが該間隙に存在するので、上記第１のフィラ
ーによって与えられる半導体チップ主面への応力が低減
される。
プによって形成される半導体チップと絶縁性フィルムと
の間隙に流れ込むが、これによって該間隙にはポッティ
ング樹脂に混入した上記第１のフィラーと共に、上記低
弾性の第２のフィラーが定位する。ポッティング樹脂の
キュアの工程で、ポッティング樹脂の体積は縮小し、こ
れによって上記間隙も縮小されるが、上記低弾性の第２
のフィラーが該間隙に存在するので、上記第１のフィラ
ーによって与えられる半導体チップ主面への応力が低減
される。
【００１０】この場合に、上記ポッティング樹脂は、上
記第１のフィラーの含有量を全重量の６５重量％以下と
し、上記第２のフィラーの含有量を全重量の５重量％以
上とすることが好ましい。
記第１のフィラーの含有量を全重量の６５重量％以下と
し、上記第２のフィラーの含有量を全重量の５重量％以
上とすることが好ましい。
【００１１】また、上記第２のフィラーの平均的直径
は、上記第１のフィラーの平均的直径よりも大きいもの
であることが好ましく、更に、上記第１のフィラーの直
径が１〜１０μｍの範囲にあり、上記第２のフィラーの
直径が１〜５０μｍの範囲にあることが好ましい。
は、上記第１のフィラーの平均的直径よりも大きいもの
であることが好ましく、更に、上記第１のフィラーの直
径が１〜１０μｍの範囲にあり、上記第２のフィラーの
直径が１〜５０μｍの範囲にあることが好ましい。
【００１２】低弾性の第２のフィラーを第１のフィラー
よりも比較的大きいサイズのものとすることによって、
上記半導体チップの主面に与えられる応力がより第２の
フィラーによって吸収され、更に該応力による主面の破
損の危険性が低減される。
よりも比較的大きいサイズのものとすることによって、
上記半導体チップの主面に与えられる応力がより第２の
フィラーによって吸収され、更に該応力による主面の破
損の危険性が低減される。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態を説明
する。最初に、本発明の要部の説明に先立って、オーバ
ーラップ型ＴＣＰ半導体装置の基本的構成を図１に沿っ
て説明する。図に示すように、オーバーラップ型ＴＣＰ
半導体装置１０は、ＴＡＢ(Tape Automated Bonding)テ
ープの基材としての絶縁フィルム２を有する。本発明に
おいて絶縁フィルム２は、従来の一般的なＴＣＰ半導体
装置と同様に、ポリイミド系その他の樹脂で形成するこ
とができる。絶縁フィルム２は、半導体チップ１の平面
サイズよりも一回り大きいサイズを有する。液晶ディス
プレイ用の駆動ＬＳＩに用いられる半導体チップは、一
般的には長方形状を有しており、従って絶縁フィルム２
の平面形状は長方形であることが一般的である。しかし
ながら、本発明において用いられる絶縁フィルムの形状
がこのようなものに限定されないことは明らかである。
する。最初に、本発明の要部の説明に先立って、オーバ
ーラップ型ＴＣＰ半導体装置の基本的構成を図１に沿っ
て説明する。図に示すように、オーバーラップ型ＴＣＰ
半導体装置１０は、ＴＡＢ(Tape Automated Bonding)テ
ープの基材としての絶縁フィルム２を有する。本発明に
おいて絶縁フィルム２は、従来の一般的なＴＣＰ半導体
装置と同様に、ポリイミド系その他の樹脂で形成するこ
とができる。絶縁フィルム２は、半導体チップ１の平面
サイズよりも一回り大きいサイズを有する。液晶ディス
プレイ用の駆動ＬＳＩに用いられる半導体チップは、一
般的には長方形状を有しており、従って絶縁フィルム２
の平面形状は長方形であることが一般的である。しかし
ながら、本発明において用いられる絶縁フィルムの形状
がこのようなものに限定されないことは明らかである。
【００１４】絶縁フィルム２は、その中央に半導体チッ
プ１の主面よりも一回り小さいサイズの開口２ａを有す
る。半導体装置の組立てに際して、半導体チップ１の主
面の中央と、絶縁フィルムの上記開口２ａの中央とが位
置合わせされる。その結果、後述する半導体チップ１の
電極パッド上に形成された金その他の金属からなる導体
バンプ４の列が、開口２ａ上に露出される。一方で、上
記開口２ａは、半導体チップ１の主面よりも一回り小さ
いので、該開口２ａの周縁と、半導体チップ１の主面の
周縁とが上下方向で重なり合う位置に配置される。一つ
の実施例で、この重なり合う幅、すなわち図における寸
法Ｗは、０．２mm程度である。
プ１の主面よりも一回り小さいサイズの開口２ａを有す
る。半導体装置の組立てに際して、半導体チップ１の主
面の中央と、絶縁フィルムの上記開口２ａの中央とが位
置合わせされる。その結果、後述する半導体チップ１の
電極パッド上に形成された金その他の金属からなる導体
バンプ４の列が、開口２ａ上に露出される。一方で、上
記開口２ａは、半導体チップ１の主面よりも一回り小さ
いので、該開口２ａの周縁と、半導体チップ１の主面の
周縁とが上下方向で重なり合う位置に配置される。一つ
の実施例で、この重なり合う幅、すなわち図における寸
法Ｗは、０．２mm程度である。
【００１５】絶縁フィルム２上には、銅その他の金属の
リード３で構成される導体パターンが形成される。絶縁
フィルム２上に導体パターンを形成するために、従来か
らの一般的な方法を用いることができる。すなわち、絶
縁フィルム２上に接着剤を用いて銅箔を貼り合わせ、フ
ォトリソグラフィの技術を用いて不要部分を除去する方
法、又は薄い金属をスパッタリング等で直接絶縁フィル
ム２上に形成し、フォトリソグラフィの技術を用いて必
要なパターンを形成した後、電解めっきにより銅箔を成
長させる方法等を用いることができる。上記方法により
形成された各リード３の内側の一端、すなわち絶縁フィ
ルム２の開口２ａ内に延びるインナーリード３ａは、ぞ
れぞれ半導体チップ１上の導体バンプ４に接続される。
リード３で構成される導体パターンが形成される。絶縁
フィルム２上に導体パターンを形成するために、従来か
らの一般的な方法を用いることができる。すなわち、絶
縁フィルム２上に接着剤を用いて銅箔を貼り合わせ、フ
ォトリソグラフィの技術を用いて不要部分を除去する方
法、又は薄い金属をスパッタリング等で直接絶縁フィル
ム２上に形成し、フォトリソグラフィの技術を用いて必
要なパターンを形成した後、電解めっきにより銅箔を成
長させる方法等を用いることができる。上記方法により
形成された各リード３の内側の一端、すなわち絶縁フィ
ルム２の開口２ａ内に延びるインナーリード３ａは、ぞ
れぞれ半導体チップ１上の導体バンプ４に接続される。
【００１６】半導体チップ１の主面の周縁部、すなわち
絶縁フィルム２と重なり合う領域には、所定の間隔で複
数の支持バンプ５が形成されている。支持バンプ５によ
って、半導体チップの主面と絶縁フィルム２の底面との
間に、その高さに応じた間隙Ｓが形成され、これによっ
て間隙Ｓへの、後に説明するポッティング樹脂６の流れ
込みが促進される。上記絶縁フィルムの開口２ａには、
樹脂６がポッティングにより供給され、これによって半
導体チップ１の主面がコーティングされる。この際、ポ
ッティングにより供給された樹脂は、支持バンプ５によ
って形成された半導体チップ１と絶縁フィルム２との間
隙に流れ込む。支持バンプ５の高さ、すなわち間隙Ｓの
高さＨは、ポッティング樹脂６の流れ込み量をコントロ
ールするために任意に設定できるが、一つの実施例にお
いてこの高さは、15μm程度である。
絶縁フィルム２と重なり合う領域には、所定の間隔で複
数の支持バンプ５が形成されている。支持バンプ５によ
って、半導体チップの主面と絶縁フィルム２の底面との
間に、その高さに応じた間隙Ｓが形成され、これによっ
て間隙Ｓへの、後に説明するポッティング樹脂６の流れ
込みが促進される。上記絶縁フィルムの開口２ａには、
樹脂６がポッティングにより供給され、これによって半
導体チップ１の主面がコーティングされる。この際、ポ
ッティングにより供給された樹脂は、支持バンプ５によ
って形成された半導体チップ１と絶縁フィルム２との間
隙に流れ込む。支持バンプ５の高さ、すなわち間隙Ｓの
高さＨは、ポッティング樹脂６の流れ込み量をコントロ
ールするために任意に設定できるが、一つの実施例にお
いてこの高さは、15μm程度である。
【００１７】本発明において、上記ポッティング樹脂
は、エポキシ系樹脂に、有機溶剤、酸化けい素からなる
フィラー（以下、シリカフィラーという）及び弾性率が
１００kg/mm2以下のフィラー（以下、低弾性フィラー）
を含有したものを用いる。有機溶剤として、アルコール
系やケトン系などを組合わせたものを樹脂内に１５重量
％程度含有させる。有機溶剤は、基本的には樹脂の溶解
と粘度調整の目的のために用いられ、該目的に合わせて
含有量を調整することができる。シリカフィラーは、樹
脂内に６５重量％以下を含有させる。シリカフィラー
は、前述の如く、半導体チップ１の主面に損傷を与える
原因となるのので、できるだけその量を少なくすること
が好ましいが、一方で、樹脂の線膨張係数を抑えると共
に、その機械的強度を上げるために所定量が必要とな
る。また、低弾性フィラーは、樹脂内に５重量％以上を
含有させる。弾性率が１００kg/mm2以下のものを上記低
弾性フィラーの素材として用いることができ、具体的に
は、シリコーン樹脂（弾性率５〜５０kg/mm2）、フッ素
樹脂（弾性率６０kg/mm2）、シリコーンゴム（弾性率５
kg/mm2）等を用いることができる。
は、エポキシ系樹脂に、有機溶剤、酸化けい素からなる
フィラー（以下、シリカフィラーという）及び弾性率が
１００kg/mm2以下のフィラー（以下、低弾性フィラー）
を含有したものを用いる。有機溶剤として、アルコール
系やケトン系などを組合わせたものを樹脂内に１５重量
％程度含有させる。有機溶剤は、基本的には樹脂の溶解
と粘度調整の目的のために用いられ、該目的に合わせて
含有量を調整することができる。シリカフィラーは、樹
脂内に６５重量％以下を含有させる。シリカフィラー
は、前述の如く、半導体チップ１の主面に損傷を与える
原因となるのので、できるだけその量を少なくすること
が好ましいが、一方で、樹脂の線膨張係数を抑えると共
に、その機械的強度を上げるために所定量が必要とな
る。また、低弾性フィラーは、樹脂内に５重量％以上を
含有させる。弾性率が１００kg/mm2以下のものを上記低
弾性フィラーの素材として用いることができ、具体的に
は、シリコーン樹脂（弾性率５〜５０kg/mm2）、フッ素
樹脂（弾性率６０kg/mm2）、シリコーンゴム（弾性率５
kg/mm2）等を用いることができる。
【００１８】ここで、低弾性フィラーの平均的直径は、
シリカフィラーの平均的直径よりも大きいものであるこ
とが好ましい。樹脂に含有されるフィラーの大きさには
ばらつきがあるが、その最小及び最大の大きさのフィラ
ーを規定することによって、フィラーの平均的直径を調
整することができる。具体的には、シリカフィラーの直
径を１〜１０μｍの範囲とし、低弾性フィラーの直径を
１〜５０μｍの範囲とすることが好ましい。低弾性フィ
ラーの平均的直径を、シリカフィラーのそれよりも大き
いものとすることにより、ポッティング樹脂をキュアし
た際に、シリカフィラーよりも多くの低弾性フィラー
が、半導体チップ１の主面と絶縁フィルム２の底面との
間に挟まれることになる。そのため、キュアによる樹脂
の収縮のエネルギーは各低弾性フィラーによって分散さ
れ、シリカフィラーが半導体チップ１の主面に与える応
力は極めて小さいものとなる。
シリカフィラーの平均的直径よりも大きいものであるこ
とが好ましい。樹脂に含有されるフィラーの大きさには
ばらつきがあるが、その最小及び最大の大きさのフィラ
ーを規定することによって、フィラーの平均的直径を調
整することができる。具体的には、シリカフィラーの直
径を１〜１０μｍの範囲とし、低弾性フィラーの直径を
１〜５０μｍの範囲とすることが好ましい。低弾性フィ
ラーの平均的直径を、シリカフィラーのそれよりも大き
いものとすることにより、ポッティング樹脂をキュアし
た際に、シリカフィラーよりも多くの低弾性フィラー
が、半導体チップ１の主面と絶縁フィルム２の底面との
間に挟まれることになる。そのため、キュアによる樹脂
の収縮のエネルギーは各低弾性フィラーによって分散さ
れ、シリカフィラーが半導体チップ１の主面に与える応
力は極めて小さいものとなる。
【００１９】なお、本発明においてポッティング樹脂６
は、フェノール・ノボラックその他の硬化剤、アミンそ
の他の硬化促進剤、カーボンブラックや色素等の着色剤
等を更に含有して構成することができる。
は、フェノール・ノボラックその他の硬化剤、アミンそ
の他の硬化促進剤、カーボンブラックや色素等の着色剤
等を更に含有して構成することができる。
【００２０】次に、上記ＴＣＰ半導体装置１０の製造方
法について、図２に従い概略説明する。半導体チップ１
の電極パッド上に導体バンプ４及び支持バンプ５を形成
する（図２（Ａ））。導体バンプ４は、リード側に形成
しても良い。絶縁フィルム２上に導体パターン３を形成
したもの、すなわちＴＡＢテープを用意し、そのインナ
ーリード３ａと、半導体チップ１の導体バンプ４との位
置決めを行った後、ボンディングツール２０をインナー
リード３ａの上から押し当てて、加熱及び加圧する（同
（Ｂ））。これによって導体バンプ４とインナーリード
３ａとを一度に接続する。もっとも、個々のバンプとリ
ードとの接続を一つずつ行うシングルポイントボンディ
ングを用いても良い。上方から絶縁フィルムの開口２ａ
に向けて樹脂６をポッティングする（同（Ｃ））。この
際、ポッティングされた樹脂の一部は、半導体チップ１
と絶縁フィルム２の間隙Ｓに流れ込み、その間の表面張
力によってそこに保持される。その後、１５０℃で１時
間程度のキュアを行い、ポッティング樹脂６を硬化させ
る（同（Ｄ））。キュアによりポッティング樹脂６から
溶剤が気化し、その体積が３０％程度収縮する。これに
よって、半導体チップ１と絶縁フィルム２の間隙Ｓの距
離も縮小され、その間に樹脂に含まれる低弾性フィラー
が挟まれる。低弾性フィラーは、上記収縮による半導体
チップ主面への応力を緩和し、フィラーによる主面の破
壊の危険性を大幅に低減する。
法について、図２に従い概略説明する。半導体チップ１
の電極パッド上に導体バンプ４及び支持バンプ５を形成
する（図２（Ａ））。導体バンプ４は、リード側に形成
しても良い。絶縁フィルム２上に導体パターン３を形成
したもの、すなわちＴＡＢテープを用意し、そのインナ
ーリード３ａと、半導体チップ１の導体バンプ４との位
置決めを行った後、ボンディングツール２０をインナー
リード３ａの上から押し当てて、加熱及び加圧する（同
（Ｂ））。これによって導体バンプ４とインナーリード
３ａとを一度に接続する。もっとも、個々のバンプとリ
ードとの接続を一つずつ行うシングルポイントボンディ
ングを用いても良い。上方から絶縁フィルムの開口２ａ
に向けて樹脂６をポッティングする（同（Ｃ））。この
際、ポッティングされた樹脂の一部は、半導体チップ１
と絶縁フィルム２の間隙Ｓに流れ込み、その間の表面張
力によってそこに保持される。その後、１５０℃で１時
間程度のキュアを行い、ポッティング樹脂６を硬化させ
る（同（Ｄ））。キュアによりポッティング樹脂６から
溶剤が気化し、その体積が３０％程度収縮する。これに
よって、半導体チップ１と絶縁フィルム２の間隙Ｓの距
離も縮小され、その間に樹脂に含まれる低弾性フィラー
が挟まれる。低弾性フィラーは、上記収縮による半導体
チップ主面への応力を緩和し、フィラーによる主面の破
壊の危険性を大幅に低減する。
【００２１】
【実施例】従来の組成からなるポッティング樹脂(従来
例)と本発明の組成からなるポッティング樹脂（実施例
１及び２）を用いて、図１の構成のＴＣＰ半導体装置を
作成し、温度サイクル試験におけるその不良率を評価し
た。評価に用いたポッティング樹脂の組成及び物性を表
１に示す。実施例では、上記低弾性フィラーとしてシリ
コーン樹脂(弾性率５〜５０kg/mm2)を用いた。
例)と本発明の組成からなるポッティング樹脂（実施例
１及び２）を用いて、図１の構成のＴＣＰ半導体装置を
作成し、温度サイクル試験におけるその不良率を評価し
た。評価に用いたポッティング樹脂の組成及び物性を表
１に示す。実施例では、上記低弾性フィラーとしてシリ
コーン樹脂(弾性率５〜５０kg/mm2)を用いた。
【００２２】
【表１】
【００２３】また評価諸条件を表２に示す。
【００２４】
【表２】
【００２５】上記条件の下、温度サイクル試験における
半導体チップ主面の金属間ショートに基く不良率とし
て、表３の結果が得られた。
半導体チップ主面の金属間ショートに基く不良率とし
て、表３の結果が得られた。
【００２６】
【表３】
【００２７】結果から分かるように、金属間ショートに
基く不良率が、大幅に低減された。
基く不良率が、大幅に低減された。
【００２８】以上、本発明の実施形態及び実施例を図面
に沿って説明した。本発明の適用範囲が、上記実施形態
及び実施例において示した事項に限定されないことは明
らかである。実施形態においては、絶縁フィルム２の上
面側、すなわち半導体チップとの対向面と反対側に導体
パターン３を形成したものを示したが、半導体チップの
対向面側に導体パターン３を形成した半導体装置におい
ても本発明は有効に機能する。
に沿って説明した。本発明の適用範囲が、上記実施形態
及び実施例において示した事項に限定されないことは明
らかである。実施形態においては、絶縁フィルム２の上
面側、すなわち半導体チップとの対向面と反対側に導体
パターン３を形成したものを示したが、半導体チップの
対向面側に導体パターン３を形成した半導体装置におい
ても本発明は有効に機能する。
【００２９】
【発明の効果】以上の如く本発明によれば、ポッティン
グ樹脂のキュアの際に、フィラーが半導体チップ主面に
与える応力を著しく低減することができる。その結果、
半導体チップ上のパッシベーション膜や酸化膜の破損が
防止され、半導体装置の歩留まりが向上する。
グ樹脂のキュアの際に、フィラーが半導体チップ主面に
与える応力を著しく低減することができる。その結果、
半導体チップ上のパッシベーション膜や酸化膜の破損が
防止され、半導体装置の歩留まりが向上する。
【００３０】本発明においては、上記効果を達成するた
めに、オーバーラップ形式のＴＣＰ半導体装置の基本的
な構造をほとんど変える必要がないので、既存の製造設
備を使用することができ、新たな設備投資が不要であ
る。
めに、オーバーラップ形式のＴＣＰ半導体装置の基本的
な構造をほとんど変える必要がないので、既存の製造設
備を使用することができ、新たな設備投資が不要であ
る。
【００３１】
【図１】本発明が適用されるオーバーラップ型のＴＣＰ
半導体装置の断面図である。
半導体装置の断面図である。
【図２】図１の半導体装置の製造工程を示す図である。
【図３】従来のＴＣＰ半導体装置における問題点を説明
するためのキュアの前後における半導体装置の模式図で
ある。
するためのキュアの前後における半導体装置の模式図で
ある。
１ 半導体チップ ２ 絶縁フィルム ２ａ 開口 ３ リード ３ａ インナーリード ４ 導体バンプ ５ 支持バンプ ６ ポッティング樹脂 １０ 半導体装置
Claims (5)
- 【請求項１】 主面に複数の電極パッドを備えた半導体
チップと、 上記半導体チップの主面よりも小さいサイズの開口を有
し、該開口が上記主面上に位置するように配置される絶
縁性フィルムと、 上記絶縁性フィルム上に形成された複数のリードからな
る導体パターンであって、上記各リードが、上記絶縁性
フィルムの開口内に延びてチップの電極に接続されるイ
ンナーリード部と、該インナーリード部から外側に延び
るアウターリード部とを有するものと、 上記半導体チップの主面と、上記絶縁性フィルムとの間
に位置して、該主面と絶縁性フィルムの上記主面に対す
る対向面との間に間隙を形成する複数の支持バンプと、 上記絶縁性フィルムの開口を覆うよう供給されるポッテ
ィング樹脂であって、酸化けい素からなる第１のフィラ
ー及び弾性率が１００kg/mm2以下の第２のフィラーを含
有したものと、を備えた半導体装置。 - 【請求項２】 上記ポッティング樹脂は、上記第１のフ
ィラーの含有量を全重量の６５重量％以下とし、上記第
２のフィラーの含有量を全重量の５重量％以上とした請
求項１記載の半導体装置。 - 【請求項３】 上記第２のフィラーがシリコーン樹脂か
らなる請求項１又は２記載の半導体装置。 - 【請求項４】 上記第２のフィラーの平均的直径が、上
記第１のフィラーの平均的直径よりも大きいものである
請求項１、２又は３記載の半導体装置。 - 【請求項５】 上記第１のフィラーの直径が１〜１０μ
ｍの範囲にあり、上記第２のフィラーの直径が１〜５０
μｍの範囲にある請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067963A JP2000269246A (ja) | 1999-03-15 | 1999-03-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067963A JP2000269246A (ja) | 1999-03-15 | 1999-03-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269246A true JP2000269246A (ja) | 2000-09-29 |
Family
ID=13360142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11067963A Withdrawn JP2000269246A (ja) | 1999-03-15 | 1999-03-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000269246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108701621A (zh) * | 2016-02-24 | 2018-10-23 | 三菱电机株式会社 | 半导体模块以及半导体模块的制造方法 |
-
1999
- 1999-03-15 JP JP11067963A patent/JP2000269246A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108701621A (zh) * | 2016-02-24 | 2018-10-23 | 三菱电机株式会社 | 半导体模块以及半导体模块的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403631B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 | |
| KR100239198B1 (ko) | 반도체 장치 | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| TW406382B (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
| JPH08236584A (ja) | 半導体装置 | |
| JP2003152002A (ja) | 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| US20100052163A1 (en) | Semiconductor device, method of manufacturing same and method of repairing same | |
| JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JPH11274241A (ja) | 半導体装置の製造方法 | |
| JP2000323624A (ja) | 半導体装置およびその製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4127943B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08250551A (ja) | フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板 | |
| JP2002110714A (ja) | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| US20110068462A1 (en) | Semiconductor chip packages having reduced stress | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000269246A (ja) | 半導体装置 | |
| US6288439B1 (en) | Tape carrier package for a semiconductor device | |
| JP2000150716A (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
| JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |