JP2000268080A5

JP2000268080A5 -

Info

Publication number: JP2000268080A5
Application number: JP1999090558A
Authority: JP
Filing date: 1999-03-31
Publication date: 2005-10-27
Anticipated expiration: 2019-03-31

Claims

タイミング検証の対象回路に対する静的タイミング検証又は動的タイミング検証の適用を決める静的・動的タイミング検証分割処理を有し、
前記静的・動的タイミング検証分割処理は、前記対象回路の中のカウンタ手段を識別し、識別された前記カウンタ手段の情報をもとに、前記対象回路の中のクロック情報を識別するクロック情報認識処理を含むことを特徴とする静的・動的タイミング検証方法。
請求項１において、
前記クロック情報認識処理は、更に、識別した前記クロック情報をもとに、前記対象回路の中で同期回路部分と非同期回路部分との非同期転送経路、更に同期回路部分間の非同期転送経路を、夫々識別する処理を行うことを特徴とする静的・動的タイミング検証方法。
請求項１において、
前記クロック情報認識処理は、更に、
識別した前記クロック情報をもとに、前記対象回路の中でクロックゲートを構成している論理素子を識別し、
前記クロックゲートを構成している前記論理素子へ２本以上クロック属性を持つ信号が入力されている場合に、クロックゲートのセットアップ解析、ホールド解析を実行する必要があるかを判定し、
前記クロック属性を持つ入力信号の中でどの信号を基準としてクロックゲートのセットアップ解析、ホールド解析を実行するかを判定する判定処理を更に含むことを特徴とする静的・動的タイミング検証方法。
請求項１において、
前記クロック情報認識処理は、更に、識別した前記クロック情報をもとに、前記対象回路の中でクロックゲートを構成している論理素子を識別し、
前記静的・動的タイミング検証分割処理は、前記クロックゲートを構成している論理素子へのクロック属性を持たない入力信号がマルチサイクルパスか否かの識別を行う認識処理を更に含むことを特徴とする静的・動的タイミング検証方法。
請求項１において、
前記クロック情報認識処理は、更に、識別した前記クロック情報をもとに、前記対象回路の中でクロックの選択論理を構成している論理素子を識別することを特徴とする静的・動的タイミング検証方法。
請求項１において、
前記静的・動的タイミング検証分割処理は、
前記クロック情報認識処理で識別された前記クロック情報をもとに、前記対象回路の中でクロック以外の信号がクロック端子に供給されているフリップフロップ及びラッチに対して、仮想的なクロックが定義可能かを判定し、それによって、クロック以外の信号がクロック端子に供給されているフリップフロップ及びラッチであって、仮想的なクロックが定義可能と判定されたフリップフロップ及びラッチのクロック端子に対して、仮想的なクロックを設定する設定処理を更に含むことを特徴とする静的・動的タイミング検証方法。
請求項１において、
前記静的・動的タイミング検証分割処理は、
前記クロック情報認識処理で識別した前記クロック情報を元に、前記対象回路の中で静的タイミング検証適用回路部分と動的タイミング検証適用回路部分とを識別する適用回路部分認識処理を含むことを特徴とする静的・動的タイミング検証方法。
請求項７において、
前記適用回路部分認識処理は、識別した前記動的タイミング検証適用回路部分に信号の伝達経路に沿ってフリップフロップが現われる迄を前記動的タイミング検証適用回路部分に含めて認識することを特徴とする静的・動的タイミング検証方法。
請求項７において、
前記適用回路部分認識処理は、識別した前記動的タイミング検証適用回路部分と前記対象回路の中の論理階層との対応を識別するものであることを特徴とする静的・動的タイミング検証方法。
請求項７において、
前記適用回路部分認識処理は、識別した前記静的タイミング検証適用回路部分の入力端子及び出力端子に最も近い前記動的タイミング検証適用回路部分内のフリップフロップから信号の伝達経路に沿って前記動的タイミング検証適用回路部分外のフリップフロップ及びラッチを識別し、
識別された前記動的タイミング検証適用回路部分外のフリップフロップ及びラッチへのクロック信号の伝搬遅延を、前記対象回路に遅延情報を与える際に前記動的タイミング検証適用回路部分と前記動的タイミング検証適用回路部分内のフリップフロップ及びラッチへのクロック信号の伝搬遅延のみを与えるだけで動的タイミング検証が可能となるよう調整することを特徴とする静的・動的タイミング検証方法。
タイミング検証の対象回路の中のカウンタ手段を識別する第１の処理と、
識別された前記カウンタ手段の情報を元に、前記対象回路の中のクロック情報を識別する第２の処理と、
識別した前記クロック情報を元に、前記対象回路の中で静的タイミング検証適用回路部分と動的タイミング検証適用回路部分とを識別する第３の処理と、
前記第３の処理の結果に基づいて静的タイミング検証を行う第４の処理と、
前記第３の処理の結果に基づいて動的タイミング検証を行う第５の処理とを含むことを特徴とする静的・動的タイミング検証方法。
同期回路および非同期回路が含まれる同期・非同期混在回路における前記同期回路に非周期的な誤動作を発生する可能性のある回路部分を抽出し、この回路部分には非周期回路として動的タイミング検証を施し、
前記同期・非同期混在回路における前記非同期回路に仮想的なクロック信号とみなすことが可能な信号が供給される回路部分を抽出し、この回路部分には周期回路として静的タイミング検証を施すことを特徴とする静的・動的タイミング検証方法。
クロック信号に対する同期回路および非同期回路が含まれる同期・非同期混在回路の静的・動的タイミング検証方法であって、
前記同期回路を周期回路と非周期回路とに、前記非同期回路を周期回路と非周期回路とに分類し、
前記同期回路の周期回路及び前記非同期回路の周期回路には静的タイミング検証を施し、
前記同期回路の非周期回路及び前記非同期回路の非周期回路には動的タイミング検証を施すことを特徴とする静的・動的タイミング検証方法。
タイミング検証の対象回路に対する静的タイミング検証又は動的タイミング検証の適用を決める静的・動的タイミング検証分割処理を有し、
前記静的・動的タイミング検証分割処理は、前記対象回路の中のカウンタ手段を識別し、識別された前記カウンタ手段の情報をもとに、前記対象回路の中のクロック情報を識別するクロック情報認識処理を含み、
前記クロック情報認識処理は、更に、識別した前記クロック情報をもとに、前記対象回路の中で同期回路部分と非同期回路部分との非同期転送経路、更に同期回路部分間の非同期転送経路を、夫々識別する処理を行い、
前記識別する処理は、前記非同期転送経路を構成する素子を認識するために、前記素子のクロック端子からデータ出力端子への素子内パスの通過を認め、
外部端子から前記通過を認めた素子を通るクロックパスを、クロックソース間を結ぶグラフで表現する処理と、
前記グラフのクロックソースを用いる素子の集合を把握する処理と、
前記グラフ毎に、前記グラフのクロックソースをクロックソースとする素子と前記グラフのクロックソースをクロックソースとしない素子との間のデータ転送を非同期転送として認識し、
前記非同期転送と認識された経路の素子が選択論理の前段で異なる前記グラフの頂点をクロックソースとするものであれば当該経路を常時非同期転送と認識し、一方、前記非同期転送と認識された経路の素子が選択論理の前後で同一の前記グラフの頂点をクロックソースとするものであれば当該経路は選択論理の選択状態に応じて非同期転送になると認識することを特徴とする静的・動的タイミング検証方法。
タイミング検証の対象回路の中のカウンタ手段を識別する第１の処理と、
識別された前記カウンタ手段の情報を元に、前記対象回路の中のクロック情報を識別する第２の処理と、
識別した前記クロック情報を元に、前記対象回路の中で静的タイミング検証適用回路部分と動的タイミング検証適用回路部分を識別する第３の処理と、
前記第３の処理結果に基づいて静的タイミング検証を行う第４の処理と、
前記第３の処理結果に基づいて動的タイミング検証を行う第５の処理とをコンピュータに実行させるためのプログラムを記録して成るものであることを特徴とするコンピュータ読取り可能な記憶媒体。
同期回路および非同期回路が含まれる同期・非同期混在回路における前記同期回路に非周期的な誤動作を発生する可能性のある回路部分を抽出し、この回路部分には非周期回路として動的タイミング検証を施す処理と、
前記同期・非同期混在回路における前記非同期回路に仮想的なクロック信号とみなすことが可能な信号が供給される回路部分を抽出し、この回路部分には周期回路として静的タイミング検証を施す処理とをコンピュータに実行させるためのプログラムを記録して成るものであることを特徴とするコンピュータ読取り可能な記憶媒体。
クロック信号に対する同期回路および非同期回路が混在して含まれる同期・非同期混在回路に対して、
前記同期回路を周期回路と非周期回路に、前記非同期回路を周期回路と非周期回路に分類し、
前記同期回路の周期回路及び非同期回路の周期回路には静的タイミング検証を施し、前記同期回路の非周期回路及び非同期回路の非周期回路には動的タイミング検証を施す、夫々の処理をコンピュータに実行させるためのプログラムを記録して成るものであることを特徴とするコンピュータ読取り可能な記憶媒体。
回路内部で生成されたクロックの情報を認識するクロック情報認識方法であって、
前記回路内のカウンタ手段を識別し、識別された前記カウンタ手段の情報をもとに、前記回路の中のクロック情報を識別することを特徴とするクロック情報認識方法。
請求項１８において、
識別された前記カウンタ手段の情報をもとに、前記カウンタ手段の出力から周期的情報を前記回路の中の回路網上に伝播させることで、前記回路の中のクロック情報を識別することを特徴とするクロック情報認識方法。
請求項１９において、
前記カウンタ手段から非周期的情報を前記回路の中の回路網上に更に伝播させることで、前記回路網上の多入力一出力の論理素子の入出力端子に接続される回路網の属性を設定し、
前記回路網の属性の設定は、
前記論理素子の全ての入力が周期的な信号の場合には、前記論理素子の出力端子に接続する回路網の属性を周期属性に設定し、
前記論理素子の全ての入力が非周期的な信号の場合には、前記論理素子の出力端子に接続する回路網の属性を非周期属性に設定し、
前記論理素子の入力に、１つの周期的な信号および１つの非周期的な信号が少なくとも入力される場合には、前記論理素子の出力端子に接続する回路網の属性を準周期的属性に設定することを特徴とするクロック情報認識方法。