JP2000267941A - ストアエラー補償装置 - Google Patents

Abstract

(57)【要約】 【課題】 ストアバッファを備えた中央制御装置におい
て、ストアエラーを回復するストアエラー補償装置を提
供する。 【解決手段】 命令処理手段１０１が、ストアバッファ
１０２を介して記憶装置１０３に対するデータのストア
動作を行うことにより、命令処理手段１０１によるスト
ア命令の発行と記憶装置１０３へのデータストア動作と
を非同期に実行する構成の中央制御装置に備えられるス
トアエラー補償装置において、ストアバッファ１０２が
記憶装置１０３へのデータストアのために出力するアド
レスおよびストア対象のデータからなるストア情報を保
持するエラー情報保持手段１１１と、記憶装置１０３に
おけるストア動作が失敗した旨のエラー通知の入力に応
じて、エラー情報保持手段１１１に保持されたストア情
報を命令処理手段１０１に転送し、ストア動作の再試行
を指示する第１指示手段１１２とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ストアバッファを
備えた中央制御装置において、ストアエラーを補償する
ストアエラー補償装置に関するものである。近年のプロ
セッサの高速化に伴って、プロセッサの動作速度と主記
憶装置の動作速度との格差がますます大きくなってお
り、特に、主記憶装置へのデータ書込（ストア）動作に
要する時間は、プロセッサによる処理速度向上の妨げと
なっている。このため、中央制御装置内にストアバッフ
ァを備え、制御処理部がこのストアバッファを介して主
記憶装置に対するストア命令を実行する構成とすること
により、ストア命令の発行と主記憶装置へのデータスト
ア動作とを非同期で実行可能としている。

【０００２】

【従来の技術】図１０に、従来のストアバッファを備え
た中央制御装置の構成例を示す。図１０に示した中央制
御装置４１０に備えられた制御処理部４１１において、
プログラムシーケンサ４１２および演算処理部４１３か
らなる命令実行部４１４は、プログラムデコーダ４１５
を介して、マイクロプログラム格納部４１６に格納され
たマイクロプログラムのデコード結果を受け取り、この
デコード結果に基づいて指定された命令を実行し、実行
結果を示す応答をプログラムデコーダ４１５に返す構成
となっている。

【０００３】この演算処理部４１３は、ストア命令を受
け取ったときに、指定されたアドレスおよびデータをス
トアバッファ４１７に送出し、一方、プログラムシーケ
ンサ４１２は、ストアバッファ４１７に対してストア要
求を送出して、ストアバッファ４１７からの応答に応じ
てストア動作を終了する構成となっている。このよう
に、ストア命令をストアバッファ４１７に渡した段階で
ストア動作を完了したと見なすことにより、命令実行部
４１４は、主記憶装置４０１において実際のストア動作
が完了するまで待つことなく、次の命令の処理を開始す
ることが可能となる。

【０００４】ところで、上述したようにしてストアバッ
ファ４１７に渡されたアドレスおよびデータは、書込回
路４２１を介してＮ段バッファ４２２に順次に書き込ま
れて蓄積され、その後、読出回路４２３によって順次に
読み出されて、システムバスに送出されている。このス
トアバッファ４１７において、ストアバッファ制御部４
２４は、上述した命令実行部４１４のプログラムシーケ
ンサ４１２から受け取ったストア要求に応じて、上述し
た書込回路４２１による書込動作を制御するとともに、
読出回路４２３に対して、Ｎ段バッファ４２２から読み
出すべきアドレスおよびデータを指定し、このアドレス
およびデータに対応するストア要求をシステムバスに送
出する構成となっている。

【０００５】このようにしてシステムバスに送出された
ストア要求に応じて、主記憶装置４０１は、システムバ
スを介してアドレスおよびデータを受け取り、このアド
レスで指定される格納場所に受け取ったデータを格納す
るストア動作を実行する。このストア動作が正常に完了
した場合は、主記憶装置４０１からシステムバスを介し
てその旨を示す完了通知が応答信号として中央制御制御
装置４１０側に返され、これに応じて、ストアバッファ
制御部４２４は、読出回路４２３に次のアドレスおよび
データの読み出しを指示するとともに、Ｎ段バッファ４
２２の該当する格納場所を解放して、新たなアドレスお
よびデータの書き込みに供している。

【０００６】一方、ストア動作が正常に完了しなかった
場合は、その旨を示すエラー通知が応答信号として中央
制御装置４１０側に返される。このとき、ストアバッフ
ァ制御部４２４は、まず、ストア要求を再び送出して、
ストア動作の再試行を行い、この再試行に応じて、再び
エラー通知を受け取ったときに、割込制御部４１８にス
トアエラーの発生を示す割込信号を送出している。

【０００７】ここで、従来は、最初のストア動作に続い
て再試行もまた正常に完了しなかった場合は、主記憶装
置４０１の該当アドレスやシステムバスなどに固定的な
障害が発生している可能性が高いと考えられており、上
述した割込信号によって通知されたストアエラーは、プ
ログラムの実行停止の原因となる致命的なエラーとして
扱われていた。

【０００８】このため、従来は、ストアエラーの発生を
示す割込信号の受信に応じて、割込制御部４１８によ
り、命令実行部４１４に割込処理が指示されたときに
は、マイクロプログラムにより、上位のソフトウェアに
ストアエラーの発生を通知した後に、プログラムの実行
を中断していた。また、ストアバッファ４１７に備えた
エラー情報保持部４２５に読出回路４２３がシステムバ
スに出力したアドレスをエラー情報として保持してお
き、上述した再試行においてストアエラーが発生したと
きに、ストアバッファ制御部４２４からの指示に応じて
エラー情報保持部４２５が、命令処理部４１４に内部バ
スを介して接続されたエラー情報レジスタ４１９に上述
したアドレスを送出することにより、ストアエラーが発
生したアドレスをエラーを特定するためのエラー情報と
して収集する構成となっている。

【０００９】

【発明が解決しようとする課題】上述したように、従来
のストアバッファを備えた中央制御装置は、ストアエラ
ーの発生に応じてプログラムを中断することを前提とし
て構成されており、ストアエラーを回復することは考慮
されていなかった。しかしながら、例えば、ノイズの影
響などにより、主記憶装置を構成するメモリ素子やシス
テムバスに障害がないにもかかわらず、最初のストア動
作に続いて再試行においてもストアエラーが発生する場
合が考えられ、このようなストアエラーは、更にストア
動作を繰り返すことにより回復する可能性がある。

【００１０】一方、２重化された情報処理システムにお
いては、図１１に示すように、０系の中央制御装置４３
０ａおよび１系の中央制御装置４３０ｂが、システムバ
スを介して、０系の主記憶装置４０１ａおよび１系の主
記憶装置４０１ｂに相互に接続されており、各系の中央
制御装置４３０ａ、４３０ｂに備えられた交絡制御部４
３１により、上述した各システムバスによる相互接続を
制御することにより、例えば、０系の中央制御装置４３
０ａから１系の主記憶装置４０１ｂにアクセスするルー
トを設定することが可能である。

【００１１】以下、中央制御装置４３０ａ、４３０ｂお
よび主記憶装置４０１ａ、４０１ｂを総称する際は、単
に、中央制御装置４３０、主記憶装置４０１と称する。
図１１に示した中央制御装置４３０において、交絡制御
部４３１は、バス調停制御部４３２およびゲート回路４
３３とから形成されており、アクセスルート制御部４３
４は、内部バスを介して制御処理部４１１から受け取っ
た指示に応じて、上述したゲート回路４３３と各系統の
主記憶装置４０１にそれぞれ備えられた主記憶制御部４
０２の動作を制御する構成となっている。

【００１２】また、図１１に示した中央制御装置４３０
において、通信制御部４３５は、対応する交絡制御部４
３１およびプロセッサ間通信パス（ＣＣ間通信パス）を
介して、他系の中央制御装置４３０との間の通信を実現
しており、このプロセッサ間通信パスを介して他系の中
央制御装置４３０から何らかの要求を受け取った際に
は、通信制御部４３５が、割込制御部４３６を介して制
御処理部４１１にその旨を通知する構成となっている。

【００１３】このような情報処理システムでは、０系の
制御処理部４１１と１系の制御処理部４１１とが、内部
に格納された同一のマイクロプログラムに従って動作
し、それぞれ対応するストアバッファ４１７を介して互
いに独立にストア動作を行うことにより、２つの系に備
えられた主記憶装置４０１のメモリモジュール（ＭＭ）
４０３に格納された情報の同一性を保証しており、高い
信頼性が必要とされる用途に適用されている。

【００１４】したがって、特に、このような２重化構成
を有する情報処理システムにおいては、システムのリセ
ットや予備系への切り替えを安易に行う前に、ストアエ
ラーの回復を試みるべきである本発明は、ストアバッフ
ァを備えた中央制御装置において、ストアエラーを回復
するストアエラー補償装置を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】図１に、請求項１および
請求項４のストアエラー補償装置の原理ブロック図を示
す。請求項１の発明は、命令処理手段１０１が、ストア
バッファ１０２を介して記憶装置１０３に対するデータ
のストア動作を行うことにより、命令処理手段１０１に
よるストア命令の発行と記憶装置１０３へのデータスト
ア動作とを非同期に実行する構成の中央制御装置に備え
られるストアエラー補償装置において、ストアバッファ
１０２が記憶装置１０３へのデータストアのために出力
するアドレスおよびストア対象のデータからなるストア
情報を保持するエラー情報保持手段１１１と、記憶装置
１０３におけるストア動作が失敗した旨のエラー通知の
入力に応じて、エラー情報保持手段１１１に保持された
ストア情報を命令処理手段１０１に転送し、ストア動作
の再試行を指示する第１指示手段１１２とを備えたこと
を特徴とする。

【００１６】請求項１の発明は、エラー通知の入力に応
じて、第１指示手段１１２が動作することにより、エラ
ー情報保持手段１１１に保持されたアドレスおよびデー
タを、ストアエラーが発生したエラーアドレスおよびこ
のエラーアドレスにストアすべき対象データとして命令
処理手段１０１に渡し、命令処理手段１０１によって、
該当アドレスに対するストア動作を再試行することがで
きる。

【００１７】図２に、請求項２および請求項３のストア
エラー補償装置の原理ブロック図を示す。なお、図２に
おいては、２系統の中央制御装置にそれぞれ備えられた
ストアエラー補償装置を構成する各手段のうち、０系の
主記憶装置１０３においてストアエラーが発生した場合
に動作する手段を示している。請求項２の発明は、命令
処理手段１０１が、ストアバッファ１０２を介して記憶
装置１０３に対するデータのストア動作を行うことによ
り、命令処理手段１０１によるストア命令の発行と記憶
装置１０３へのデータストア動作とを非同期に実行する
構成を有する２つの中央制御装置１１０とそれぞれに対
応する記憶装置１０３とを経路設定手段１０４を介して
接続し、互いにアクセス可能な構成とすることによって
二重化された情報処理システムに備えられるストアエラ
ー補償装置において、ストアバッファ１０２が対応する
記憶装置１０３へのデータストアのために出力するアド
レスを保持するアドレス保持手段１１３と、対応する記
憶装置１０３におけるストア動作が失敗した旨のエラー
通知の入力に応じて、経路設定手段１０４を介して他系
統の記憶装置１０３にアクセスし、アドレス保持手段１
１３に保持されたアドレスに格納されたデータを読み出
す第１読出手段１１４と、エラー通知の入力に応じて、
アドレス保持手段１１３に保持されたアドレスおよび第
１読出手段１１４によって得られたデータを対応する命
令処理手段１０１に転送し、ストア動作の再試行を指示
する第２指示手段１１５とを備えたことを特徴とする。

【００１８】請求項２の発明は、例えば、０系の記憶装
置１０３におけるストアエラーを示すエラー通知に応じ
て、０系の中央制御装置１１０に備えられたアドレス保
持手段１１３および第１読出手段１１４が動作し、経路
設定手段１０４を介して１系の記憶装置１０３にアクセ
スすることにより、ストアエラーが発生したエラーアド
レスにストアすべき対象データを上述した１系の記憶装
置１０３から得て、第２指示手段１１５を介して自系の
命令処理手段１０１の処理に供することができる。

【００１９】請求項３の発明は、命令処理手段１０１
が、ストアバッファ１０２を介して記憶装置１０３に対
するデータのストア動作を行うことにより、命令処理手
段１０１によるストア命令の発行と記憶装置１０３への
データストア動作とを非同期に実行する構成を有する２
つの中央制御装置１１０とそれぞれに対応する記憶装置
１０３とを経路設定手段１０４を介して接続し、互いに
アクセス可能な構成とすることによって二重化された情
報処理システムに備えられるストアエラー補償装置にお
いて、ストアバッファ１０２が対応する記憶装置１０３
へのデータストアのために出力するアドレスを保持する
アドレス保持手段１１３と、対応する記憶装置１０３に
おけるストア動作が失敗した旨のエラー通知の入力に応
じて、ドレス保持手段に保持されたアドレスを指定した
ストア代行依頼を前記設定手段を介して送出して、他系
統の命令処理手段にストア動作を依頼する代行依頼手段
１１６と、経路設定手段１０４を介して対応する命令処
理手段１０１に対するストア代行依頼を受け取り、経路
設定手段１０４を介して対応する記憶装置１０３にアク
セスし、指定されたアドレスに格納されたデータを読み
出す第２読出手段１１７と、ストア代行依頼の入力に応
じて、対応する命令処理手段１０１側と他系統の記憶装
置１０３とを接続するアクセス経路の設定を経路設定手
段１０４に指示する代行経路設定手段１１８と、ストア
代行依頼で示されたアドレスと第２読出手段１１７によ
って得られたデータとを指定して、対応する命令処理手
段１０１に経路設定手段１０４において設定されたアク
セス経路を介して、他系統の記憶装置１０３へのデータ
ストアを実行する旨を指示する第３指示手段１１９とを
備えたことを特徴とする。

【００２０】請求項３の発明は、例えば、０系の記憶装
置１０３におけるストアエラーを示すエラー通知に応じ
て、０系の中央制御装置１１０に備えられた代行依頼手
段１１６が動作することにより、アドレス保持手段１１
３に保持されたアドレスを含む代行依頼を送出し、１系
の中央制御装置１１０にストア動作の代行を依頼するこ
とができる。

【００２１】これに応じて、１系の中央制御装置１１０
に備えられた第２読出手段１１７によって、対応する１
系の記憶装置１０３からストア対象のデータが読み出さ
れ、また、代行経路設定手段１１８により、経路設定手
段１０４を介して、１系の中央制御装置１１０側から０
系の記憶装置１０３にアクセスする代行経路が設定され
るので、第３指示手段１１９からの指示に応じて、１系
の命令処理手段１０１が動作することにより、上述した
代行経路を介して０系の記憶装置１０３へのストア動作
を代行することができる。

【００２２】請求項４の発明は、請求項１乃至請求項３
に記載のストアエラー補償装置において、図１に示すよ
うに、ストアバッファ１０２は、対応する命令処理手段
１０１から受け取ったストア命令で指定されたアドレス
およびデータをストア情報として順次に保持し、これら
のストア情報を順次に出力するストア情報保持手段１２
１と、ストア情報保持手段１２１から受け取ったアドレ
スおよびデータと命令処理手段１０１によって出力され
るアドレスおよびデータとのいずれか一方を選択し、記
憶装置１０３に対するストア処理に供する選択手段１２
２と、ストアエラーの補償処理中である旨の状態通知信
号に応じて、ストア情報保持手段１２１によるアドレス
およびデータの出力を停止するとともに、選択手段１２
２に対して命令処理手段１０１からのアドレスおよびデ
ータを選択する旨を指示するストアバッファ制御手段１
２３とを備えた構成であり、命令処理手段１０１は、対
応する記憶装置１０３に対するストアエラー補償動作の
進捗状態を示す状態情報を収集し、得られた状態情報に
基づいて作成した状態通知信号をストアバッファ制御手
段１２３に送出する構成であることを特徴とする。

【００２３】請求項４の発明は、状態通知信号に応じ
て、ストアバッファ１０２に備えられたストアバッファ
制御手段１２３が、ストア情報保持手段１２１および選
択手段１２２の動作を制御することにより、ストアエラ
ー補償動作の前後で、ストア情報保持手段１２１に保持
された一連のストア情報を保存することが可能となり、
ストアエラー補償動作の完了に応じて、ストア動作を正
常に再開することができる。

【００２４】

【発明の実施の形態】以下、図面に基づいて、本発明の
実施形態について詳細に説明する。図３に、請求項１お
よび請求項４のストアエラー補償装置の実施形態を示
す。図３に示した中央制御装置２１０は、図１０に示し
たストアバッファ４１７に代えてストアバッファ２１１
を備えるとともに、エラー情報レジスタ４１９に代え
て、エラーアドレスとともにストア対象のデータを保持
する構成のエラー情報レジスタ２１２を備えて構成され
ている。

【００２５】また、図３に示したマイクロプログラム格
納部２１３は、従来の制御プログラムに加えて、後述す
るストアエラー割込処理プログラムを格納する構成とな
っている。図３において、命令実行部４１４は、命令処
理手段１０１に相当するものであり、割込制御部４１８
を介してストアエラーの発生を示す割込通知を受け取っ
たときに、プログラムデコーダ４１５に対して、ストア
エラー割込処理プログラムの実行を指示する構成となっ
ている。

【００２６】一方、この中央制御装置２１０に備えられ
たストアバッファ２１１は、請求項４で述べたストアバ
ッファ１０２に相当するものであり、図１０に示したス
トアバッファ制御部４２４に代えてストアバッファ制御
部２１４を備えるとともに、エラー情報保持部４２５に
代えてエラー情報保持部２１５を備えて構成されてい
る。

【００２７】このエラー情報保持部２１５は、請求項１
で述べたエラー情報保持手段１１１に相当するものであ
り、読出回路４２３によって読み出されたアドレスおよ
びデータを一時的に保持し、ストアバッファ制御部２１
４からの指示に応じて、上述したエラー情報レジスタ２
１２に送出する構成となっている。

【００２８】また、図３に示したストアバッファ２１１
において、書込回路４２１、Ｎ段バッファ４２２および
読出回路４２３は、請求項４で述べたストア情報保持手
段１２１を形成しており、ストアバッファ制御手段１２
３に相当するストアバッファ制御部２１４からの指示に
応じて、演算処理部４１３によって入力されるストア情
報を蓄積する構成となっている。

【００２９】図３に示すように、このストアバッファ２
１１においては、演算処理部４１３によって入力される
ストア情報は、上述した書込回路４２１を介してＮ段バ
ッファ４２２に保持されるとともに、請求項４で述べた
選択手段１２２に相当するセレクタ２１６に入力されて
いる。このセレクタ２１６は、ストアバッファ制御部２
１４からの指示に応じて、読出回路４２３が上述したＮ
段バッファ４２２から読み出したストア情報と演算処理
部４１３から直接に受け取ったストア情報とのいずれか
を選択し、システムバスを介して記憶装置１０３に相当
する主記憶装置４０１に送出する構成となっている。

【００３０】また、図３に示したストアバッファ制御部
２１４において、フラグ保持部２２１は、命令実行部４
１３によって後述する割込処理が実行されている否かを
示す割込中フラグを保持する構成となっており、入力制
御部２２２および出力制御部２２３は、この割込中フラ
グの値に応じて、後述するストア情報入力処理およびス
トア情報出力処理を行う構成となっている。

【００３１】図４に、ストア情報入力処理動作を表す流
れ図を示し、図５に、ストア情報出力処理動作を表す流
れ図を示す。また、図６に、ストアエラーの発生に応じ
て実行される割込処理動作を表す流れ図を示す。ストア
バッファ制御部２１４に備えられた入力制御部２２２
は、命令実行部４１４からのストア要求に応じて処理を
開始して、まず、演算処理部４１３からのストア情報の
入力を受け（ステップ３０１）、次いで、フラグ保持部
２２１に保持された割込中フラグの値に基づいて、命令
実行部４１３がストアエラーの発生に伴う割込処理を実
行中であるか否かを判定する（ステップ３０２）。

【００３２】このステップ３０２の否定判定の場合に、
入力制御部２２２は、従来と同様にして書込回路４２１
の動作を制御し、演算処理部４１３から受け取ったスト
ア情報をＮ段バッファ４２２の適切な格納場所に登録し
（ステップ３０３）、ストア終了通知を命令実行部４１
２に返して（ステップ３０４）、処理を終了すればよ
い。

【００３３】このようにしてストア情報がＮ段バッファ
４２２に登録されると、出力制御部２２３が動作を開始
し、図５に示すように、まず、上述した割込中フラグの
値に基づいて、命令実行部４１３がストアエラーの発生
に伴う割込処理を実行中であるか否かを判定する（ステ
ップ３１１）。ステップ３１１の否定判定の場合に、出
力制御部２２３は、読出回路４２３を介してストア情報
をシステムバスに出力するとともにストア要求を送出
し、これに応じて、主記憶装置４０１の該当アドレスに
対象データをストアするデータストア動作が実行される
（ステップ３１２）。

【００３４】その後、出力制御部２２３は、主記憶装置
４０１からシステムバスを介して返された応答信号に基
づいて、上述したストア動作の際にストアエラーが発生
したか否かを判定し（ステップ３１３）、否定判定の場
合は、上述したステップ３１２で読出済みとなった格納
場所に保持されたストア情報をクリアしてこの格納場所
を解放し（ステップ３１４）、処理を終了すればよい。

【００３５】このように、ストアエラーが発生していな
い場合には、従来と同様に、ストアバッファ２１１の入
力側と出力側とが互いに独立に動作することにより、主
記憶装置４０１におけるデータストア動作とは非同期
に、命令実行部４１４からのストア命令を受け付けるこ
とができる。

【００３６】一方、主記憶装置４０１においてストアエ
ラーが発生すると、出力制御部２２３は、主記憶装置４
０１から応答信号として返されたエラー通知に基づい
て、ステップ３１３の肯定判定とし、まず、ストアエラ
ー通知を割込制御部４１８に送出する（ステップ３１
５）。次いで、出力制御部２２３は、上述したステップ
３１４と同様にして該当する格納場所を解放し（ステッ
プ３１６）、また、エラー情報保持部２１５に保持され
たアドレスおよびデータからなるストア情報をエラー情
報レジスタ２１２に転送する（ステップ３１７）。

【００３７】その後、出力制御部２２３は、フラグ保持
部２２１を操作して割込中フラグの値をセットし（ステ
ップ３１８）、処理を終了すればよい。一方、上述した
ステップ３１５において送出されたストアエラー通知
は、割込制御部４１８を介して命令実行部４１４に通知
され、これに応じて、命令実行部４１４は、マイクロプ
ログラム格納部２１３に格納された割込処理プログラム
に従って、図６に示す割込処理動作を開始する。

【００３８】まず、命令実行部４１４は、内部バスを介
してエラー情報レジスタ２１２からエラー情報として保
持されたアドレスおよびデータを読み出し（ステップ３
２１）、このアドレスおよびデータをストア情報として
指定して、再びストア要求を送出することにより、スト
ア命令の再試行を行う（ステップ３２２）。ここで、上
述したようにして割込中フラグがセットされ、図４に示
したステップ３０２の肯定判定となったときに、ステッ
プ３０５において、ストアバッファ２１１の入力制御部
２２２は、命令実行部４１４からのストア情報を選択す
る旨の切り替え信号を送出することにより、セレクタ２
１６によって選択されるストア情報が切り替えられてい
る。

【００３９】したがって、上述したステップ３２２にお
いて命令実行部４１４から出力されたストア情報は、セ
レクタ２１６を介してそのままシステムバスに出力さ
れ、このストア情報で指定されたアドレスに対象データ
をストアするストア動作が再び実行される。このよう
に、割込制御部４１８からのストアエラー通知に応じ
て、命令実行部４１４が、マイクロプログラム格納部２
１３に格納された割込処理プログラムを実行することに
より、請求項１で述べた第１指示手段１１２および命令
処理手段１０１の機能を実現し、ストアエラーが発生し
たストア動作を再試行することができる。

【００４０】その後、命令実行部４１４は、主記憶装置
４０１から返される応答信号をストアバッファ制御部２
１４を介して受け取り、この応答信号に基づいて、スト
ア動作の再試行が正常に終了したか否かを判定する（ス
テップ３２３）。ストア動作が正常に終了した旨の応答
信号が得られた場合に、命令実行部４１４は、ステップ
３２３の肯定判定としてステップ３２４に進み、割込処
理が終了した旨を示す割込処理終了通知をストアバッフ
ァ制御部２１４に送出し、割込処理を終了して通常の処
理に戻り、一方、ステップ３２３の否定判定の場合は、
主記憶装置４０１に固定的な障害があると判断して、障
害終了とすればよい。

【００４１】上述したように、エラー情報として、従来
から保存されていたアドレスに加えて、ストア対象のデ
ータを保存し、エラー情報レジスタ２１２を介して命令
実行部４１４の処理に供する構成とすることにより、命
令実行部４１４による処理と主記憶装置４０１における
ストア動作との非同期性にかかわらず、ストア動作を再
試行するために必要な情報を得ることが可能であるの
で、ストアエラーの通知に応じて、ストア動作の再試行
を行い、ストアエラーを補償することができる。

【００４２】このようにして、ノイズなどの影響によっ
てストアエラーが発生した際に、ストアエラーを補償す
ることにより、情報処理装置が処理を停止する事態を極
力回避し、正常な運用を維持することが可能となるか
ら、情報処理装置の信頼性の向上に寄与することができ
る。

【００４３】ところで、上述したステップ３２４におい
て送出された割込処理終了通知に応じて、図４に示した
ステップ３０６における待ち状態が解除され、ストアバ
ッファ制御部２１４に備えられた入力制御部２２２は、
ステップ３０７に進んで、読出回路４２３からのストア
情報を選択する旨の切り替え信号を送出して、セレクタ
２１６によって選択されるストア情報を切り替え、次い
で、フラグ保持部２２１に保持された割込中フラグの値
をクリアした後に（ステップ３０８）、ステップ３０４
に進めばよい。

【００４４】このように、フラグ保持部２２１に保持さ
れた割込中フラグの値に応じて、入力制御部２２２が動
作することにより、請求項４で述べたストアバッファ制
御手段１２３の機能の一部を実現し、割込処理中におけ
るＮ段バッファ４２２への新規のストア情報の登録を抑
止するとともに、選択手段１２２に相当するセレクタ２
１６の動作を制御することができる。

【００４５】また、図５に示したステップ３１７におい
て、割込中フラグがセットされた後に、出力制御部２２
３が、上述したステップ３１１の肯定判定として、この
割込中フラグがクリアされるまでステップ３１１を繰り
返すことにより、請求項４で述べたストアバッファ制御
手段１２３の機能の一部が果たされ、Ｎ段バッファ４２
２からのストア情報の出力を抑止することができる。

【００４６】このようにして、命令実行部４１４による
割込処理中に、セレクタ２１６を介して命令実行部４１
４からシステムバスに直接にストア情報を出力するルー
トを設けるとともに、Ｎ段バッファ４２２に対するアク
セスを停止することにより、割込処理によって、Ｎ段バ
ッファ４２２の内容が変化することを防ぎ、ストアエラ
ーの発生前に蓄積されていたストア情報を維持すること
が可能となる。

【００４７】これにより、割込処理の終了に応じて、ス
トアバッファ２１１は、Ｎ段バッファ４２２に蓄積され
た一連のストア情報に従って、正常な動作を再開するこ
とが可能となり、情報処理装置の信頼性を保つことがで
きる。

【００４８】次に、中央制御装置および主記憶装置を２
重化されていることを利用して、ストアエラーを補償す
る方法について説明する。図７に、請求項２および請求
項３のストアエラー補償装置の実施形態を示す。図７に
示した０系の中央制御装置２２０ａおよび１系の中央制
御装置２２０ｂは、同等の構成を備えており、これらの
中央制御装置２２０ａ，２２０ｂは、それぞれシステム
バスを介して、２つの主記憶装置４０１ａ、４０１ｂの
双方に接続されている。

【００４９】以下、０系の中央制御装置２２０ａおよび
１系の中央制御装置２２０ｂ並びに、０系の主記憶装置
４０１ａおよび１系の主記憶装置４０１ｂを総称する際
は、単に、中央制御装置２２０、主記憶装置４０１と称
する。通常は、各中央制御装置２２０に備えられたアク
セスルート制御部４３４が、対応する交絡制御部４３１
とともに、２つの主記憶装置４０１ａ、４０１ｂにそれ
ぞれ備えられた主記憶制御部（図１１参照）内部のゲー
ト回路を操作することにより、該当する系の主記憶装置
４０１（例えば、中央制御装置２２０ａに対応する主記
憶装置４０１ａ）を主としてアクセスするためのアクセ
スルートを設定し、これにより、この主記憶装置４０１
をマスタＭＭとして扱い、他系の主記憶装置４０１をス
レーブとして扱っている。

【００５０】この中央制御装置２２０は、図１１に示し
たストアバッファ４１７に代えて、ストアバッファ２２
４を備えるとともに、マイクロプログラム格納部４１６
に代えて、別の割込処理プログラムを含むマイクロプロ
グラムを格納するマイクロプログラム格納部２２５を備
えて構成されている。図７に示したストアバッファ２２
４は、図１０に示したストアバッファ制御部４２４に代
えて、ストアバッファ制御部２１４を備えるとともに、
図３に示したセレクタ２１６を備えており、請求項４の
発明を適用した構成となっている。

【００５１】したがって、このストアバッファ２２４へ
のストア情報の入力動作およびストア情報の出力動作
は、図４および図５に示した流れ図に従って行われる。
一方、マイクロプログラム格納部２２５は、２重化され
た構成を利用してストアエラーを補償するための割込処
理を行うための割込処理プログラムを格納している。

【００５２】図８(ａ)，(ｂ)に、２重化された構成を利
用してストアエラーを補償するための割込処理動作を表
す流れ図を示す。例えば、中央制御装置２２０ａの命令
実行部４１４は、割込制御部４３６を介してストアエラ
ー通知を受け取ったときに、上述したマイクロプログラ
ム格納部２３６に格納された割込処理プログラムに従っ
て動作を開始し、まず、エラー情報レジスタ４１９から
ストアエラーが発生したエラーアドレスを読み出す（図
８(ａ)ステップ３３１）。

【００５３】ここで、２重化されたシステムにおいて
は、各系の中央制御装置２２０は、マスタとして接続さ
れた主記憶装置４０１（以下、自系ＭＭと称する）に対
してストア動作を並行して実行している。したがって、
例えば、０系においてストアエラーが発生した場合にお
いても、１系において実行されたストア動作が正常に完
了していれば、１系の主記憶装置４０１ｂの該当アドレ
スには正常なデータが格納されている。

【００５４】この場合に、命令実行部４１４は、アクセ
スルート制御部４３４を介して、２系統の中央制御装置
２２０および主記憶装置４０１相互のアクセスルートを
変更し（ステップ３３２）、中央制御装置２１０ａが、
他系ＭＭである主記憶装置４０１ｂをマスタとしてアク
セスするためのアクセスルートを形成する。このとき、
命令実行部４１４は、ストアエラーが発生した０系の主
記憶装置４０１ａに代えて、主記憶装置４０１ｂをマス
タとして接続するアクセスルートに対応する経路情報を
作成し、この経路情報をアクセスルート制御部４３４を
介して交絡制御部４３１および各系統の主記憶装置４０
１に備えられた主記憶制御装置（図示せず）の処理に供
すればよい。

【００５５】このようにして形成されたアクセスルート
を介して、命令実行部４１４は、ステップ３３３におい
て、他系ＭＭの該当アドレスに格納されたデータを読み
出せばよい。その後、命令実行部４１４は、元の経路情
報をアクセスルート制御部４３４の処理に供することに
よりアクセスルートを復元し（ステップ３３４）、ステ
ップ３３１で読み出したアドレスとステップ３３３で読
み出したデータとを指定して、ストア命令を再試行すれ
ばよい（ステップ３３５）。

【００５６】このように、命令実行部４１４が、割込処
理プログラムに従って上述したステップ３３２およびス
テップ３３３の処理を実行し、アクセスルート制御部４
３４を介して形成したアクセスルートを介して他系ＭＭ
の該当アドレスに格納されたデータを読み出すことによ
り、請求項２で述べた第１読出手段１１３の機能を実現
し、ストア対象のデータを得て、ストア命令の再試行処
理に供することができる。

【００５７】また、命令実行部４１４が、割込処理プロ
グラムに従ってステップ３３５の処理を実行することに
より、請求項２で述べた第２指示手段１１４および命令
処理手段１０１の機能を実現し、上述した読出手段１１
３によって得られたストア対象のデータを用いて、スト
ア命令を再試行することができる。したがって、請求項
２の発明を適用した場合は、エラー情報としてアドレス
のみを保持しておけばよいので、図７に示したストアバ
ッファ２２４のように、従来のストアバッファ４１７に
セレクタ２１６を付加すれば十分であり、また、中央制
御装置２２０の他の部分については、マイクロプログラ
ムの変更のみで対応することが可能である。

【００５８】これにより、中央制御装置を構成するハー
ドウェアの変更を最小限に抑えることができる。さて、
図８(ａ)に示すように、上述したストア命令に対して主
記憶装置４０１側から正常にストア動作が終了した旨の
応答信号が返された場合に、命令実行部４１４は、ステ
ップ３３６の肯定判定としてステップ３３７に進み、割
込処理終了通知をストアバッファ２２４に送出して処理
を終了すればよい。

【００５９】一方、主記憶装置４０１側からの応答信号
によって、ストアエラーの発生が通知された場合に、命
令実行部４１４は、ステップ３３６の否定判定としてス
テップ３３８に進み、アクセスルート制御部４３４を介
して、２系統の中央制御装置２２０および主記憶装置４
０１相互のアクセスルートを変更し、中央制御装置２２
０ｂが、主記憶装置４０１ａをマスタとしてアクセスす
るためのアクセスルートを形成すればよい。

【００６０】次いで、中央制御装置２２０ａの命令実行
部４１４は、請求項３で述べた代行依頼手段１１６とし
て動作し、ステップ３３９において、通信制御部４３５
を介して、主記憶装置４０１ａの上述したエラーアドレ
スに対するストア動作の代行を依頼する旨を示す代行依
頼をプロセッサ間通信パスに送出すればよい。この場合
は、上述したステップ３３３において、既にエラーアド
レスにストアすべきデータが得られているので、中央制
御装置２２０ａの命令実行部４１４は、アドレスととも
にストア対象のデータを指定して、中央制御装置２２０
ｂにストア動作の代行を依頼することができる。

【００６１】また、この場合は、依頼元の中央制御装置
２２０において、ストア対象のデータが得られている場
合は、依頼先の中央制御装置２２０側でストア対象のデ
ータを改めて取得する必要がないので、依頼元の中央制
御装置２２０の命令実行部４１４が、上述したステップ
３３８の処理を実行することにより、請求項３で述べた
代行経路形成手段１１８の機能を果たし、代行依頼に先
立って、ストア動作の代行のための経路を予め形成して
おくことができる。

【００６２】一方、図７に示した交絡制御部４３１を介
して上述した代行依頼が通信制御部４３５に渡されたと
きに、この通信制御部４３５により、割込制御部４３６
を介して命令実行部４１４に他系の中央制御装置２２０
からの依頼を受信した旨が、依頼先の命令実行部４１４
に通知され、これに応じて、この命令実行部４１４によ
り、ストア動作の代行処理が実行される（図８(ｂ)参
照）。

【００６３】依頼先の中央制御装置２２０に備えられた
命令実行部４１４は、まず、ステップ３５１において、
代行依頼の受付処理として、ストアバッファ２２４に備
えられたストアバッファ制御部２１４に割り込み処理中
である旨を通知し、次いで、代行依頼で指定されたアド
レスおよびデータをストアバッファ２２４に送出すれば
よい。

【００６４】これに応じて、このストアバッファ２２４
により、交絡制御部４３１によって設定されたアクセス
ルートを介して、マスタとして接続されている主記憶装
置４０１に対するストア動作が実行される（ステップ３
５２）。このように、他系の中央制御装置２２０からの
代行依頼に応じて、通信制御部４３５および割り込み制
御部４３６が動作することにより、請求項３で述べた第
３指示手段１１９の機能を実現し、請求項３で述べた命
令処理手段１０１に相当する命令実行部４１４にストア
動作を代行させることができる。

【００６５】その後、依頼先の中央制御装置２２０に備
えられた命令実行部４１４は、上述したストア動作につ
いて主記憶装置４０１から返された応答信号を、通信制
御部４３５を介して依頼元の中央制御装置２２０に対す
る応答として転送し（ステップ３５３）、ストアバッフ
ァ２２４に割り込み処理終了通知を送出した後（ステッ
プ３５４）、割込処理を終了すればよい。

【００６６】上述したステップ３５３において依頼先の
中央制御装置２２０から返された応答を受信したとき
に、依頼元の命令実行部４１４は処理を再開し（図８
(ａ)参照）、得られた応答に基づいて、ストア動作が正
常に終了したか否かを判定する（ステップ３４０）。

【００６７】このステップ３４０の肯定判定の場合は、
ステップ３４１において、上述したステップ３３５と同
様にしてアクセスルートを復元した後に、ステップ３３
７に進んで割込処理終了通知をストアバッファ２２４に
送出した後に、処理を終了すればよい。一方、ステップ
３４０の否定判定の場合は、障害終了とすればよい。

【００６８】上述したように、請求項３の発明を適用し
た場合は、２重化された構成を利用して、ストアエラー
が発生したルートとは別のルートでストア動作を行うこ
とにより、例えば、中央制御装置２２０ａと主記憶装置
４０１ａとの間のシステムバスにおいて発生した固定障
害を回避することができる。なお、請求項３の発明を単
独で適用する場合は、ストア対象のデータを別途に取得
する必要がある。

【００６９】例えば、ストアエラーの発生に応じて、請
求項３の発明に対応する処理として、まず、代行依頼を
行い、依頼先の中央制御装置２２０において、マスタと
して接続された主記憶装置４０１から正常なデータを取
得し、その後に、ステップ３３８と同等の処理を実行し
てアクセスルートを変更して、ストア動作の代行処理を
行えばよい。

【００７０】ところで、上述したように、請求項２およ
び請求項３の発明を適用した場合には、２重化された構
成を利用してストア対象のデータを取得可能であること
から、既存のストアバッファおよびエラー情報レジスタ
を用いたストアデータ補償装置を構成することも可能で
ある。図９に、請求項２および請求項３のストアエラー
補償装置の別実施形態を示す。

【００７１】図９に示した中央制御装置２３０は、図１
１に示した中央制御装置４３０と同等の構成を備えてお
り、制御処理部４１１に備えられたマイクロプログラム
格納部は、従来と同等の処理を実行するためのマイクロ
プログラムに加えて、上述した２重化構成対応の割込処
理プログラムを追加した構成となっている。

【００７２】また、図９に示したストアバッファ４１７
に備えられるストアバッファ制御部４２４の制御プログ
ラムを変更し、例えば、ストアエラーの発生に応じて、
制御処理部４１１からストア要求およびストア情報を受
け取り、これに応じてストア動作を直ちに実行する構成
とすればよい。この場合は、制御処理部４１１のマイク
ロプログラムおよびストアバッファ制御部４２４の制御
プログラムを変更することにより、ストアバッファ４１
７のハードウェアも含めて、既存の中央制御装置４３０
の各部をそのまま利用して、ストアエラー補償装置を実
現することができる。

【００７３】しかし、上述した割込処理において、スト
アエラー補償処理用のストア情報をストアバッファ４１
７に入力したことにより、ストアバッファ４１７内部の
Ｎ段バッファ４２２に蓄積されたストア情報の順番が狂
ってしまうので、Ｎ段バッファの内容を全部クリアし
て、再び入力し直すなどの操作が必要となる。このた
め、図７に示したように、請求項４の発明を併せて適用
した構成の方が、信頼性の面からみても、ストアバッフ
ァの制御の簡明さという面からみてもより適切である。

【００７４】また、二重化されたシステムに、請求項１
の発明と請求項３の発明とを組み合わせて適用したスト
アエラー補償装置を構成することもできる。この場合
は、図７に示したストアバッファ２２４およびエラー情
報レジスタ４１９に代えて、図３に示したストアバッフ
ァ２１１およびエラー情報レジスタ２１２を備えて２系
統の中央制御装置を構成すればよい。

【００７５】また、図７に示したマイクロプログラム格
納部２２５に代わるマイクロプログラム格納部に、図５
に示したステップ３２１からステップ３２３で述べた請
求項１に対応する割込処理を指示する割込処理プログラ
ムと、図８に示したステップ３３８からステップ３４１
で述べた請求項３に対応する割込処理を指示する割込処
理プログラムとを格納し、図７に示す命令実行部４１４
と同等の命令実行部が、ストアエラー通知に応じて、ま
ず、上述した請求項１に対応する割込処理を実行し、次
いで、請求項３に対応する割込処理を実行する構成とす
ればよい。

【００７６】この場合は、２系統の中央制御装置におい
て同時にストアエラーが発生した場合にも、個々の中央
制御装置においてそれぞれ独立に請求項１のエラー補償
装置によってストアエラーの補償動作を試みることがで
き、この補償動作によって、一方のストアエラーが回復
すれば、請求項３のストアエラー補償装置により、他系
の中央制御装置におけるストアエラーを補償することが
できる。

【００７７】これにより、２重化された情報処理システ
ムにおけるストアエラーを高い確率で補償することが可
能となるので、ストアエラーの発生に応じた安易なリセ
ットを避けて、情報処理システムの運用を維持すること
ができ、情報処理システムの信頼性の向上を図ることが
できる。

【００７８】

【発明の効果】以上に説明したように、請求項１の発明
によれば、中央制御装置内部に備えたエラー情報保持手
段によって、ストアエラーが発生したアドレスおよびス
トア対象のデータをハードウェア的に保持しておくこと
により、ストアバッファを備えた中央制御装置におい
て、ストアエラーの補償動作を可能とすることができ
る。

【００７９】また、請求項２によれば、中央制御装置お
よび主記憶装置が２重化された構成であることを利用し
て、一方の系の主記憶装置に対するストアエラーが発生
した際に、他系の主記憶装置から正常なデータを取得
し、ストアエラーが発生した系における補償処理に利用
することができる。更に、請求項３の発明によれば、請
求項２の発明と同様にして正常なデータを取得した上
で、他系の中央制御装置が、ストアエラーが発生した主
記憶装置に対するストア動作を代行することにより、中
央制御装置と主記憶装置との間のアクセス経路に発生し
た固定的な障害を避けてストアエラーの回復を図ること
ができる。

【００８０】一方、請求項４の発明は、ストアエラー補
償処理中に、ストア情報保持手段に対する書き込みおよ
び読み出しを抑止することにより、ストアエラー補償動
作の前後で、ストア情報保持手段内に蓄積されたストア
情報を保存することができるので、ストアエラー補償動
作以降におけるストアバッファの動作を保証することが
できる。

【図面の簡単な説明】

【図１】請求項１および請求項４のストアエラー補償装
置の原理ブロック図である。

【図２】請求項２および請求項３のストアエラー補償装
置の原理ブロック図である。

【図３】請求項１および請求項４のストアエラー補償装
置の実施形態を示す図である。

【図４】ストアバッファの入力側動作を表す流れ図であ
る。

【図５】ストアバッファの出力側動作を表す流れ図であ
る。

【図６】ストアエラーによる割込処理動作を表す流れ図
である。

【図７】請求項２および請求項３のストアエラー補償装
置の実施形態を示す図である。

【図８】ストアエラーによる割込処理動作を表す流れ図
である。

【図９】請求項２および請求項３のストアエラー補償装
置の別実施形態を示す図である。

【図１０】従来のストアバッファを備えた中央制御装置
の構成例を示す図である。

【図１１】二重化された情報処理システムの構成例を示
す図である。

【符号の説明】

１０１ 命令処理手段 １０２、２１１、２２４、４１７ ストアバッファ １０３ 記憶装置 １０４ 経路設定手段 １１０、２１０、２２０、２３０、４１０、４３０ 中
央制御装置 １１１ エラー情報保持手段 １１２ 第１指示手段 １１３ アドレス保持手段 １１４ 第１読出手段 １１５ 第２指示手段 １１６ 代行依頼手段 １１７ 第２読出手段 １１８ 代行経路設定手段 １１９ 第３指示手段 １２１ ストア情報保持手段 １２２ 選択手段 １２３ ストアバッファ制御手段 ２１２、４１９ エラー情報レジスタ ２１３、２２５、４１６ マイクロプログラム格納部 ２１４、４２４ ストアバッファ制御部 ２１５、４２５ エラー情報保持部 ２２１ フラグ保持部 ２２２ 入力制御部 ２２３ 出力制御部 ４０１ 主記憶装置 ４０２ 主記憶制御部 ４０３ メモリモジュール（ＭＭ） ４１１ 制御処理部 ４１２ プログラムシーケンサ ４１３ 演算処理部 ４１４ 命令実行部 ４１５ プログラムデコーダ ４１８、４３６ 割込処理部 ４２１ 書込回路 ４２２ Ｎ段バッファ ４２３ 読出回路 ４３１ 交絡制御部 ４３２ バス調停制御部 ４３３ ゲート回路 ４３４ アクセスルート制御部 ４３５ 通信制御部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 命令処理手段が、ストアバッファを介し
   て記憶装置に対するデータのストア動作を行うことによ
   り、前記命令処理手段によるストア命令の発行と前記記
   憶装置へのデータストア動作とを非同期に実行する構成
   の中央制御装置に備えられるストアエラー補償装置にお
   いて、 前記ストアバッファが前記記憶装置へのデータストアの
   ために出力するアドレスおよびストア対象のデータから
   なるストア情報を保持するエラー情報保持手段と、 前記記憶装置におけるストア動作が失敗した旨のエラー
   通知の入力に応じて、前記エラー情報保持手段に保持さ
   れた前記ストア情報を前記命令処理手段に転送し、スト
   ア動作の再試行を指示する第１指示手段とを備えたこと
   を特徴とするストアエラー補償装置。
2. 【請求項２】 命令処理手段が、ストアバッファを介し
   て記憶装置に対するデータのストア動作を行うことによ
   り、前記命令処理手段によるストア命令の発行と前記記
   憶装置へのデータストア動作とを非同期に実行する構成
   を有する２つの中央制御装置とそれぞれに対応する記憶
   装置とを経路設定手段を介して接続し、互いにアクセス
   可能な構成とすることによって二重化された情報処理シ
   ステムに備えられるストアエラー補償装置において、 前記ストアバッファが対応する記憶装置へのデータスト
   アのために出力するアドレスを保持するアドレス保持手
   段と、 前記対応する記憶装置におけるストア動作が失敗した旨
   のエラー通知の入力に応じて、前記経路設定手段を介し
   て他系統の記憶装置にアクセスし、前記アドレス保持手
   段に保持されたアドレスに格納されたデータを読み出す
   第１読出手段と、 前記エラー通知の入力に応じて、前記アドレス保持手段
   に保持されたアドレスおよび前記第１読出手段によって
   得られたデータを対応する命令処理手段に転送し、スト
   ア動作の再試行を指示する第２指示手段とを備えたこと
   を特徴とするストアエラー補償装置。
3. 【請求項３】 命令処理手段が、ストアバッファを介し
   て記憶装置に対するデータのストア動作を行うことによ
   り、前記命令処理手段によるストア命令の発行と前記記
   憶装置へのデータストア動作とを非同期に実行する構成
   を有する２つの中央制御装置とそれぞれに対応する記憶
   装置とを経路設定手段を介して接続し、互いにアクセス
   可能な構成とすることによって二重化された情報処理シ
   ステムに備えられるストアエラー補償装置において、 前記ストアバッファが対応する記憶装置へのデータスト
   アのために出力するアドレスを保持するアドレス保持手
   段と、 前記対応する記憶装置におけるストア動作が失敗した旨
   のエラー通知の入力に応じて、前記アドレス保持手段に
   保持されたアドレスを指定したストア代行依頼を前記経
   路設定手段を介して送出して、他系統の命令処理手段に
   ストア動作を依頼する代行依頼手段と、 前記経路設定手段を介して対応する命令処理手段に対す
   るストア代行依頼を受け取り、前記経路設定手段を介し
   て対応する記憶装置にアクセスし、指定されたアドレス
   に格納されたデータを読み出す第２読出手段と、 前記ストア代行依頼の入力に応じて、対応する命令処理
   手段側と他系統の記憶装置とを接続するアクセス経路の
   設定を前記経路設定手段に指示する代行経路設定手段
   と、 前記ストア代行依頼で示されたアドレスと前記第２読出
   手段によって得られたデータとを指定して、対応する命
   令処理手段に前記経路設定手段において設定されたアク
   セス経路を介して、前記他系統の記憶装置へのデータス
   トアを実行する旨を指示する第３指示手段とを備えたこ
   とを特徴とするストアエラー補償装置。
4. 【請求項４】 請求項１乃至請求項３に記載のストアエ
   ラー補償装置において、 ストアバッファは、 対応する命令処理手段から受け取ったストア命令で指定
   されたアドレスおよびデータをストア情報として順次に
   保持し、これらのストア情報を順次に出力するストア情
   報保持手段と、 前記ストア情報保持手段から受け取ったアドレスおよび
   データと前記命令処理手段によって出力されるアドレス
   およびデータとのいずれか一方を選択し、記憶装置に対
   するストア処理に供する選択手段と、 ストアエラーの補償処理中である旨の状態通知信号に応
   じて、前記ストア情報保持手段によるアドレスおよびデ
   ータの出力を停止するとともに、前記選択手段に対して
   前記命令処理手段からのアドレスおよびデータを選択す
   る旨を指示するストアバッファ制御手段とを備えた構成
   であり、 前記命令処理手段は、対応する記憶装置に対するストア
   エラー補償動作の進捗状態を示す状態情報を収集し、得
   られた状態情報に基づいて作成した前記状態通知信号を
   前記ストアバッファ制御手段に送出する構成であること
   を特徴とするストアエラー補償装置。