JP2000267638A - シェーディング補正回路 - Google Patents
シェーディング補正回路Info
- Publication number
- JP2000267638A JP2000267638A JP11074080A JP7408099A JP2000267638A JP 2000267638 A JP2000267638 A JP 2000267638A JP 11074080 A JP11074080 A JP 11074080A JP 7408099 A JP7408099 A JP 7408099A JP 2000267638 A JP2000267638 A JP 2000267638A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- analog
- digital
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】ルックアップ・テーブルでガンマ補正を行うと
ともに画面の位置に応じた輝度むらの補正を行う。 【解決手段】補正波形発生回路２３は、前記タイミング
信号発生回路２２からのタイミング信号ｊ１の位相に応
じて補正量が変化する補正波形信号ｈ１を生成して前記
Ａ／Ｄ変換回路１２の中間基準電圧入力端子（VR2 端
子）に供給する。この場合、補正波形発生回路２３は、
例えばあらかじめ水平・垂直位置に対応する補正波形デ
ータをあらかじめメモリーに蓄えておき、補正波形デー
タをＤ／Ａ変換回路よりＤ／Ａ変換して出力するもので
ある。この補正波形信号ｈ１はＡ／Ｄ変換回路１２のVR
2 に入力され、映像信号の画面上の位置に応じてＡ／Ｄ
変換の直線性が変化することとなる。リニアリティの変
化はガンマ補正特性を変化させることと同等であるの
で、ギャップむらによる輝度むら補正が可能となる。
ともに画面の位置に応じた輝度むらの補正を行う。 【解決手段】補正波形発生回路２３は、前記タイミング
信号発生回路２２からのタイミング信号ｊ１の位相に応
じて補正量が変化する補正波形信号ｈ１を生成して前記
Ａ／Ｄ変換回路１２の中間基準電圧入力端子（VR2 端
子）に供給する。この場合、補正波形発生回路２３は、
例えばあらかじめ水平・垂直位置に対応する補正波形デ
ータをあらかじめメモリーに蓄えておき、補正波形デー
タをＤ／Ａ変換回路よりＤ／Ａ変換して出力するもので
ある。この補正波形信号ｈ１はＡ／Ｄ変換回路１２のVR
2 に入力され、映像信号の画面上の位置に応じてＡ／Ｄ
変換の直線性が変化することとなる。リニアリティの変
化はガンマ補正特性を変化させることと同等であるの
で、ギャップむらによる輝度むら補正が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶パネルの液晶層
厚さむらに起因する輝度むらを補正するシェーディング
補正回路に関する。
厚さむらに起因する輝度むらを補正するシェーディング
補正回路に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示装置が普及して
いる。例えば、ポケット液晶テレビジョン受像機、ラッ
プトップ型コンピュータ用ディスプレイ装置及び液晶プ
ロジェクタ等が製品化されている。
いる。例えば、ポケット液晶テレビジョン受像機、ラッ
プトップ型コンピュータ用ディスプレイ装置及び液晶プ
ロジェクタ等が製品化されている。
【０００３】特に、大画面で小型・軽量のディスプレイ
装置の要求に伴い、液晶パネルを用いた液晶プロジェク
タの開発が盛んに行われている。液晶プロジェクタは大
画面化が容易である等の理由から、高品位テレビジョン
用としても期待されている。液晶プロジェクタでは、液
晶パネルをライトバルブとして用いており、光源からの
光の透過率を映像信号に応じて変化させることで画像を
表示し、この画像を投射レンズ等の光学系によりスクリ
ーン上に拡大して表示している。
装置の要求に伴い、液晶パネルを用いた液晶プロジェク
タの開発が盛んに行われている。液晶プロジェクタは大
画面化が容易である等の理由から、高品位テレビジョン
用としても期待されている。液晶プロジェクタでは、液
晶パネルをライトバルブとして用いており、光源からの
光の透過率を映像信号に応じて変化させることで画像を
表示し、この画像を投射レンズ等の光学系によりスクリ
ーン上に拡大して表示している。
【０００４】ところで、液晶プロジェクタにおいては、
１枚の液晶パネルを使用する単板式と３枚の液晶パネル
を使用する３板式とがある。単板式は構成が簡単であ
り、低コスト化することができる。しかし、単板式にカ
ラーフィルタを採用してカラー化しようとすると、解像
度が劣化してしまう。このため、現在では３板式が主流
となっている。３板式液晶プロジェクタでは、各画素に
薄膜トランジスタ（以下、ＴＦＴという）等のスイッチ
ング素子を有するアクティブマトリクス方式の白黒の液
晶パネルを使用している。
１枚の液晶パネルを使用する単板式と３枚の液晶パネル
を使用する３板式とがある。単板式は構成が簡単であ
り、低コスト化することができる。しかし、単板式にカ
ラーフィルタを採用してカラー化しようとすると、解像
度が劣化してしまう。このため、現在では３板式が主流
となっている。３板式液晶プロジェクタでは、各画素に
薄膜トランジスタ（以下、ＴＦＴという）等のスイッチ
ング素子を有するアクティブマトリクス方式の白黒の液
晶パネルを使用している。
【０００５】３板式の液晶プロジェクタにおいては、光
源からの光を一度Ｒ（赤），Ｇ（緑），Ｂ（青）の３原
色に分解してから各色用の液晶パネルに入射させ、各色
用の液晶パネルを通過した３原色光を再び合成してカラ
ー画像を形成するように構成されている。
源からの光を一度Ｒ（赤），Ｇ（緑），Ｂ（青）の３原
色に分解してから各色用の液晶パネルに入射させ、各色
用の液晶パネルを通過した３原色光を再び合成してカラ
ー画像を形成するように構成されている。
【０００６】図４はこのような従来の３板式液晶プロジ
ェクタに用いられる液晶駆動回路の一例を示すブロック
図であり、３原色用の液晶パネルの内、一つの液晶パネ
ルについて示している。
ェクタに用いられる液晶駆動回路の一例を示すブロック
図であり、３原色用の液晶パネルの内、一つの液晶パネ
ルについて示している。
【０００７】図４において、符号６１は３原色の内の１
つの原色のアナログの映像信号ａ２が導かれる入力端子
であり、この入力端子６１に導かれた映像信号ａ２は、
アナログ／ディジタル変換回路（Ａ／Ｄ変換回路）６２
の入力端子VIN に供給される。
つの原色のアナログの映像信号ａ２が導かれる入力端子
であり、この入力端子６１に導かれた映像信号ａ２は、
アナログ／ディジタル変換回路（Ａ／Ｄ変換回路）６２
の入力端子VIN に供給される。
【０００８】Ａ／Ｄ変換回路６２は、入力端子VIN に供
給される映像信号ａ２をデジタル信号ｂ２に変換し、ガ
ンマ補正回路６３に供給する。ガンマ補正回路６３は、
入力信号レベルに対応する出力信号レベルを記憶させた
メモリーを用いるルックアップ・テーブル方式が採用さ
れており、供給されるデジタル信号ｂ２に対してガンマ
補正を行うことによりデジタル信号ｃ２に変換して極性
反転回路６４に供給する。極性反転回路６４は、デジタ
ル信号ｃ２に対して、１ライン（即ち１水平期問）毎に
極性反転するようにデータの変換を行うとこにより、デ
ジタル信号ｄ２に変換して出力する。
給される映像信号ａ２をデジタル信号ｂ２に変換し、ガ
ンマ補正回路６３に供給する。ガンマ補正回路６３は、
入力信号レベルに対応する出力信号レベルを記憶させた
メモリーを用いるルックアップ・テーブル方式が採用さ
れており、供給されるデジタル信号ｂ２に対してガンマ
補正を行うことによりデジタル信号ｃ２に変換して極性
反転回路６４に供給する。極性反転回路６４は、デジタ
ル信号ｃ２に対して、１ライン（即ち１水平期問）毎に
極性反転するようにデータの変換を行うとこにより、デ
ジタル信号ｄ２に変換して出力する。
【０００９】極性反転回路６４から出力されたデジタル
信号ｄ２は、６相分割回路６５により６個のデジタル信
号ｅ２−１，ｅ２−２…ｅ２−６に分割され、それぞれ
６個のＤ／Ａ変換回路６６−１，６６−２…６６−６で
アナログ信号ｆ２−１，ｆ２−２…ｆ２−６に変換さ
れ、それぞれレベル変換回路６７−１，６７−２…６７
−６でレベル変換されアナログ信号ｇ２−１，ｇ２−２
…ｇ２−６となり、それぞれバッファ回路６８−１，６
８−２…６８−６によりアナログ信号ｈ２−１，ｈ２−
２…ｈ２−６として液晶パネル６９の各入力端子に出力
される。
信号ｄ２は、６相分割回路６５により６個のデジタル信
号ｅ２−１，ｅ２−２…ｅ２−６に分割され、それぞれ
６個のＤ／Ａ変換回路６６−１，６６−２…６６−６で
アナログ信号ｆ２−１，ｆ２−２…ｆ２−６に変換さ
れ、それぞれレベル変換回路６７−１，６７−２…６７
−６でレベル変換されアナログ信号ｇ２−１，ｇ２−２
…ｇ２−６となり、それぞれバッファ回路６８−１，６
８−２…６８−６によりアナログ信号ｈ２−１，ｈ２−
２…ｈ２−６として液晶パネル６９の各入力端子に出力
される。
【００１０】一方、タイミング信号発生回路７２では、
端子７１より入力された同期信号ｉ２よりタイミング信
号ｊ２を発生し、液晶パネル６９等へこのタイミング信
号ｊ２を供給している。
端子７１より入力された同期信号ｉ２よりタイミング信
号ｊ２を発生し、液晶パネル６９等へこのタイミング信
号ｊ２を供給している。
【００１１】液晶パネル６９は、タイミング信号ｊ２に
よりタイミングが制御され、バッファ回路６８−１，６
８−２…６８−６からのアナログ信号ｈ２−１，ｈ２−
２…ｈ２−６を順番に書き込んで表示する。
よりタイミングが制御され、バッファ回路６８−１，６
８−２…６８−６からのアナログ信号ｈ２−１，ｈ２−
２…ｈ２−６を順番に書き込んで表示する。
【００１２】ところで、液晶パネル６９は、２枚のガラ
スの間に液晶を封入した物であり、個の２枚のガラスの
間隔（ギャップ）が一定でないとギャップむらと呼ばれ
る輝度むらの一種が発生する。このギャップむらを補正
するには、ガンマ補正の特性を表示される信号の画面内
の位置に応じてコントロールし、シェーディング補正
（画面周辺部の輝度低下の補正）をすることが望まし
い。ところが、図４の従来例に示すようにガンマ補正回
路６３がルックアップ・テーブルでガンマ補正をしてい
るような場合には、ガンマ特性を表示される信号の画面
内の位置に応じて制御することは非常に困難であった。
スの間に液晶を封入した物であり、個の２枚のガラスの
間隔（ギャップ）が一定でないとギャップむらと呼ばれ
る輝度むらの一種が発生する。このギャップむらを補正
するには、ガンマ補正の特性を表示される信号の画面内
の位置に応じてコントロールし、シェーディング補正
（画面周辺部の輝度低下の補正）をすることが望まし
い。ところが、図４の従来例に示すようにガンマ補正回
路６３がルックアップ・テーブルでガンマ補正をしてい
るような場合には、ガンマ特性を表示される信号の画面
内の位置に応じて制御することは非常に困難であった。
【００１３】
【発明が解決しようとする課題】前記した従来の液晶プ
ロジェクタでは、ルックアップ・テーブルでガンマ補正
を行う場合には、このガンマ補正を表示される信号の画
面内の位置に応じて制御することが非常に困難であり、
ギャップむらを補正するのが困難であった。
ロジェクタでは、ルックアップ・テーブルでガンマ補正
を行う場合には、このガンマ補正を表示される信号の画
面内の位置に応じて制御することが非常に困難であり、
ギャップむらを補正するのが困難であった。
【００１４】そこで本発明はルックアップ・テーブルで
ガンマ補正を行うとともに画面の位置に応じた輝度むら
の補正を行うことができるシェーディング補正回路の提
供を目的とする。
ガンマ補正を行うとともに画面の位置に応じた輝度むら
の補正を行うことができるシェーディング補正回路の提
供を目的とする。
【００１５】
【課題を解決するための手段】本発明のシェーディング
補正回路は、第１の基準電圧入力端子に導かれた一定の
基準電圧と第２の基準電圧入力端子に導かれた電圧とに
基づいてアナログ／デジタル変換の直線性を変化させ、
アナログの入力映像信号に対してアナログ／デジタル変
換を行うアナログ／デジタル変換回路と、このアナログ
／デジタル変換回路からのデジタルの映像信号に対して
ガンマ補正を行うガンマ補正回路と、このガンマ補正回
路によりガンマ補正されたデジタル信号に対してデジタ
ル／アナログ変換を行うデジタル／アナログ変換回路
と、このデジタル／アナログ変換回路からのアナログの
映像信号に基づく映像を表示するための液晶パネルと、
この液晶パネルに前記映像を表示するための信号処理及
び表示処理を行うのに必要なタイミング信号を発生する
タイミング信号発生回路と、前記液晶パネルの輝度むら
を補正する補正波形信号を生成する回路であって、前記
タイミング信号発生回路からのタイミング信号の位相に
応じて補正量が変化する補正波形信号を生成して前記ア
ナログ／デジタル変換回路の第２の基準電圧入力端子に
供給する補正波形発生回路と、を具備したことを特徴と
する。
補正回路は、第１の基準電圧入力端子に導かれた一定の
基準電圧と第２の基準電圧入力端子に導かれた電圧とに
基づいてアナログ／デジタル変換の直線性を変化させ、
アナログの入力映像信号に対してアナログ／デジタル変
換を行うアナログ／デジタル変換回路と、このアナログ
／デジタル変換回路からのデジタルの映像信号に対して
ガンマ補正を行うガンマ補正回路と、このガンマ補正回
路によりガンマ補正されたデジタル信号に対してデジタ
ル／アナログ変換を行うデジタル／アナログ変換回路
と、このデジタル／アナログ変換回路からのアナログの
映像信号に基づく映像を表示するための液晶パネルと、
この液晶パネルに前記映像を表示するための信号処理及
び表示処理を行うのに必要なタイミング信号を発生する
タイミング信号発生回路と、前記液晶パネルの輝度むら
を補正する補正波形信号を生成する回路であって、前記
タイミング信号発生回路からのタイミング信号の位相に
応じて補正量が変化する補正波形信号を生成して前記ア
ナログ／デジタル変換回路の第２の基準電圧入力端子に
供給する補正波形発生回路と、を具備したことを特徴と
する。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１７】図１は本発明に係るシェーディング補正回
路の第１の発明の実施の形態を３板式液晶プロジェクタ
に用いられる液晶パネル駆動回路に適用した場合を示す
ブロック図であり、３原色用の液晶パネルの内一つの液
晶パネル駆動回路のについて示している。
路の第１の発明の実施の形態を３板式液晶プロジェクタ
に用いられる液晶パネル駆動回路に適用した場合を示す
ブロック図であり、３原色用の液晶パネルの内一つの液
晶パネル駆動回路のについて示している。
【００１８】図１において、符号１１は３原色の内の１
つの原色のアナログの映像信号ａ１が導かれる入力端子
であり、この入力端子１１に導かれた映像信号ａ１は、
アナログ／ディジタル変換回路（Ａ／Ｄ変換回路）１２
の映像信号入力端子（VIN 端子）に供給される。
つの原色のアナログの映像信号ａ１が導かれる入力端子
であり、この入力端子１１に導かれた映像信号ａ１は、
アナログ／ディジタル変換回路（Ａ／Ｄ変換回路）１２
の映像信号入力端子（VIN 端子）に供給される。
【００１９】Ａ／Ｄ変換回路１２は、第１の基準電圧入
力端子に導かれた一定の基準電圧と第２の基準電圧入力
端子となる中間基準電圧入力端子（VR2 端子）に導かれ
た電圧とに基づいてＡ／Ｄ変換の直線性を変化させ、VI
N 端子に供給される映像信号ａ１をデジタル信号ｂ１に
Ａ／Ｄ変換し、ガンマ補正回路１３に供給する。
力端子に導かれた一定の基準電圧と第２の基準電圧入力
端子となる中間基準電圧入力端子（VR2 端子）に導かれ
た電圧とに基づいてＡ／Ｄ変換の直線性を変化させ、VI
N 端子に供給される映像信号ａ１をデジタル信号ｂ１に
Ａ／Ｄ変換し、ガンマ補正回路１３に供給する。
【００２０】ガンマ補正回路１３は、ルックアップ・テ
ーブル方式が採用されており、供給されるデジタル信号
ｂ１に対してガンマ補正を行うことによりデジタル信号
ｃ１に変換して極性反転回路１４に供給する。ルックア
ップ・テーブル方式とは、入力信号レベルに対応する出
力信号レベルを記憶させたメモリーを使用して信号の変
換を行う方式である。極性反転回路１４は、デジタル信
号ｃ１に対して、１ライン（即ち１水平期問）毎にアナ
ログ信号に変換した場合に交流及ぴ直流電圧ともに極性
反転するようにデータの変換を行い、デジタル信号ｄ１
に変換して６相分割回路１５に供給する。
ーブル方式が採用されており、供給されるデジタル信号
ｂ１に対してガンマ補正を行うことによりデジタル信号
ｃ１に変換して極性反転回路１４に供給する。ルックア
ップ・テーブル方式とは、入力信号レベルに対応する出
力信号レベルを記憶させたメモリーを使用して信号の変
換を行う方式である。極性反転回路１４は、デジタル信
号ｃ１に対して、１ライン（即ち１水平期問）毎にアナ
ログ信号に変換した場合に交流及ぴ直流電圧ともに極性
反転するようにデータの変換を行い、デジタル信号ｄ１
に変換して６相分割回路１５に供給する。
【００２１】６相分割回路１５は、デジタル信号ｄ１を
水平方向に連続した６サンプルポイントの映像データと
なる複数（本実施の形態の場合、６個）のデジタル信号
ｅ１−１，ｅ１−２…ｅ１−６に分割し、それぞれ６個
のＤ／Ａ変換回路１６−１，１６−２…１６−６に供給
する。６個のＤ／Ａ変換回路１６−１，１６−２…１６
−６は、供給される６個のデジタル信号ｅ１−１，ｅ１
−２…ｅ１−６をそれぞれアナログ信号ｆ１−１，ｆ１
−２…ｆ１−６にＤ／Ａ変換し、それぞれレベル変換回
路１７−１，１７−２…１７−６に供給する。レベル変
換回路１７−１，１７−２…１７−６は、供給されるア
ナログ信号ｆ１−１，ｆ１−２…ｆ１−６をレベル変換
し、それぞれアナログ信号ｇ１−１，ｇ１−２…ｇ１−
６として、それぞれバッファ回路１８−１，１８−２…
１８−６に供給する。バッファ回路１８−１，１８−２
…１８−６は、それぞれ供給されるアナログ信号ｇ１−
１，ｇ１−２…ｇ１−６を出力用のアナログ信号ｈ１−
１，ｈ１−２…ｈ１−６に変換して液晶パネル１９の各
入力端子に出力する。液晶パネル１９は、その動作スピ
ードが遅いため、映像信号を例えば６相に分割して駆動
している。
水平方向に連続した６サンプルポイントの映像データと
なる複数（本実施の形態の場合、６個）のデジタル信号
ｅ１−１，ｅ１−２…ｅ１−６に分割し、それぞれ６個
のＤ／Ａ変換回路１６−１，１６−２…１６−６に供給
する。６個のＤ／Ａ変換回路１６−１，１６−２…１６
−６は、供給される６個のデジタル信号ｅ１−１，ｅ１
−２…ｅ１−６をそれぞれアナログ信号ｆ１−１，ｆ１
−２…ｆ１−６にＤ／Ａ変換し、それぞれレベル変換回
路１７−１，１７−２…１７−６に供給する。レベル変
換回路１７−１，１７−２…１７−６は、供給されるア
ナログ信号ｆ１−１，ｆ１−２…ｆ１−６をレベル変換
し、それぞれアナログ信号ｇ１−１，ｇ１−２…ｇ１−
６として、それぞれバッファ回路１８−１，１８−２…
１８−６に供給する。バッファ回路１８−１，１８−２
…１８−６は、それぞれ供給されるアナログ信号ｇ１−
１，ｇ１−２…ｇ１−６を出力用のアナログ信号ｈ１−
１，ｈ１−２…ｈ１−６に変換して液晶パネル１９の各
入力端子に出力する。液晶パネル１９は、その動作スピ
ードが遅いため、映像信号を例えば６相に分割して駆動
している。
【００２２】一方、タイミング信号発生回路２２では、
端子２１より入力された同期信号ｉ１よりタイミング信
号ｊ１，ｋ１を発生し、液晶パネル１９等へタイミング
信号ｊ１を供給し、補正波形発生回路２３へタイミング
信号ｋ１を供給している。
端子２１より入力された同期信号ｉ１よりタイミング信
号ｊ１，ｋ１を発生し、液晶パネル１９等へタイミング
信号ｊ１を供給し、補正波形発生回路２３へタイミング
信号ｋ１を供給している。
【００２３】液晶パネル１９は、タイミング信号ｊ１に
よりタイミングが制御され、バッファ回路１８−１，１
８−２…１８−６によりアナログ信号ｈ１−１，ｈ１−
２…ｈ１−６を順番に書き込んで表示する。
よりタイミングが制御され、バッファ回路１８−１，１
８−２…１８−６によりアナログ信号ｈ１−１，ｈ１−
２…ｈ１−６を順番に書き込んで表示する。
【００２４】補正波形発生回路２３は、前記液晶パネル
１９の輝度むらを補正する補正波形信号ｈ１を生成する
回路であって、前記タイミング信号発生回路２２からの
タイミング信号ｊ１の位相に応じて補正量が変化する補
正波形信号ｈ１を生成して前記Ａ／Ｄ変換回路１２の中
間基準電圧入力端子（VR2 端子）に供給する。この場
合、補正波形発生回路２３は、例えば、予め水平・垂直
位置に対応する補正波形データをメモリーに蓄えてお
き、メモリーから読み出した補正波形データをＤ／Ａ変
換回路よりＤ／Ａ変換し補正波形信号ｈ１として出力す
るものである。この補正波形信号ｈ１は、Ａ／Ｄ変換回
路１２のVR2 端子に入力することにより、映像信号の画
面上の位置に応じてＡ／Ｄ変換の直線性が変化すること
となる。Ａ／Ｄ変換の直線性の変化はガンマ補正特性を
変化させることと同等であるので、ギャップむらによる
輝度むら補正が可能となる。
１９の輝度むらを補正する補正波形信号ｈ１を生成する
回路であって、前記タイミング信号発生回路２２からの
タイミング信号ｊ１の位相に応じて補正量が変化する補
正波形信号ｈ１を生成して前記Ａ／Ｄ変換回路１２の中
間基準電圧入力端子（VR2 端子）に供給する。この場
合、補正波形発生回路２３は、例えば、予め水平・垂直
位置に対応する補正波形データをメモリーに蓄えてお
き、メモリーから読み出した補正波形データをＤ／Ａ変
換回路よりＤ／Ａ変換し補正波形信号ｈ１として出力す
るものである。この補正波形信号ｈ１は、Ａ／Ｄ変換回
路１２のVR2 端子に入力することにより、映像信号の画
面上の位置に応じてＡ／Ｄ変換の直線性が変化すること
となる。Ａ／Ｄ変換の直線性の変化はガンマ補正特性を
変化させることと同等であるので、ギャップむらによる
輝度むら補正が可能となる。
【００２５】図２は図１のＡ／Ｄ変換回路１２を詳細に
示す回路図である。
示す回路図である。
【００２６】図２において、Ａ／Ｄ変換回路１２は、２
５５個のコンパレータ３１−（１）〜３１−（２５５）
と、VRB −VRT 端子間の抵抗Ｒ１−（１）〜Ｒ１−（２
５６）と、エンコーダ３２とから構成されている。ま
た、Ａ／Ｄ変換回路１２には第１の基準電圧入力端子と
なるVRB 端子（Ｐ６）及びVRT 端子（Ｐ２）以外にも中
間基準電圧入力端子としてVR1 端子（Ｐ５）、VR2 端子
（Ｐ４）、VR3 端子（Ｐ３）があり、これらはVRB −VR
T 端子間の抵抗Ｒ１−（１）〜Ｒ１−（２５６）を４分
割した点にそれぞれ接続されている。
５５個のコンパレータ３１−（１）〜３１−（２５５）
と、VRB −VRT 端子間の抵抗Ｒ１−（１）〜Ｒ１−（２
５６）と、エンコーダ３２とから構成されている。ま
た、Ａ／Ｄ変換回路１２には第１の基準電圧入力端子と
なるVRB 端子（Ｐ６）及びVRT 端子（Ｐ２）以外にも中
間基準電圧入力端子としてVR1 端子（Ｐ５）、VR2 端子
（Ｐ４）、VR3 端子（Ｐ３）があり、これらはVRB −VR
T 端子間の抵抗Ｒ１−（１）〜Ｒ１−（２５６）を４分
割した点にそれぞれ接続されている。
【００２７】直列接続した抵抗Ｒ１−（１）〜Ｒ１−
（２５６）の２５５個の接続点は、それぞれコンパレー
タ３１−（１）〜３１−（２５５）の反転入力端子
（−）に接続されている。コンパレータ３１−（１）〜
３１−（２５５）の非反転入力端子（＋）は入力端子VI
N 端子（Ｐ１）に接続されている。コンパレータ３１−
（１）〜３１−（２５５）の出力端子はエンコーダ３２
に接続されている。エンコーダ３２は、コンパレータ３
１−（１）〜３１−（２５５）の出力をエンコードし、
８ｂｉｔのデジタル信号ｂ１に変換して出力端子（Ｐ１
１）〜（Ｐ１８）から出力する。
（２５６）の２５５個の接続点は、それぞれコンパレー
タ３１−（１）〜３１−（２５５）の反転入力端子
（−）に接続されている。コンパレータ３１−（１）〜
３１−（２５５）の非反転入力端子（＋）は入力端子VI
N 端子（Ｐ１）に接続されている。コンパレータ３１−
（１）〜３１−（２５５）の出力端子はエンコーダ３２
に接続されている。エンコーダ３２は、コンパレータ３
１−（１）〜３１−（２５５）の出力をエンコードし、
８ｂｉｔのデジタル信号ｂ１に変換して出力端子（Ｐ１
１）〜（Ｐ１８）から出力する。
【００２８】このようなＡ／Ｄ変換回路１２は、VRT 端
子（Ｐ２）、VRB 端子（Ｐ６）には外部の基準電圧発生
回路４１により一定の基準電圧が与えられた状態で、VI
N 端子（Ｐ１）にアナログの映像信号ａ１としてVRB 〜
VRT 端子の間の値の電圧が入力されたときに、コンパレ
ータ３１−（１）〜３１−（２５５）が動作し、これら
コンパレータ３１−（１）〜３１−（２５５）の出力を
エンコーダ３２でデジタル信号ｂ１に変換する。これに
より、Ａ／Ｄ変換回路１２は、アナログの映像信号ａ１
をＡ／Ｄ変換しデジタル信号ｂ１を出力するようになっ
ている。
子（Ｐ２）、VRB 端子（Ｐ６）には外部の基準電圧発生
回路４１により一定の基準電圧が与えられた状態で、VI
N 端子（Ｐ１）にアナログの映像信号ａ１としてVRB 〜
VRT 端子の間の値の電圧が入力されたときに、コンパレ
ータ３１−（１）〜３１−（２５５）が動作し、これら
コンパレータ３１−（１）〜３１−（２５５）の出力を
エンコーダ３２でデジタル信号ｂ１に変換する。これに
より、Ａ／Ｄ変換回路１２は、アナログの映像信号ａ１
をＡ／Ｄ変換しデジタル信号ｂ１を出力するようになっ
ている。
【００２９】ここで、Ａ／Ｄ変換回路１２には中間基準
電圧入力端子としてVR1 端子（Ｐ５）、VR2 端子（Ｐ
４）、VR3 端子（Ｐ３）がある。これらの端子は従来で
は通常無接続か、ノイズ低減のためにグランドとの間に
コンデンサを接続して使用していたが、本実施の形態で
は、第２の基準電圧入力端子となるVR2 端子（Ｐ４）
に、補正波形発生回路２３からの補正波形信号ｈ１の電
圧VREXを供給することにより、Ａ／Ｄ変換の直線性の補
正を行っている。
電圧入力端子としてVR1 端子（Ｐ５）、VR2 端子（Ｐ
４）、VR3 端子（Ｐ３）がある。これらの端子は従来で
は通常無接続か、ノイズ低減のためにグランドとの間に
コンデンサを接続して使用していたが、本実施の形態で
は、第２の基準電圧入力端子となるVR2 端子（Ｐ４）
に、補正波形発生回路２３からの補正波形信号ｈ１の電
圧VREXを供給することにより、Ａ／Ｄ変換の直線性の補
正を行っている。
【００３０】図３はＡ／Ｄ変換回路１２に対するＡ／Ｄ
変換の直線性の補正の動作を説明する説明図であり、図
３（ａ）にVR2 端子（Ｐ４）に外部から電圧を加えない
場合を示し、図３（ｂ）はVR2 端子（Ｐ４）に補正波形
発生回路２３に補正波形信号ｈ１の電圧VREXを供給した
場合を示している。
変換の直線性の補正の動作を説明する説明図であり、図
３（ａ）にVR2 端子（Ｐ４）に外部から電圧を加えない
場合を示し、図３（ｂ）はVR2 端子（Ｐ４）に補正波形
発生回路２３に補正波形信号ｈ１の電圧VREXを供給した
場合を示している。
【００３１】ここで、端子VRT ，VRB の電圧VRT ，VRB
とすると、Ａ／Ｄ変換回路１２のVR2 端子（Ｐ４）に電
圧VREXを印加しない状態では、VR2 端子（Ｐ４）が（VR
T ‐VRB ）／２の電圧となり、Ａ／Ｄ変換回路１２が８
ｂｉｔであればVRB から（VRT ‐VRB ）／２までの信号
が入力された場合に０〜１２７レベルの信号が、（VRT
‐VRB ）／２より大きくVRT までの信号が入力された場
合に１２８−２５５レベルの信号がＡ／Ｄ変換回路１２
から出力されることになる。一方、VR2 端子（Ｐ４）に
電圧VREXを印加した状態では、Ａ／Ｄ変換回路１２が８
ｂｉｔであればVRB からVREXまでの信号が入力された場
合に０〜１２７レベルの信号が、VREXより大きくVRT ま
での信号が入力された場合に１２８−２５５レベルの信
号がＡ／Ｄ変換回路１２から出力されることになる。従
って、Ａ／Ｄ変換回路１２は、電圧VREXを印加しない状
態では図３（ａ）に示す一定の傾きの直線の変換特性と
なるが、VR2 端子（Ｐ４）にVREXを印加することにより
図３（ｂ）に示す電圧VREXの前後で傾きが変化する変換
特性とすることが可能となる。
とすると、Ａ／Ｄ変換回路１２のVR2 端子（Ｐ４）に電
圧VREXを印加しない状態では、VR2 端子（Ｐ４）が（VR
T ‐VRB ）／２の電圧となり、Ａ／Ｄ変換回路１２が８
ｂｉｔであればVRB から（VRT ‐VRB ）／２までの信号
が入力された場合に０〜１２７レベルの信号が、（VRT
‐VRB ）／２より大きくVRT までの信号が入力された場
合に１２８−２５５レベルの信号がＡ／Ｄ変換回路１２
から出力されることになる。一方、VR2 端子（Ｐ４）に
電圧VREXを印加した状態では、Ａ／Ｄ変換回路１２が８
ｂｉｔであればVRB からVREXまでの信号が入力された場
合に０〜１２７レベルの信号が、VREXより大きくVRT ま
での信号が入力された場合に１２８−２５５レベルの信
号がＡ／Ｄ変換回路１２から出力されることになる。従
って、Ａ／Ｄ変換回路１２は、電圧VREXを印加しない状
態では図３（ａ）に示す一定の傾きの直線の変換特性と
なるが、VR2 端子（Ｐ４）にVREXを印加することにより
図３（ｂ）に示す電圧VREXの前後で傾きが変化する変換
特性とすることが可能となる。
【００３２】このような発明の実施の形態によれば、補
正波形発生回路２３は、前記タイミング信号発生回路２
２からのタイミング信号ｊ１の位相に応じて補正量が変
化する補正波形信号ｈ１を生成して前記Ａ／Ｄ変換回路
１２のVR2 端子に供給して、Ａ／Ｄ変換回路１２のＡ／
Ｄ変換の直線性の補正を行うので、映像信号の画面上の
位置に応じてＡ／Ｄ変換の直線性を変化させることがで
きる。Ａ／Ｄ変換の直線性の変化はガンマ補正特性を変
化させることと同等であるので、ルックアップ・テーブ
ルでガンマ補正を行うとともに画面の位置に応じたギャ
ップむら等の輝度むらの補正を行うことができ、液晶表
示装置の高画質化が可能となる。
正波形発生回路２３は、前記タイミング信号発生回路２
２からのタイミング信号ｊ１の位相に応じて補正量が変
化する補正波形信号ｈ１を生成して前記Ａ／Ｄ変換回路
１２のVR2 端子に供給して、Ａ／Ｄ変換回路１２のＡ／
Ｄ変換の直線性の補正を行うので、映像信号の画面上の
位置に応じてＡ／Ｄ変換の直線性を変化させることがで
きる。Ａ／Ｄ変換の直線性の変化はガンマ補正特性を変
化させることと同等であるので、ルックアップ・テーブ
ルでガンマ補正を行うとともに画面の位置に応じたギャ
ップむら等の輝度むらの補正を行うことができ、液晶表
示装置の高画質化が可能となる。
【００３３】また、本発明の実施の形態は、従来の装置
に補正波形発生回路を追加して接続するだけで実現でき
るので、特殊な回路を追加することなくシェーディング
補正回路を提供できる。
に補正波形発生回路を追加して接続するだけで実現でき
るので、特殊な回路を追加することなくシェーディング
補正回路を提供できる。
【００３４】尚、図１乃至図３に示した発明の実施の形
態では、本発明を３板式液晶プロジェクタに用いられる
液晶パネル駆動回路に適用したが、単板式液晶プロジェ
クタ等、他の液晶表示装置の液晶パネル駆動回路に適用
してもよい。
態では、本発明を３板式液晶プロジェクタに用いられる
液晶パネル駆動回路に適用したが、単板式液晶プロジェ
クタ等、他の液晶表示装置の液晶パネル駆動回路に適用
してもよい。
【００３５】
【発明の効果】以上述べた様にこの発明によれば、ルッ
クアップ・テーブルでガンマ補正を行うとともに画面の
位置に応じたギャップむら等の輝度むらの補正を行うこ
とができ、液晶表示装置の高画質化が可能となる。
クアップ・テーブルでガンマ補正を行うとともに画面の
位置に応じたギャップむら等の輝度むらの補正を行うこ
とができ、液晶表示装置の高画質化が可能となる。
【図１】本発明に係るシェーディング補正回路の発明の
実施の形態を示すブロック図。
実施の形態を示すブロック図。
【図２】図２は図１のＡ／Ｄ変換回路を詳細に示す回路
図。
図。
【図３】図１のＡ／Ｄ変換回路に対するＡ／Ｄ変換の直
線性の補正の動作を説明する説明図。
線性の補正の動作を説明する説明図。
【図４】従来の液晶パネル駆動回路を示すブロック図。
１２ Ａ／Ｄ変換回路 １３ ガンマ補正回路 １４ 極性反転回路 １５ ６相分割回路 １６−１，１６−２…１６−６ Ｄ／Ａ変換回路 １７−１，１７−２…１７−６ レベル変換回路 １８−１，１８−２…１８−６ バッファ回路 １９ 液晶パネル ２２ タイミング信号発生回路 ２３ 補正波形発生回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 9/31 Ｈ０４Ｎ 9/31 Ａ Ｆターム(参考） 2H093 NC21 NC24 NC49 ND09 5C006 AA01 AA22 AC27 AF03 AF04 AF46 AF71 AF81 AF82 BB16 BC13 BC16 BF09 BF14 BF26 BF43 EC11 FA22 5C058 AA09 BA01 BA06 BA13 BB04 BB05 BB09 BB14 BB25 5C060 AA05 BC01 DB03 HA02 HB01 HB24 JA19 JB03 5C080 AA10 BB05 CC03 DD05 EE28 FF11 JJ02 JJ05
Claims (2)
- 【請求項１】 第１の基準電圧入力端子に導かれた一定
の基準電圧と第２の基準電圧入力端子に導かれた電圧と
に基づいてアナログ／デジタル変換の直線性を変化さ
せ、アナログの入力映像信号に対してアナログ／デジタ
ル変換を行うアナログ／デジタル変換回路と、 このアナログ／デジタル変換回路からのデジタルの映像
信号に対してガンマ補正を行うガンマ補正回路と、 このガンマ補正回路によりガンマ補正されたデジタル信
号に対してデジタル／アナログ変換を行うデジタル／ア
ナログ変換回路と、 このデジタル／アナログ変換回路からのアナログの映像
信号に基づく映像を表示するための液晶パネルと、 この液晶パネルに前記映像を表示するための信号処理及
び表示処理を行うのに必要なタイミング信号を発生する
タイミング信号発生回路と、 前記液晶パネルの輝度むらを補正する補正波形信号を生
成する回路であって、前記タイミング信号発生回路から
のタイミング信号の位相に応じて補正量が変化する補正
波形信号を生成して前記アナログ／デジタル変換回路の
第２の基準電圧入力端子に供給する補正波形発生回路
と、 を具備したことを特徴とするシェーディング補正回路。 - 【請求項２】 第１の基準電圧入力端子に導かれた一定
の基準電圧と第２の基準電圧入力端子に導かれた電圧と
に基づいてアナログ／デジタル変換の直線性を変化さ
せ、アナログの入力映像信号に対してアナログ／デジタ
ル変換を行うアナログ／デジタル変換回路と、 このアナログ／デジタル変換回路からのデジタルの映像
信号に対してガンマ補正を行うガンマ補正回路と、 このガンマ補正回路によりガンマ補正されたデジタル信
号を、水平方向に連続した複数のサンプルポイントの映
像データとなる複数のデジタル信号に分割する相分割回
路と、 この相分割回路からの複数のデジタル信号に対してそれ
ぞれデジタル／アナログ変換を行う複数のデジタル／ア
ナログ変換回路と、 これら複数のデジタル／アナログ変換回路からの複数の
アナログの映像信号に基づく映像を表示するための液晶
パネルと、 この液晶パネルに前記映像を表示するための信号処理及
び表示処理を行うのに必要なタイミング信号を発生する
タイミング信号発生回路と、 前記液晶パネルの輝度むらを補正する補正波形信号を生
成する回路であって、前記タイミング信号発生回路から
のタイミング信号の位相に応じて補正量が変化する補正
波形信号を生成して前記アナログ／デジタル変換回路の
第２の基準電圧入力端子に供給する補正波形発生回路
と、 を具備したことを特徴とするシェーディング補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11074080A JP2000267638A (ja) | 1999-03-18 | 1999-03-18 | シェーディング補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11074080A JP2000267638A (ja) | 1999-03-18 | 1999-03-18 | シェーディング補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000267638A true JP2000267638A (ja) | 2000-09-29 |
Family
ID=13536841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11074080A Pending JP2000267638A (ja) | 1999-03-18 | 1999-03-18 | シェーディング補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000267638A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1410099A1 (en) * | 2000-11-30 | 2004-04-21 | Thomson Licensing S.A. | Method and apparatus for uniform brightness in displays |
| JP2006330084A (ja) * | 2005-05-23 | 2006-12-07 | Nec Corp | 液晶表示装置及びその駆動方法 |
| CN100353408C (zh) * | 2002-09-29 | 2007-12-05 | 鸿海精密工业股份有限公司 | 降低大地电流干扰的平面显示装置 |
| JP2008039868A (ja) * | 2006-08-02 | 2008-02-21 | Victor Co Of Japan Ltd | 液晶表示装置 |
| JP2009003180A (ja) * | 2007-06-21 | 2009-01-08 | Nanao Corp | 表示方法及び表示装置 |
| JP2010033055A (ja) * | 2008-07-25 | 2010-02-12 | Samsung Electronics Co Ltd | 表示画像のブースティング方法及びこれを行うためのコントローラーユニット並びにこれを有する表示装置 |
| WO2013058259A1 (ja) * | 2011-10-18 | 2013-04-25 | シャープ株式会社 | 階調電圧補正システム、及びこれを用いた表示装置 |
-
1999
- 1999-03-18 JP JP11074080A patent/JP2000267638A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1410099A1 (en) * | 2000-11-30 | 2004-04-21 | Thomson Licensing S.A. | Method and apparatus for uniform brightness in displays |
| EP1410099A4 (en) * | 2000-11-30 | 2008-10-01 | Thomson Licensing | METHOD AND APPARATUS FOR UNIFORM LUMINANCE IN DISPLAYS |
| CN100353408C (zh) * | 2002-09-29 | 2007-12-05 | 鸿海精密工业股份有限公司 | 降低大地电流干扰的平面显示装置 |
| JP2006330084A (ja) * | 2005-05-23 | 2006-12-07 | Nec Corp | 液晶表示装置及びその駆動方法 |
| JP2008039868A (ja) * | 2006-08-02 | 2008-02-21 | Victor Co Of Japan Ltd | 液晶表示装置 |
| JP2009003180A (ja) * | 2007-06-21 | 2009-01-08 | Nanao Corp | 表示方法及び表示装置 |
| JP2010033055A (ja) * | 2008-07-25 | 2010-02-12 | Samsung Electronics Co Ltd | 表示画像のブースティング方法及びこれを行うためのコントローラーユニット並びにこれを有する表示装置 |
| WO2013058259A1 (ja) * | 2011-10-18 | 2013-04-25 | シャープ株式会社 | 階調電圧補正システム、及びこれを用いた表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700559B1 (en) | Liquid crystal display unit having fine color control | |
| US7298352B2 (en) | Apparatus and method for correcting gamma voltage and video data in liquid crystal display | |
| US20040095304A1 (en) | Picture display device and method of driving the same | |
| US7161570B2 (en) | Display driver architecture for a liquid crystal display and method therefore | |
| WO1997049080A1 (fr) | Appareil d'affichage d'images | |
| JPH11259038A (ja) | Ｌｃｄデジタル画像駆動回路 | |
| EP0982710A2 (en) | Driving apparatus for a plasma addressed liquid crystal display | |
| CN100433113C (zh) | 减少液晶成像器中闪耀人工产物的装置和方法 | |
| JP3904394B2 (ja) | 画像処理回路、画像処理方法、電気光学装置、および電子機器 | |
| US10832631B2 (en) | Display device and method of driving the same | |
| JP2000267638A (ja) | シェーディング補正回路 | |
| US5990979A (en) | Gamma correction circuit and video display apparatus using the same | |
| CN210777797U (zh) | 一种显示屏过驱动装置及显示装置 | |
| CN111009225A (zh) | 一种显示屏过驱动装置、过驱动方法及显示装置 | |
| CN1315329C (zh) | 利用低亮度转换速度限制减少非自然闪烁信号方法和电路 | |
| US6771238B1 (en) | Liquid crystal display device | |
| JP2000098343A (ja) | 色ムラ補正装置 | |
| US10249241B2 (en) | Method and device of driving display and display device using the same | |
| JPH08137439A (ja) | 液晶表示装置及び液晶表示方法 | |
| JP2006085139A (ja) | 画像表示装置及びその駆動回路、及び画像出力装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| JP2008116497A (ja) | 液晶表示装置のガンマ補正装置およびガンマ補正方法 | |
| JP2001255853A (ja) | プラズマアドレス型液晶表示素子の駆動方法および駆動装置 | |
| Dai et al. | LCoS chip with integrated 8-bit gamma compensated digital data driver | |
| JP2006030592A (ja) | 画像表示装置及びその駆動回路 |