JP2000262094A - パルスモ−タ制御方法 - Google Patents
パルスモ−タ制御方法Info
- Publication number
- JP2000262094A JP2000262094A JP6117099A JP6117099A JP2000262094A JP 2000262094 A JP2000262094 A JP 2000262094A JP 6117099 A JP6117099 A JP 6117099A JP 6117099 A JP6117099 A JP 6117099A JP 2000262094 A JP2000262094 A JP 2000262094A
- Authority
- JP
- Japan
- Prior art keywords
- pulse motor
- drive current
- value
- phase
- slewing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】
【課題】パルスモータの振動及び騒音を抑えつつ短時間
で高速に立ち上げるパルスモータ制御方法を提供するこ
とにある。 【解決手段】予め進相ステップ毎の最適な駆動電流をテ
ーブル化した駆動電流テーブル２とパルスモータ７の進
相タイミングとなるスルーイングテーブル３をメモリ１
に格納する。パルスモータ７の加減速時には１ステップ
進相毎に対応するスルーイングテーブルの値を進相制御
回路に転送するのと同時に駆動電流テーブル２の値をＤ
／Ａコンバータ４に転送する。次にＤ／Ａコンバータ４
のアナログ出力値により駆動電流決定回路５で駆動電流
を決定する。以上を１ステップ進相毎に繰り返すことに
より最適な駆動電流でパルスモータ７の加減速を行うこ
とを可能とする。
で高速に立ち上げるパルスモータ制御方法を提供するこ
とにある。 【解決手段】予め進相ステップ毎の最適な駆動電流をテ
ーブル化した駆動電流テーブル２とパルスモータ７の進
相タイミングとなるスルーイングテーブル３をメモリ１
に格納する。パルスモータ７の加減速時には１ステップ
進相毎に対応するスルーイングテーブルの値を進相制御
回路に転送するのと同時に駆動電流テーブル２の値をＤ
／Ａコンバータ４に転送する。次にＤ／Ａコンバータ４
のアナログ出力値により駆動電流決定回路５で駆動電流
を決定する。以上を１ステップ進相毎に繰り返すことに
より最適な駆動電流でパルスモータ７の加減速を行うこ
とを可能とする。
Description
【０００１】
【発明の属する技術分野】本発明はパルスモータの加減
速時に最適な駆動電流で制御し、低振動、低騒音かつ短
時間で立ち上げ可能とするパルスモータ制御方法に関す
る。
速時に最適な駆動電流で制御し、低振動、低騒音かつ短
時間で立ち上げ可能とするパルスモータ制御方法に関す
る。
【０００２】
【従来の技術】従来の技術では、パルスモータの１相の
みを励磁し、次に隣り合う２相を同時に励磁することを
交互に行いながら進相する１−２相励磁などの様にパル
スモータの各相を矩形波で駆動する場合には、高いトル
クが必要な加減速時（スルーイング時）と加減速時より
は低いトルクで十分な定速時で駆動電流を分け、２段階
の電流制御を行っていた。
みを励磁し、次に隣り合う２相を同時に励磁することを
交互に行いながら進相する１−２相励磁などの様にパル
スモータの各相を矩形波で駆動する場合には、高いトル
クが必要な加減速時（スルーイング時）と加減速時より
は低いトルクで十分な定速時で駆動電流を分け、２段階
の電流制御を行っていた。
【０００３】また、特開平１０−０６６３９４に示すよ
うに低振動、低騒音を達成するため、パルスモータの各
相を擬似正弦波で駆動し、隣り合う２相のＯＮする割合
を徐々に変化させながら進相するマイクロステップ制御
を行っていた。
うに低振動、低騒音を達成するため、パルスモータの各
相を擬似正弦波で駆動し、隣り合う２相のＯＮする割合
を徐々に変化させながら進相するマイクロステップ制御
を行っていた。
【０００４】
【発明が解決しようとする課題】従来の技術では、１−
２相励磁の様なパルスモータの各相を矩形波で駆動する
場合には、必要トルクが速度の立ち上げ／立ち下げカー
ブ（スルーイングカーブ）によって各進相ステップ毎に
変化するにも関わらず、加減速時におけるトルクが最大
必要となるステップに合わせて一定の駆動電流を設定し
ていたため、パルスモータの振動及び騒音の原因となっ
ていた。また、マイクロステップ駆動においては、ドラ
イバＩＣの関係上、最大駆動電流値が限られ、大きな駆
動電流が必要である短時間で高速に立ち上げることが現
時点ではできなかった。更に駆動回路も複雑になってい
た。
２相励磁の様なパルスモータの各相を矩形波で駆動する
場合には、必要トルクが速度の立ち上げ／立ち下げカー
ブ（スルーイングカーブ）によって各進相ステップ毎に
変化するにも関わらず、加減速時におけるトルクが最大
必要となるステップに合わせて一定の駆動電流を設定し
ていたため、パルスモータの振動及び騒音の原因となっ
ていた。また、マイクロステップ駆動においては、ドラ
イバＩＣの関係上、最大駆動電流値が限られ、大きな駆
動電流が必要である短時間で高速に立ち上げることが現
時点ではできなかった。更に駆動回路も複雑になってい
た。
【０００５】本発明の目的は、上記に示した従来技術の
課題を解決するため、パルスモータの振動及び騒音を押
さえつつ、短時間で高速に立ち上げるパルスモータ制御
方法を提供することにある。
課題を解決するため、パルスモータの振動及び騒音を押
さえつつ、短時間で高速に立ち上げるパルスモータ制御
方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記課題を達成
するために、予め実験等で求めたパルスモータの加減速
時（スルーイング時）における各ステップ毎の最適な駆
動電流をメモリに駆動電流テーブルとして格納し、加減
速を行う場合には１ステップ進相毎に対応するステップ
の駆動電流テーブル値をＤ／Ａコンバータに転送して、
Ｄ／Ａコンバータのアナログ出力とパルスモータ電流検
知回路出力とをアナログ回路であるパルスモータ駆動電
流決定回路で比較して、駆動電流を決定することとした
ものである。
するために、予め実験等で求めたパルスモータの加減速
時（スルーイング時）における各ステップ毎の最適な駆
動電流をメモリに駆動電流テーブルとして格納し、加減
速を行う場合には１ステップ進相毎に対応するステップ
の駆動電流テーブル値をＤ／Ａコンバータに転送して、
Ｄ／Ａコンバータのアナログ出力とパルスモータ電流検
知回路出力とをアナログ回路であるパルスモータ駆動電
流決定回路で比較して、駆動電流を決定することとした
ものである。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図１
〜図５に従って説明する。尚、本実施例では２相モータ
をユニポーラ駆動した場合について記述する。
〜図５に従って説明する。尚、本実施例では２相モータ
をユニポーラ駆動した場合について記述する。
【０００８】図１は、本発明の第１の実施例におけるパ
ルスモータ制御回路の概略ブロック図である。また、図
２は本発明におけるパルスモータ制御回路の詳細ブロッ
ク図である。
ルスモータ制御回路の概略ブロック図である。また、図
２は本発明におけるパルスモータ制御回路の詳細ブロッ
ク図である。
【０００９】図１及び図２において駆動電流テーブル２
は予め実験等で求めたスルーイング時における各進相ス
テップでの駆動電流値をテーブル化したものであり、ま
たスルーイングテーブル３はスルーイング時のパルスモ
ータ１ステップの進相時間をテーブル化したものであ
り、メモリ３に格納する。
は予め実験等で求めたスルーイング時における各進相ス
テップでの駆動電流値をテーブル化したものであり、ま
たスルーイングテーブル３はスルーイング時のパルスモ
ータ１ステップの進相時間をテーブル化したものであ
り、メモリ３に格納する。
【００１０】進相制御回路８は各進相ステップに対応し
たスルーイングテーブル３の進相時間により進相の基準
となる進相クロックを出力するカウンタと進相クロック
に同期してパルスモータの各相にＯＮ／ＯＦＦ信号を出
力するデコーダで構成されている。
たスルーイングテーブル３の進相時間により進相の基準
となる進相クロックを出力するカウンタと進相クロック
に同期してパルスモータの各相にＯＮ／ＯＦＦ信号を出
力するデコーダで構成されている。
【００１１】駆動電流決定回路５は定電流チョッピング
回路５１、電流検知回路５２及び進相制御回路８の出力
と定電流チョッピング回路５１の出力をＡＮＤする回路
で構成されており、Ｄ／Ａコンバータ４によりアナログ
化された駆動電流テーブル２の値によって、進相ステッ
プ毎の駆動電流を決定する。
回路５１、電流検知回路５２及び進相制御回路８の出力
と定電流チョッピング回路５１の出力をＡＮＤする回路
で構成されており、Ｄ／Ａコンバータ４によりアナログ
化された駆動電流テーブル２の値によって、進相ステッ
プ毎の駆動電流を決定する。
【００１２】パルスモータドライバ６は駆動電流決定回
路５の出力によりパルスモータ７を駆動するものであ
る。
路５の出力によりパルスモータ７を駆動するものであ
る。
【００１３】図３は、パルスモータ７の速度と進相ステ
ップ数の関係、及び駆動電流と進相ステップ数の関係に
ついての一例を表すグラフであり、ここではスルーイン
グの真ん中で最大のトルクが必要となる場合について示
す。
ップ数の関係、及び駆動電流と進相ステップ数の関係に
ついての一例を表すグラフであり、ここではスルーイン
グの真ん中で最大のトルクが必要となる場合について示
す。
【００１４】図４はメモリ１に格納するスルーイングテ
ーブル３と駆動電流テーブル２の例を示す。
ーブル３と駆動電流テーブル２の例を示す。
【００１５】また、図５は本発明の第２の実施例である
パルスモータ制御回路の概略ブロック図であり、駆動電
流決定回路１０はディジタル式の定電流チョッピング回
路１０１、電流検知回路１０２及び進相制御回路８の出
力と定電流チョッピング回路１０１の出力をＡＮＤする
回路で構成されており、Ａ／Ｄコンバータによりディジ
タル化された電流検知回路１０２の出力と駆動電流テー
ブル２との比較により進相ステップ毎の駆動電流を決定
する。パルスモータはスルーイング時に必要なトルクが
進相するステップ毎に異なり、また、同じ時間及びステ
ップ数で立ち上げる場合にも速度増加変動または速度減
少変動の度合い（スルーイングカーブ）により各ステッ
プ毎に必要なトルクが異なる。そこで、図３に示すよう
に立ち上げ／立ち下げスルーイング時の進相ステップ毎
に駆動電流が最適となるような制御を行う。
パルスモータ制御回路の概略ブロック図であり、駆動電
流決定回路１０はディジタル式の定電流チョッピング回
路１０１、電流検知回路１０２及び進相制御回路８の出
力と定電流チョッピング回路１０１の出力をＡＮＤする
回路で構成されており、Ａ／Ｄコンバータによりディジ
タル化された電流検知回路１０２の出力と駆動電流テー
ブル２との比較により進相ステップ毎の駆動電流を決定
する。パルスモータはスルーイング時に必要なトルクが
進相するステップ毎に異なり、また、同じ時間及びステ
ップ数で立ち上げる場合にも速度増加変動または速度減
少変動の度合い（スルーイングカーブ）により各ステッ
プ毎に必要なトルクが異なる。そこで、図３に示すよう
に立ち上げ／立ち下げスルーイング時の進相ステップ毎
に駆動電流が最適となるような制御を行う。
【００１６】まず、準備として、机上計算、実験等によ
りスルーイング時の各ステップにおける必要トルクを求
め、求めたトルクにより各ステップ毎の駆動電流を定め
る。定めた駆動電流値を図４に示すように駆動電流テー
ブル２としてテーブル化しておく。また、決められたス
ルーイング時の各ステップ毎の進相時間をスルーイング
テーブル３として駆動電流テーブル２と共にメモリ１に
格納しておく。
りスルーイング時の各ステップにおける必要トルクを求
め、求めたトルクにより各ステップ毎の駆動電流を定め
る。定めた駆動電流値を図４に示すように駆動電流テー
ブル２としてテーブル化しておく。また、決められたス
ルーイング時の各ステップ毎の進相時間をスルーイング
テーブル３として駆動電流テーブル２と共にメモリ１に
格納しておく。
【００１７】パルスモータの進相制御は以下の手順で行
う。パルスモータ起動前にスルーイングテーブル３の１
ステップ目の値を進相制御回路８のカウンタ８１に予め
セットする。カウンタ８１はセットした値をカウント
し、パルスモータの進相タイミングとなる進相クロック
を出力する。１ステップ目のカウントが終了するとスル
ーイングテーブル３の２ステップ目の値をＤＭＡ転送な
どによりカウンタ８１にセットし、２ステップ目の進相
クロックを出力する。以後同様にスルーイングの終了ス
テップまで、進相クロックに同期してＤＭＡ転送などに
よりカウンタ８１にスルーイングテーブル３の値を順次
セットする。スルーイング終了後はカウンタ８１のセッ
トする値の更新を停止することにより、スルーイングテ
ーブル３の最終ステップ（図３の例では７０ステップ
目）での値で定速回転する。定速回転後、停止や速度の
変動を行う場合には、それぞれの場合に応じたスルーイ
ングテーブル３の値の転送を再度開始することにより行
う。
う。パルスモータ起動前にスルーイングテーブル３の１
ステップ目の値を進相制御回路８のカウンタ８１に予め
セットする。カウンタ８１はセットした値をカウント
し、パルスモータの進相タイミングとなる進相クロック
を出力する。１ステップ目のカウントが終了するとスル
ーイングテーブル３の２ステップ目の値をＤＭＡ転送な
どによりカウンタ８１にセットし、２ステップ目の進相
クロックを出力する。以後同様にスルーイングの終了ス
テップまで、進相クロックに同期してＤＭＡ転送などに
よりカウンタ８１にスルーイングテーブル３の値を順次
セットする。スルーイング終了後はカウンタ８１のセッ
トする値の更新を停止することにより、スルーイングテ
ーブル３の最終ステップ（図３の例では７０ステップ
目）での値で定速回転する。定速回転後、停止や速度の
変動を行う場合には、それぞれの場合に応じたスルーイ
ングテーブル３の値の転送を再度開始することにより行
う。
【００１８】次にデコーダ８２では、以上により作成し
た進相クロックに同期して、パルスモータ各相のＯＮ／
ＯＦＦ信号を出力する。進相クロックが入力されるたび
にデコーダ８２の出力は変化し、パルスモータは進相す
る。
た進相クロックに同期して、パルスモータ各相のＯＮ／
ＯＦＦ信号を出力する。進相クロックが入力されるたび
にデコーダ８２の出力は変化し、パルスモータは進相す
る。
【００１９】本発明に示すパルスモータ制御方法では各
ステップ毎の駆動電流設定は上記スルーイングテーブル
３のカウンタ８１へのセットと同時に対応するステップ
の駆動電流テーブル２の値をＤ／Ａコンバータ４にＤＭ
Ａ転送などによりセットすることで行う。即ち１ステッ
プ目の駆動電流テーブル２の値を予めＤ／Ａコンバータ
４にセットしておき、次の進相クロックに同期して２ス
テップ目の値をＤＭＡ転送などによりＤ／Ａコンバータ
４にセットする。この時、同時に前述したスルーイング
テーブルの値もカウンタ８１にセットする。以後、スル
ーイングの終了ステップまで駆動電流テーブル３の値を
順次セットする。スルーイング終了後はＤ／Ａコンバー
タ４へセットする値の更新を停止することにより定速時
は駆動電流テーブル２の最終ステップでの値で駆動を行
う。
ステップ毎の駆動電流設定は上記スルーイングテーブル
３のカウンタ８１へのセットと同時に対応するステップ
の駆動電流テーブル２の値をＤ／Ａコンバータ４にＤＭ
Ａ転送などによりセットすることで行う。即ち１ステッ
プ目の駆動電流テーブル２の値を予めＤ／Ａコンバータ
４にセットしておき、次の進相クロックに同期して２ス
テップ目の値をＤＭＡ転送などによりＤ／Ａコンバータ
４にセットする。この時、同時に前述したスルーイング
テーブルの値もカウンタ８１にセットする。以後、スル
ーイングの終了ステップまで駆動電流テーブル３の値を
順次セットする。スルーイング終了後はＤ／Ａコンバー
タ４へセットする値の更新を停止することにより定速時
は駆動電流テーブル２の最終ステップでの値で駆動を行
う。
【００２０】次にＤ／Ａコンバータにセットされた駆動
電流テーブル２の値をアナログ値に変換し、これを基準
電圧として定電流チョッピング回路５１に入力する。定
電圧チョッピング回路５１ではパルスモータの電流検知
回路５２の値と駆動電流テーブル２による基準電圧とを
アナログコンパレータで比較し、電流検知回路５２の出
力が基準電圧より高ければコンパレータの出力をＯＦ
Ｆ、低ければＯＮすることを繰り返し定電流チョッピン
グを行う。駆動電流テーブル２による基準電圧は進相ス
テップ毎に対応した値に変化するため、進相ステップ毎
に最適な電流値で定電流チョッピングを行うことが可能
となる。
電流テーブル２の値をアナログ値に変換し、これを基準
電圧として定電流チョッピング回路５１に入力する。定
電圧チョッピング回路５１ではパルスモータの電流検知
回路５２の値と駆動電流テーブル２による基準電圧とを
アナログコンパレータで比較し、電流検知回路５２の出
力が基準電圧より高ければコンパレータの出力をＯＦ
Ｆ、低ければＯＮすることを繰り返し定電流チョッピン
グを行う。駆動電流テーブル２による基準電圧は進相ス
テップ毎に対応した値に変化するため、進相ステップ毎
に最適な電流値で定電流チョッピングを行うことが可能
となる。
【００２１】パルスモータ７の駆動は前述したパルスモ
ータドライバ６にデコーダ８２の出力であるパルスモー
タ各相ＯＮ／ＯＦＦ信号と定電流チョッピング回路５１
の出力値をＡＮＤした信号を入力することにより行う。
ータドライバ６にデコーダ８２の出力であるパルスモー
タ各相ＯＮ／ＯＦＦ信号と定電流チョッピング回路５１
の出力値をＡＮＤした信号を入力することにより行う。
【００２２】本発明に示すパルスモータ制御方法では、
上記スルーイングテーブル３のカウンタ８１へのセット
と同時に駆動電流テーブル２の値を定電流チョッピング
回路１０１にＤＭＡ転送し、Ａ／Ｄコンバータ９により
ディジタル化したパルスモータ７の電流検知回路１０２
出力と比較することで行う。即ち、１ステップ目の駆動
電流テーブル２の値を予め定電流チョッピング回路１０
１内のディジタルコンパレータにセットしておき、次の
進相クロックに同期して２ステップ目の値をＤＭＡ転送
などにより定電流チョッピング回路１０１内のディジタ
ルコンパレータにセットする。この時、同時に前述した
スルーイングテーブルの値もカウンタ８１にセットす
る。以後、スルーイングの終了ステップまで駆動電流テ
ーブル３の値を順次セットする。スルーイング終了後は
定電流検知回路内のディジタルコンパレータへセットす
る値の更新を停止することにより定速時は駆動電流テー
ブル２の最終ステップでの値で駆動を行う。
上記スルーイングテーブル３のカウンタ８１へのセット
と同時に駆動電流テーブル２の値を定電流チョッピング
回路１０１にＤＭＡ転送し、Ａ／Ｄコンバータ９により
ディジタル化したパルスモータ７の電流検知回路１０２
出力と比較することで行う。即ち、１ステップ目の駆動
電流テーブル２の値を予め定電流チョッピング回路１０
１内のディジタルコンパレータにセットしておき、次の
進相クロックに同期して２ステップ目の値をＤＭＡ転送
などにより定電流チョッピング回路１０１内のディジタ
ルコンパレータにセットする。この時、同時に前述した
スルーイングテーブルの値もカウンタ８１にセットす
る。以後、スルーイングの終了ステップまで駆動電流テ
ーブル３の値を順次セットする。スルーイング終了後は
定電流検知回路内のディジタルコンパレータへセットす
る値の更新を停止することにより定速時は駆動電流テー
ブル２の最終ステップでの値で駆動を行う。
【００２３】定電流チョッピング回路１０１では駆動電
流テーブル２の値とＡ／Ｄコンバータ９によりディジタ
ル化された電流検知回路１０２出力とをディジタルコン
パレータで比較し、電流検知回路１０２出力ディジタル
値が駆動電流テーブルの値より高ければコンパレータの
出力をＯＦＦ、低ければ０Ｎすることを繰り返し定電流
チョッピングを行う。以後は上述した第１の実施例と同
様に最適な電流でのパルスモータ駆動が可能となる。
流テーブル２の値とＡ／Ｄコンバータ９によりディジタ
ル化された電流検知回路１０２出力とをディジタルコン
パレータで比較し、電流検知回路１０２出力ディジタル
値が駆動電流テーブルの値より高ければコンパレータの
出力をＯＦＦ、低ければ０Ｎすることを繰り返し定電流
チョッピングを行う。以後は上述した第１の実施例と同
様に最適な電流でのパルスモータ駆動が可能となる。
【００２４】
【発明の効果】本発明によれば、スルーイング時の進相
ステップ毎に最適な駆動電流でパルスモータを駆動する
ことができるため、振動及び騒音を押さえつつ、短時間
で高速に立ち上げるパルスモータ制御が可能となる。
ステップ毎に最適な駆動電流でパルスモータを駆動する
ことができるため、振動及び騒音を押さえつつ、短時間
で高速に立ち上げるパルスモータ制御が可能となる。
【図１】本発明におけるパルスモータ制御回路の概略ブ
ロック図である。
ロック図である。
【図２】本発明におけるパルスモータ制御回路の詳細ブ
ロック図である。
ロック図である。
【図３】パルスモータの速度と時間の関係、駆動電流と
時間の関係の一例を表すグラフである。
時間の関係の一例を表すグラフである。
【図４】メモリに格納するスルーイングテーブルと駆動
電流テーブルの例を示したものである。
電流テーブルの例を示したものである。
【図５】本発明におけるパルスモータ制御回路の詳細ブ
ロック図である
ロック図である
１…メモリ、２…駆動電流テーブル、３…スルーイング
テーブル、４…Ｄ／Ａコンバータ、５…駆動電流決定回
路、６…パルスモータドライバ、７…パルスモータ、８
…進相制御回路、９…Ａ／Ｄコンバータ、１０…駆動電
流決定回路、５１…定電流チョッピング回路、５２…電
流検知回路、８１…カウンタ、８２…デコーダ、１０１
…定電流チョッピング回路、１０２…電流検知回路
テーブル、４…Ｄ／Ａコンバータ、５…駆動電流決定回
路、６…パルスモータドライバ、７…パルスモータ、８
…進相制御回路、９…Ａ／Ｄコンバータ、１０…駆動電
流決定回路、５１…定電流チョッピング回路、５２…電
流検知回路、８１…カウンタ、８２…デコーダ、１０１
…定電流チョッピング回路、１０２…電流検知回路
Claims (2)
- 【請求項１】１ステップ毎に印加パルス時間を変化させ
ることによりパルスモータの進相を行う定電流制御のパ
ルスモータ制御方法において、予めメモリに格納してお
いた駆動電流テーブルを加減速時の１ステップ進相毎に
アナログ変換し、パルスモータ電流検知回路出力との比
較により定電流制御し、加減速時の駆動電流を１ステッ
プ毎に変化させ、最適な駆動電流でパルスモータを駆動
することを特徴とするパルスモータ制御方法。 - 【請求項２】請求項１記載のパルスモータ制御方法にお
いて、パルスモータ電流検知回路出力をＡ／Ｄコンバー
タによりディジタル化し、メモリに格納されている駆動
電流テーブルと比較することにより定電流制御すること
を特徴とするパルスモータ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117099A JP3661052B2 (ja) | 1999-03-09 | 1999-03-09 | パルスモ−タ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6117099A JP3661052B2 (ja) | 1999-03-09 | 1999-03-09 | パルスモ−タ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000262094A true JP2000262094A (ja) | 2000-09-22 |
| JP3661052B2 JP3661052B2 (ja) | 2005-06-15 |
Family
ID=13163411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6117099A Expired - Fee Related JP3661052B2 (ja) | 1999-03-09 | 1999-03-09 | パルスモ−タ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3661052B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006158187A (ja) * | 2004-10-27 | 2006-06-15 | Nec Access Technica Ltd | モータ駆動回路及びモータ駆動方法 |
| JP2006334143A (ja) * | 2005-06-02 | 2006-12-14 | Daito Giken:Kk | 遊技台 |
-
1999
- 1999-03-09 JP JP6117099A patent/JP3661052B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006158187A (ja) * | 2004-10-27 | 2006-06-15 | Nec Access Technica Ltd | モータ駆動回路及びモータ駆動方法 |
| JP4491401B2 (ja) * | 2004-10-27 | 2010-06-30 | Ｎｅｃアクセステクニカ株式会社 | モータ駆動回路及びモータ駆動方法 |
| JP2006334143A (ja) * | 2005-06-02 | 2006-12-14 | Daito Giken:Kk | 遊技台 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3661052B2 (ja) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1318596B1 (en) | Motor driving device and motor driving method | |
| JPH09182490A (ja) | スイッチドリラクタンスモータの制御装置 | |
| JP2000262094A (ja) | パルスモ−タ制御方法 | |
| JP4135132B2 (ja) | Ｐｗｍ制御装置 | |
| CN110247588B (zh) | 一种霍尔电机的单脉冲控制方法及系统 | |
| US5262709A (en) | Pulse motor control circuit | |
| JP2001157457A (ja) | ３相パルス幅変調波形発生装置 | |
| JP4340080B2 (ja) | カメラ移動装置 | |
| JP3219601B2 (ja) | ステッピングモーターの駆動方法及び駆動回路 | |
| JPS623680B2 (ja) | ||
| JP3459530B2 (ja) | ステッピングモータの駆動回路 | |
| JP4201886B2 (ja) | Ｄｃブラシレスモータの速度制御装置 | |
| JPS63110998A (ja) | パルスモ−タ駆動方法 | |
| JPH06189598A (ja) | ステッピングモータの駆動制御装置 | |
| JP2003168972A (ja) | パルス信号の周波数制御回路 | |
| JPH0759383A (ja) | ブラシレスモータの回転子位置検出方法およびその検出回路 | |
| JPH07222494A (ja) | ステッピングモータ駆動装置 | |
| JPH10290597A (ja) | 回転体駆動制御回路 | |
| JPH07115789A (ja) | ブラシレスモータの回転子位置検出方法およびその装置 | |
| JP2520408B2 (ja) | ステッピングモ―タの駆動制御方法 | |
| JPH0759398A (ja) | ステッピングモータの駆動方式 | |
| JP2789808B2 (ja) | ブラシレスモータの起動方法 | |
| JPH11281347A (ja) | 回転位置検出装置 | |
| JPS61121787A (ja) | モ−タの速度制御装置 | |
| JPH04117196A (ja) | Ｄｃモータ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041119 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Effective date: 20050131 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050222 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Effective date: 20050223 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050307 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090401 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |