JP2000262065A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 負荷接続時における出力電圧を高電圧に維持
しつつ、無負荷時における出力電圧の実効値を低下させ
ることが可能なインバータ装置を提供する。 【解決手段】 トランス２２の一次巻線２２ａ，２２ｂ
の両端にそれぞれ接続された１対のスイッチング素子２
０，２１を含んで構成される自励式プッシュプル回路
と、１対のスイッチング素子２０，２１に対する駆動電
圧ＶG1，ＶG2および一次巻線２２ａ，２２ｂのセンター
タップに供給する直流電圧を生成する整流回路１３を備
えているインバータ装置１において、整流回路１３によ
って生成された脈流ＶD を分圧した分圧電圧を１対のス
イッチング素子２０，２１に対する駆動電圧ＶG1，ＶG2
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷回路としての
冷陰極蛍光管などに高圧交流を供給するのに適したイン
バータ装置に関するものである。

【０００２】

【従来の技術】この種のインバータ装置として、特開平
７−１６３１５７号公報に記載されたものが従来から知
られており、このインバータ装置は、基本的には、図３
に示すように、自励式プッシュプル回路を備えて構成さ
れている。このインバータ装置３１は、冷陰極蛍光管２
をドライブするために用いられるものであって、交流電
源３から出力される例えばＡＣ１００Ｖの交流電圧ＶIN
を整流するダイオードスタック１３、ダイオードスタッ
ク１３によって生成された脈流電圧を平滑するコンデン
サ３２、チョークコイル２６、ダイオード３３、抵抗３
４，３６〜３９、定電圧回路３５、ＦＥＴ２０，２１、
トランス２２、共振用のコンデンサ２３、およびダイオ
ード４０を備えて構成されている。また、定電圧回路３
５は、コンデンサ４１、抵抗４２およびツェナーダイオ
ード４３で構成されている。

【０００３】このインバータ装置３１では、図外の電源
スイッチが投入されると、ダイオードスタック１３が、
交流電圧ＶINを整流して脈流電圧を生成すると共に、コ
ンデンサ３２が、その脈流電圧を平滑する。次いで、平
滑された直流電圧が、チョークコイル２６、ダイオード
３３および抵抗３４を介して定電圧回路３５に出力さ
れ、これにより、定電圧回路３５内のコンデンサ４１が
充電される。一方、定電圧回路３５は、コンデンサ４１
の充電電圧をツェナーダイオード４３のツェナー電圧に
安定化し、その安定化した直流電圧を抵抗３６，３７か
らなる分圧回路を介してＦＥＴ２０のゲートに供給する
と共に、抵抗３８，３９からなる分圧回路を介してＦＥ
Ｔ２１のゲートに供給する。

【０００４】この際に、両ＦＥＴ２０，２１は、ゲート
−ソース間のスレショルド電圧のばらつきにより、その
スレショルド電圧の小さい方が最初にオン状態となる。
例えば、ＦＥＴ２０が最初にオン状態になったとすれ
ば、ダイオードスタック１３、チョークコイル２６、ト
ランス２２の一次巻線２２ａ、およびＦＥＴ２０を介し
て電流が流れる。この際には、トランス２２の二次巻線
２２ｃに誘起した出力電圧ＶO が冷陰極蛍光管２に供給
されると共に、一次巻線２２ａ，２２ｂおよびコンデン
サ２３からなる共振回路に共振電流が流れる。このた
め、共振電流に基づく共振電圧がトランス２２の補助巻
線２２ｄに誘起し、その誘起電圧がＦＥＴ２０のゲート
に正帰還される。この結果、ＦＥＴ２０がオン状態を維
持し、ＦＥＴ２１がオフ状態を維持する。

【０００５】一方、共振回路における共振電流の流れる
向きが反転すると、ＦＥＴ２０のゲート電圧が低下して
スレショルド電圧以下になり、ＦＥＴ２０は、オフ状態
となる。同時に、補助巻線２２ｄの誘起電圧がＦＥＴ２
１のゲートに正帰還されるため、そのゲート電圧がスレ
ショルド電圧を超え、これにより、ＦＥＴ２１がオン状
態になる。この際には、ダイオードスタック１３、チョ
ークコイル２６、トランス２２の一次巻線２２ｂ、およ
びＦＥＴ２１を介して電流が流れる。この結果、トラン
ス２２の二次巻線２２ｃに誘起した出力電圧ＶO が冷陰
極蛍光管２に供給されると共に、補助巻線２２ｄの誘起
電圧がＦＥＴ２１のゲートに正帰還されるため、ＦＥＴ
２１がオン状態を維持し、ＦＥＴ２０がオフ状態を維持
する。

【０００６】このような動作を繰り返すことにより、図
４（ａ）に示すように、交流電圧ＶINの半周期に同期す
る高圧交流の出力電圧ＶO が冷陰極蛍光管２に供給され
る。また、ダイオードスタック１３によって生成された
脈流電圧が０Ｖ近辺になる谷間の期間では、トランス２
２の両一次巻線２２ａ，２２ｂの接続点であるセンター
タップの電圧が低下する。このため、ダイオード４０を
介して定電圧回路３５の出力電圧に基づく電流がセンタ
ータップに流れ込むことにより、両ＦＥＴ２０，２１の
ゲート電圧が低下する。この結果、両ＦＥＴ２０，２１
が共にオフ状態に制御されることにより、両ＦＥＴ２
０，２１の同時オン状態が防止され、これにより、スパ
イク電流の発生の防止が図られている。

【０００７】

【発明が解決しようとする課題】ところが、この従来の
インバータ装置３１には以下の問題点がある。すなわ
ち、一般的に、比較的大型の冷陰極蛍光管２では、出力
電圧ＶO の実効値が１０００Ｖ以上でなければ、十分な
輝度を得られないことがある。その反面、例えば、電気
用品取締法には、事故防止の観点から、インバータ装置
（その他の高圧放電灯用安定器）の無負荷時（冷陰極蛍
光管２の取り外し時）において、出力電圧ＶO の１周期
における実効値が１０００Ｖ以下であることと規定され
ている。

【０００８】一方、従来のインバータ装置３１では、交
流電圧ＶINの半周期毎にＦＥＴ２０，２１が発振起動お
よび発振停止を繰り返すことに起因するスパイク電流の
発生を防止すべく、定電圧回路３５を配設することによ
って、両ＦＥＴ２０，２１のゲート電圧を所定電圧以下
に制限すると共に、ダイオード４０を配設することによ
って、脈流電圧の谷間の期間において両ＦＥＴ２０，２
１のゲート電圧を低下させている。しかし、ダイオード
４０は、トランス２２の一次巻線２２ａ，２２ｂのセン
タータップ電圧が定電圧回路３５の出力電圧よりも低下
しない限りオン状態にならない。一方、定電圧回路３５
は、コンデンサ４１の充電電圧を所定電圧に安定化して
いるため、その谷間の期間においてもＦＥＴ２０，２１
にスレショルド電圧を超えるゲート電圧を供給すること
がある。このため、脈流電圧が十数Ｖから数Ｖの間で
は、ダイオード４０がオン状態にならない限り、両ＦＥ
Ｔ２０，２１は、出力電圧ＶO が低電圧のために冷陰極
蛍光管２が本来的には点灯しない期間であっても作動す
る。したがって、両ＦＥＴ２０，２１は、無負荷時にお
いて、谷間の期間であっても脈流電圧が数Ｖを超えてい
る限り継続して発振している。この結果、図４（ｂ）に
示すように、無負荷時における出力電圧ＶO が正弦波状
になるため、従来のインバータ装置３１には、無負荷時
における出力電圧ＶO の実効値が１０００Ｖを超えてし
まうという問題点がある。この場合、トランス２２の昇
圧比を小さくすることによって無負荷時における出力電
圧ＶO を低下させるのは容易であるが、かかる場合に
は、冷陰極蛍光管２が接続されているときには、その冷
陰極蛍光管２の輝度が低下してしまうという問題が発生
する。

【０００９】また、従来のインバータ装置３１では、ダ
イオード４０に電流を流すことによってスパイク電流の
発生を防止しようとしている。しかし、上記したよう
に、脈流電圧が数Ｖを超えている限り、谷間の期間にお
いても、両ＦＥＴ２０，２１が継続して発振しているた
め、実際には、両ＦＥＴ２０，２１の同時オン状態を確
実に回避することは困難となる。したがって、トランス
２２の一次巻線２２ａ，２２ｂのセンタータップに発生
したやや低電圧のスパイク電圧がダイオード３３を介し
て定電圧回路３５に入力され、このスパイク電圧が両Ｆ
ＥＴ２０，２１のゲートに回り込む結果、より大電流の
スパイク電流が発生する。このため、従来のインバータ
装置３１には、スパイク電流の発生を確実に防止するの
が困難であるという問題点もある。

【００１０】本発明は、かかる問題点に鑑みてなされた
ものであり、負荷接続時における出力電圧を高電圧に維
持しつつ、無負荷時における出力電圧の実効値を低下さ
せることが可能なインバータ装置を提供することを主目
的とする。

【００１１】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載のインバータ装置は、トランスの一次巻線の
両端にそれぞれ接続された１対のスイッチング素子を含
んで構成される自励式プッシュプル回路と、１対のスイ
ッチング素子に対する駆動電圧および一次巻線のセンタ
ータップに供給する直流電圧を生成する整流回路を備え
ているインバータ装置において、整流回路によって生成
された脈流を分圧した分圧電圧を１対のスイッチング素
子に対する駆動電圧とすることを特徴とする。

【００１２】請求項２記載のインバータ装置は、請求項
１記載のインバータ装置において、分圧電圧を所定電圧
以下に制限する電圧制限手段を備えていることを特徴と
する。

【００１３】請求項３記載のインバータ装置は、請求項
１または２記載のインバータ装置において、一次巻線の
センタータップから分圧回路への電流の導通を阻止する
一方向性素子をさらに備えていることを特徴とする。

【００１４】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係るインバータ装置の好適な実施の形態について説
明する。なお、従来のインバータ装置３１における構成
要素と同一のものについては、同一の符号を付して重複
した説明を省略する。

【００１５】図１は、比較的大型の照明用などの冷陰極
蛍光管２を点灯させるための高圧交流を生成するインバ
ータ装置１の電気的な構成を示している。同図に示すよ
うに、インバータ装置１は、ノイズ除去用のコンデンサ
１１および抵抗１２と、ダイオードスタック１３と、本
発明における電圧制限手段にそれぞれ相当するツェナー
ダイオード１４および抵抗１５と、分圧用の抵抗１６〜
１９と、本発明におけるスイッチング素子にそれぞれ相
当するＦＥＴ２０，２１と、トランス２２と、共振用の
コンデンサ２３と、本発明における一方向性素子に相当
するダイオード２４と、スパイク電圧除去用のコンデン
サ２５と、チョークコイル２６と、インピーダンス整合
用のコンデンサ２７とを備えて構成されている。

【００１６】次に、インバータ装置１の全体的な動作に
ついて説明する。

【００１７】このインバータ装置１では、図外の電源ス
イッチが投入されると、ダイオードスタック１３が、図
２（ａ）に示す交流電圧ＶINを整流することにより、同
図（ｂ）に示す脈流電圧ＶD を生成する。次いで、抵抗
１５およびツェナーダイオード１４が、抵抗１６，１８
への入力電圧をツェナーダイオード１４のツェナー電圧
以下に制限する。これにより、ＦＥＴ２０，２１への過
電圧の入力が防止される。次に、抵抗１６と抵抗１７と
からなる分圧回路が、ツェナーダイオード１４のカソー
ド側の脈流電圧ＶD を分圧して生成したゲート電圧ＶG1
（同図（ｃ）参照）をＦＥＴ２０のゲートに供給すると
共に、抵抗１８と抵抗１９とからなる分圧回路が、ツェ
ナーダイオード１４のカソード側の脈流電圧ＶD を分圧
して生成したゲート電圧ＶG2（同図（ｃ）参照）をＦＥ
Ｔ２１のゲートに供給する。

【００１８】この際に、両ＦＥＴ２０，２１は、ゲート
電圧ＶG1，ＶG2が図２（ｃ）に示すゲート−ソース間の
スレショルド電圧ＶTHを超えたとき（脈流電圧ＶD とし
ては２０Ｖ程度を超えたとき）に、そのスレショルド電
圧ＶTHのばらつきにより、そのスレショルド電圧ＶTHの
小さい方が最初にオン状態となる。例えば、同図
（ｄ），（ｅ）に示すように、ＦＥＴ２０が最初にオン
状態になったとすれば、ダイオードスタック１３、ダイ
オード２４、チョークコイル２６、トランス２２の一次
巻線２２ａ、およびＦＥＴ２０を介して電流が流れる。
この際には、トランス２２の二次巻線２２ｃに誘起した
出力電圧ＶO が冷陰極蛍光管２に供給されると共に、一
次巻線２２ａ，２２ｂおよびコンデンサ２３からなる共
振回路に共振電流が流れる。このため、共振電流に基づ
く共振電圧がトランス２２の補助巻線２２ｄに誘起し、
その誘起電圧がＦＥＴ２０のゲートに正帰還される。こ
の結果、ＦＥＴ２０がオン状態を維持し、ＦＥＴ２１が
オフ状態を維持する。

【００１９】一方、共振回路内の共振電流の流れる向き
が反転すると、ＦＥＴ２０のゲート電圧ＶG1が低下して
スレショルド電圧ＶTH以下になり、図２（ｄ）に示すよ
うに、ＦＥＴ２０が、オフ状態となる。同時に、補助巻
線２２ｄの誘起電圧がＦＥＴ２１のゲートに正帰還され
るため、ＦＥＴ２１のゲート電圧ＶG2がスレショルド電
圧ＶTHを超え、これにより、同図（ｅ）に示すように、
ＦＥＴ２１がオン状態になる。この際には、ダイオード
スタック１３、ダイオード２４、チョークコイル２６、
トランス２２の一次巻線２２ｂ、およびＦＥＴ２１を介
して電流が流れる。この結果、トランス２２の二次巻線
２２ｃに誘起した出力電圧ＶO がコンデンサ２７を介し
て冷陰極蛍光管２に供給されると共に、補助巻線２２ｄ
の誘起電圧がＦＥＴ２１のゲートに正帰還されるため、
ＦＥＴ２１がオン状態を維持し、ＦＥＴ２０がオフ状態
を維持する。

【００２０】このような動作を繰り返すことにより、ト
ランス２２が、図２（ｆ）に示す一次巻線２２ａ，２２
ｂにおけるセンタータップの電圧ＶCTにチョークコイル
２６の励磁電圧ＶL を加算した加算電圧を昇圧すること
により、同図（ｇ）に示すように、交流電圧ＶINの半周
期に同期する高圧交流の出力電圧ＶO を冷陰極蛍光管２
に供給する。この際には、同図（ｈ）に示す入力電流Ｉ
INが交流電源３から出力されると共に、同図（ｉ）に示
す出力電流ＩO が冷陰極蛍光管２に供給される。

【００２１】また、ダイオードスタック１３によって生
成された脈流電圧が０Ｖ近辺になる谷間の期間では、抵
抗１５〜１９によって生成されたゲート電圧ＶG1，ＶG2
が自動的に低下するため、両ＦＥＴ２０，２１は共にオ
フ状態になる。この結果、両ＦＥＴ２０，２１の同時オ
ン状態が回避され、これにより、スパイク電流の発生が
防止される。この場合、仮にスパイク電圧が発生したと
きには、チョークコイル２６およびコンデンサ２５によ
って構成されるフィルタ回路によってスパイク電圧が低
減されると共に、ダイオード２４によって両ＦＥＴ２
０，２１のゲートへのスパイク電圧の回り込みが阻止さ
れるため、スパイク電流の発生を確実に防止することが
できる。

【００２２】さらに、冷陰極蛍光管２が取り外された無
負荷状態のときには、図２（ｄ），（ｅ）に示すよう
に、ゲート電圧ＶG1，ＶG2がスレショルド電圧ＶTHを超
えたときから両ＦＥＴ２０，２１がオン状態に制御され
る。このため、同図（ｊ）に示すように、出力電圧ＶO
は、ゲート電圧ＶG1，ＶG2がスレショルド電圧ＶTHを超
えている期間のみ生成される。つまり、出力電圧ＶO
は、脈流電圧ＶD が２０Ｖ程度に低下して両ＦＥＴ２
０，２１がオフ状態に制御されている期間では、生成さ
れていない。この場合、この期間における出力電圧ＶO
は、低電圧となるため、冷陰極蛍光管２の点灯用電圧と
しては本来的に機能しない。したがって、冷陰極蛍光管
２の点灯輝度に影響を与えることなく、無負荷時におけ
る出力電圧ＶOの実効値を低下させることができる。

【００２３】このように、このインバータ装置１によれ
ば、ダイオードスタック１３によって生成された脈流電
圧ＶD を分圧し、その分圧によって生成されたゲート電
圧ＶG1，ＶG2を両ＦＥＴ２０，２１に対する駆動電圧と
することにより、負荷接続時における出力電圧ＶO のピ
ーク電圧を高電圧に維持しつつ、無負荷時における出力
電圧ＶO の実効値を低下させることができる。この結
果、冷陰極蛍光管２を高輝度で点灯させることができる
と共に、無負荷時における感電事故などを有効に防止す
ることができる。また、両ＦＥＴ２０，２１のバイアス
用定電圧回路などの回路部品を不要にすることができる
ため、インバータ装置１のコストダウンを図ることがで
きる。さらに、分圧回路としての抵抗１５〜１９による
分圧比を変えることにより、無負荷時における出力電圧
ＶO の実効値を自由に調整することができる。

【００２４】なお、本発明は、上記した発明の実施の形
態に示した構成および動作に限定されず、適宜変更が可
能である。例えば、冷陰極蛍光管２に限らず、各種の負
荷に電力を供給することができる。また、脈流電圧ＶD
を分圧してＦＥＴ２０，２１のゲート電圧ＶG1，ＶG2を
生成する分圧回路（インバータ装置１では、抵抗１６〜
１９）の構成は適宜変更することができる。例えば、抵
抗とツェナーダイオードの組み合わせ回路であってもよ
い。さらに、スイッチング素子は、ＦＥＴに限らず、ト
ランジスタなどのスイッチング素子を用いることもでき
る。

【００２５】

【発明の効果】以上のように、請求項１記載のインバー
タ装置によれば、整流回路によって生成された脈流を分
圧した分圧電圧を１対のスイッチング素子に対する駆動
電圧とすることにより、負荷接続時における出力電圧を
高電圧に維持しつつ、無負荷時における出力電圧の実効
値を低下させることができ、これにより、例えば、負荷
としての冷陰極蛍光管を高輝度で点灯させることができ
ると共に、無負荷時における感電事故などを有効に防止
することができ、しかも、１対のスイッチング素子のバ
イアス用定電圧回路などを不要にすることができるた
め、装置のコストダウンを図ることができる。

【００２６】また、請求項２記載のインバータ装置によ
れば、分圧電圧を所定電圧以下に制限する電圧制限手段
を備えたことにより、スイッチング素子への過電圧の供
給を防止することができる。

【００２７】また、請求項３記載のインバータ装置によ
れば、一方向性素子が一次巻線のセンタータップから分
圧回路への電流の導通を阻止することにより、簡易な構
成でありながら、スパイク電圧の回り込みによるスパイ
ク電流の発生を確実に防止することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るインバータ装置１の
回路図である。

【図２】本発明の実施の形態に係るインバータ装置１の
動作を説明するための信号波形図であって、（ａ）は交
流電圧ＶINの電圧波形図、（ｂ）はダイオードスタック
１３によって生成される脈流電圧ＶD の電圧波形図、
（ｃ）はＦＥＴ２０のゲート電圧ＶG1およびＦＥＴ２１
のゲート電圧ＶG2の電圧波形図、（ｄ）はＦＥＴ２０に
ついての動作状態図、（ｅ）はＦＥＴ２１についての動
作状態図、（ｆ）はトランス２２の一次巻線２２ａ，２
２ｂにおけるセンタータップの電圧ＶCTの電圧波形図、
（ｇ）は出力電圧ＶO の電圧波形図、（ｈ）は入力電流
ＩINの電流波形図、（ｉ）は出力電流ＩO の電流波形
図、（ｊ）は無負荷時における出力電圧ＶO の電圧波形
図である。

【図３】従来のインバータ装置３１の回路図である。

【図４】（ａ）は従来のインバータ装置３１における負
荷接続時の出力電圧ＶO の電圧波形図、（ｂ）は従来の
インバータ装置３１における無負荷時の出力電圧ＶO の
電圧波形図である。

【符号の説明】

１ インバータ装置 ２ 冷陰極蛍光管 １３ ダイオードスタック １４ ツェナーダイオード １５〜１９ 抵抗 ２０，２１ ＦＥＴ ２２ トランス ２２ａ，２２ｂ 一次巻線 ２４ ダイオード ＶD 脈流電圧 ＶG1，ＶG2 ゲート電圧

Claims (3)

【特許請求の範囲】
1. 【請求項１】 トランスの一次巻線の両端にそれぞれ接
   続された１対のスイッチング素子を含んで構成される自
   励式プッシュプル回路と、前記１対のスイッチング素子
   に対する駆動電圧および前記一次巻線のセンタータップ
   に供給する直流電圧を生成する整流回路を備えているイ
   ンバータ装置において、 前記整流回路によって生成された脈流を分圧した分圧電
   圧を前記１対のスイッチング素子に対する駆動電圧とす
   ることを特徴とするインバータ装置。
2. 【請求項２】 前記分圧電圧を所定電圧以下に制限する
   電圧制限手段を備えていることを特徴とする請求項１記
   載のインバータ装置。
3. 【請求項３】 前記一次巻線のセンタータップから前記
   分圧回路への電流の導通を阻止する一方向性素子をさら
   に備えていることを特徴とする請求項１または２記載の
   インバータ装置。