JP2000260935A - 半導体集積装置 - Google Patents

半導体集積装置

Info

Publication number
JP2000260935A
JP2000260935A JP11060956A JP6095699A JP2000260935A JP 2000260935 A JP2000260935 A JP 2000260935A JP 11060956 A JP11060956 A JP 11060956A JP 6095699 A JP6095699 A JP 6095699A JP 2000260935 A JP2000260935 A JP 2000260935A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
conductive film
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11060956A
Other languages
English (en)
Inventor
Yoshiaki Suenaga
良明 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11060956A priority Critical patent/JP2000260935A/ja
Publication of JP2000260935A publication Critical patent/JP2000260935A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ２つの集積回路装置の間に異方性導電膜が介
在され、加圧接続される一体化構成の半導体集積装置に
おいて、一方の集積回路装置にのみバンプを形成して接
続可能とすることにより、開発期間を短縮する。 【解決手段】 一方の集積回路装置にのみ設けられるバ
ンプの寸法（径および長さ）を、配線用パッドの寸法と
異方性導電膜の寸法に合わせて定め、一方側にのみ設け
られたバンプで異方性導電膜に圧力をかけて、他方側の
集積回路装置の配線用パッドとの電気的接続を行う。他
に、ネイルヘッドを使用する例も開示されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路装置と集
積回路装置とを電気的に接続し、一体とした半導体集積
装置に関する。
【０００２】
【従来の技術】１つの集積回路装置に他の集積回路装置
を電気的に接続し、これらを一体として構成した半導体
集積装置が、開発され利用されている。図５は、従来の
そのような一体化構成の半導体集積装置における一体化
する前の状態を示す図であり、図６は、従来のそのよう
な一体化構成の半導体集積装置における一体化した状態
を示す図である。
【０００３】図５において、第１の半導体集積回路装置
３１には配線用パッド３４が形成され、この配線用パッ
ド３４に突起電極、すなわちバンプ３５が形成されてい
る。第２の半導体集積回路装置３２には、第１の半導体
集積回路装置３１の配線用パッド３４に対向するよう
に、配線用パッド３６が形成され、この配線用パッド３
６に突起電極、すなわちバンプ３７が形成されている。
そして、この第１の半導体集積回路装置３１と第２の半
導体集積回路装置３２の間に、異方性導電膜３３が配置
される。この異方性導電膜３３は所定の厚みに形成され
局部的に導通可能なフィルムであり、通常、接着性の樹
脂層とこの樹脂層中に散在された導電粒子から構成され
ている。
【０００４】この異方性導電膜３３を第１の半導体集積
回路装置３１と第２の半導体集積回路装置３２との間に
挟んで、バンプ３５とバンプ３７とが向き合うようにし
て、当接させた状態で加圧（および加熱）する。これに
より、第１の半導体集積回路装置３１のバンプ３５と第
２の半導体集積回路装置３２のバンプ３７に挟まれた部
分では、異方性導電膜３３が加圧されるため、その部分
の異方性導電膜３３に導電性が生じ、バンプ３５とバン
プ３７とが電気的に接続される。この状況は第１の半導
体集積回路装置３１と第２の半導体集積回路装置３２間
で電気的に接続すべき複数の箇所で同時に得られ、第１
の半導体集積回路装置３１と第２の半導体集積回路装置
３２とは電気的に完全に接続される。
【０００５】このように第１の半導体集積回路装置３１
と第２の半導体集積回路装置３２とが一体化された半導
体集積装置は、図示を省略しているが、たとえば第２の
半導体集積回路装置３２の端部からワイヤボンディング
手段で外部へのリード端子に接続したうえで、樹脂によ
り封止して、最終的にパッケージされる。
【０００６】この方式による一体化構成の半導体集積装
置では、ワイヤによるボンディングの必要がなく短時間
で作業が行えるし、またワイヤの断線による事故も生じ
ない、といった利点がある。
【０００７】しかし、この従来の一体化構成の半導体集
積装置では、接続するべき両方の集積回路装置にそれぞ
れバンプを形成する必要がある。そして、これらバンプ
を形成するためのマスクはそれぞれ別のものが必要とさ
れるから、２種類のバンプ用マスクとバンプ工程が必要
となる。
【０００８】
【発明が解決しようとする課題】以上のように、従来の
一体化構成の半導体集積装置では、２種類のバンプ用マ
スクとバンプ工程が必要となるため、一体化構成の半導
体集積装置を開発するための、開発量が多くなり、開発
期間が長くなってしまう、という問題があった。
【０００９】本発明は、２つの集積回路装置の間に異方
性導電膜が介在され、加圧接続される一体化構成の半導
体集積装置において、一方の集積回路装置にのみバンプ
を形成して接続可能とすることにより、開発期間を短縮
することを目的とする。
【００１０】
【課題を解決するための手段】請求項１の半導体集積装
置は、配線用パッドが設けられた第１の集積回路装置
と、異方性導電膜と、前記第１の集積回路装置の前記配
線用パッドに対向した位置に配線用パッドが設けられ、
この配線用パッドに前記第１の集積回路装置に形成され
ている前記配線用パッドの幅より小さい径と、前記異方
性導電膜を前記第１の集積回路装置に形成されている前
記配線用パッドに押しつけるに充分な長さとを有してい
るバンプが形成されている第２の集積回路装置とを備
え、前記第１の集積回路装置と前記第２の集積回路装置
とが前記異方性導電膜を挟んで少なくとも加圧接続され
ていることを特徴とする。
【００１１】この請求項１記載の構成によれば、一方の
集積回路装置にのみ設けられるバンプの寸法（径および
長さ）を、配線用パッドの寸法と異方性導電膜の寸法に
合わせて定めていることにより、一方側にのみ設けられ
たバンプで異方性導電膜に圧力をかけて、他方側の集積
回路装置の配線用パッドとの電気的接続を行うことがで
きる。
【００１２】従って、従来両方の集積回路装置用に必要
であったバンプ形成用マスクが片側の集積回路装置用の
みで済むことになり、バンプ工程の時間を短縮すること
ができる。
【００１３】請求項２の半導体集積装置は、配線用パッ
ドが設けられ、この配線用パッドにネイルヘッドボンデ
ィング線材のネイルヘッド部を設けた第１の集積回路装
置と、異方性導電膜と、前記第１の集積回路装置の前記
配線用パッドに対向した位置に配線用パッドが設けら
れ、この配線用パッドにバンプが形成されている第２の
集積回路装置とを備え、前記第１の集積回路装置と前記
第２の集積回路装置とが前記異方性導電膜を挟んで少な
くとも加圧接続されていることを特徴とする。
【００１４】この請求項２記載の構成によれば、一方の
集積回路装置に設けられるネイルヘッド部が接続に関し
てバンプと同様の機能を果たすことができるから、一方
側に設けられたネイルヘッド部と他方側に設けられたバ
ンプとで異方性導電膜に圧力をかけることにより、２つ
の集積回路装置の間の電気的接続を行うことができる。
【００１５】従って、通常のボンディング作業を追加す
ることで、従来両方の集積回路装置用に必要であったバ
ンプ形成用マスクが片側の集積回路装置用のみで済むこ
とになり、バンプ工程の時間を短縮することができる。
【００１６】また、接触面積が確保されることから、充
分な接触安定性を得られることが期待できる。
【００１７】さらに、ネールヘッド部によりパッド部が
実質的に覆われ、保護カバーの働きをすることになるか
ら、パッド部の腐食に対して異方性導電膜の材質を選ぶ
必要がなく、異方性導電膜の選択の範囲が広くなる。
【００１８】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照して、順次説明する。図１は、本発明の第１
実施例に係る半導体集積装置における一体化する前の状
態を示す図であり、図２は、本発明の第１実施例に係る
半導体集積装置における一体化した状態を示す図であ
る。
【００１９】図１において、第１の半導体集積回路装置
１１には配線用パッド１４が形成される。しかし、この
配線用パッド１４にはバンプは形成されず、その表面が
むき出しの状態となっている。一方、第２の半導体集積
回路装置１２には、第１の半導体集積回路装置１１の配
線用パッド１４に対向するように、配線用パッド１６が
形成され、この配線用パッド１６に突起電極、すなわち
バンプ１７が形成されている。本実施例においては、バ
ンプ１７は、第１の半導体集積回路装置１１に形成され
ている配線用パッド１４の開口部の幅ｄ１より小さい径
ｄ２を有しており（ｄ１＞ｄ２）、また異方性導電膜１
３を第１の半導体集積回路装置１１に形成されている配
線用パッド１４に押しつけるに充分な長さを有してい
る。このように、バンプ１７は、従来のバンプが台形上
の外形を有しているのに比較して、細長い形状となって
いる。
【００２０】そして、この第１の半導体集積回路装置１
１と第２の半導体集積回路装置１２の間に、異方性導電
膜１３が配置される。この異方性導電膜１３は、従来と
同様に、所定の厚みに形成され局部的に導通可能なフィ
ルムであり、通常、接着性の樹脂層とこの樹脂層中に散
在された導電粒子から構成されている。
【００２１】この異方性導電膜１３を第１の半導体集積
回路装置１１と第２の半導体集積回路装置１２との間に
挟んで、配線用パッド１４と配線用パッド１６とが向き
合うようにし、第１の半導体集積回路装置１１と異方性
導電膜１３を重ね合わせ、第２の半導体集積回路装置１
２のバンプ１７が異方性導電膜１３に当接した状態とす
る。この状態で加圧または加熱加圧する。
【００２２】これにより、第２の半導体集積回路装置１
２のバンプ１７に当接されている異方性導電膜１３の部
分が加圧圧縮されていく。この加圧圧縮するバンプ１７
は、第１の半導体集積回路装置１１に形成されている配
線用パッド１４の開口部の幅より小さい径を有してお
り、また異方性導電膜１３を第１の半導体集積回路装置
１１に形成されている配線用パッド１４に押しつけるに
充分な長さを有しているから、異方性導電膜１３のバン
プ１７に当接されている部分が加圧圧縮されると同時
に、第１の半導体集積回路装置１１の配線用パッド１４
に押しつけられる。
【００２３】このようにして、異方性導電膜１３の加圧
圧縮された部分に導電性が生じ、配線用パッド１４とバ
ンプ１７とが電気的に接続される。この状況は第１の半
導体集積回路装置１１と第２の半導体集積回路装置１２
間で電気的に接続すべき複数の箇所で同時に得られ、第
１の半導体集積回路装置１１と第２の半導体集積回路装
置１２とは電気的に完全に接続される。
【００２４】この第１の半導体集積回路装置１１と第２
の半導体集積回路装置１２とが一体化された半導体集積
装置は、図示を省略しているが、たとえば第２の半導体
集積回路装置１２の端部からワイヤボンディング手段で
外部へのリード端子に接続したうえで、樹脂により封止
して、最終的にパッケージされる。
【００２５】このように、第２の半導体集積回路装置１
２にのみ設けられるバンプ１７の径ｄ２を、他方の第１
の半導体集積回路装置１１の配線用パッドの幅寸法ｄ１
より小さくすると共に、バンプ１７の長さを異方性導電
膜１３が配線用パッド１４に押しつけるに充分な長さに
なるように異方性導電膜の厚さ寸法などに合わせて定め
ていることにより、一方側にのみ設けられたバンプ１７
で異方性導電膜１３に圧力をかけて、他方側の第１の半
導体集積回路装置１１の配線用パッド１４との電気的接
続を行うことができる。
【００２６】従って、従来両方の集積回路装置用に必要
であったバンプ形成用マスクが片側の集積回路装置用の
みで済むことになり、バンプ工程の時間を短縮すること
ができる。
【００２７】図３は、本発明の第２実施例に係る半導体
集積装置における一体化する前の状態を示す図であり、
図４は、本発明の第２実施例に係る半導体集積装置にお
ける一体化した状態を示す図である。
【００２８】図３において、第１の半導体集積回路装置
２１には配線用パッド２４が形成され、この配線用パッ
ド２４にネイルヘッド部２５が形成されている。このネ
イルヘッド部２５は次のようにして形成される。すなわ
ち、熱圧着法によりＡｕワイヤなどをボンディングする
手段としてネイルヘッドボンディングがあるが、これは
ワイヤの先端のＡｕボールをキャピラリで押さえて釘の
頭状にボンディングするものである。本実施例では、こ
の釘の頭状にボンディングされたものから適当な箇所で
ワイヤを切断して、ネイルヘッド部２５としている。こ
のようにして形成されたネイルヘッド部２５は、実質的
に配線用パッド２４の表面を覆うと共に、外方に向けて
突出部を有した突状電極の形態をしており、バンプの代
わりとして機能することができる。
【００２９】一方、第２の半導体集積回路装置２２に
は、第１の半導体集積回路装置２１の配線用パッド２４
に対向するように、配線用パッド２６が形成され、この
配線用パッド２６に突起電極、すなわちバンプ２７が形
成されている。本実施例においては、バンプ２７は、従
来と同様の形状、寸法のもので良く、格別の工夫は必要
とされない。
【００３０】そして、この第１の半導体集積回路装置２
１と第２の半導体集積回路装置２２の間に、異方性導電
膜２３が配置される。この異方性導電膜２３は、従来と
同様に、所定の厚みに形成され局部的に導通可能なフィ
ルムであり、通常、接着性の樹脂層とこの樹脂層中に散
在された導電粒子から構成されている。
【００３１】この異方性導電膜２３を第１の半導体集積
回路装置２１と第２の半導体集積回路装置２２との間に
挟んで、配線用パッド２４と配線用パッド２６とが向き
合うようにし、ネイルヘッド部２５とバンプ２７とが異
方性導電膜２３に当接した状態とする。この状態で、ネ
イルヘッド部２５とバンプ２７に当接されている異方性
導電膜２３の部分を加圧圧縮する。これにより、加圧圧
縮された部分に導電性が生じ、ネイルヘッド部２５とバ
ンプ２７とが電気的に接続される。この状況は、第１の
半導体集積回路装置２１と第２の半導体集積回路装置２
２間で電気的に接続すべき複数の箇所で同時に得られ、
第１の半導体集積回路装置２１と第２の半導体集積回路
装置２２とは電気的に完全に接続される。
【００３２】この第１の半導体集積回路装置２１と第２
の半導体集積回路装置２２とが一体化された半導体集積
装置は、前述の第１実施例と同様に、たとえば第２の半
導体集積回路装置２２の端部からワイヤボンディング手
段で外部へのリード端子に接続したうえで、樹脂により
封止して、最終的にパッケージされる。
【００３３】このように、第２の半導体集積回路装置２
２にのみ通常の形態のバンプ２７を設け、他方の第１の
半導体集積回路装置２１の配線用パッド２４上にネイル
ヘッド部２５を設けていることにより、一方側に設けら
れたバンプ２７と他方側に設けられたネイルヘッド部２
５とで異方性導電膜２３に圧力をかけて、第１の半導体
集積回路装置２１と第２の半導体集積回路装置２２間の
電気的接続を行うことができる。
【００３４】従って、第１の半導体集積回路装置２１に
通常のボンディング作業を追加することで、従来両方の
集積回路装置用にそれぞれ必要であったバンプ形成用マ
スクが第１の半導体集積回路装置２１用のみで済むこと
になり、バンプ工程の時間を短縮することができる。
【００３５】また、異方性導電膜２３がネイルヘッド部
２５とバンプ２７とで両側から加圧圧縮されることで、
異方性導電膜２３とネイルヘッド部２５および異方性導
電膜２３とバンプ２７のそれぞれの接触面積が確保され
ることから、充分な接触安定性を得られることが期待で
きる。
【００３６】さらに、ネールヘッド部２５により配線用
パッド２４が実質的に覆われ、保護カバーの働きをする
ことになる。このため、例えば、異方性導電膜２３中に
塩素などが含まれておりパッドの金属を腐食する可能性
がある場合においても、ネイルヘッド部２５の保護作用
によりパッド部の腐食に対して異方性導電膜２３の材質
を選ぶ必要がなく、コストの安い異方性導電膜を使用す
るなど、その選択の範囲が広くなる。
【００３７】なお、上記各実施例において、バンプ或い
はネールヘッド部をいずれの半導体集積回路装置に設け
てもよい。また、異方性導電膜としては、実施例中で示
したものに限らず、加圧により選択的に導電性を示すも
のであれば使用することができる。
【００３８】
【発明の効果】本発明の請求項１によれば、一方の集積
回路装置にのみ設けられるバンプの寸法（径および長
さ）を、配線用パッドの寸法と異方性導電膜の寸法に合
わせて定めていることにより、一方側にのみ設けられた
バンプで異方性導電膜に圧力をかけて、他方側の集積回
路装置の配線用パッドとの電気的接続を行うことができ
る。
【００３９】従って、従来両方の集積回路装置用に必要
であったバンプ形成用マスクが片側の集積回路装置用の
みで済むことになり、バンプ工程の時間を短縮すること
ができる。
【００４０】本発明の請求項２によれば、一方の集積回
路装置に設けられるネイルヘッド部が接続に関してバン
プと同様の機能を果たすことができるから、一方側に設
けられたネイルヘッド部と他方側に設けられたバンプと
で異方性導電膜に圧力をかけることにより、２つの集積
回路装置の間の電気的接続を行うことができる。
【００４１】従って、通常のボンディング作業を追加す
ることで、従来両方の集積回路装置用に必要であったバ
ンプ形成用マスクが片側の集積回路装置用のみで済むこ
とになり、バンプ工程の時間を短縮することができる。
【００４２】また、接触面積が確保されることから、充
分な接触安定性を得られることが期待できる。
【００４３】さらに、ネールヘッド部によりパッド部が
実質的に覆われ、保護カバーの働きをすることになるか
ら、パッド部の腐食に対して異方性導電膜の材質を選ぶ
必要がなく、異方性導電膜の選択の範囲が広くなる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る半導体集積装置を示
す図。
【図２】本発明の第１実施例に係る半導体集積装置を示
す図。
【図３】本発明の第２実施例に係る半導体集積装置を示
す図。
【図４】本発明の第２実施例に係る半導体集積装置を示
す図。
【図５】従来の一体化構成の半導体集積装置を示す図。
【図６】従来の一体化構成の半導体集積装置を示す図。
【符号の説明】
１１、２１ 第１の半導体集積回路装置 １２、２２ 第２の半導体集積回路装置 １３、２３ 異方性導電膜 １４、２４ 配線用パッド ２５ ネイルヘッド部 １６、２６ 配線用パッド １７、２７ バンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 配線用パッドが設けられた第１の集積回
    路装置と、 異方性導電膜と、 前記第１の集積回路装置の前記配線用パッドに対向した
    位置に配線用パッドが設けられ、この配線用パッドに前
    記第１の集積回路装置に形成されている前記配線用パッ
    ドの幅より小さい径と、前記異方性導電膜を前記第１の
    集積回路装置に形成されている前記配線用パッドに押し
    つけるに充分な長さとを有しているバンプが形成されて
    いる第２の集積回路装置とを備え、 前記第１の集積回路装置と前記第２の集積回路装置とが
    前記異方性導電膜を挟んで少なくとも加圧接続されてい
    ることを特徴とする半導体集積装置。
  2. 【請求項２】 配線用パッドが設けられ、この配線用パ
    ッドにネイルヘッドボンディング線材のネイルヘッド部
    を設けた第１の集積回路装置と、 異方性導電膜と、 前記第１の集積回路装置の前記配線用パッドに対向した
    位置に配線用パッドが設けられ、この配線用パッドにバ
    ンプが形成されている第２の集積回路装置とを備え、 前記第１の集積回路装置と前記第２の集積回路装置とが
    前記異方性導電膜を挟んで少なくとも加圧接続されてい
    ることを特徴とする半導体集積装置。
JP11060956A 1999-03-09 1999-03-09 半導体集積装置 Pending JP2000260935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11060956A JP2000260935A (ja) 1999-03-09 1999-03-09 半導体集積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11060956A JP2000260935A (ja) 1999-03-09 1999-03-09 半導体集積装置

Publications (1)

Publication Number Publication Date
JP2000260935A true JP2000260935A (ja) 2000-09-22

Family

ID=13157370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11060956A Pending JP2000260935A (ja) 1999-03-09 1999-03-09 半導体集積装置

Country Status (1)

Country Link
JP (1) JP2000260935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120564A1 (ja) * 2007-03-28 2008-10-09 Nec Corporation 電子部品の実装構造、及び電子部品の実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120564A1 (ja) * 2007-03-28 2008-10-09 Nec Corporation 電子部品の実装構造、及び電子部品の実装方法
JPWO2008120564A1 (ja) * 2007-03-28 2010-07-15 日本電気株式会社 電子部品の実装構造、及び電子部品の実装方法
JP5569676B2 (ja) * 2007-03-28 2014-08-13 日本電気株式会社 電子部品の実装方法

Similar Documents

Publication Publication Date Title
JP2738568B2 (ja) 半導体チップモジュール
JP2002016101A (ja) 半導体装置及びその製造方法
JP2006310530A (ja) 回路装置およびその製造方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JP2009246337A (ja) 半導体装置及びその製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
US20080185717A1 (en) Semiconductor device including bump electrodes
JP2000277649A (ja) 半導体装置及びその製造方法
JP3866777B2 (ja) 半導体装置及びその製造方法
JP3501281B2 (ja) 半導体装置
JP2005123388A (ja) ボンディング構造及びボンディング方法、並びに半導体装置及びその製造方法
JP2000260935A (ja) 半導体集積装置
JPH11111761A (ja) 半導体チップ部品の実装体
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP4386012B2 (ja) バンプ接合体の製造方法
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JP2001223241A (ja) 半導体実装構造
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP3543254B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JP3255896B2 (ja) チップ・オン・チップ構造の半導体装置
JP3696360B2 (ja) 半導体装置
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2785441B2 (ja) 半導体装置とその製造方法
US7180184B2 (en) Conductive bump for semiconductor device and method for making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605