JP2000252759A - 歪補償フィードフォワード増幅器 - Google Patents
歪補償フィードフォワード増幅器Info
- Publication number
- JP2000252759A JP2000252759A JP11052465A JP5246599A JP2000252759A JP 2000252759 A JP2000252759 A JP 2000252759A JP 11052465 A JP11052465 A JP 11052465A JP 5246599 A JP5246599 A JP 5246599A JP 2000252759 A JP2000252759 A JP 2000252759A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- main
- amplifier
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本線を低損失化し、回路を小形軽量化する。
【解決手段】 主増幅器ＡＭＰ１の動作安定化のための
アイソレータＩＳＯを方向性結合器ＤＣ２より後に移
す。遅延回路ＤＬ２Ａにおける遅延を従来に比べ少なく
設定できる。高調波除去等のための出力フィルタＬＰＦ
１を方向性結合器ＤＣ３より前に移してもよい。アイソ
レータＩＳＯの機能と出力フィルタＬＰＦ１の機能を併
有するデバイスを方向性結合器ＤＣ２と方向性結合器Ｄ
Ｃ３の間に設けてもよい。
アイソレータＩＳＯを方向性結合器ＤＣ２より後に移
す。遅延回路ＤＬ２Ａにおける遅延を従来に比べ少なく
設定できる。高調波除去等のための出力フィルタＬＰＦ
１を方向性結合器ＤＣ３より前に移してもよい。アイソ
レータＩＳＯの機能と出力フィルタＬＰＦ１の機能を併
有するデバイスを方向性結合器ＤＣ２と方向性結合器Ｄ
Ｃ３の間に設けてもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅器にて発生す
る歪を補償するためフィードフォワードループを備えた
歪補償フィードフォワード増幅器に関する。
る歪を補償するためフィードフォワードループを備えた
歪補償フィードフォワード増幅器に関する。
【０００２】
【従来の技術】日本にて実施が予定されている地上波デ
ィジタルテレビジョン放送では、所定周波数間隔を以て
複数のキャリアを並べたマルチキャリア信号により放送
を行う。地上波ディジタルテレビジョン放送向けの電力
増幅器は、理論上は、各キャリアを個別に電力増幅し増
幅されたキャリアを合成する構成にすることも可能であ
るが、経済性や回路構成の簡素化の面を考慮すると、単
一の増幅器によりマルチキャリア信号を一括して増幅す
る構成にするのが望ましい。しかし、その場合、増幅対
象となる信号が広帯域にひろがっているため、増幅器の
非線形性による各種の歪、例えば相互変調歪が現れやす
くなる。この種の問題は、マルチキャリア信号を用いる
地上波ディジタルテレビジョン放送に限らず、広帯域に
分布した複数のキャリアを使用する他のシステムでも発
生する。
ィジタルテレビジョン放送では、所定周波数間隔を以て
複数のキャリアを並べたマルチキャリア信号により放送
を行う。地上波ディジタルテレビジョン放送向けの電力
増幅器は、理論上は、各キャリアを個別に電力増幅し増
幅されたキャリアを合成する構成にすることも可能であ
るが、経済性や回路構成の簡素化の面を考慮すると、単
一の増幅器によりマルチキャリア信号を一括して増幅す
る構成にするのが望ましい。しかし、その場合、増幅対
象となる信号が広帯域にひろがっているため、増幅器の
非線形性による各種の歪、例えば相互変調歪が現れやす
くなる。この種の問題は、マルチキャリア信号を用いる
地上波ディジタルテレビジョン放送に限らず、広帯域に
分布した複数のキャリアを使用する他のシステムでも発
生する。
【０００３】歪補償フィードフォワード増幅器は、その
種の歪を抑えることが可能な増幅器である。図５に、歪
補償フィードフォワード増幅器の基本的な構成を示す。
図中、入力されるマルチキャリア信号は、方向性結合器
ＤＣ１によりその大部分が主増幅器ＡＭＰ１側に供給さ
れる。主増幅器ＡＭＰ１により増幅された信号は、信号
伝送方向を規制しそれにより主増幅器ＡＭＰ１の動作を
安定化するアイソレータＩＳＯを介して、方向性結合器
ＤＣ２に供給される。この信号は、更に、方向性結合器
ＤＣ２により、その大部分が遅延回路ＤＬ２経由で方向
性結合器ＤＣ３に供給される。方向性結合器ＤＣ３に供
給された信号は、補助増幅器ＡＭＰ２により増幅された
信号と結合される。その結果得られた信号は、高調波等
の歪の除去やパイロット信号の除去のため設けられてい
る低域通過フィルタである出力フィルタＬＰＦ１を介
し、図示しない回路例えばアンテナ側へと出力される。
この流れ、即ち主増幅器ＡＭＰ１や遅延回路ＤＬ２を経
る信号の流れは、増幅に係る信号の大部分が流れる流れ
であり、本線と呼ぶことができる。
種の歪を抑えることが可能な増幅器である。図５に、歪
補償フィードフォワード増幅器の基本的な構成を示す。
図中、入力されるマルチキャリア信号は、方向性結合器
ＤＣ１によりその大部分が主増幅器ＡＭＰ１側に供給さ
れる。主増幅器ＡＭＰ１により増幅された信号は、信号
伝送方向を規制しそれにより主増幅器ＡＭＰ１の動作を
安定化するアイソレータＩＳＯを介して、方向性結合器
ＤＣ２に供給される。この信号は、更に、方向性結合器
ＤＣ２により、その大部分が遅延回路ＤＬ２経由で方向
性結合器ＤＣ３に供給される。方向性結合器ＤＣ３に供
給された信号は、補助増幅器ＡＭＰ２により増幅された
信号と結合される。その結果得られた信号は、高調波等
の歪の除去やパイロット信号の除去のため設けられてい
る低域通過フィルタである出力フィルタＬＰＦ１を介
し、図示しない回路例えばアンテナ側へと出力される。
この流れ、即ち主増幅器ＡＭＰ１や遅延回路ＤＬ２を経
る信号の流れは、増幅に係る信号の大部分が流れる流れ
であり、本線と呼ぶことができる。
【０００４】他方、入力されるマルチキャリア信号の一
部は、方向性結合器ＤＣ１により分岐され遅延回路ＤＬ
１経由で方向性結合器ＤＣ２に供給される。また、主増
幅器ＡＭＰ１により増幅された信号の一部も方向性結合
器ＤＣ２にて分岐される。方向性結合器ＤＣ２では、こ
れらの信号を結合させ補助増幅器ＡＭＰ２側に供給す
る。補助増幅器ＡＭＰ２により増幅された信号は、方向
性結合器ＤＣ３により、遅延回路ＤＬ２経由で主増幅器
ＡＭＰ１から供給された信号と再結合される。即ち、図
５に示した回路では、入力されるマルチキャリア信号の
一部を主増幅器ＡＭＰ１の出力側にフィードフォワード
するループと、方向性結合器ＤＣ２から補助増幅器ＡＭ
Ｐ２を経て本線に信号をフィードフォワードするループ
とが、設けられている。
部は、方向性結合器ＤＣ１により分岐され遅延回路ＤＬ
１経由で方向性結合器ＤＣ２に供給される。また、主増
幅器ＡＭＰ１により増幅された信号の一部も方向性結合
器ＤＣ２にて分岐される。方向性結合器ＤＣ２では、こ
れらの信号を結合させ補助増幅器ＡＭＰ２側に供給す
る。補助増幅器ＡＭＰ２により増幅された信号は、方向
性結合器ＤＣ３により、遅延回路ＤＬ２経由で主増幅器
ＡＭＰ１から供給された信号と再結合される。即ち、図
５に示した回路では、入力されるマルチキャリア信号の
一部を主増幅器ＡＭＰ１の出力側にフィードフォワード
するループと、方向性結合器ＤＣ２から補助増幅器ＡＭ
Ｐ２を経て本線に信号をフィードフォワードするループ
とが、設けられている。
【０００５】主増幅器ＡＭＰ１及び補助増幅器ＡＭＰ２
の前段にはそれぞれ振幅位相調整回路１０又は２０が設
けられている。更に、遅延回路ＤＬ１における遅延は、
主増幅器ＡＭＰ１、振幅位相調整回路１０及びアイソレ
ータＩＳＯにて発生する信号遅延の合計と同じ量に設定
されており、また、遅延回路ＤＬ２における遅延は、補
助増幅器ＡＭＰ２及び振幅位相調整回路２０にて発生す
る信号遅延の合計と同じ量に設定されている。従って、
振幅位相調整回路１０及び２０における振幅及び位相の
調整量がそれぞれ適当な値に設定されれば、主増幅器Ａ
ＭＰ１にて発生しその結果遅延回路ＤＬ２出力に現れた
歪は、方向性結合器ＤＣ３における歪補償用信号との結
合により打ち消される。図中の制御回路３０は、この目
的に沿って振幅位相調整回路１０及び２０における振幅
及び位相の調整量を制御する回路である。例えば、図示
しない発振器からのパイロット信号を回路各所に挿入
し、これを他の箇所で検出し、その結果に応じて振幅及
び位相の調整量を決め、その結果に応じて振幅位相調整
回路１０及び２０を制御する。
の前段にはそれぞれ振幅位相調整回路１０又は２０が設
けられている。更に、遅延回路ＤＬ１における遅延は、
主増幅器ＡＭＰ１、振幅位相調整回路１０及びアイソレ
ータＩＳＯにて発生する信号遅延の合計と同じ量に設定
されており、また、遅延回路ＤＬ２における遅延は、補
助増幅器ＡＭＰ２及び振幅位相調整回路２０にて発生す
る信号遅延の合計と同じ量に設定されている。従って、
振幅位相調整回路１０及び２０における振幅及び位相の
調整量がそれぞれ適当な値に設定されれば、主増幅器Ａ
ＭＰ１にて発生しその結果遅延回路ＤＬ２出力に現れた
歪は、方向性結合器ＤＣ３における歪補償用信号との結
合により打ち消される。図中の制御回路３０は、この目
的に沿って振幅位相調整回路１０及び２０における振幅
及び位相の調整量を制御する回路である。例えば、図示
しない発振器からのパイロット信号を回路各所に挿入
し、これを他の箇所で検出し、その結果に応じて振幅及
び位相の調整量を決め、その結果に応じて振幅位相調整
回路１０及び２０を制御する。
【０００６】なお、制御回路３０における処理手順や制
御回路３０のハードウエア構成については本願では省略
するが、これらについては、本願出願人による先の出願
や従来公知の文献を参照されたい。また、図示の都合
上、振幅位相調整回路１０及び２０を主増幅器ＡＭＰ１
及び補助増幅器ＡＭＰ２の前段に置いているが、これら
は、対応する増幅器の後段又は内部に置くことも可能で
ある。この点は、本発明の各実施形態でも同様である。
御回路３０のハードウエア構成については本願では省略
するが、これらについては、本願出願人による先の出願
や従来公知の文献を参照されたい。また、図示の都合
上、振幅位相調整回路１０及び２０を主増幅器ＡＭＰ１
及び補助増幅器ＡＭＰ２の前段に置いているが、これら
は、対応する増幅器の後段又は内部に置くことも可能で
ある。この点は、本発明の各実施形態でも同様である。
【０００７】
【発明が解決しようとする課題】上述の回路では、主増
幅器ＡＭＰ１の出力の大部分は、図示しない後段の回路
に出力されるまでに、アイソレータＩＳＯ、方向性結合
器ＤＣ２、遅延回路ＤＬ２、方向性結合器ＤＣ３及び出
力フィルタＬＰＦ１を経由する。従って、現状では、こ
れらの部材にて発生する損失が、電力効率の改善ひいて
は小型軽量化にとって支障となっている。また、この損
失は、歪補償動作の支障ともなっている。
幅器ＡＭＰ１の出力の大部分は、図示しない後段の回路
に出力されるまでに、アイソレータＩＳＯ、方向性結合
器ＤＣ２、遅延回路ＤＬ２、方向性結合器ＤＣ３及び出
力フィルタＬＰＦ１を経由する。従って、現状では、こ
れらの部材にて発生する損失が、電力効率の改善ひいて
は小型軽量化にとって支障となっている。また、この損
失は、歪補償動作の支障ともなっている。
【０００８】特に、広帯域に亘り良好な遅延特性を得る
ため、遅延回路ＤＬ２は、通常は同軸線を用いて作成さ
れる。仮に、補助増幅器ＡＭＰ２及び振幅位相調整回路
２０にて発生する信号遅延がおよそ６ｎｓｅｃであると
見積もられているなら、遅延回路ＤＬ２は６ｎｓｅｃの
遅延を与えるよう作成されなければならない。同軸線に
て６ｎｓｅｃの遅延を得るには、自由空間での電磁波の
伝搬速度を用いて計算すると、６×１０-9ｓｅｃ×３×
１０8ｍ／ｓｅｃ＝１．８ｍという電気長の同軸線が必
要になる。このようにその電気長が長い同軸線は、大き
な損失を発生させるし、また、重くてかさばる。
ため、遅延回路ＤＬ２は、通常は同軸線を用いて作成さ
れる。仮に、補助増幅器ＡＭＰ２及び振幅位相調整回路
２０にて発生する信号遅延がおよそ６ｎｓｅｃであると
見積もられているなら、遅延回路ＤＬ２は６ｎｓｅｃの
遅延を与えるよう作成されなければならない。同軸線に
て６ｎｓｅｃの遅延を得るには、自由空間での電磁波の
伝搬速度を用いて計算すると、６×１０-9ｓｅｃ×３×
１０8ｍ／ｓｅｃ＝１．８ｍという電気長の同軸線が必
要になる。このようにその電気長が長い同軸線は、大き
な損失を発生させるし、また、重くてかさばる。
【０００９】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、補助増幅器や振幅
位相調整回路等の回路による遅延を補償する遅延回路に
改良を施すことにより、従来に比べ小型軽量で歪特性も
良好な歪補償フィードフォワード増幅器を実現すること
を目的とする。
とを課題としてなされたものであり、補助増幅器や振幅
位相調整回路等の回路による遅延を補償する遅延回路に
改良を施すことにより、従来に比べ小型軽量で歪特性も
良好な歪補償フィードフォワード増幅器を実現すること
を目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
べく、本発明は、（１）主増幅器に入力される本線信号
及び主増幅器にて増幅された本線信号双方からその一部
を分岐して結合させることにより歪補償用信号を生成
し、（２）歪補償用信号に増幅、振幅調整及び／又は位
相調整を施す一方で当該増幅、振幅調整及び／又は位相
調整に伴って生じる遅延に相当する遅延を主増幅器にて
増幅された本線信号に施し、（３）これら増幅、振幅調
整及び／又は位相調整が施された歪補償信号と遅延が施
された本線信号とを結合させることにより、主増幅器に
て発生した本線信号中の歪を少なくとも部分的に打ち消
す歪補償方法において、（４）歪補償用信号の生成のた
めその一部を分岐した後増幅、振幅調整及び／又は位相
調整が施された歪補償信号との結合に先立ち、主増幅器
にて増幅された本線信号に関し、アイソレータによりそ
の伝送方向を規制する処理及び／又はフィルタによりそ
の不要波成分を除去する処理を施すことを特徴とする。
べく、本発明は、（１）主増幅器に入力される本線信号
及び主増幅器にて増幅された本線信号双方からその一部
を分岐して結合させることにより歪補償用信号を生成
し、（２）歪補償用信号に増幅、振幅調整及び／又は位
相調整を施す一方で当該増幅、振幅調整及び／又は位相
調整に伴って生じる遅延に相当する遅延を主増幅器にて
増幅された本線信号に施し、（３）これら増幅、振幅調
整及び／又は位相調整が施された歪補償信号と遅延が施
された本線信号とを結合させることにより、主増幅器に
て発生した本線信号中の歪を少なくとも部分的に打ち消
す歪補償方法において、（４）歪補償用信号の生成のた
めその一部を分岐した後増幅、振幅調整及び／又は位相
調整が施された歪補償信号との結合に先立ち、主増幅器
にて増幅された本線信号に関し、アイソレータによりそ
の伝送方向を規制する処理及び／又はフィルタによりそ
の不要波成分を除去する処理を施すことを特徴とする。
【００１１】このように、本発明においては、歪補償用
信号の生成のためその一部を分岐した後増幅、振幅調整
及び／又は位相調整が施された歪補償信号と結合される
前の段階で、本線信号に伝送方向規制及び／又は不要波
成分除去が施される。伝送方向規制は各種のアイソレー
タにより実現可能な機能であり、不要波成分除去は低域
通過フィルタ等により実現可能な機能である。他方、前
述した従来技術においても、伝送方向規制のためのアイ
ソレータや不要波成分除去のためのフィルタが用いられ
ていた。この従来技術に対する本発明の相違点は、主と
して、増幅後の本線信号についての伝送方向規制を歪補
償用信号の生成より後の段階で行うこと、或いは出力す
べき信号からの不要波成分除去を本線信号と歪補償用信
号との結合より前の段階で行うことである。本発明にお
いては、このように機能部材の順序を入れ替えること
で、上述した目的を達成している。
信号の生成のためその一部を分岐した後増幅、振幅調整
及び／又は位相調整が施された歪補償信号と結合される
前の段階で、本線信号に伝送方向規制及び／又は不要波
成分除去が施される。伝送方向規制は各種のアイソレー
タにより実現可能な機能であり、不要波成分除去は低域
通過フィルタ等により実現可能な機能である。他方、前
述した従来技術においても、伝送方向規制のためのアイ
ソレータや不要波成分除去のためのフィルタが用いられ
ていた。この従来技術に対する本発明の相違点は、主と
して、増幅後の本線信号についての伝送方向規制を歪補
償用信号の生成より後の段階で行うこと、或いは出力す
べき信号からの不要波成分除去を本線信号と歪補償用信
号との結合より前の段階で行うことである。本発明にお
いては、このように機能部材の順序を入れ替えること
で、上述した目的を達成している。
【００１２】本発明における基本的な着眼点の一つは、
伝送方向規制のための部材例えばアイソレータや、不要
波成分除去のための部材例えば低域通過フィルタが、そ
れ自体、無視し得ない信号遅延をもたらす部材である、
という点である。
伝送方向規制のための部材例えばアイソレータや、不要
波成分除去のための部材例えば低域通過フィルタが、そ
れ自体、無視し得ない信号遅延をもたらす部材である、
という点である。
【００１３】まず、前述した従来技術では、主増幅器の
動作を安定化させるため信号伝送方向規制用のアイソレ
ータを設けている。しかし、このアイソレータは歪補償
用信号の分岐前の位置（方向性結合器ＤＣ２よりも前）
に置かれている。本発明の好適な実施形態では、このア
イソレータを、方向性結合器ＤＣ２よりも後でかつ方向
性結合器ＤＣ３より前の位置に、移動させる。これをよ
り一般的に表現すれば、本発明では、歪補償用信号の分
岐より後でかつ歪補償用信号との結合より前の段階で、
増幅後の本線信号の伝送方向を規制する。このようにす
れば、信号伝送方向規制のための部材たるアイソレータ
が発生させる遅延を、歪補償用信号とのタイミング合わ
せに必要な遅延の少なくとも一部として、利用できる。
その結果、従来遅延回路として用いられていた部材例え
ば同軸遅延線の電気長を短縮し又はこれを全廃でき、ひ
いては本線の低損失化・小型軽量化を実現できる。更
に、アイソレータが歪補償用のループ即ち歪補償用信号
をフィードフォワードするループに移動したため、歪補
償用のループが安定化しその発振を好適に防ぐことがで
きる。また、歪抽出用のループ即ち主増幅器に入力され
るべき本線信号の一部を主増幅器の出力側にフィードフ
ォワードするループから、アイソレータが除去されたた
め、歪抽出用のループにおける遅延を減らすこと、具体
的には当該ループに設けられている同軸遅延線の電気長
を短縮することができる。
動作を安定化させるため信号伝送方向規制用のアイソレ
ータを設けている。しかし、このアイソレータは歪補償
用信号の分岐前の位置（方向性結合器ＤＣ２よりも前）
に置かれている。本発明の好適な実施形態では、このア
イソレータを、方向性結合器ＤＣ２よりも後でかつ方向
性結合器ＤＣ３より前の位置に、移動させる。これをよ
り一般的に表現すれば、本発明では、歪補償用信号の分
岐より後でかつ歪補償用信号との結合より前の段階で、
増幅後の本線信号の伝送方向を規制する。このようにす
れば、信号伝送方向規制のための部材たるアイソレータ
が発生させる遅延を、歪補償用信号とのタイミング合わ
せに必要な遅延の少なくとも一部として、利用できる。
その結果、従来遅延回路として用いられていた部材例え
ば同軸遅延線の電気長を短縮し又はこれを全廃でき、ひ
いては本線の低損失化・小型軽量化を実現できる。更
に、アイソレータが歪補償用のループ即ち歪補償用信号
をフィードフォワードするループに移動したため、歪補
償用のループが安定化しその発振を好適に防ぐことがで
きる。また、歪抽出用のループ即ち主増幅器に入力され
るべき本線信号の一部を主増幅器の出力側にフィードフ
ォワードするループから、アイソレータが除去されたた
め、歪抽出用のループにおける遅延を減らすこと、具体
的には当該ループに設けられている同軸遅延線の電気長
を短縮することができる。
【００１４】次に、前述した従来技術では、出力に係る
信号から不要波を除去するため低域通過フィルタを出力
フィルタとして設けている。しかし、この出力フィルタ
は、本線信号と歪補償用信号とを結合させる部材である
方向性結合器ＤＣ３より後に、置かれている。本発明の
好適な実施形態では、高調波等の歪やパイロット信号等
の不要波成分除去のためのフィルタを、方向性結合器Ｄ
Ｃ２よりも後でかつ方向性結合器ＤＣ３より前の位置
に、移動させる。これをより一般的に表現すれば、本発
明では、歪補償用信号の分岐より後でかつ歪補償用信号
との結合より前の段階で、増幅後の本線信号から不要波
成分を除去する。このようにすれば、不要波成分除去の
ための低域通過フィルタが発生させる遅延を、歪補償用
信号とのタイミング合わせに必要な遅延の少なくとも一
部として、利用できる。その結果、従来歪補償用のルー
プにて遅延回路として用いられていた部材例えば同軸遅
延線の電気長を短縮し又はこれを全廃でき、ひいては本
線の低損失化・小型軽量化を実現できる。なお、歪補償
用信号との結合より前の段階で本線信号からの不要波成
分の除去を行うこととしたため、歪補償用信号との結合
により本線信号に混入してくる不要波成分を除去できな
くなるが、通常、歪補償用信号は相対的に微弱電力であ
るのでこの問題は無視できる。
信号から不要波を除去するため低域通過フィルタを出力
フィルタとして設けている。しかし、この出力フィルタ
は、本線信号と歪補償用信号とを結合させる部材である
方向性結合器ＤＣ３より後に、置かれている。本発明の
好適な実施形態では、高調波等の歪やパイロット信号等
の不要波成分除去のためのフィルタを、方向性結合器Ｄ
Ｃ２よりも後でかつ方向性結合器ＤＣ３より前の位置
に、移動させる。これをより一般的に表現すれば、本発
明では、歪補償用信号の分岐より後でかつ歪補償用信号
との結合より前の段階で、増幅後の本線信号から不要波
成分を除去する。このようにすれば、不要波成分除去の
ための低域通過フィルタが発生させる遅延を、歪補償用
信号とのタイミング合わせに必要な遅延の少なくとも一
部として、利用できる。その結果、従来歪補償用のルー
プにて遅延回路として用いられていた部材例えば同軸遅
延線の電気長を短縮し又はこれを全廃でき、ひいては本
線の低損失化・小型軽量化を実現できる。なお、歪補償
用信号との結合より前の段階で本線信号からの不要波成
分の除去を行うこととしたため、歪補償用信号との結合
により本線信号に混入してくる不要波成分を除去できな
くなるが、通常、歪補償用信号は相対的に微弱電力であ
るのでこの問題は無視できる。
【００１５】また、本発明は、アイソレータ及び出力フ
ィルタ双方を、歪補償用信号の分岐より後でかつ歪補償
用信号との結合より前の位置に移動させる形態でも、実
施できる。更に、両部材はその本来の機能及び遅延特性
を大きく損なうことなく一体化できるため、そのように
した場合、低損失化・小型軽量化の効果が更に顕著にな
る。例えば、歪補償用信号の分岐より後でかつ歪補償用
信号との結合より前の位置に、本線信号から不要波成分
を除去できるようその濾波特性が設計されたアイソレー
タ乃至ジャイレータを設け、その遅延を利用することに
よって、本線信号の伝送方向を規制する方向性と共に出
力フィルタとしての濾波特性をも実現でき、また同軸遅
延線の更なる短縮乃至廃止を実現できる。
ィルタ双方を、歪補償用信号の分岐より後でかつ歪補償
用信号との結合より前の位置に移動させる形態でも、実
施できる。更に、両部材はその本来の機能及び遅延特性
を大きく損なうことなく一体化できるため、そのように
した場合、低損失化・小型軽量化の効果が更に顕著にな
る。例えば、歪補償用信号の分岐より後でかつ歪補償用
信号との結合より前の位置に、本線信号から不要波成分
を除去できるようその濾波特性が設計されたアイソレー
タ乃至ジャイレータを設け、その遅延を利用することに
よって、本線信号の伝送方向を規制する方向性と共に出
力フィルタとしての濾波特性をも実現でき、また同軸遅
延線の更なる短縮乃至廃止を実現できる。
【００１６】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。なお、図５に示した従来技
術と同様の又は対応する構成には同一の符号を付し、説
明を省略する。
関し図面に基づき説明する。なお、図５に示した従来技
術と同様の又は対応する構成には同一の符号を付し、説
明を省略する。
【００１７】図１に、本発明の第１実施形態に係る歪補
償フィードフォワード増幅器の構成を示す。この図に示
す回路では、従来技術では方向性結合器ＤＣ２よりも前
に設けられていたアイソレータＩＳＯが方向性結合器Ｄ
Ｃ２よりも後に設けられている。図１においては、アイ
ソレータＩＳＯが遅延回路ＤＬ２Ａよりも前に描かれて
いるが、アイソレータＩＳＯを設ける位置は、方向性結
合器ＤＣ２と方向性結合器ＤＣ３とを接続する本線上で
あれば、いずれの位置であってもよい。
償フィードフォワード増幅器の構成を示す。この図に示
す回路では、従来技術では方向性結合器ＤＣ２よりも前
に設けられていたアイソレータＩＳＯが方向性結合器Ｄ
Ｃ２よりも後に設けられている。図１においては、アイ
ソレータＩＳＯが遅延回路ＤＬ２Ａよりも前に描かれて
いるが、アイソレータＩＳＯを設ける位置は、方向性結
合器ＤＣ２と方向性結合器ＤＣ３とを接続する本線上で
あれば、いずれの位置であってもよい。
【００１８】アイソレータＩＳＯは、信号伝送方向を規
制するという本来の機能に加え、本線上の信号に遅延を
施す特性を有している。従って、遅延回路ＤＬ２Ａにお
ける遅延は、従来技術に係る遅延回路ＤＬ２における遅
延に比べ、アイソレータＩＳＯによる遅延の分だけ、少
なくすることができる。例えば、補助増幅器ＡＭＰ２及
び振幅位相調整回路２０における遅延が６ｎｓｅｃであ
り、アイソレータＩＳＯにおける遅延が３ｎｓｅｃであ
るとすると、遅延回路ＤＬ２Ａにおける遅延は６−３＝
３ｎｓｅｃとすることができる。即ち、自由空間におけ
る電磁波伝搬速度を用いて計算した電気長でいえば、従
来における１．８ｍから０．９ｍへと、遅延回路（本実
施形態ではＤＬ２Ａ）の電気長を短縮できる。それによ
って、本線上の信号にかかる損失が減少し、歪特性が改
善され、小型軽量化・小体積化が実現される。
制するという本来の機能に加え、本線上の信号に遅延を
施す特性を有している。従って、遅延回路ＤＬ２Ａにお
ける遅延は、従来技術に係る遅延回路ＤＬ２における遅
延に比べ、アイソレータＩＳＯによる遅延の分だけ、少
なくすることができる。例えば、補助増幅器ＡＭＰ２及
び振幅位相調整回路２０における遅延が６ｎｓｅｃであ
り、アイソレータＩＳＯにおける遅延が３ｎｓｅｃであ
るとすると、遅延回路ＤＬ２Ａにおける遅延は６−３＝
３ｎｓｅｃとすることができる。即ち、自由空間におけ
る電磁波伝搬速度を用いて計算した電気長でいえば、従
来における１．８ｍから０．９ｍへと、遅延回路（本実
施形態ではＤＬ２Ａ）の電気長を短縮できる。それによ
って、本線上の信号にかかる損失が減少し、歪特性が改
善され、小型軽量化・小体積化が実現される。
【００１９】更に、図５に示した従来技術では、アイソ
レータＩＳＯが方向性結合器ＤＣ２よりも前に位置して
いたため、遅延回路ＤＬ１における遅延を、主増幅器Ａ
ＭＰ１、振幅位相調整回路１０及びアイソレータＩＳＯ
における遅延に相当する遅延としなければならなかっ
た。本実施形態では、アイソレータＩＳＯが方向性結合
器ＤＣ２よりも後に移されているため、方向性結合器Ｄ
Ｃ１によって分岐された信号を主増幅器ＡＭＰ１の出力
側にフィードフォワードするループに設けられている遅
延回路ＤＬ１Ａでは、その遅延を、アイソレータＩＳＯ
における遅延の分だけ、従来技術における遅延回路ＤＬ
１における遅延より少なくすることができる。即ち、遅
延回路ＤＬ１Ａを構成する同軸遅延線の電気長は、従来
技術における遅延回路ＤＬ１を構成する同軸遅延線より
も、短くすることができ、この面でも、小型軽量化・小
体積化に寄与することができる。
レータＩＳＯが方向性結合器ＤＣ２よりも前に位置して
いたため、遅延回路ＤＬ１における遅延を、主増幅器Ａ
ＭＰ１、振幅位相調整回路１０及びアイソレータＩＳＯ
における遅延に相当する遅延としなければならなかっ
た。本実施形態では、アイソレータＩＳＯが方向性結合
器ＤＣ２よりも後に移されているため、方向性結合器Ｄ
Ｃ１によって分岐された信号を主増幅器ＡＭＰ１の出力
側にフィードフォワードするループに設けられている遅
延回路ＤＬ１Ａでは、その遅延を、アイソレータＩＳＯ
における遅延の分だけ、従来技術における遅延回路ＤＬ
１における遅延より少なくすることができる。即ち、遅
延回路ＤＬ１Ａを構成する同軸遅延線の電気長は、従来
技術における遅延回路ＤＬ１を構成する同軸遅延線より
も、短くすることができ、この面でも、小型軽量化・小
体積化に寄与することができる。
【００２０】更に、アイソレータＩＳＯは、従来技術と
同様、本線上に位置している。従って、主増幅器ＡＭＰ
１の動作の安定化という機能を、引き続き維持すること
ができる。更に、アイソレータＩＳＯが方向性結合器Ｄ
Ｃ２よりも後で方向性結合器ＤＣ３よりも前の位置に設
けられているため、補助増幅器ＡＭＰ２を介して歪補償
用信号をフィードフォワードするループの安定化ひいて
はその発振の防止という効果を得ることができる。即
ち、補助増幅器ＡＭＰ２から方向性結合器ＤＣ３、遅延
回路ＤＬ２Ａ、アイソレータＩＳＯ、方向性結合器ＤＣ
２及び振幅位相調整回路２０を経て補助増幅器ＡＭＰ２
に至る経路による信号の伝搬を防ぐことができ、それに
よって、歪補償用信号のフィードフォーワードにかかる
ループの動作を安定化できる。
同様、本線上に位置している。従って、主増幅器ＡＭＰ
１の動作の安定化という機能を、引き続き維持すること
ができる。更に、アイソレータＩＳＯが方向性結合器Ｄ
Ｃ２よりも後で方向性結合器ＤＣ３よりも前の位置に設
けられているため、補助増幅器ＡＭＰ２を介して歪補償
用信号をフィードフォワードするループの安定化ひいて
はその発振の防止という効果を得ることができる。即
ち、補助増幅器ＡＭＰ２から方向性結合器ＤＣ３、遅延
回路ＤＬ２Ａ、アイソレータＩＳＯ、方向性結合器ＤＣ
２及び振幅位相調整回路２０を経て補助増幅器ＡＭＰ２
に至る経路による信号の伝搬を防ぐことができ、それに
よって、歪補償用信号のフィードフォーワードにかかる
ループの動作を安定化できる。
【００２１】図２に、本発明の第２実施形態に係る歪補
償フィードフォワード増幅器の構成を示す。この図に示
す実施形態が図５に示す従来技術と相違している点は、
出力フィルタＬＰＦ１が方向性結合器ＤＣ２と方向性結
合器ＤＣ３とを接続する本線上の位置に移された点であ
る。図中、出力フィルタＬＰＦ１は遅延回路ＤＬ２Ｂよ
りも後に描かれているが、前に設けてもよい。
償フィードフォワード増幅器の構成を示す。この図に示
す実施形態が図５に示す従来技術と相違している点は、
出力フィルタＬＰＦ１が方向性結合器ＤＣ２と方向性結
合器ＤＣ３とを接続する本線上の位置に移された点であ
る。図中、出力フィルタＬＰＦ１は遅延回路ＤＬ２Ｂよ
りも後に描かれているが、前に設けてもよい。
【００２２】出力フィルタＬＰＦ１は、第１実施形態に
おけるアイソレータＩＳＯと同様、本線上の信号に遅延
をもたらす。従って、本実施形態における遅延回路ＤＬ
２Ｂにて施すべき遅延は、従来技術において遅延回路Ｄ
Ｌ２が施していた遅延に比べ、少なくすることができ、
ひいては遅延回路ＤＬ２Ｂを構成する同軸遅延線の電気
長を従来技術に係る遅延回路ＤＬ２におけるそれよりも
短くすることができる。その結果、本線の低損失化、歪
特性の改善、小型軽量化、小体積化等の効果を本実施形
態でも得ることができる。なお、出力フィルタＬＰＦ１
が方向性結合器ＤＣ３よりも前に位置しているため、補
助増幅器ＡＭＰ２からの信号との結合により本線上に混
入する各種の雑音を出力フィルタＬＰＦ１にて阻止する
ことができなくなるが、通常、本線上の信号に結合され
る歪補償用信号は本線上の信号に比べて極めて微弱電力
であるため、歪補償用のフィードフォワードループから
の雑音の混入については無視しても事実上何ら支障が生
じない。
おけるアイソレータＩＳＯと同様、本線上の信号に遅延
をもたらす。従って、本実施形態における遅延回路ＤＬ
２Ｂにて施すべき遅延は、従来技術において遅延回路Ｄ
Ｌ２が施していた遅延に比べ、少なくすることができ、
ひいては遅延回路ＤＬ２Ｂを構成する同軸遅延線の電気
長を従来技術に係る遅延回路ＤＬ２におけるそれよりも
短くすることができる。その結果、本線の低損失化、歪
特性の改善、小型軽量化、小体積化等の効果を本実施形
態でも得ることができる。なお、出力フィルタＬＰＦ１
が方向性結合器ＤＣ３よりも前に位置しているため、補
助増幅器ＡＭＰ２からの信号との結合により本線上に混
入する各種の雑音を出力フィルタＬＰＦ１にて阻止する
ことができなくなるが、通常、本線上の信号に結合され
る歪補償用信号は本線上の信号に比べて極めて微弱電力
であるため、歪補償用のフィードフォワードループから
の雑音の混入については無視しても事実上何ら支障が生
じない。
【００２３】図３に、本発明の第３実施形態に係る歪補
償フィードフォワード増幅器の構成を示す。この実施形
態は第１実施形態と第２実施形態とを組み合わせた実施
形態であり、アイソレータＩＳＯ及び出力フィルタＬＰ
Ｆ１が共に方向性結合器ＤＣ２と方向性結合器ＤＣ３の
間に設けられている。補助増幅器ＡＭＰ２及び振幅位相
調整回路２０における遅延が例えば６ｎｓｅｃであり、
アイソレータＩＳＯにおける遅延が３ｎｓｅｃであり、
出力フィルタＬＰＦ１における遅延が３ｎｓｅｃである
とするならば、この図に示すように、同軸遅延線等から
構成される遅延回路を設ける必要がなくなる。これによ
って、本実施形態では、第１実施形態に比べてもまた第
２実施形態に比べても、本線の低損失化等の効果を強め
ている。
償フィードフォワード増幅器の構成を示す。この実施形
態は第１実施形態と第２実施形態とを組み合わせた実施
形態であり、アイソレータＩＳＯ及び出力フィルタＬＰ
Ｆ１が共に方向性結合器ＤＣ２と方向性結合器ＤＣ３の
間に設けられている。補助増幅器ＡＭＰ２及び振幅位相
調整回路２０における遅延が例えば６ｎｓｅｃであり、
アイソレータＩＳＯにおける遅延が３ｎｓｅｃであり、
出力フィルタＬＰＦ１における遅延が３ｎｓｅｃである
とするならば、この図に示すように、同軸遅延線等から
構成される遅延回路を設ける必要がなくなる。これによ
って、本実施形態では、第１実施形態に比べてもまた第
２実施形態に比べても、本線の低損失化等の効果を強め
ている。
【００２４】図４に、本発明の第４実施形態に係る歪補
償フィードフォワード増幅器の構成を示す。この実施形
態は、第３実施形態におけるアイソレータＩＳＯと出力
フィルタＬＰＦ１とを一体化した構成を有している。即
ち、この実施形態におけるアイソレータＩＳＯＡは、第
３実施形態におけるアイソレータＩＳＯによる電流方向
規制機能と、出力フィルタＬＰＦ１と同様の濾波特性を
有しており、かつ、両部材によって提供されていた遅延
と同程度の遅延を本線上の信号に施すよう、設計されて
いる。このような複合的なデバイスを用いることによ
り、本実施形態によれば、回路の小型化・軽量化、小体
積化の効果を強めている。
償フィードフォワード増幅器の構成を示す。この実施形
態は、第３実施形態におけるアイソレータＩＳＯと出力
フィルタＬＰＦ１とを一体化した構成を有している。即
ち、この実施形態におけるアイソレータＩＳＯＡは、第
３実施形態におけるアイソレータＩＳＯによる電流方向
規制機能と、出力フィルタＬＰＦ１と同様の濾波特性を
有しており、かつ、両部材によって提供されていた遅延
と同程度の遅延を本線上の信号に施すよう、設計されて
いる。このような複合的なデバイスを用いることによ
り、本実施形態によれば、回路の小型化・軽量化、小体
積化の効果を強めている。
【図１】 本発明の第１実施形態に係る歪補償フィード
フォワード増幅器の構成を示す図である。
フォワード増幅器の構成を示す図である。
【図２】 本発明の第２実施形態に係る歪補償フィード
フォワード増幅器の構成を示す図である。
フォワード増幅器の構成を示す図である。
【図３】 本発明の第３実施形態に係る歪補償フィード
フォワード増幅器の構成を示す図である。
フォワード増幅器の構成を示す図である。
【図４】 本発明の第４実施形態に係る歪補償フィード
フォワード増幅器の構成を示す図である。
フォワード増幅器の構成を示す図である。
【図５】 一従来技術に係る歪補償フィードフォワード
増幅器の構成を示す図である。
増幅器の構成を示す図である。
ＡＭＰ１ 主増幅器、ＡＭＰ２ 補助増幅器、ＤＣ１〜
ＤＣ３ 方向性結合器、ＤＬ１，ＤＬ１Ａ，ＤＬ２Ａ，
ＤＬ２Ｂ 遅延回路、ＩＳＯ，ＩＳＯＡ アイソレー
タ、ＬＰＦ１ 出力フィルタ、１０，２０ 振幅位相調
整回路、３０ 制御回路。
ＤＣ３ 方向性結合器、ＤＬ１，ＤＬ１Ａ，ＤＬ２Ａ，
ＤＬ２Ｂ 遅延回路、ＩＳＯ，ＩＳＯＡ アイソレー
タ、ＬＰＦ１ 出力フィルタ、１０，２０ 振幅位相調
整回路、３０ 制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 良次 東京都三鷹市下連雀五丁目１番１号 日本 無線株式会社内 Ｆターム(参考） 5J090 AA04 AA41 CA21 CA75 CA92 FA16 FA20 GN02 GN05 GN07 HN03 HN17 KA15 KA16 KA23 KA26 KA29 KA42 KA68 MA14 SA14 TA01
Claims (5)
- 【請求項１】 主増幅器に入力される本線信号及び主増
幅器にて増幅された本線信号双方からその一部を分岐し
て結合させることにより歪補償用信号を生成し、歪補償
用信号に増幅、振幅調整及び／又は位相調整を施す一方
で当該増幅、振幅調整及び／又は位相調整に伴って生じ
る遅延に相当する遅延を主増幅器にて増幅された本線信
号に施し、これら増幅、振幅調整及び／又は位相調整が
施された歪補償信号と遅延が施された本線信号とを結合
させることにより、主増幅器にて発生した本線信号中の
歪を少なくとも部分的に打ち消す歪補償方法において、 歪補償用信号の生成のためその一部を分岐した後増幅、
振幅調整及び／又は位相調整が施された歪補償信号との
結合に先立ち、主増幅器にて増幅された本線信号に関
し、アイソレータを用いてその伝送方向を規制する処理
及び／又はフィルタを用いてその不要波成分を除去する
処理を施すことを特徴とする歪補償方法。 - 【請求項２】 本線信号を増幅する主増幅器と、主増幅
器にて増幅された本線信号及び増幅前の本線信号に基づ
き歪補償用信号を生成する部材と、増幅、振幅調整及び
／又は位相調整を施しつつ歪補償用信号をフィードフォ
ワードするフィードフォワード回路と、このフィードフ
ォワード回路における遅延に相当する遅延を主増幅器に
て増幅された本線信号に施す遅延回路と、遅延回路経由
の本線信号とフィードフォワード回路経由の歪補償用信
号とを結合させる部材と、を備え、この結合によって本
線信号中の歪を少なくとも部分的に打ち消す歪補償フィ
ードフォワード増幅器において、 遅延回路が、本線信号の伝送方向を規制するアイソレー
タを含み、 遅延回路にて発生させるべき遅延のうち少なくとも一部
を、アイソレータにて発生する遅延によりまかなうこと
を特徴とする歪補償フィードフォワード増幅器。 - 【請求項３】 本線信号を増幅する主増幅器と、主増幅
器にて増幅された本線信号及び増幅前の本線信号に基づ
き歪補償用信号を生成する部材と、増幅、振幅調整及び
／又は位相調整を施しつつ歪補償用信号をフィードフォ
ワードするフィードフォワード回路と、このフィードフ
ォワード回路における遅延に相当する遅延を主増幅器に
て増幅された本線信号に施す遅延回路と、遅延回路経由
の本線信号とフィードフォワード回路経由の歪補償用信
号とを結合させる部材と、を備え、この結合によって本
線信号中の歪を少なくとも部分的に打ち消す歪補償フィ
ードフォワード増幅器において、 遅延回路が、本線信号から不要波成分を除去する出力フ
ィルタを含み、 遅延回路にて発生させるべき遅延のうち少なくとも一部
を、出力フィルタにて発生する遅延によりまかなうこと
を特徴とする歪補償フィードフォワード増幅器。 - 【請求項４】 請求項２記載の歪補償フィードフォワー
ド増幅器において、 遅延回路が、更に、本線信号から不要波成分を除去する
出力フィルタを含み、 遅延回路にて発生させるべき遅延のうち少なくとも一部
を、出力フィルタにて発生する遅延によりまかなうこと
を特徴とする歪補償フィードフォワード増幅器。 - 【請求項５】 請求項４記載の歪補償フィードフォワー
ド増幅器において、 アイソレータが、本線信号の伝送方向を規制する方向性
と共に、本線信号から不要波成分を除去する濾波特性を
有し、 出力フィルタが、アイソレータの濾波特性にて実現され
ており、 遅延回路にて発生させるべき遅延の少なくとも一部を、
アイソレータの方向性及び濾波特性に付随して発生する
遅延によりまかなうことを特徴とする歪補償フィードフ
ォワード増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052465A JP2000252759A (ja) | 1999-03-01 | 1999-03-01 | 歪補償フィードフォワード増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11052465A JP2000252759A (ja) | 1999-03-01 | 1999-03-01 | 歪補償フィードフォワード増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252759A true JP2000252759A (ja) | 2000-09-14 |
Family
ID=12915480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11052465A Pending JP2000252759A (ja) | 1999-03-01 | 1999-03-01 | 歪補償フィードフォワード増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252759A (ja) |
-
1999
- 1999-03-01 JP JP11052465A patent/JP2000252759A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100267202B1 (ko) | 입력신호주파수에상관없이안정한비선형특성을갖는자동프리디스토션조정회로 | |
| EP1346472B1 (en) | Closed loop active cancellation technique (act)-based rf power amplifier linearization architecture | |
| EP0758163A1 (en) | Improved distortion creation and reduction circuit | |
| US5396189A (en) | Adaptive feedback system | |
| JPH10284951A (ja) | フィードフォワード増幅回路 | |
| US5994957A (en) | Feed forward amplifier improvement | |
| US6127889A (en) | Nested feed forward distortion reduction system | |
| JP2000252759A (ja) | 歪補償フィードフォワード増幅器 | |
| JP2003110369A (ja) | 歪み補償増幅装置 | |
| KR100309720B1 (ko) | 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기 | |
| JP2001358541A (ja) | 改善された歪みの低い信号増幅器システムおよび方法 | |
| JP4558155B2 (ja) | 増幅装置 | |
| JPH06224650A (ja) | 歪補償増幅器 | |
| JP4256690B2 (ja) | 歪補償電力増幅器 | |
| JP2001068945A (ja) | 電力増幅器 | |
| JP3376298B2 (ja) | 増幅装置 | |
| JPH11112241A (ja) | フィードフォワード増幅器およびフィードフォワード増幅方法 | |
| JP4477163B2 (ja) | フィードフォワード歪補償回路 | |
| JP2541119B2 (ja) | 線形増幅器 | |
| JP2000223958A (ja) | フィードフォワード増幅器 | |
| JP2004266700A (ja) | フィードフォワード電力増幅器 | |
| JP2000278054A (ja) | フィードフォワード増幅器 | |
| JP2003133864A (ja) | 並列電力分配合成増幅器 | |
| JP2000216637A (ja) | フィ―ドフォワ―ド増幅器 | |
| JP2007134849A (ja) | 増幅装置 |